close

Enter

Log in using OpenID

1ch降圧スイッチングレギュレータ - ON Semiconductor

embedDownload
注文コード No. N A 2 0 9 3 B
データシート No.NA2093A をさしかえてください。
LV5768V
Bi-CMOS 集積回路
1ch降圧スイッチングレギュレータ
http://onsemi.jp
概要
LV5768Vは、1ch降圧スイッチングレギュレータである。
機能
・1ch降圧スイッチングレギュレータコントローラ
・垂下時周波数低下機能有り
・負荷依存のないソフトスタート回路
・ON/OFF機能内蔵
・パルス-バイ-パルス方式のOCP回路内蔵
検出は外付MOSのオン抵抗
・同期整流
・電流モード制御
SSOP16(225mil)
最大定格/Ta=25℃
項目
電源電圧
記号
条件
定格値
unit
VIN max
45
V
許
VIN,SW
45
V
容
HDRV,CBOOT
52
V
端
LDRV
CBOOT-SW 間
CBOOT-HDRV 間
6.0
V
6.0
V
VIN+0.3
V
VIN-ILIM間
1.0
V
VDD
6.0
V
VDD+0.3
V
0.74
W
子
電
圧
EN,ILIM
SS,FB,COMP,RT
許容消費電力
Pd max
指定基板付き※1
動作周囲温度
Topr
-40~+85
℃
保存周囲温度
Tstg
-55~+150
℃
※1 指定基板:114.3mm×76.1mm×1.6mm,ガラスエポキシ基板
注 1)絶対最大定格は、一瞬でも超えてはならない許容値を示すものである。
注2)絶対最大定格の範囲内で使用した場合でも、高温及び大電流/高電圧印加、多大な温度変化等で連続して使
用される場合、信頼性が低下するおそれがある。詳細については、弊社窓口までご相談ください。
最大定格を超えるストレスは、デバイスにダメージを与える危険性があります。これらの定格値を超えた場合は、デバイスの機能性を損ない、ダメージが
生じたり、信頼性に影響を及ぼす危険性があります。
ORDERING INFORMATION
See detailed ordering and shipping information on page 18 of this data sheet.
Semiconductor Components Industries, LLC, 2014
April, 2014
41514NK/60513NK 20130524-S00002 No.A2093-1/18
LV5768V
推奨動作範囲/Ta=25℃
項目
記号
条件
定格値
unit
電源電圧範囲
VIN
8.5~42
V
誤差増幅器入力電圧
VFB
0~1.6
V
発振周波数
FOSC
80~500
kHz
推奨動作範囲を超えるストレスでは推奨動作機能を得られません。推奨動作範囲を超えるストレスの印加は、デバイスの信頼性に影響を与える危険性があります。
電気的特性/Ta=25℃,VIN=12V
項目
記号
条件
min
typ
max
unit
基準電圧部
内部基準電圧
Vref
E/Aのオフセット含む
0.654
0.67
0.686
V
5V電源電圧
VDD
IOUT=0~5mA
4.7
5.2
5.7
V
発振周波数
FOSC
RT=220kΩ
110
125
140
kHz
周波数変動
FOSC_DV
VIN=8.5~42V
発振周波数
VOSC_FB
SS終了後 FB電圧検知
三角発振器部
1
%
0.1
V
フォルドバック検知電圧
フォルドバック後発振
FOSC FB
1/3FOSC
kHz
周波数
ON/OFF回路部
IC起動電圧
VEN on
2.5
3.0
3.5
V
IC OFF電圧
VEN off
1.0
1.2
1.4
V
4
5
6
μA
ソフトスタート回路部
ソフトスタート・ソース
ISS SC
EN>3.5V
ISS SK
EN<1V,VDD=5V
電流
ソフトスタート・シンク
2
mA
8
V
0.7
V
電流
UVLO回路部
UVLOロック解除電圧
VUVLO
UVLOヒステリシス
VUVLO H
誤差増幅器
入力バイアス電流
IEA IN
エラーアンプ利得
GEA
出力シンク電流
IEA OSK
FB=1.0V
出力ソース電流
IES OSC
FB=0V
電流検出アンプゲイン
GISNS
1000
1400
100
nA
1800
μA/V
-100
μA
100
μA
1.5
過電流リミッタ回路部
基準電流
ILIM1
過電流検出コンパレータ
VLIM OFS
+10%
μA
-5
+5
mV
VIN-0.45
VIN
V
-10%
18.5
オフセット電圧
過電流検出コンパレータ
同相入力範囲
PWM比較器
入力スレッショルド電圧
Vt max
デューティサイクル=DMAX
0.9
1.0
1.1
V
(FOSC=125kHz)
Vt0
デューティサイクル=0%
0.4
0.5
0.6
V
最大オンデューティ
DMAX
85
90
95
%
次ページへ続く。
No.A2093-2/18
LV5768V
前ページより続く。
項目
記号
条件
min
typ
max
unit
出力部
出力段オン抵抗(上)
RONH
5
Ω
出力段オン抵抗(下)
RONL
5
Ω
出力段オン電流(上)
IONH
240
mA
出力段オン電流(下)
IONL
240
mA
デバイス全体
スタンバイ電流
ICCS
EN<1V
平均消費電流
ICCA
EN>3.5V
高温時保護機能動作温度
TSD_on
高温時保護機能ヒステリ
TSD_hys
10
μA
3
mA
※設計保証
170
℃
※設計保証
30
℃
保護機能
シス
製品パラメータは、特別な記述が無い限り、記載されたテスト条件に対する電気的特性で示しています。異なる条件下で製品動作を行った時には、電気的特性で
示している特性を得られない場合があります。
No.A2093-3/18
LV5768V
外形図
unit:mm
SSOP16 (225mil)
CASE 565AM
ISSUE A
GENERIC
MARKING DIAGRAM*
SOLDERING FOOTPRINT*
5.80
1.0
(Unit: mm)
0.32
0.65
NOTE: The measurements are not to guarantee but for reference only.
*For additional information on our Pb−Free strategy and soldering
details, please download the ON Semiconductor Soldering and
Mounting Techniques Reference Manual, SOLDERRM/D.
XXXXXXXXXX
YMDDD
XXXXX = Specific Device Code
Y = Year
M = Month
DDD = Additional Traceability Data
*This information is generic. Please refer to
device data sheet for actual part marking.
No.A2093-4/18
LV5768V
Pd max -- Ta
1.0
0.8
0.74
0.6
0.4
0.38
0.2
0
--40
--20
0
20
40
60
8085
100
ピン配置図
FB 1
16 SS
COMP 2
15 ILIM
EN 3
14 VIN
13 NC
RT 4
NC 5
LV5768V
12 SUBGND
SW 6
11 GND
CBOOT 7
10 VDD
9 LDRV
HDRV 8
Top view
No.A2093-5/18
LV5768V
ブロック図
VIN 14
5V
5V
REGULATOR
REFERENCE
VOLTAGE
TSD
VIN UVLO
VDD UVLO
+
OCP Comp
ILIM 15
18.5uA
1.1V
SD
SS 16
FB 1
0.67V
+
-
SD
+
SS Amp
+
+
-
0.1V
1.2V
VIN
S Q
R
+
Current
Amp
SAW WAVE
OSCILLATOR
fosc forcec
1/3
7 CBOOT
8 HDRV
DMAX = 90%
1.0V
0.5V
6 SW
CONTROL
Logic
+
PWM Comp
5V
10 VDD
9 LDRV
11 GND
0.1V
shut down(SD)
Err
Amp
COMP 2
RT 4
S Q
R
+
-
12 SUBGND
FFOLD
Comp
+
3
EN
端子説明
端子No.
1
端子名
FB
端子説明
誤差増幅器反転入力端子。この端子電圧が0.67Vになる様にコンバータは動作する。
出力電圧を外部で抵抗分割した電圧を印加する。またソフトスタート終了後この端子電
圧が0.1V以下になると発振周波数は1/3になる。
2
COMP
誤差増幅器出力端子。GND端子との間に位相補償ネットワークを接続する。
3
EN
ON/OFF端子。
4
RT
発振周波数設定端子。この端子とGND間に抵抗を接続する。
5
NC
未接続
6
SW
スイッチングノードに接続される端子。外付け上側NchMOSFETのソースと外付け下
※2
側NchMOSFETのドレインを接続する。
7
CBOOT
8
HDRV
外付け上側MOSFETゲート駆動端子。
9
LDRV
外付け下側MOSFETゲート駆動端子。
10
VDD
外付け下側MOS-FETのゲートドライブ用電源端子。
11
GND
グランド端子。各基準電圧はグランド端子電圧を基準とする。
12
SUBGND
11PINのGND端子と内部で接続されている。※3
13
NC
未接続
14
VIN
電源端子。UVLO機能で監視されている。UVLO機能によりこの端子が8V以上になる
ブートストラップ容量接続端子。外付NchMOSFETのゲート駆動電源になる。
CBOOT-SW間にバイパスコンデンサが必要になる。
※2
とICは起動しソフトスタート動作に入る。
次ページへ続く。
No.A2093-6/18
LV5768V
前ページより続く。
端子No.
15
端子名
ILIM
端子説明
電流検出用基準電流端子。約20μAの吸込電流が流れる。この端子とVINの間に外部で
抵抗を接続し、この抵抗の端子側電圧よりもSW端子に印加される電圧が低くなると電
流リミッタコンパレータが動作して上側NchMOSFETをオフさせる。この動作はPWM
パルス毎にリセットされる。
16
SS
ソフトスタート用コンデンサ接続端子。約5μAの電流でソフトスタートコンデンサを充
電する。この端子が約1.1Vでソフトスタート期間終了になり、周波数フォルドバック
機能がアクティブになる。
※2 GNDに接続しても問題ありません.
※3 11PINと12PINは 短絡してGNDとして使用すること。
入出力端子等価回路図
端子
FB,SS
等価回路図
COMP
次ページへ続く。
No.A2093-7/18
LV5768V
前ページより続く。
端子
等価回路図
EN
RT
SW
CBOOT
HDRV
次ページへ続く。
No.A2093-8/18
LV5768V
前ページより続く。
端子
等価回路図
LDRV
VDD
VIN
14
VDD
10
GND
11
ILIM
No.A2093-9/18
LV5768V
起動シーケンスとUVLO,TSD動作
UVLO 8V
7.3V
VIN
VDD=90%
VDD
VREF 0.67V
1.1V
SS
VOUT
HDRV-SW
LDRV
170 C
140 C
TSD
過電流保護のシーケンス
VIN
ILIM
SW
IOUT
SS
FB
0.67V
FB=0.1V
No.A2093-10/18
LV5768V
応用回路図
VIN=24, VOUT=12V, IOUT=7A, FOSC=100kHz
C6=1000pF
C7=1000pF
VIN
+
VIN=24V
ILIM
CBOOT
Q1=ATP201
(SANYO)
HDRV
EN
OUT=12V
SW
D2=CMS15
(60V,3A)
SS
COMP
FB
RT
Q2=ATP206
(SANYO)
D1=DSE010
GND
+
C12=47pF
LDRV
VDD
Cx=1nF
GND
No.A2093-11/18
LV5768V
●部品設定と選定方法
1)出力電圧の設定
出力電圧VOUTの設定は、以下の式(1)に従う。
VOUT = (1 +
R4
22kΩ
)×VREF = (1 +
)×0.67 (typ) [V]
R3
1.3kΩ
(1)
Ex)出力電圧を12VにするにはR3=1.3kΩ、R4=22kΩになる。
2)ソフトスタートの設定
ソフトスタートコンデンサC5の設定は、以下の式(2)に従う。
C5 =
ISS×TSS
VREF
=
5μA×TSS
0.67V
[μF]
(2)
ISS:充電電流値、TSS:ソフトスタート時間
Ex)ソフトスタート時間を約15msにするにはC5=0.1μFになる。
3)過電流保護の設定
過電流リミッタ設定抵抗R5の設定は、以下の式(3)に従う。
R5 =
Rdson×IL max Rdson×IL max
=
Iilim
18.5μA
[Ω]
(3)
Iilim:電流値、IL max:コイル電流の最大値、Rdson:Q1(上側 Nch MOS FET)のドレインソース間のON抵抗値、ATP201のON抵抗≒23mΩ(VGS=4.5V、25℃の時)
Ex)電流リミッタ動作ポイントを負荷電流の11.3A(コイルのピーク電流値約12A)にするため
には、R5=15kΩになる。ON抵抗の変動分(温度変化、ばらつき)を考慮に入れ、実基板にて確
認し、最適な抵抗値を設定すること。正しい電流リミッタの動作が得られるように、C6には
1000pFのコンデンサを接続して不要ノイズをフィルタすること。
FETのON抵抗について
・FETのRdsonは固有の温度係数を持ち、温度に比例して抵抗値が高くなる。
・FETメーカのデータシートを参考に動作温度範囲に対するRdson値を設定すること。
4)発振周波数の設定方法
発振周波数FOSCの設定はRTの抵抗によって調整することができ、以下の関係図になる。
SW周波数設定範囲:80kHz~500kHz
FOSC -- RT
500
450
400
350
300
250
200
150
100
50
0
0
50
100
150
200
250
300
350
400
450
500
No.A2093-12/18
LV5768V
5)ブートストラップコンデンサの設定
ブートストラップコンデンサC2は、パワーMOSFETのCissの約100倍のコンデンサを用いる。
6)位相補償の設定
LV5768Vは、電流モード制御を採用しているため、簡単な位相補償により出力コンデンサにESRの
低いコンデンサやOSコンなどの固体高分子コンデンサを使用することが出来る。
・周波数特性
LV5768Vの周波数特性は以下の伝達関数で構成されている。
(1)出力抵抗ブリーダ
;HR
(2)誤差アンプの電圧ゲイン
;GVEA
電流ゲイン(トランスコンダクタンス) ;GMEA
(3)位相補償外付け素子のインピーダンス ;ZC
(4)電流センス・ループ・ゲイン
;GCS
(5)出力平滑化インピーダンス
;ZO
SLOPE
1/GCS
CLK
GVER
ΔVI
VREF
+
GMER
Error
amplifier
FB
ΔVO
PWM
comparator
+
COMP
CC
Current
sense loop
Control logic
OSC
VIN
L
VO
SW
CO
RL
R2
RC
HR
R1
Fig.LV5768Vの電流制御ループ
閉ループゲインは以下の式(4)で与えられる。
G = HR × GMEA × ZC × GCS × ZO
=
Vref
RL
1
× GMER × (RC +
) × GCS ×
VO
1+SCORL
SCC
(4)
式(4)より、閉ループゲインの周波数特性は、出力コンデンサ容量COと出力負荷抵抗RLからなるポ
ールfP1と、位相補償端子COMPの外付け抵抗RCと容量CCで与えられる零点fZと、誤差アンプの出力
インピーダンスZOと位相補償外付け容量CCによって決まるポールfP2によってあたえられる。
fP1,Fz,fP2は、式(5)、(6)、(7)によって与えられる。
1
1
1
fP1 =
(5), fZ =
(6), fP2 =
(7)
2πCORL
2πCCRC
2π×ZEA×CC
・位相補償外付け定数RC and CCの算出
一般的にスイッチングレギュレータを安定動作させるには、閉ループゲインが1になる周波数(ゼ
ロクロス周波数fZC)をスイッチング周波数の1/10に(高くても1/5程度に)しなければならない。
Ex)LV5768Vのスイッチング周波数を100kHzとした場合
100kHz
fZC =
≈ 10kHz
10
(8)
この周波数で閉ループゲインが1となるので、式(7)=1として、
Vref
VO
× GMEA × (RC +
RL
1
) × GCS ×
=1
1+SCORL
SCC
(9)
No.A2093-13/18
LV5768V
1
実際、ゼロクロス周波数では、位相補償容量のインピーダンスは、容量成分
は抵抗成分RCよ
SCC
り十分小さくなる事から
RC »
1
(10)
SCC
Vref
RL
1
式(9)は、
× GMEA × (RC +
) × GCS ×
=1 (11)
VO
1+2π×fZC×CO×RL
SCC
となり、この式から位相補償外付け抵抗RCは次式で与えられる。ただし、GCS=0.67/Rdson=29A/V、
Gmes=1400μA/V。出力12V、負荷抵抗は1.7Ω(7A負荷)の場合を計算すると、
Vref
∴RC =
×
VO
=
1+2π×fZC×CO×RL
1
1
×
×
GMEA
GCS
RL
12
1
×
×
0.67
1400μA/V
1
1+2π×10k×1410μ×1.7
×
29A/V
1.7
(12)
≒ 39kΩ
(13)
この値が計算から求められる外付け抵抗値 RC である(計算すると分かるが、負荷抵抗 RL が入って
いる最後の部分が 1«2π×fZC×CO×RL なので、RL に依存しなくなる)。
また零点 fZ(6)とポール fP1(5)が同じ位置に存在すると、互いに打ち消しあって、閉ループゲイ
ンの位相特性は、ひとつのポール周波数しか存在しない、つまり、-20dB/DEC で低下し、位相が90 しか回らない絶対、発振しない特性が得られる。
(6)=(5)により
fZ = fP1
(14)
1
1
=
2π×CC×RC 2π×CO×RL
∴CC =
=
RL×CO
RC
1.7×1.410μ
39k
= 0.062μF
以上が、理想の式から求められる位相補償端子COMPとGND間に付ける外付け定数になる。実際は、
全温度範囲、全負荷範囲、全入力電圧範囲で安定して動作することを実験して安定な位相定数を
決めていくが、その検討の出発点として上記の値を用いる。提出する評価ボードでも、上記の定
数から定数設定をスタートする。過渡応答条件に応じて、CC、RCの値を設定する。また、ノイズ
の影響が大きければ、このCCの値より大きな定数を付けることを推奨する。
7)入力コンデンサの選定
DC-DCコンバータの入力側コンデンサには、ICがスイッチングする事によりリップル電流が流れる。
入力側コンデンサに流れるリップル電流は、入力電流と同じように出力電流が多いほど流れ、入
力電圧が低いほどDutyが広がりリップル電流も多く流れる。計算式より求められた値よりも、許
容リップル電流の大きなものを選定すること。入力側コンデンサの実装にあたってはPower ICの
近傍に配置し、パターンによるインダクタンスが小さくなるようにすること。実行値を求める式
(15)は以下となる。
Irip_in =
D(1 − D) ×IOUT
[Arms]
(15)
DはVOUT/VINで定義されるDuty Cycleである。
No.A2093-14/18
LV5768V
8)出力コンデンサの選定
出力にセラミックコンデンサを使用した場合は、ESR、容量が小さいため、出力リップル電圧は以
下の式になる。
Vrip =
VOUT
VOUT
× (1) [V]
8×L×CO×fOSC
VIN
2
(16)
また、出力に電解コンデンサを使用した場合は、ESR、容量が大きいため、出力リップル電圧は
ESRの影響を大きく受ける。その時の出力リップル電圧の求め方は以下の式になる。
Vrip =
VIN-VOUT
fOSC×VIN
×
VOUT×RC
L
[V]
(17)
電解コンデンサはセラミックコンデンサに比べると許容リップル電流が小さいため、許容リップ
ル電流値を超えないように選定すること。実行値を求める式は以下となる。
Irip_out =
1
2
3
×
VOUT(VIN- VOUT)
[Arms]
L×fOSC×VIN
(18)
高周波ノイズを除去するためにセラミックコンデンサとの併用が効果的である。低ESRアルミ電解
コンデンサまたは、高分子アルミ電解コンデンサとセラミックコンデンサの併用を推奨する。
9)インダクタの選定
L1:過負荷、負荷短絡時の磁気飽和によるチョークコイルの発熱には注意すること。インダクタン
ス値は、出力リップル電圧Vripと、スイッチング周波数の出力コンデンサのインピーダンスから
決まる。最少インダクタンスを求める式(19)は以下となる。
L min =
VIN-VOUT
fOSC×VIN
×
VOUT×RC
Vrip
[μH]
(19)
上式で、出力コンデンサのインピーダンスの代わりにESRを使用している。これは多くの場合、ス
イッチング周波数の出力コンデンサのインピーダンスがRCにきわめて近い理由によるものである。
ただし、セラミックコンデンサでは、RCの代わりに実際のインピーダンスを用いる。
Ex)VIN(max)=24V,VOUT=12V,Vrip=100mV,RC=9mΩ,fOSC=100kHz
L min =
24V-12V
12V×9m
×
100k×24V
20mV
(20)
L min ≒27[μH]
実際の部品選択では、リップル電圧の決定から始まりコンデンサの選択とインダクタンスの選択
をする。入力電圧の最大値と最小値、出力電圧と負荷変動を必ず考慮すること。インダクタのリ
ップル電流は、出力インダクタの選択基準になる場合が多いため、確認することを推奨する。リ
ップル電流を求める式(21)は以下となる。
Irip =
VIN-VOUT
fOSC×L
×D [A]
(21)
DはVOUT/VINで定義されるDuty Cycleである。
また、重要な項目はIrip/IOUTで表わされるリップル電流である。一般的にリップル成分が50%未
満であれば問題無い。リップル成分が多いとインダクタ損失が大幅に増大する。
Ex)VIN=24V,VOUT=12V,fOSC=100kHz,L=45μH
Irip =
24V-12V
×0.5
100k×45μ
(22)
Irip = 1.3 [A]
No.A2093-15/18
LV5768V
10)ハイサイドMOSFETの消費電力
外付けハイサイドMOSFETで消費される電力は、導通損失とスイッチング損失より表わされる。
MOSFETの導通損失は、以下の式(23)で表わされる。
Psat = IO2 × RDS(ON) × D [W]
(23)
RDS(ON)は、温度により変わるので、実際のFETの温度からデータシートを確認し、設定すること。
ハイサイドMOSFETのスイッチング損失は以下の式(24)で表わされる。
Psw = VIN × IO × tSW × fSW [W]
(24)
IO: DC出力電流
tSW: スイッチング波形の立ち上がり時間
fSW: スイッチング周波数
ハイサイドMOSFETのジャンクション温度は以下の式(25)で決定される。
Tj = Ta+(Psat+PSW)×θja [W]
θja: パッケージの熱抵抗
Tjはデータシートに記載されたTjmaxを超えないように設定すること。
(25)
11)ローサイドMOSFETの消費電力
ローサイドMOSFETで消費される電力は、RDS(ON)による導通損失、ボディダイオードの導通損失、
逆回復損失の3つより構成される。
RDS(ON)による導通損失は、式(23)を使って求める事ができ、以下の式(26)で表わされる。
Psat = IO2 × RDS(ON) × (1-D) [W]
(26)
ボディダイオードの導通損失は、ハイサイドオフ、ローサイドオフ区間にボディダイオードが準
方向に導通する事によるもので、ボディダイオードの導通損失は以下の式(27)で表わされる。
Pdf = 2×IO×Vf×tdelay×fSW
[W]
(27)
Vf: ボディダイオードの順方向電圧
Tdelay: SWノードが上昇する直前の遅延時間
以上からローサイドMOSFETの総消費電力は、以下の式(28)で表わされる。
Pls = Psat + Pdf
[W]
(28)
12)LV5768Vの消費電力
LV5768Vの消費電力は、MOSFETドライバ電流と入力電圧に大きく依存する。MOSFETドライバ電流は
外付けMOSFETの総ゲート電荷Qgに比例する。
LV5768Vの総消費電力は、ハイサイド、ローサイドに同一のMOSFETを選択したとすると以下の式
(29)で表わされる。
Pd_ic = (2 × Qg × fSW + ICCA) × VIN
[W]
(29)
ICCAはスイッチング停止時のIC消費電流である。
No.A2093-16/18
LV5768V
●パターンレイアウトの留意点
C1: 入力コンデンサについて
DC-DCコンバータの入力コンデンサには、ICがスイッチングする事によりリップル電流が流れる。
入力コンデンサの実装パターンについては、MOSFETの近傍に配置しパターンによるインダクタン
スが小さくなるようにすること。C1はICのVIN端子とQ1(ハイサイドFET-ドレイン)の近傍に接続
すること。IC側に設置が困難な場合は、Q1の近傍に配置すること。
C7(ICのVIN端子に接続するバイパスコンデンサ)は、VIN端子とGND端子間の近傍に接続すること。
まれに、バイパスコンデンサを接続するとVIN端子に激しいリンギングが生じる場合があるので、
注意すること。推奨は1000pfになる。
Q1,Q2(D1): 外付けFETについて
ハイ・ローサイド共にNch-MOSFETを用いて駆動させる。Q1は、ON/OFFに伴ってSWノードがVIN+と
GND間を遷移し、高周波ノイズが発生する。この時に周辺のパターンや素子に影響を及ぼす。ハ
イ・ローサイドのゲートとSWノードのパターンは、ICのHDRV,LDRV,SW端子と引き回さず、極力太
く短くパターン配線すること。HDRV,LDRV,SW端子の配線は、ノイズの影響を防ぐためGNDパターン
配線を推奨する。
ハイサイドFETがONした場合は、VIN+(C1)→インダクタ(L)→VOUT(負荷)→PGND→GNDの電流経路に
なる。ローサイドFETがONした場合は、インダクタ(L)→VOUT(負荷)→PGND→の電流経路になる。
この電流経路の面積を小さくする事と、パターン配線を太く短くする事でノイズの発生を抑える
事が可能になり誤動作防止にもなる。そのため、Q1,Q2,D1,C1,C9は近傍に配置すること。
R5,C6: ILIM(過電流リミッタ設定端子)について
ILIM端子は、過電流を検出しIC内部の電流制限コンパレータが動作を始める設定ポイントになり
過電流リミッタは、ILIM端子とVIN間の抵抗で調整する。ILIM端子よりもSW端子電圧が低くなると
電流制限コンパレータが動作してハイサイドMOSFETをオフさせる。この動作は、PWMパルス毎にリ
セットされる。
C6は、不要ノイズをフィルタするために設定抵抗とパラレルに接続すること(推奨は、1000pFにな
る)。R5とC6の配置は、ICのVIN側の近傍に設置すること。VIN側から離れて設置すると、過電流ポ
イントの精度が悪化する可能性がある。
小信号系: FB, COMP, EN, CBOOT, VDD, SS端子に接続する部品について
IC近傍で極力短い配線に接続した部品のGNDはICのGNDパターンと共通にすること。FBパターンは、
インダクタやSWノード配線の下や近傍に配線しないこと。誤動作を引き起こす可能性があるので、
さけてパターン配線をすること。
No.A2093-17/18
LV5768V
ORDERING INFORMATION
Device
LV5768V-TLM-E
Package
SSOP16 (225mil)
(Pb-Free / Halogen Free)
Shipping (Qty / Packing)
LV5768V-A-TLM-E
SSOP16 (225mil)
(Pb-Free / Halogen Free)
2000 / Tape & Reel
LV5768V-A-MPB-E
SSOP16 (225mil)
(Pb-Free / Halogen Free)
90 / Fan-Fold
2000 / Tape & Reel
ON Semiconductor and the ON logo are registered trademarks of Semiconductor Components Industries, LLC (SCILLC). SCILLC owns the rights to a number
of patents, trademarks, copyrights, trade secrets, and other intellectual property. A listing of SCILLC’s product/patent coverage may be accessed at
www.onsemi.com/site/pdf/Patent-Marking.pdf. SCILLC reserves the right to make changes without further notice to any products herein. SCILLC makes no
warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does SCILLC assume any liability arising out of the
application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental
damages. “Typical” parameters which may be provided in SCILLC data sheets and/or specifications can and do vary in different applications and actual
performance may vary over time. All operating parameters, including “Typicals” must be validated for each customer application by customer’s technical
experts. SCILLC does not convey any license under its patent rights nor the rights of others. SCILLC products are not designed, intended, or authorized for use
as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in
which the failure of the SCILLC product could create a situation where personal injury or death may occur. Should Buyer purchase or use SCILLC products for
any such unintended or unauthorized application, Buyer shall indemnify and hold SCILLC and its officers, employees, subsidiaries, affiliates, and distributors
harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or
death associated with such unintended or unauthorized use, even if such claim alleges that SCILLC was negligent regarding the design or manufacture of the
part. SCILLC is an Equal Opportunity/Affirmative Action Employer. This literature is subject to all applicable copyright laws and is not for resale in any manner.
(参考訳)
ON Semiconductor及びONのロゴはSemiconductor Components Industries, LLC(SCILLC)の登録商標です。SCILLCは特許、商標、著作権、トレードシークレット(営業秘密)と他の知
的所有権に対する権利を保有します。SCILLCの製品/特許の適用対象リストについては、以下のリンクからご覧いただけます。www.onsemi.com/site/pdf/Patent-Marking.pdf.
SCILLCは通告なしで、本書記載の製品の変更を行うことがあります。SCILLCは、いかなる特定の目的での製品の適合性について保証しておらず、また、お客様
の製品において回路の応用や使用から生じた責任、特に、直接的、間接的、偶発的な損害に対して、いかなる責任も負うことはできません。SCILLCデータシー
トや仕様書に示される可能性のある「標準的」パラメータは、アプリケーションによっては異なることもあり、実際の性能も時間の経過により変化する可能性がありま
す。「標準的」パラメータを含むすべての動作パラメータは、ご使用になるアプリケーションに応じて、お客様の専門技術者において十分検証されるようお願い致しま
す。SCILLCは、その特許権やその他の権利の下、いかなるライセンスも許諾しません。SCILLC製品は、人体への外科的移植を目的とするシステムへの使用、生命維持を
目的としたアプリケーション、また、SCILLC製品の不具合による死傷等の事故が起こり得るようなアプリケーションなどへの使用を意図した設計はされておらず、また、
これらを使用対象としておりません。お客様が、このような意図されたものではない、許可されていないアプリケーション用にSCILLC製品を購入または使用した場合、
たとえ、SCILLCがその部品の設計または製造に関して過失があったと主張されたとしても、そのような意図せぬ使用、また未許可の使用に関連した死傷等から、直接、
又は間接的に生じるすべてのクレーム、費用、損害、経費、および弁護士料などを、お客様の責任において補償をお願いいたします。また、SCILLCとその役員、従業員、
子会社、関連会社、代理店に対して、いかなる損害も与えないものとします。
SCILLCは雇用機会均等/差別撤廃雇用主です。この資料は適用されるあらゆる著作権法の対象となっており、いかなる方法によっても再販することはできません。
PS No.A2093-18/18
Author
Document
Category
Uncategorized
Views
3
File Size
771 KB
Tags
1/--pages
Report inappropriate content