close

Enter

Log in using OpenID

(4Mbit 低消費電力SRAM (256-kword × 16-bit))

embedDownload
RMLV0416E シリーズ
4Mbit 低消費電力 SRAM (256-kword × 16-bit)
R10DS0205JJ0100
Rev.1.00
2014.2.27
概要
RMLV0416E シリーズは、262,144 ワード × 16 ビット構成の 4M ビットスタティック RAM です。
Advanced LPSRAM 技術を採用し、高密度、高性能、低消費電力を実現しております。したがって RMLV0416E
シリーズは、バッテリバックアップシステムに最適です。パッケージの種類は、高密度実装可能な 44 ピン
TSOP (II)、48 ボールファインピッチ BGA(FBGA 0.75mm ボールピッチ)が用意されています。
特長
 3V 単一電源:2.7V ~ 3.6V
 アクセス時間:45ns (max.)
 消費電流
─ スタンバイ時:0.4µA (typ.)
 アクセスとサイクル時間が同じです。
 データ入力と出力が共通端子です。
─ スリーステート出力
 すべての入出力が、TTL コンパチブルです。
 バッテリバックアップ動作が可能です。
製品ラインアップ
Part name
Access
time
Temperature
range
Package
RMLV0416EGSB-4S2#AA0
400-mil 44pin
plastic TSOP (II)
RMLV0416EGSB-4S2#HA0
45 ns
-40 ~ +85°C
RMLV0416EGBG-4S2#AC0
48-ball FBGA
with 0.75mm ball pitch
RMLV0416EGBG-4S2#KC0
R10DS0205JJ0100 Rev.1.00
2014.2.27
Shipping container
Tray
Max. 135pcs/Tray
Max. 1080pcs/Inner box
Embossed tape
1000pcs/Reel
Tray
Max. 253pcs/Tray
Max. 2277pcs/Inner box
Embossed tape
1000pcs/Reel
Page 1 of 13
RMLV0416E シリーズ
ピン配置
44pin TSOP (II)
48-ball FBGA
A4
1
44
A5
A3
2
43
A6
A2
3
42
A7
A1
4
41
OE#
A0
5
40
UB#
CS1#
6
39
LB#
I/O0
7
38
I/O15
I/O1
8
37
I/O14
I/O2
9
36
I/O13
I/O3
10
35
I/O12
Vcc
11
34
Vss
Vss
12
33
Vcc
I/O4
13
32
I/O11
I/O5
14
31
I/O10
I/O6
15
30
I/O9
I/O7
16
29
I/O8
WE#
17
28
CS2
A17
18
27
A8
A16
19
26
A9
A15
20
25
A10
A14
21
24
A11
A13
22
23
A12
1
2
3
4
5
A
LB#
OE#
A0
A1
A2
CS2
B
I/O8
UB#
A3
A4
CS1#
I/O0
C
I/O9
I/O10
A5
A6
I/O1
I/O2
D
Vss
I/O11
A17
A7
I/O3
Vcc
E
Vcc
I/O12
NC
A16
I/O4
Vss
F
I/O14
I/O13
A14
A15
I/O5
I/O6
G
I/O15
NC
A12
A13
WE#
I/O7
H
NC
A8
A9
A10
A11
NC
(Top view)
6
(Top view)
ピン説明
Pin name
VCC
VSS
A0 to A17
I/O0 to I/O15
CS1#
Power supply
Ground
Address input
Data input/output
Chip select 1
Function
CS2
OE#
WE#
LB#
UB#
NC
Chip select 2
Output enable
Write enable
Lower byte select
Upper byte select
No connection
R10DS0205JJ0100 Rev.1.00
2014.2.27
Page 2 of 13
RMLV0416E シリーズ
ブロックダイアグラム
VCC
A1
A2
A3
A4
A6
A8
A13
A14
A15
A16
A17
VSS
・
・
・
・
・
Row
Decoder
I/O0
Memory Matrix
2,048 x 2,048
・
・
・
・
Column I/O
Column Decoder
Input
Data
Control
I/O15
A0
A5 A7 A9 A10 A11 A12
・
・
CS2
CS1#
LB#
UB#
WE#
Control logic
OE#
動作表
CS1#
CS2
WE#
OE#
UB#
LB#
I/O0 to I/O7
I/O8 to I/O15
Operation
H
X
X
X
X
X
High-Z
High-Z
Standby
X
L
X
X
X
X
High-Z
High-Z
Standby
X
X
X
X
H
H
High-Z
High-Z
Standby
L
H
H
L
L
L
Dout
Dout
Read
L
H
H
L
H
L
Dout
High-Z
Lower byte read
L
H
H
L
L
H
High-Z
Dout
Upper byte read
L
H
L
X
L
L
Din
Din
Write
L
H
L
X
H
L
Din
High-Z
Lower byte write
L
H
L
X
L
H
High-Z
Din
Upper byte write
H
H
H
X
X
High-Z
High-Z
Output disable
L
【注】1.
H: VIH L:VIL
X: VIH or VIL
R10DS0205JJ0100 Rev.1.00
2014.2.27
Page 3 of 13
RMLV0416E シリーズ
絶対最大定格
Parameter
Symbol
Power supply voltage relative to VSS
VCC
Terminal voltage on any pin relative to VSS
VT
Power dissipation
PT
Operation temperature
Topr
Storage temperature range
Tstg
Storage temperature range under bias
Tbias
【注】2. パルス半値幅 30ns 以下の場合、-3.0V (Min.)
3. 最大電圧 +4.6V
Value
-0.5 to +4.6
-0.5*2 to VCC+0.3*3
0.7
-40 to +85
-65 to +150
-40 to +85
unit
V
V
W
°C
°C
°C
DC 動作条件
Parameter
Symbol
Supply voltage
VCC
VSS
Input high voltage
VIH
Input low voltage
VIL
Ambient temperature range
Ta
【注】4. パルス半値幅 30ns 以下の場合、-3.0V (Min.)
Min.
2.7
0
2.2
-0.3
-40
Typ.
3.0
0
─
─
─
Max.
3.6
0
VCC+0.3
0.6
+85
Unit
V
V
V
V
°C
Note
4
DC 特性
Parameter
Input leakage current
Output leakage
current
Operating current
Average operating
current
Standby current
Standby current
Symbol
| ILI |
Min.
─
Typ.
─
Max.
1
Unit
A
| ILO |
─
─
1
A
ICC
─
─
10
mA
─
─
20
mA
─
─
25
mA
ICC2
─
─
2.5
mA
ISB
─
0.1*5
0.3
mA
─
*5
0.4
2
A
~+25°C
─
─
3
A
~+40°C
─
─
5
A
~+70°C
─
─
7
A
~+85°C
─
─
0.4
0.2
V
V
V
V
IOH = -1mA
IOH = -0.1mA
IOL = 2mA
IOL = 0.1mA
ICC1
ISB1
Output high voltage
VOH
2.4
─
VOH2
VCC-0.2
─
Output low voltage
VOL
─
─
VOL2
─
─
【注】5. VCC = 3.0V、Ta = +25℃における参考値
Test conditions
Vin = VSS to VCC
CS1# = VIH or CS2 = VIL or OE# = VIH
or WE# = VIL or LB# = UB# = VIH, VI/O = VSS to VCC
CS1# = VIL, CS2 = VIH, Others = VIH/VIL,
II/O = 0mA
Cycle = 55ns, duty =100%, II/O = 0mA,
CS1# = VIL, CS2 = VIH, Others = VIH/VIL
Cycle = 45ns, duty =100%, II/O = 0mA,
CS1# = VIL, CS2 = VIH, Others = VIH/VIL
Cycle =1s, duty =100%, II/O = 0mA,
CS1# ≤ 0.2V, CS2 ≥ VCC-0.2V,
VIH ≥ VCC-0.2V, VIL ≤ 0.2V
CS2 = VIL, Others = VSS to VCC
Vin = VSS to VCC,
(1) CS2 ≤ 0.2V or
(2) CS1# ≥ VCC-0.2V,
CS2 ≥ VCC-0.2V or
(3) LB# = UB# ≥ VCC-0.2V,
CS1# ≤ 0.2V, CS2 ≥ VCC-0.2V
容量
(VCC = 2.7V ~ 3.6V, f = 1MHz, Ta = -40 ~ +85°C)
Parameter
Symbol
Min.
Typ.
Max.
Input capacitance
C in
─
─
8
Input / output capacitance
C I/O
─
─
10
【注】6. このパラメータは全数測定されたものではなく、サンプル値です。
R10DS0205JJ0100 Rev.1.00
2014.2.27
Unit
pF
pF
Test conditions
Vin =0V
VI/O =0V
Note
6
6
Page 4 of 13
RMLV0416E シリーズ
AC 特性
測定条件(VCC = 2.7V ~ 3.6V, Ta = -40 ~ +85°C)




1.4V
入力パルスレベル: VIL = 0.4V, VIH = 2.4V
入力上昇/下降時間:5ns
入出力タイミング参照レベル:1.4V
出力負荷:右図参照(スコープ、ジグ容量を含む)
RL = 500 ohm
I/O
CL = 30 pF
リードサイクル
Parameter
Read cycle time
Address access time
Symbol
Min.
Max.
Unit
Note
45
ns
─
45
ns
tACS1
─
45
ns
Chip select access time
tACS2
─
45
ns
Output enable to output valid
tOE
─
22
ns
Output hold from address change
tOH
10
─
ns
LB#, UB# access time
tBA
─
45
ns
tCLZ1
10
─
ns
7,8
Chip select to output in low-Z
tCLZ2
10
─
ns
7,8
LB#, UB# enable to low-Z
tBLZ
5
─
ns
7,8
Output enable to output in low-Z
tOLZ
5
─
ns
7,8
tCHZ1
0
18
ns
7,8,9
Chip deselect to output in high-Z
tCHZ2
0
18
ns
7,8,9
LB#, UB# disable to high-Z
tBHZ
0
18
ns
7,8,9
Output disable to output in high-Z
tOHZ
0
18
ns
7,8,9
【注】7.
このパラメータは全数測定されたものではなくサンプル値です。
8.
温度、電圧条件が同一の場合には、tCHZ1 max は tCLZ1 min より小さく、tCHZ2 max は tCLZ2 min より小さく、
tBHZ max は tBLZ min より小さく、tOHZ max は tOLZ min より小さくなります。
9.
tCHZ1、tCHZ2、tBHZ 、tOHZ は、I/O 端子がハイ・インピーダンス(High-Z)状態に入る時間として規定され、その時
の I/O 端子の電圧レベルには依りません。
R10DS0205JJ0100 Rev.1.00
2014.2.27
tRC
tAA
Page 5 of 13
RMLV0416E シリーズ
ライトサイクル
Parameter
Symbol
Min.
Max.
Unit
Note
Write cycle time
tWC
45
─
ns
Address valid to write end
tAW
35
─
ns
Chip select to write end
tCW
35
─
ns
Write pulse width
tWP
35
─
ns
10
LB#,UB# valid to write end
tBW
35
─
ns
Address setup time to write start
tAS
0
─
ns
Write recovery time from write end
tWR
0
─
ns
Data to write time overlap
tDW
25
─
ns
Data hold from write end
tDH
0
─
ns
Output enable from write end
tOW
5
─
ns
11
Output disable to output in high-Z
tOHZ
0
18
ns
11,12
Write to output in high-Z
tWHZ
0
18
ns
11,12
【注】10. tWP は書き込み開始から書き込み終了までの時間です。
書込み開始は、(CS1#)、(WE#)、(LB#と UB#の両方またはどちらか一方) および (CS2) のすべてが活性(アサ
ート)となった時点で規定され、(CS1#)、(WE#)、(LB#と UB#の両方またはどちらか一方) が各々Low でかつ
(CS2) が High の状態がすべてオーバーラップする期間に書込みが行われます。
書込み終了は、(CS1#)、(WE#)、(LB#と UB#の両方またはどちらか一方) および (CS2) のうちどれか一つで
も非活性(ネゲート)になった時点で規定されます。
11. このパラメータは全数測定されたものではなくサンプル値です。
12. tOHZ、tWHZ は、I/O 端子がハイ・インピーダンス(High-Z)状態に入る時間として規定され、その時の I/O 端子の
電圧レベルには依りません。
R10DS0205JJ0100 Rev.1.00
2014.2.27
Page 6 of 13
RMLV0416E シリーズ
タイミング波形
リードサイクル
tRC
A0~17
Valid address
tAA
tACS1
CS1#
tCLZ1 *14,15
CS2
tCHZ1 *13,14,15
tACS2
tCLZ2 *14,15
tCHZ2 *13,14,15
tBA
LB#,UB#
tBLZ *14,15
tBHZ *13,14,15
VIH
WE#
WE# = “H” level
tOHZ *13,14,15
tOE
OE#
tOLZ
I/O0~15
【注】13.
14.
15.
High impedance
tOH
*14,15
Valid Data
tCHZ1、tCHZ2、tBHZ、tOHZ は、I/O 端子がハイ・インピーダンス(High-Z)状態に入る時間として規定され、その
時の I/O 端子の電圧レベルには依りません。
このパラメータは全数測定されたものではなくサンプル値です。
温度、電圧条件が同一の場合には、tCHZ1 max は tCLZ1 min より小さく、tCHZ2 max は tCLZ2 min より小さく、
tBHZ max は tBLZ min より小さく、tOHZ max は tOLZ min より小さくなります。
R10DS0205JJ0100 Rev.1.00
2014.2.27
Page 7 of 13
RMLV0416E シリーズ
ライトサイクル(1) (WE#クロック、ライト時 OE# = ”H” )
tWC
Valid address
A0~17
tCW
CS1#
CS2
tCW
tBW
LB#,UB#
tWR
tAW
tWP
WE#
tAS
OE#
tWHZ *17,18
tOHZ *17,18
I/O0~15
*16
*19
tDW
tDH
Valid Data
【注】16. tWP は書き込み開始から書き込み終了までの時間です。
書込み開始は、(CS1#)、(WE#)、(LB#と UB#の両方またはどちらか一方) および (CS2) のすべてが活性(アサ
ート)となった時点で規定され、(CS1#)、(WE#)、(LB#と UB#の両方またはどちらか一方) が各々Low でかつ
(CS2) が High の状態がすべてオーバーラップする期間に書込みが行われます。
書込み終了は、(CS1#)、(WE#)、(LB#と UB#の両方またはどちらか一方) および (CS2) のうちどれか一つで
も非活性(ネゲート)になった時点で規定されます。
17.
tOHZ、tWHZ は、I/O 端子がハイ・インピーダンス(High-Z)状態に入る時間として規定され、その時の I/O 端子
の電圧レベルには依りません。
18.
このパラメータは全数測定されたものではなくサンプル値です。
19.
この期間中、メモリ側の I/O 端子はロウ・インピーダンス(Low-Z)になっており、システム側から入力信号を
I/O 端子に印加してはなりません。
R10DS0205JJ0100 Rev.1.00
2014.2.27
Page 8 of 13
RMLV0416E シリーズ
ライトサイクル(2) (WE#クロック、OE# = ”L” )
tWC
Valid address
A0~17
tCW
CS1#
CS2
tCW
tBW
LB#,UB#
tAW
tWR
tWP
WE#
OE#
OE# = “L” level
*20
tAS
VIL
tWHZ *21,22
I/O0~15
*23
tOW
Valid Data
tDW
*23
tDH
【注】20. tWP は書き込み開始から書き込み終了までの時間です。
書込み開始は、(CS1#)、(WE#)、(LB#と UB#の両方またはどちらか一方) および (CS2) のすべてが活性(アサ
ート)となった時点で規定され、(CS1#)、(WE#)、(LB#と UB#の両方またはどちらか一方) が各々Low でかつ
(CS2) が High の状態がすべてオーバーラップする期間に書込みが行われます。
書込み終了は、(CS1#)、(WE#)、(LB#と UB#の両方またはどちらか一方) および (CS2) のうちどれか一つで
も非活性(ネゲート)になった時点で規定されます。
21.
tWHZ は、I/O 端子がハイ・インピーダンス(High-Z)状態に入る時間として規定され、その時の I/O 端子の電圧
レベルには依りません。
22.
このパラメータは全数測定されたものではなくサンプル値です。
23.
この期間中、メモリ側の I/O 端子はロウ・インピーダンス(Low-Z)になっており、システム側から入力信号を
I/O 端子に印加してはなりません。
R10DS0205JJ0100 Rev.1.00
2014.2.27
Page 9 of 13
RMLV0416E シリーズ
ライトサイクル(3) (CS1#,CS2 クロック)
tWC
Valid address
A0~17
tAW
tAS
tCW
tAS
tCW
tWR
CS1#
CS2
tBW
LB#,UB#
tWP *24
WE#
OE#
VIH
OE# = “H” level
tDW
I/O0~15
tDH
Valid
Valid Data
Data
【注】24. tWP は書き込み開始から書き込み終了までの時間です。
書込み開始は、(CS1#)、(WE#)、(LB#と UB#の両方またはどちらか一方) および (CS2) のすべてが活性(アサ
ート)となった時点で規定され、(CS1#)、(WE#)、(LB#と UB#の両方またはどちらか一方) が各々Low でかつ
(CS2) が High の状態がすべてオーバーラップする期間に書込みが行われます。
書込み終了は、(CS1#)、(WE#)、(LB#と UB#の両方またはどちらか一方) および (CS2) のうちどれか一つで
も非活性(ネゲート)になった時点で規定されます。
R10DS0205JJ0100 Rev.1.00
2014.2.27
Page 10 of 13
RMLV0416E シリーズ
ライトサイクル(4) (LB#,UB# クロック)
tWC
Valid address
A0~17
tAW
tCW
CS1#
tCW
CS2
tAS
tWR
tBW
LB#,UB#
tWP *25
WE#
OE#
VIH
OE# = “H” level
tDW
I/O0~15
tDH
Valid Data
【注】25. tWP は書き込み開始から書き込み終了までの時間です。
書込み開始は、(CS1#)、(WE#)、(LB#と UB#の両方またはどちらか一方) および (CS2) のすべてが活性(アサ
ート)となった時点で規定され、(CS1#)、(WE#)、(LB#と UB#の両方またはどちらか一方) が各々Low でかつ
(CS2) が High の状態がすべてオーバーラップする期間に書込みが行われます。
書込み終了は、(CS1#)、(WE#)、(LB#と UB#の両方またはどちらか一方) および (CS2) のうちどれか一つで
も非活性(ネゲート)になった時点で規定されます。
R10DS0205JJ0100 Rev.1.00
2014.2.27
Page 11 of 13
RMLV0416E シリーズ
データ保持特性
Parameter
VCC for data retention
Data retention current
Symbol
VDR
Min.
Typ.
Max.
Unit
Test conditions*27
1.5
─
─
V
Vin ≥ 0V,
(1) CS2 ≤ 0.2V
or
(2) CS1# ≥ VCC-0.2V, CS2 ≥ VCC-0.2V
or
(3) LB# = UB# ≥ VCC-0.2V,
CS1# ≤ 0.2V, CS2 ≥ VCC-0.2V
─
0.4*26
2
A
~+25°C
─
─
3
A
~+40°C
─
─
5
A
~+70°C
─
─
7
A
~+85°C
ICCDR
VCC = 3.0V, Vin ≥ 0V,
(1) CS2 ≤ 0.2V
or
(2) CS1# ≥ VCC-0.2V,
CS2 ≥ VCC-0.2V
or
(3) LB# = UB# ≥ VCC-0.2V,
CS1# ≤ 0.2V,
CS2 ≥ VCC-0.2V
Chip deselect time to data retention
tCDR
0
─
─
ns
See retention waveform.
Operation recovery time
tR
5
─
─
ms
【注】26. VCC = 3.0V、Ta = +25℃における参考値
27. CS2 ピンは、アドレスバッファ、WE#バッファ、CS1#バッファ、OE#バッファ、LB#バッファ、UB#バッファ、
I/O バッファを制御します。CS2 がデータ保持モードを制御する場合、入力レベル(アドレス、WE#、CS1#、
OE#、LB#、UB#、I/O)は High-Z 状態にしてもかまいません。CS1#がデータ保持モードを制御する場合、
CS2 は CS2 ≥ VCC-0.2V または 0V ≤ CS2 ≤ 0.2V でなければなりません。他の入力レベル(アドレス、
WE#、
OE#、LB#、UB#、I/O)は High-Z 状態にしてもかまいません。
R10DS0205JJ0100 Rev.1.00
2014.2.27
Page 12 of 13
RMLV0416E シリーズ
データ保持タイミング波形(1) (CS1# Controlled)
CS1# コントロール
VCC
tCDR
2.7V
2.7V
tR
VDR
2.2V
2.2V
CS1# ≥ VCC - 0.2V
CS1#
データ保持タイミング波形(2) (CS2 Controlled)
CS2 コントロール
VCC
tCDR
CS2
2.7V
2.7V
tR
VDR
0.6V
0.6V
CS2 ≤ 0.2V
データ保持タイミング波形(3) (LB#,UB# Controlled)
LB#,UB# コントロール
VCC
tCDR
2.2V
2.7V
2.7V
VDR
tR
2.2V
LB#,UB# ≥ VCC - 0.2V
LB#,UB#
R10DS0205JJ0100 Rev.1.00
2014.2.27
Page 13 of 13
RMLV0416E シリーズ データシート
改訂記録
Rev.
発行日
ページ
1.00
2014.2.27
─
改訂内容
ポイント
正式版
すべての商標および登録商標は,それぞれの所有者に帰属します。
C-1
ࡈὀព᭩ࡁ
1. ᮏ㈨ᩱ࡟グ㍕ࡉࢀࡓᅇ㊰ࠊࢯࣇࢺ࢙࢘࢔࠾ࡼࡧࡇࢀࡽ࡟㛵㐃ࡍࡿ᝟ሗࡣࠊ༙ᑟయ〇ရࡢືస౛ࠊᛂ⏝౛ࢆㄝ᫂ࡍࡿࡶࡢ࡛ࡍࠋ࠾ᐈᵝࡢᶵჾ࣭ࢩࢫࢸ࣒ࡢタィ࡟࠾࠸
࡚ࠊᅇ㊰ࠊࢯࣇࢺ࢙࢘࢔࠾ࡼࡧࡇࢀࡽ࡟㛵㐃ࡍࡿ᝟ሗࢆ౑⏝ࡍࡿሙྜ࡟ࡣࠊ࠾ᐈᵝࡢ㈐௵࡟࠾࠸࡚⾜ࡗ࡚ࡃࡔࡉ࠸ࠋࡇࢀࡽࡢ౑⏝࡟㉳ᅉࡋ࡚ࠊ࠾ᐈᵝࡲࡓࡣ➨୕
⪅࡟⏕ࡌࡓᦆᐖ࡟㛵ࡋࠊᙜ♫ࡣࠊ୍ษࡑࡢ㈐௵ࢆ㈇࠸ࡲࡏࢇࠋ
2. ᮏ㈨ᩱ࡟グ㍕ࡉࢀ࡚࠸ࡿ᝟ሗࡣࠊṇ☜ࢆᮇࡍࡓࡵៅ㔜࡟సᡂࡋࡓࡶࡢ࡛ࡍࡀࠊㄗࡾࡀ࡞࠸ࡇ࡜ࢆಖドࡍࡿࡶࡢ࡛ࡣ࠶ࡾࡲࡏࢇࠋ୓୍ࠊᮏ㈨ᩱ࡟グ㍕ࡉࢀ࡚࠸ࡿ᝟ሗ
ࡢㄗࡾ࡟㉳ᅉࡍࡿᦆᐖࡀ࠾ᐈᵝ࡟⏕ࡌࡓሙྜ࡟࠾࠸࡚ࡶࠊᙜ♫ࡣࠊ୍ษࡑࡢ㈐௵ࢆ㈇࠸ࡲࡏࢇࠋ
3. ᮏ㈨ᩱ࡟グ㍕ࡉࢀࡓ〇ရࢹ㸫ࢱࠊᅗࠊ⾲ࠊࣉࣟࢢ࣒ࣛࠊ࢔ࣝࢦࣜࢬ࣒ࠊᛂ⏝ᅇ㊰౛➼ࡢ᝟ሗࡢ౑⏝࡟㉳ᅉࡋ࡚Ⓨ⏕ࡋࡓ➨୕⪅ࡢ≉チᶒࠊⴭసᶒࡑࡢ௚ࡢ▱ⓗ㈈⏘ᶒ
࡟ᑐࡍࡿ౵ᐖ࡟㛵ࡋࠊᙜ♫ࡣࠊఱࡽࡢ㈐௵ࢆ㈇࠺ࡶࡢ࡛ࡣ࠶ࡾࡲࡏࢇࠋᙜ♫ࡣࠊᮏ㈨ᩱ࡟ᇶ࡙ࡁᙜ♫ࡲࡓࡣ➨୕⪅ࡢ≉チᶒࠊⴭసᶒࡑࡢ௚ࡢ▱ⓗ㈈⏘ᶒࢆఱࡽチ
ㅙࡍࡿࡶࡢ࡛ࡣ࠶ࡾࡲࡏࢇࠋ
4. ᙜ♫〇ရࢆᨵ㐀ࠊᨵኚࠊ」〇➼ࡋ࡞࠸࡛ࡃࡔࡉ࠸ࠋ࠿࠿ࡿᨵ㐀ࠊᨵኚࠊ」〇➼࡟ࡼࡾ⏕ࡌࡓᦆᐖ࡟㛵ࡋࠊᙜ♫ࡣࠊ୍ษࡑࡢ㈐௵ࢆ㈇࠸ࡲࡏࢇࠋ
5. ᙜ♫ࡣࠊᙜ♫〇ရࡢရ㉁Ỉ‽ࢆࠕᶆ‽Ỉ‽ࠖ࠾ࡼࡧࠕ㧗ရ㉁Ỉ‽ࠖ࡟ศ㢮ࡋ࡚࠾ࡾࠊ
ྛရ㉁Ỉ‽ࡣࠊ௨ୗ࡟♧ࡍ⏝㏵࡟〇ရࡀ౑⏝ࡉࢀࡿࡇ࡜ࢆពᅗࡋ࡚࠾ࡾࡲࡍࠋ
ᶆ‽Ỉ‽㸸
ࢥࣥࣆ࣮ࣗࢱࠊOAᶵჾࠊ㏻ಙᶵჾࠊィ ᶵჾࠊAVᶵჾࠊ
ᐙ㟁ࠊᕤసᶵᲔࠊࣃ࣮ࢯࢼࣝᶵჾࠊ⏘ᴗ⏝ࣟ࣎ࢵࢺ➼
㧗ရ㉁Ỉ‽㸸 ㍺㏦ᶵჾ㸦⮬ື㌴ࠊ㟁㌴ࠊ⯪⯧➼㸧ࠊ஺㏻⏝ಙྕᶵჾࠊ
㜵⅏࣭㜵≢⿦⨨ࠊྛ✀Ᏻ඲⿦⨨➼
ᙜ♫〇ရࡣࠊ┤᥋⏕࿨࣭㌟య࡟༴ᐖࢆཬࡰࡍྍ⬟ᛶࡢ࠶ࡿᶵჾ࣭ࢩࢫࢸ࣒㸦⏕࿨⥔ᣢ⿦⨨ࠊேయ࡟ᇙࡵ㎸ࡳ౑⏝ࡍࡿࡶࡢ➼㸧 ࠊࡶࡋࡃࡣከ኱࡞≀ⓗᦆᐖࢆⓎ⏕ࡉ
ࡏࡿ࠾ࡑࢀࡢ࠶ࡿᶵჾ࣭ࢩࢫࢸ࣒㸦ཎᏊຊไᚚࢩࢫࢸ࣒ࠊ㌷஦ᶵჾ➼㸧࡟౑⏝ࡉࢀࡿࡇ࡜ࢆពᅗࡋ࡚࠾ࡽࡎࠊ౑⏝ࡍࡿࡇ࡜ࡣ࡛ࡁࡲࡏࢇࠋ ࡓ࡜࠼ࠊពᅗࡋ࡞࠸⏝
㏵࡟ᙜ♫〇ရࢆ౑⏝ࡋࡓࡇ࡜࡟ࡼࡾ࠾ᐈᵝࡲࡓࡣ➨୕⪅࡟ᦆᐖࡀ⏕ࡌ࡚ࡶࠊᙜ♫ࡣ୍ษࡑࡢ㈐௵ࢆ㈇࠸ࡲࡏࢇࠋ ࡞࠾ࠊࡈ୙᫂Ⅼࡀ࠶ࡿሙྜࡣࠊᙜ♫Ⴀᴗ࡟࠾ၥ࠸
ྜࢃࡏࡃࡔࡉ࠸ࠋ
6. ᙜ♫〇ရࢆࡈ౑⏝ࡢ㝿ࡣࠊᙜ♫ࡀᣦᐃࡍࡿ᭱኱ᐃ᱁ࠊືస㟁※㟁ᅽ⠊ᅖࠊᨺ⇕≉ᛶࠊᐇ⿦᮲௳ࡑࡢ௚ࡢಖド⠊ᅖෆ࡛ࡈ౑⏝ࡃࡔࡉ࠸ࠋᙜ♫ಖド⠊ᅖࢆ㉸࠼࡚ᙜ♫〇
ရࢆࡈ౑⏝ࡉࢀࡓሙྜࡢᨾ㞀࠾ࡼࡧ஦ᨾ࡟ࡘࡁࡲࡋ࡚ࡣࠊᙜ♫ࡣࠊ୍ษࡑࡢ㈐௵ࢆ㈇࠸ࡲࡏࢇࠋ
7. ᙜ♫ࡣࠊᙜ♫〇ရࡢရ㉁࠾ࡼࡧಙ㢗ᛶࡢྥୖ࡟ດࡵ࡚࠸ࡲࡍࡀࠊ༙ᑟయ〇ရࡣ࠶ࡿ☜⋡࡛ᨾ㞀ࡀⓎ⏕ࡋࡓࡾࠊ౑⏝᮲௳࡟ࡼࡗ࡚ࡣㄗືసࡋࡓࡾࡍࡿሙྜࡀ࠶ࡾࡲ
ࡍࠋࡲࡓࠊᙜ♫〇ရࡣ⪏ᨺᑕ⥺タィ࡟ࡘ࠸࡚ࡣ⾜ࡗ࡚࠾ࡾࡲࡏࢇࠋᙜ♫〇ရࡢᨾ㞀ࡲࡓࡣㄗືసࡀ⏕ࡌࡓሙྜࡶࠊே㌟஦ᨾࠊⅆ⅏஦ᨾࠊ♫఍ⓗᦆᐖ➼ࢆ⏕ࡌࡉࡏ
࡞࠸ࡼ࠺ࠊ࠾ᐈᵝࡢ㈐௵࡟࠾࠸࡚ࠊ෕㛗タィࠊᘏ↝ᑐ⟇タィࠊㄗືస㜵Ṇタィ➼ࡢᏳ඲タィ࠾ࡼࡧ࢚࣮ࢪࣥࢢฎ⌮➼ࠊ࠾ᐈᵝࡢᶵჾ࣭ࢩࢫࢸ࣒࡜ࡋ࡚ࡢฟⲴಖド
ࢆ⾜ࡗ࡚ࡃࡔࡉ࠸ࠋ≉࡟ࠊ࣐࢖ࢥࣥࢯࣇࢺ࢙࢘࢔ࡣࠊ༢⊂࡛ࡢ᳨ドࡣᅔ㞴࡞ࡓࡵࠊ࠾ᐈᵝࡢᶵჾ࣭ࢩࢫࢸ࣒࡜ࡋ࡚ࡢᏳ඲᳨ドࢆ࠾ᐈᵝࡢ㈐௵࡛⾜ࡗ࡚ࡃࡔࡉ࠸ࠋ
8. ᙜ♫〇ရࡢ⎔ቃ㐺ྜᛶ➼ࡢヲ⣽࡟ࡘࡁࡲࡋ࡚ࡣࠊ〇ရಶู࡟ᚲࡎᙜ♫Ⴀᴗ❆ཱྀࡲ࡛࠾ၥྜࡏࡃࡔࡉ࠸ࠋࡈ౑⏝࡟㝿ࡋ࡚ࡣࠊ≉ᐃࡢ≀㉁ࡢྵ᭷࣭౑⏝ࢆつไࡍࡿ
RoHSᣦ௧➼ࠊ㐺⏝ࡉࢀࡿ⎔ቃ㛵㐃ἲ௧ࢆ༑ศㄪᰝࡢ࠺࠼ࠊ࠿࠿ࡿἲ௧࡟㐺ྜࡍࡿࡼ࠺ࡈ౑⏝ࡃࡔࡉ࠸ࠋ࠾ᐈᵝࡀ࠿࠿ࡿἲ௧ࢆ㑂Ᏺࡋ࡞࠸ࡇ࡜࡟ࡼࡾ⏕ࡌࡓᦆᐖ࡟
㛵ࡋ࡚ࠊᙜ♫ࡣࠊ୍ษࡑࡢ㈐௵ࢆ㈇࠸ࡲࡏࢇࠋ
9. ᮏ㈨ᩱ࡟グ㍕ࡉࢀ࡚࠸ࡿᙜ♫〇ရ࠾ࡼࡧᢏ⾡ࢆᅜෆእࡢἲ௧࠾ࡼࡧつ๎࡟ࡼࡾ〇㐀࣭౑⏝࣭㈍኎ࢆ⚗Ṇࡉࢀ࡚࠸ࡿᶵჾ࣭ࢩࢫࢸ࣒࡟౑⏝ࡍࡿࡇ࡜ࡣ࡛ࡁࡲࡏࢇࠋࡲ
ࡓࠊᙜ♫〇ရ࠾ࡼࡧᢏ⾡ࢆ኱㔞◚ቯරჾࡢ㛤Ⓨ➼ࡢ┠ⓗࠊ㌷஦฼⏝ࡢ┠ⓗࡑࡢ௚㌷஦⏝㏵࡟౑⏝ࡋ࡞࠸࡛ࡃࡔࡉ࠸ࠋᙜ♫〇ရࡲࡓࡣᢏ⾡ࢆ㍺ฟࡍࡿሙྜࡣࠊࠕእ
ᅜⅭ᭰ཬࡧእᅜ㈠᫆ἲࠖࡑࡢ௚㍺ฟ㛵㐃ἲ௧ࢆ㑂Ᏺࡋࠊ࠿࠿ࡿἲ௧ࡢᐃࡵࡿ࡜ࡇࢁ࡟ࡼࡾᚲせ࡞ᡭ⥆ࢆ⾜ࡗ࡚ࡃࡔࡉ࠸ࠋ
10. ࠾ᐈᵝࡢ㌿኎➼࡟ࡼࡾࠊᮏࡈὀព᭩ࡁグ㍕ࡢㅖ᮲௳࡟᢬ゐࡋ࡚ᙜ♫〇ရࡀ౑⏝ࡉࢀࠊࡑࡢ౑⏝࠿ࡽᦆᐖࡀ⏕ࡌࡓሙྜࠊᙜ♫ࡣఱࡽࡢ㈐௵ࡶ㈇ࢃࡎࠊ࠾ᐈᵝ࡟࡚ࡈ㈇
ᢸࡋ࡚㡬ࡁࡲࡍࡢ࡛ࡈ஢ᢎࡃࡔࡉ࠸ࠋ
11. ᮏ㈨ᩱࡢ඲㒊ࡲࡓࡣ୍㒊ࢆᙜ♫ࡢᩥ᭩࡟ࡼࡿ஦๓ࡢᢎㅙࢆᚓࡿࡇ࡜࡞ࡃ㌿㍕ࡲࡓࡣ」〇ࡍࡿࡇ࡜ࢆ⚗ࡌࡲࡍࠋ
ὀ1. ᮏ㈨ᩱ࡟࠾࠸࡚౑⏝ࡉࢀ࡚࠸ࡿࠕᙜ♫ࠖ࡜ࡣࠊࣝࢿࢧࢫ ࢚ࣞࢡࢺࣟࢽࢡࢫᰴᘧ఍♫࠾ࡼࡧࣝࢿࢧࢫ ࢚ࣞࢡࢺࣟࢽࢡࢫᰴᘧ఍♫ࡀࡑࡢ⥲ᰴ୺ࡢ㆟Ỵᶒࡢ㐣༙ᩘ
ࢆ┤᥋ࡲࡓࡣ㛫᥋࡟ಖ᭷ࡍࡿ఍♫ࢆ࠸࠸ࡲࡍࠋ
ὀ2. ᮏ㈨ᩱ࡟࠾࠸࡚౑⏝ࡉࢀ࡚࠸ࡿࠕᙜ♫〇ရࠖ࡜ࡣࠊὀ㸯࡟࠾࠸࡚ᐃ⩏ࡉࢀࡓᙜ♫ࡢ㛤Ⓨࠊ〇㐀〇ရࢆ࠸࠸ࡲࡍࠋ
http://www.renesas.com
‫ڦ‬Ⴀᴗ࠾ၥྜࡏ❆ཱྀ
ͤႠᴗ࠾ၥྜࡏ❆ཱྀࡢఫᡤࡣኚ᭦࡟࡞ࡿࡇ࡜ࡀ࠶ࡾࡲࡍࠋ᭱᪂᝟ሗ࡟ࡘࡁࡲࡋ࡚ࡣࠊᘢ♫࣮࣒࣮࣍࣌ࢪࢆࡈぴࡃࡔࡉ࠸ࠋ
ࣝࢿࢧࢫ ࢚ࣞࢡࢺࣟࢽࢡࢫᰴᘧ఍♫ࠉࠛ100-0004ࠉ༓௦⏣༊኱ᡭ⏫2-6-2㸦᪥ᮏࣅࣝ㸧
‫ڦ‬ᢏ⾡ⓗ࡞࠾ၥྜࡏ࠾ࡼࡧ㈨ᩱࡢࡈㄳồࡣୗグ࡬࡝࠺ࡒࠋ
ࠉ⥲ྜ࠾ၥྜࡏ❆ཱྀ㸸http://japan.renesas.com/contact/
© 2014 Renesas Electronics Corporation. All rights reserved.
Colophon 3.0
Author
Document
Category
Uncategorized
Views
0
File Size
458 KB
Tags
1/--pages
Report inappropriate content