close

Enter

Log in using OpenID

1 PMM と SVS の機能 2 省電力

embedDownload
MSP430 FR58xx,FR59xx の Power Management Module(PMM)の概要
2014.11.27 PIC 山内一男
FR58,FR59 シリーズの PMM と SVS について、ユーザガイドと data-sheet(FR5969)から概要を説明します。
開発に当たっては、必ず data-sheet で実際の仕様を確認お願いします。
F5xxx,F6xxx シリーズの PMM より、シンプルで格段に扱いやすくなっています。 普通の使い方ではデフォルトのままで使
えますが、 電源断や電圧低下のトラブルが予想されるケース、および LPMx.5 を使い wake-up する場合は、このモジュー
ルの動作を事前に理解が必要です。
また PMM を扱うときは、事前に下記の example に目を通ようにお願いします。
msp430fr59xx_lpm4-5_01.c
SVS enable
msp430fr59xx_lpm4-5_02.c
SVS disable
1 PMM と SVS の機能
1.1 SVS の機能
参照 U.G. 2.2.2.1 SVS Thresholds、 2.2.3 Supply Voltage Supervisor - Power-Up

data-sheet

5.12.1 Power Supply Sequencing
DVCC が投入されると、約 0.8-1.7V で BOR が on します。
このあと SVS が DVCC を監視して、TYP:1.88V で BOR を解除して、CPU が動作を開始します。

DVCC が低下すると、SVS が TYP1.8V で BOR を on します。 DVCC が off せず上昇すると TYP:1.88V で BOR
は解除されます。 電源不安定や電池電圧低下などで、このスレショールドレベルでふらふらすると、間欠的に BOR が発
生しますので留意が必要です。
・ SVS は disable できますが、BOR のあとデフォルト SVS enable に戻りますので、安全です。
1.2 PMM の機能

参照 U.G.
Figure 2-1. PMM Block Diagram

DVCC=1.8~3.6V をカバーします。

DVCC から、Vcore(CPU、RAM など)と Vrtc(XT1 OSC、RTC)を生成します。

analog と PIO 系には DVCC から供給されます。
2 省電力
2.1 LPMx.5(LPM3.5,LPM4.5)

参照 data-sheet
5.8 Low-Power Mode (LPM3.5, LPM4.5) Supply Currents (Into VCC)
Table 5-9. Wake-Up Times From Low-Power Modes and Reset

LPM3.5 では、Vrtc は維持されますが Vcore は供給停止します。
つまり、RTC は継続動作しますが、CPU は停止、内部レジスタと RAM 内容は消失します。

LPM4.5 では Vcore と Vrtc ともに供給停止します。

この LPMx.5 に入ると、PIO が誤動作しないように LOCK されます。
1

留意すべき点は、LPMx.5 からの wake-up は、かなり遅くなります。
LPM3/LPM4 からの wake-up が TYP:7us に対し、LPMx.5 からの wake-up は TYP:250us です。
さらに SVS を disable していた場合は、TYP:1ms と長くなります。
2.2 SVS disable

参照 data-sheet
Figure 5-2. LPM3,XT3.7 Supply Current vs Temperature
Figure 5-5. LPM4.5 Supply Current vs Temperature

LPM3,LPM4,LPMx.5 に入るとき、省電力のため SVS を disable すると、おおよそ 0.2uA 低減できます。
3 BOR 発生の確認
3.1 BOR 発生要因

参照 U.G.
Figure 1-5. Operation Modes
data-sheet: Table 6-9. System Module Interrupt Vector Registers

DVCC 復帰(Brownout)、SVS fault から復帰、RST、Wake-up、他にソフトウェア BOR などが要因になります。

再起動がかかり main 先頭に来た時に、SYSRSTIV(bit 情報)を取り込み、その内容から BOR 発生要因を調べ
て適切な後処理をします。
3.2 ソフトウェア reset

PMMCTL0:PMMSWBOR/PMMSWPOR を使用して、アプリケーションから BOR/POR を起こすことができます。
4 PIO

参照 U.G.
2.2.8 Port I/O Control

DVCC 低下を SVS が検知して BOR が発生したとき、PIO が未制御にならないように下記の対処がされています。
出力(pull-up/down 含め)は disable に lock されます。
入力(PxIN)はその時点の内容で lock されます。

PIO 制御レジスタは、再起動後に PM5CTL0:LOCKLPM5 を 1->0にした時点で、unlock されます。
以 上
2
Author
Document
Category
Uncategorized
Views
0
File Size
249 KB
Tags
1/--pages
Report inappropriate content