特集記事 02 実機レス検証によるハードウェア依存開発からの脱却石井正悟／荒木大／石井忠俊ができるまでソフトウェア検証ができない” 問題への対策として，東芝ソリューション（以降，当社）では実機レスでソフトウェア検証を可能にする「組込みソフトウェア開発／検証ツール VPDK」を開発しました（図 1）。コンカレント開発において，実機ボードの代わりにボードを仮想化した仮想プラットフォームを用いてソフトウェアを検証できるようにすることにより，開発期間短縮を図るツールです。組込みシステムでは，一般にソフトウェアとハードウェアを同時に開発しますが，ハードウェアができ上がるまでソフトウェアの本格的な試験ができないという問題を抱えています。実機開発完了前にソフトウェアを先行検証するためにシミュレータを用いる方法がありますが，従来のシミュレータ製品には実行性能や環境構築オーバヘッドに課題がありました。東芝ソリューション（株）では，実行性能が非常に高速で，更に開発対象となる組込みソフトウェア 2 向けシミュレーション環境を短期間で構築可能な「組実機レス開発を実現する超高速シミュレータ　VPDK 込みソフトウェア開発／検証ツール VPDKTM」を開 (1) 従来のシミュレータでは実行性能不足発しました。これまでにも組込みソフトウェア開発へのシミュレータ適用は行われてきました。しかし，組込みシステムの高機能化に伴い大規模化してきた組込みソフトウェアに適用するには，シミュレーション実行性能が大きな課題となります。 1 切望される実機レス開発環境 (1) コンカレント開発の影響組込みシステム開発は多くの場合，ソフトウェアとハードウェアを同時に開発（コンカレント開発）します。その場合，ハードウェアができるまでソフトウェアの本格的な試験ができないため，設計の妥当性を検証できないまま設計・製造を進めざるを得ません。その結果，組合せ試験以降の工程に負荷が集中します。また，この組合せ試験以降で設計上の問題が判明すると大きな手戻り作業が発生し，全体工程を遅延させることになります。組込みシステム開発の短納期化が望まれているなか，このようなコンカレント開発の問題を解消することが非常に重要な課題となっています。 (2) 工程遅延連鎖を解消する VPDK これら工程遅延連鎖の発端になっている “ハードウェア ⚵ㄟ䷋䷼且万䷥䷦䷡ 㐿⊒䋯ᬌ⸽ⅣႺ 㩷㩷㩷㩷 ታᯏ䊗䊷䊄 ઒ᗐ 䊊䊷䊄䉡䉢䉝䊝䊂䊦 ⵾ຠ䊄䊜䉟䊮㪁1 ࿕᦭ታᯏ䊧䉴ⅣႺ HW䊝䊂䊦㪁2 ᄖ⇇䊝䊂䊦㪁3 VPDK™ ⚵ㄟ䉂䉸䊐䊃䉡䉢䉝㐿⊒䋯ᬌ⸽䉿䊷䊦 ฃ⸤㐿⊒䷴丶丒䷸䶴䶤䶲䶗ቴ᭽䶷ឭଏ 㩷㩷㩷㩷㩷㩷㩷㩷㩷㩷㩷㩷㩷㩷㩷㩷㩷㩷㩷㩷㩷 ᬌ⸽ኻ⽎䈫䈭䉎 ᣂⷙ㐿⊒ 䉝䊒䊥䉬䊷䉲䊢䊮䉝䊒䊥䉬䊷䉲䊢䊮䉸䊐䊃一般的なシミュレーション方式である ISS 方式では，ターゲット CPU の 1 命令をシミュレートするために，ホスト CPU の 100 から 1,000 命令を実行する必要があります。そのため，実機ハードウェア上で動作させれば数分でできることが，シミュレータ上では数日から数週間もかかってしまいます。 (2) 組込みソフトウェアにも適用できる実行性能当社は VPDK を用いて超高速シミュレーションを実現し，大規模化した組込みソフトウェアにも適用可能としました。 VPDK のシミュレーションエンジンには，当社関係会社である（株）インターデザイン・テクノロジーの「VisualSpec® for Embedded」を採用しました。 VisualSpec は，（株）東芝研究開発センターにおいて「スーパーデザイン・テクノロジー ®」として研究開発が進められていたシステム設計技術を，同研究開発センターからスピンオフしたインターデザイン・テクノロジーが製品化・パッケージ化したツールです。㪁1 ⵾ຠ䊄䊜䉟䊮㩷 :䊂䉳䉺䊦䉦䊜䊤䋯䉦䊷䊅䊎䋯䊒䊥䊮䉺䈭䈬㪁2㩷HW䊝䊂䊦㩷 :䊊䊷䊄䉡䉢䉝㩷䉲䊚䊠䊧䊷䉲䊢䊮㩷䊝䊂䊦㪁3 ᄖ⇇䊝䊂䊦㩷 :䊙䊮䊙䉲䊮䉟䊮䉺䊷䊐䉢䊷䉴䈱GUI䉿䊷䊦䈭䈬図 1． VPDKTMを用いたソフトウェア検証環境実機ボードの代わりに VPDKで構築した仮想プラットフォームを用いてソフトウェア開発環境を整備します。 VisualSpec for Embedded は，拡張 C 言語（SpecC 言語）を使って記述されたハードウェアのシミュレーションモデルを，部分計算や静的スケジューリングなどの言語変換処理によって高速実行が可能な実行形式ファイルにコンパイルすることができます。更に，（株）半導体理工学研究センター（STARC）が開発した「バジェット追加技術」を用いて組込みソフトウェアのソースコードをホスト計算機のネイティブコードで模擬することにり，数百メガヘルツ以上の速度で組込みソフトウェアを仮想実行することができます。 6 「東芝ソリューションテクニカルニュース」2007年（夏季号） 3 VPDK を適用し，開発期間短縮効果を上げています。環境構築オーバヘッドの短縮組込みソフトウェア開発にシミュレータを適用するには，もう一つ大きな課題があります。それは， “短期間でシミュレーション環境を構築できなければならない” という課題です。 VPDK では，その課題を以下の方法で解決しました（図 2）。 ①ブリッジ：異なるシミュレータ構成においてハードウェアシミュレーション（HW）モデルを再利用可能とし， HW モデル作成時間を短縮します。 ②HW モデル共通部品ライブラリ： HW モデル共通部品を再利用可能とし， HW モデル作成時間を短縮します。 ③外界モデル通信ライブラリ：外界モデルの通信処理を容易に作成可能とし，外界モデル作成時間を短縮します。 ④ASIC 接続インターフェースボード：ハードウェアエミュ 5 VPDK を適用したプロジェクトの効果現在，短期間にシリーズ製品を多数開発する開発プロジェクトに VPDK を適用し，導入効果を確認中です。この事例では，最終的に納期と品質の二つの側面で次のような効果が得られると予測されます。組合せ試験工程のみではなく，ソフトウェア設計製造以降全工程において工程が短縮され，全体工程では約 20% の納期短縮が見込まれます。また，ソフトウェア検証を早期に開始することによる，後工程での大きな手戻り作業削減につながります。これは，総合試験フェーズまでの不具合発生率で実証できる見込みです（図 3）。レータを利用する場合の ASIC ボードと HW モデルとの接続部分を作成不要とし， ASIC ボード作成時間を短縮します。 ⚊ᦼലᨐ ຠ⾰ലᨐ ਇౕว䈏෼᧤䈚䈩䈎䉌 ᰴ䈱Ꮏ⒟䈮ㅴ䉃 ⚵ㄟ䉂 SW 㐿⊒䋯ᬌ⸽ⅣႺ ઒ᗐ䊊䊷䊄䉡䉢䉝䊝䊂䊦 ᄖ⇇䊝䊂䊦 (GUI 䉿䊷䊦 ) ଀ : 䊜䊆䊠䊷↹㕙䋯㩷㩷 HW 䊝䊂䊦 ଀ : GPIO䋬 LCD䋬 DMA 䈭䈬㩷 ⚵ㄟ䉂 SW 㐿⊒䋯ᬌ⸽䉿䊷䊦㩷VPDK CPU䊝䊂䊦䈫 HW䊝䊂䊦䉕౒ㅢ I/F䈪ធ⛯ 䊑䊥䉾䉳 (ASIC ធ⛯ I/F↪䊄䊤䉟䊋䊶䉸䊐䊃䉕฽䉃 ) 䌈䌗䊝䊂䊦 ౒ㅢㇱຠ䊤䉟䊑䊤䊥 ᄖ⇇䊝䊂䊦 ㅢା䊤䉟䊑䊤䊥 ⶄᢙ HW 䊝䊂䊦㑆䈪౒ㅢ೑↪䈜䉎ㇱຠ⟲䈱▤ℂ HW 䊝䊂䊦䈫ᄖ⇇䊝䊂䊦㑆䈱ㅢା I/F ASIC ធ⛯ I/F 䊗䊷䊄 ᄖઃ䈔䈱 ASIC 䊗䊷䊄䈫 PC 䉕ធ⛯ 䉲䊚䊠䊧䊷䉲䊢䊮㩷㩷㩷㩷㩷㩷㩷㩷㩷㩷㩷㩷㩷㩷䉣䊮䉳䊮 VisualSpec™ for Embedded 䉕ណ↪ 図 2．組込みソフトウェア検証環境構成図 VPDK と， VPDK を用いて作成する仮想ハードウェアモデルから構成されます。 4 VPDKㆡ↪೨ VPDKㆡ↪ᓟ 䉴䉟䉾䉼㘃䈭䈬䈱䊙䊮䊙䉲䊮䉟䊮䉺䊷䊐䉢䊷䉴 I/F : 䉟䊮䉺䊷䊐䉢䊷䉴 SW : 䉸䊐䊃䉡䉢䉝 HW ࡕ࠺࡞ : 䊊䊷䊄䉡䉢䉝䉲䊚䊠䊧䊷䉲䊢䊮㩷䊝䊂䊦 1䊱᦬⋡ 2䊱᦬⋡ 3䊱᦬⋡ 4䊱᦬⋡ 5䊱᦬⋡ 6䊱᦬⋡ 図 3． VPDK導入前後のバグ曲線比較 VPDK 導入により，納期と品質の二つの側面で効果が得られます。 6 今後の展開当社は VPDK を受託した組込みソフトウェア開発に適用し，短期間で品質の高いソフトウェアを提供することにより，お客様の製品開発に貢献いたします。 VPDK を当社組込みソフトウェア開発事業のコアコンピタンスとするため，多様な組込みシステム開発に適用できるよう機能強化していきます。【特許】＊本稿に記載の技術は，特許出願中です。競合他社の動向電子機器開発向けシミュレータは EDA ツールと呼ばれる，CAD・CAM ・ CAE を統合したツールが主流ですが，機器の複雑化に伴いハードウェアとソフトウェアが相互連携して機能を実現する場合が多くなってきたため，ハードウェアとソフトウェアの協調動作を検証する環境の必要性が増してきました。このようなハードウェア・ソフトウェア協調検証環境を提供するツールは，ESL ツールと呼ばれています。有力 ESL ツールベンダーには，CoWare 社，VaST 社， Synopsys/Virtio 社，Virtutech 社などがあります。各社とも組込みシステム市場への参入を伺っていますが，組込みソフトウェア向け実機レス検証ツールという市場は未だ認知されておらず，各ベンダーがまちまちの視点でツールを市場に投入しており，市場の醸成フェーズが続いているのが現状といえます。そのような業界情勢のなか，当社は，組込ソフトウェア開発を自ら行っていることを強みに，いち早く組込ソフトウェア開発向けの実機レス検証ツールを製品化しました。既にお客様から受託した組込みソフトウェア開発にこの Profile 石井正悟 Ishii Shogo エンベデッドソリューション事業部要素技術開発担当　主査基本ソフトウェア開発を経て，組込みソフトウェア検証用シミュレータの研究・開発に従事。情報処理学会会員。荒木大 Araki Dai （株）インターデザイン・テクノロジーエンベデッドソリューションテクノロジー事業部 ESL グループ　部長（株）東芝研究開発センターを経て現職。システムレベル設計ツールの企画・開発・事業推進を担当。 IEEE 会員，情報処理学会会員，工学博士。石井忠俊 Ishii Tadatoshi （株）インターデザイン・テクノロジーエンベデッドソリューションテクノロジー事業部エンベデッドテクノロジーグループ　部長（株）東芝研究開発センターを経て現職。組込みシステム用仮想ハードウェア環境の導入・構築のコンサルテーションに従事。情報処理学会会員。 7 「東芝ソリューションテクニカルニュース」2007年（夏季号）