LV49152V - ON Semiconductor

注文コード No.N A 1 4 0 8 B
データシート No.NA1408A をさしかえてください。
LV49152V
Bi-CMOS 集積回路
デジタルパワーアンプ
BTL 15W×2ch
http://onsemi.jp
概要
LV49152Vは、アナログ入力タイプの15W×2chのデジタルパワーアンプである。独自のフィードバッ
ク技術により、業界トップクラスの高音質、高効率、低EMIを達成しており、フラットディスプレ
イパネル(FDP)等で高品質なシステムを構成することができる。
特長
・BTL出力方式のDクラスアンプシステム
・独自フィードバック技術により高音質を実現
・業界トップクラスの高効率、低EMI
・ソフトミュート機能によりON-OFF時のポップ音を低減
・過電流保護回路、サーマル保護回路、電源電圧低下保護回路を搭載
・PLC(パワーレベルコントロール)機能搭載
機能
・出力
:15W*2ch(VD=15V,RL=8Ω,fin=1kHz,AES17,THD＋N=10%時)
・効率
:93%(VD=15V,RL=8Ω,fin=1kHz,PO=15W)
・低THD+N :0.08%(VD=15V,RL=8Ω,fin=1kHz,PO=1W,フィルタ:AES17)
・ノイズ :90μVrms(フィルタ:A-weight)
・パッケージ SSOP44J(275mil)
絶対最大定格/Ta=25℃
項目
記号
条件
最大電源電圧
VD
外部印加電圧
許容消費電力
Pd max
パッケージ熱抵抗
θjc
定格値
unit
20
V
弊社デモボード裏面実装有り※
5.05
W
弊社デモボード裏面実装有り※
2.1
℃/W
弊社デモボード裏面実装無し※
3.6
℃/W
150
℃
最大接合部温度
Tj max
動作周囲温度
Topr
−25∼＋75
℃
保存周囲温度
Tstg
−50∼＋150
℃
※弊社デモボード:110.0mm×100.0mm×1.5mm,ガラスエポキシ基板(2層基板)
最大定格を超えるストレスは、デバイスにダメージを与える危険性があります。最大定格は、ストレス印加に対してのみであり、推奨動作条件を超えての機能
的動作に関して意図するものではありません。推奨動作条件を超えてのストレス印加は、デバイスの信頼性に影響を与える危険性があります。
Semiconductor Components Industries, LLC, 2013
September, 2013
N0409 SY / 40109 MS 20090312-S00013 / 21809 MS PC No.A1408-1/24
LV49152V
推奨動作条件/Ta=25℃
項目
記号
条件
min
typ
max
推奨電源電圧範囲
VD
外部印加電圧
9
15
推奨負荷抵抗
RL
スピーカ負荷
4
8
unit
18
V
Ω
電気的特性/Ta=25℃,VD=15V,RL=8Ω,L=33μH(TOKO:A7502BY-330M),C=0.1μF,CL=0.47μF
項目
記号
条件
スタンバイ電流
Ist
STBY=L,MUTE=L
ミュート電流
Imute
STBY=H,MUTE=L
無信号時電流
ICCO
ゲイン
min
typ
max
unit
1
10
μA
14
20
26
mA
STBY=H,MUTE=H
35
45
55
mA
VG
fin=1kHz,VO=0dBm
28
30
32
dB
出力オフセット
Voffset
Rg=0
150
mV
全高調波ひずみ率
THD＋N
PO=1W,fin=1kHz,AES17
0.4
%
最大出力
PO@10%
THD＋N=10%,AES17
13
15
W
チャンネル
CHsep.
Rg=0,VO=0dBm,DIN AUDIO
55
70
dB
SVRR
fr=100Hz,Vr=0dBm,Rg=0,
50
60
dB
−150
0.08
セパレーション
リップル除去率
DIN AUDIO
300
μVrms
3
VD
V
0
1
V
ノイズ
VNO
Rg=0,A-weight
90
ハイレベル入力電圧
VIH
STBY端子,MUTE端子
ローレベル入力電圧
VIL
STBY端子,MUTE端子
電源電圧低下
UV_UPPER
VD端子電圧モニタ
8.0
V
UV_LOWER
VD端子電圧モニタ
7.0
V
保護回路UPPER
電源電圧低下
保護回路LOWER
注:各諸特性は、弊社測定環境による値であり、パターンレイアウト、使用部品等により特性が変わる可能性が
ある。
外形図
unit:mm (typ)
3285
TOP VIEW
BOTTOM VIEW
Exposed Die-Pad
15.0
23
0.5
5.6
7.6
44
1
0.22
0.65
22
0.2
1.7max
(0.68)
(1.5)
SIDE VIEW
SANYO : SSOP44J(275mil)
No.A1408-2/24
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
MUTE
STBY
VIN1+
VIN1PLC
VIN2VIN2+
MUTECAP
VCC
BIASCAP
VBIAS
VREG5
GND
NC
NC
NC
NC
NC
NC
NC
NC
NC
PVD1
PVD1
OUT1+
OUT1+
BOOT1+
VDD1
BOOT1OUT1OUT1PGND1
PGND1
PGND2
PGND2
OUT2OUT2BOOT2VDD2
BOOT2+
OUT2+
OUT2+
PVD2
PVD2
LV49152V
8
Pd max - Ta
6
4
2
0
—25
0
25
50
75
100
125
150
ピン配置図
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
LV49152
Top view
No.A1408-3/24
LV49152V
ブロック図および応用回路例1(RL=8Ω)
470μF
+
0-5V
1
2
0-5V
1μF
VIN1+
1μF
1μF
VIN2+
+
1μF
1μF
4
6
22μF
9
10
1μF
11
1μF
PVD1
FB
12
1μF
13
14
15
16
17
18
19
20
21
22
1μF
44
43
42
1-
OUTPUT
VIN
PLC
41
REC. & CONT.
40
VIN2-
VDD1
7
8
1μF
STBY
3
5
0 ~ 20kΩ
PVD1
MUTE
37
OUTPUT
VCC
BIASCAP
36
FB
PGND1
VBIAS
VREG5
GND
PGND1
START
SEQUENCE
POWER LIMITER
PGND2
PGND2
FB
NC1
NC4
NC5
26
OUTPUT
NC7
NC8
NC9
25
FB
PVD2
PVD2
0.47μF
RL
BOOT1OUT1-
0.1μF
0.1μF
OUT133μH
VD
OUT2-
33μH
OUT20.1μF
BOOT20.22μF
0.1μF
0.47μF
28
27
NC6
0.1μF
32
29
VDD2
0.1μF
0.22μF
33
30
REC. & CONT.
BOOT1+
34
31
NC3
OUT1+
35
OUTPUT
NC2
33μH
39
38
MUTECAP
OUT1+
RL
BOOT2+
OUT2+
0.1μF
0.1μF
OUT2+
33μH
24
23
1μF
+
470μF
No.A1408-4/24
LV49152V
応用回路例2(RL=6Ω)
470μF
+
0-5V
1
2
0-5V
1μF
VIN1+
1μF
1μF
VIN2+
+
1μF
1μF
4
6
22μF
9
10
1μF
11
1μF
PVD1
FB
12
1μF
13
14
15
16
17
18
19
20
21
22
1μF
44
43
42
1-
OUTPUT
VIN
PLC
41
REC. & CONT.
40
VIN2-
VDD1
7
8
1μF
STBY
3
5
0 ~ 20kΩ
PVD1
MUTE
37
OUTPUT
VCC
BIASCAP
36
FB
PGND1
VBIAS
VREG5
GND
PGND1
START
SEQUENCE
POWER LIMITER
PGND2
PGND2
FB
NC1
NC4
NC5
26
OUTPUT
NC7
NC8
NC9
25
FB
PVD2
PVD2
0.68μF
RL
BOOT1OUT1-
0.1μF
0.15μF
OUT122μH
VD
OUT2-
22μH
OUT20.1μF
BOOT20.22μF
0.15μF
0.68μF
28
27
NC6
0.15μF
32
29
VDD2
0.1μF
0.22μF
33
30
REC. & CONT.
BOOT1+
34
31
NC3
OUT1+
35
OUTPUT
NC2
22μH
39
38
MUTECAP
OUT1+
RL
BOOT2+
OUT2+
0.1μF
0.15μF
OUT2+
22μH
24
23
1μF
+
470μF
No.A1408-5/24
LV49152V
応用回路例3(RL=4Ω)
470μF
+
0-5V
1
2
0-5V
1μF
VIN1+
1μF
1μF
VIN2+
+
1μF
1μF
4
6
22μF
9
10
1μF
11
1μF
PVD1
FB
12
1μF
13
14
15
16
17
18
19
20
21
22
1μF
44
43
42
1-
OUTPUT
VIN
PLC
41
REC. & CONT.
40
VIN2-
VDD1
7
8
1μF
STBY
3
5
0 ~ 20kΩ
PVD1
MUTE
37
OUTPUT
VCC
BIASCAP
36
FB
PGND1
VBIAS
VREG5
GND
PGND1
START
SEQUENCE
POWER LIMITER
PGND2
PGND2
FB
NC1
NC4
NC5
26
OUTPUT
NC7
NC8
NC9
25
FB
PVD2
PVD2
1μF
RL
BOOT1OUT1-
0.1μF
0.22μF
OUT115μH
VD
OUT2-
15μH
OUT20.1μF
BOOT20.22μF
0.22μF
1μF
28
27
NC6
0.22μF
32
29
VDD2
0.1μF
0.22μF
33
30
REC. & CONT.
BOOT1+
34
31
NC3
OUT1+
35
OUTPUT
NC2
15μH
39
38
MUTECAP
OUT1+
RL
BOOT2+
OUT2+
0.1μF
0.22μF
OUT2+
15μH
24
23
1μF
+
470μF
No.A1408-6/24
LV49152V
端子説明
端子
番号
1
端子記号
MUTE
I/O
I
端子機能
等価回路図
ミュート制御端子
VD
250kΩ
1
10kΩ
100kΩ
GND
2
STBY
I
スタンバイ制御端子
VD
250kΩ
2
10kΩ
100kΩ
GND
3
VIN1+
I
入力端子、CH1プラス
VD
3
300Ω
30kΩ
VBIAS
GND
4
VIN1-
I
入力端子、CH1マイナス
VD
4
300Ω
30kΩ
VBIAS
GND
5
PLC
I
パワーレベルコントロール端子
VD
5
200Ω
GND
次ページへ続く。
No.A1408-7/24
LV49152V
前ページより続く。
端子
番号
6
端子記号
VIN2-
I/O
I
端子機能
等価回路図
入力端子、CH2マイナス
VD
300Ω
6
30kΩ
VBIAS
GND
7
VIN2+
I
入力端子、CH2プラス
VD
300Ω
7
30kΩ
VBIAS
GND
8
MUTECAP
O
ミュートコンデンサ接続端子
VD
VDD
20kΩ 10kΩ
8
GND
9
VCC
O
内部電源用デカップリング
VD
コンデンサ接続端子
9
GND
10
BIASCAP
O
内部電源用デカップリング
VD
コンデンサ接続端子
100kΩ
10
1kΩ
1kΩ
100kΩ
GND
次ページへ続く。
No.A1408-8/24
LV49152V
前ページより続く。
端子
番号
11
端子記号
VBIAS
I/O
O
端子機能
等価回路図
内部電源用デカップリング
VD
コンデンサ接続端子
500Ω
11
500Ω
GND
12
VREG5
O
内部電源用デカップリング
VD
コンデンサ接続端子
12
500Ω
GND
13
GND
アナロググランド
14
NC
Non connection
15
NC
Non connection
16
NC
Non connection
17
NC
Non connection
18
NC
Non connection
19
NC
Non connection
20
NC
Non connection
21
NC
Non connection
22
NC
Non connection
23
PVD2
電源端子
24
PVD2
電源端子
25
OUT2+
O
出力端子、CH2プラス
VD
25
GND
26
OUT2+
O
出力端子、CH2プラス
VD
26
GND
次ページへ続く。
No.A1408-9/24
LV49152V
前ページより続く。
端子
番号
27
端子記号
I/O
端子機能
BOOT2+
I/O
ブートストラップ入出力端子、
等価回路図
CH2プラス
28
VDD2
29
BOOT2-
30
OUT2-
O
内部電源用デカップリング
コンデンサ接続端子
I/O
ブートストラップ入出力端子、
CH2マイナス
O
出力端子、CH2マイナス
VD
30
GND
31
OUT2-
O
出力端子、CH2マイナス
VD
31
GND
32
PGND2
CH2パワーグランド
33
PGND2
CH2パワーグランド
34
PGND1
CH1パワーグランド
35
PGND1
CH1パワーグランド
36
OUT1-
O
出力端子、CH1マイナス
VD
36
GND
37
OUT1-
O
出力端子、CH1マイナス
VD
37
GND
38
BOOT1-
I/O
ブートストラップ入出力端子、
CH1マイナス
39
VDD1
40
BOOT1+
O
内部電源用デカップリング
コンデンサ接続端子
I/O
ブートストラップ入出力端子、
CH1プラス
次ページへ続く。
No.A1408-10/24
LV49152V
前ページより続く。
端子
番号
41
端子記号
OUT1+
I/O
O
端子機能
出力端子、CH1プラス
等価回路図
VD
41
GND
42
OUT1+
O
出力端子、CH1プラス
VD
42
GND
43
PVD1
電源端子
44
PVD1
電源端子
No.A1408-11/24
LV49152V
機能説明
STBYモード(STBY=L,MUTE=L)
LSI内部のレギュレータがOFFされているため、各バイアスが立ち上がっていない状態である。
回路の大部分がOFFの状態である。
電流は弊社推奨条件で1μA(typ.)である。
MUTEモード(STBY=H,MUTE=L)
LSI内部のレギュレータがONしているため、各バイアスが立ち上がっている状態である。
回路の半分以上が動作しておりますが、最終段のアンプはOFFしているため出力は出ない状態である。
電流は弊社推奨条件で20mA(typ.)である。
動作モード(STBY=H,MUTE=H)
LV49152VがD-classアンプとして動作している状態である。入力信号に同期して出力信号がでる。
Rg=0時、電流は弊社推奨条件で45mA(typ.)である。
動作イメージ図
No.A1408-12/24
LV49152V
ON TIME/OFF TIME
Pop noise低減のため、STBY,MUTE端子の制御は、ON TIME,OFF TIMEを確保して制御すること。
下記、ON TIME,OFF TIMEは弊社推奨定数における推奨設定時間である。
ON TIME
Pop noise低減のため、ON TIMEは350msec以上確保すること。
動作イメージ図
ON TIME・・・STBY端子High後、MUTE端子Highまでの時間
OFF TIME
Pop noise低減のため、OFF TIMEは1000msec以上確保すること。
動作イメージ図
OFF TIME・・・MUTE端子Low後、STBY端子Lowまでの時間
No.A1408-13/24
LV49152V
SOFT MUTE
ソフトミュート機能は、出力信号のフェードイン、フェードアウトを行うための機能であり、
MUTECAPコンデンサの時定数によってRise timeとfall timeを設定できる。
FADE IN
弊社推奨定数におけるMute rise timeは約450msec.である。
5V/DIV.
MUTE pin
MUTECAP pin
[OUT+] vs [OUT-]
Mute rise time
動作イメージ図
FADE OUT
弊社推奨定数におけるMute fall timeは約450msec.である。
5V/DIV.
MUTE pin
MUTECAP pin
[OUT+] vs [OUT-]
Mute fall time
動作イメージ図
No.A1408-14/24
LV49152V
電源電圧低下保護回路
電源電圧低下保護回路は低電圧での不安定動作を回避するため、PVD端子電圧をモニタしAttack電圧
(VD=8V typ.)を超えた後AMP.をONにする。また、動作中に何らかの原因でPVD端子電圧が低下した際
の不安定動作も回避できるようにRecover電圧(VD=7V typ.)を設定している。電源電圧低下保護回路
のON/OFF連続動作を防止するため、Attack電圧とRecover電圧はヒステリシス(約1V)を持っている。
動作イメージ図
また、1次電源が抜かれた場合のPop noise対策としても使用できるように、Mute ON時と同様のシー
ケンスにてAMPをOFFするように設計している。
過電流保護回路
過電流保護回路は出力トランジスタを過電流から守るための保護回路※で、天絡、地絡、負荷ショー
トのいずれのモードにも対応する。
保護動作はIC内部で設定している検出電流値(約6A)に達した場合に行われ、約20μsec.間出力トラン
ジスタを強制的にOFFさせる。強制OFF後は通常動作に自己復帰し、継続して過電流が流れていれば
再度保護動作に入る。
動作イメージ図
※ 過電流保護回路は出力短絡などの異常状態を一時的に回避する機能であり、ICが破壊しないこと
を保証するものではない。
No.A1408-15/24
LV49152V
サーマル保護回路
サーマル保護回路はICが異常発熱した場合に、ICの破壊、劣化を防止するための保護回路である。
放熱不足や誤結線等により、ICのジャンクション温度(Tj)が175℃付近まで上昇した場合、サーマル
保護回路により出力をシャットダウンしMUTE状態にする。シャットダウン動作により温度上昇を抑
止できた場合、ジャンクション温度が105℃付近まで低下すると自動復帰する。
Recovery
Attack
Hystsrisis
PWM
PWM
40
50
60
70
80
90
100 110 110 130 110 150 160 170 180 190 200
動作イメージ図
※ サーマル保護回路は異常発熱状態を一時的に回避する機能であり、ICが破壊しないことを保証す
るものではない。また、保護動作の絶対温度も保証していない。
No.A1408-16/24
LV49152V
PLC
PLC(パワーレベルコントロール)機能は、外付けのPLC抵抗R1の値を任意に設定することで、最大変
調度を調整しPWM信号が過変調モードになることを防止しする。また、最大変調度を任意に設定でき
るため出力電力制限回路として使用でき、電源電圧および負荷抵抗を固定にした状態においても、
出力電力を2W∼15Wまでリニアに可変できる。
これにより、薄型TVでは画面サイズにかかわらず、同じ電源電圧・スピーカで画面サイズに適した
定格出力が設定でき、基板の共通化が図れる。
さらに、PLC機能により出力電力を制限した場合、出力波形をソフトクリップさせることができるた
めハードクリップ時の異音を軽減できる。
MAX. Power
Half Power
Min. Power
PLC
R1
5
LV49152V
1μF
GND
13
動作イメージ図
測定条件
VD=15V,RL=8Ω,L=33μH(TOKO:A7502BY-330M),C=0.1μF,CL=0.47μF,Ta=25℃
R1 -- PO@THD + N = 10%
18
VD = 15V
RL = 8Ω
fin = 1kHz
THD + N = 10%
2ch-Drive
AES17
PO@THD + N = 10% – W
16
14
12
R1 [kΩ]
Po@10% [W]
3.0
0.694
3.6
1.073
4.7
1.982
6.2
3.642
7.5
5.562
8.2
6.855
9.1
8.591
10
10.64
13
15.32
15
15.94
20
16.01
10
8
6
4
2
0
0
2
4
6
8
10
12
14
16
18
20
R1 – kΩ
出力電力制限値の設定例
※ 本機能を出力電力制限用として使用した場合に、電力値の精度が必要な場合は、金属皮膜抵抗等
の精度の良い抵抗を使うこと。
※ 外付けのPLC抵抗R1の値は、3kΩ以上を付けること。
※ 外付けのPLC抵抗R1の値を変更される場合は、アンプをOFFにすること。
No.A1408-17/24
LV49152V
Filter設定
L
OUT+
C
CL
RL
C
L
OUT-
出力LCフィルタのカットオフ周波数fcは次式によって求められる。
fc =
1
2π√2LCL
また、カットオフ周波数fcを設定することにより、CL、Lの値を次式によって求められる。
1
CL =
2√2 × π RLfc
L=
√2 × RL
4π fc
Cは一般的にCLの20∼30%程度に設定する。
参考データ fc=30kHzの場合
RL [Ω]
L [μH]
CL [μF]
C [μF]
Q
4
15
1
0.22
0.650
6
22
0.68
0.15
0.636
8
33
0.47
0.1
0.704
16
68
0.22
0.047
0.739
本回路は、応用例を示すものであり、特性の保証を行うものではない。
使用に際しては、LCフィルタの設定は音質に影響を与えるので、システムに合わせた回路定数の検
討を十分に行うこと。
また、LCフィルタのQ値が大きいと、fc近傍での電流が増加するので、Q ≤ 1となるように定数設定
すること。
No.A1408-18/24
LV49152V
特性データ
L=33μH(TOKO:A7502BY-330M),C=0.1μF,CL=0.47μF
Ist -- VD
0.15
0.15
RL = 8Ω
Rg = 0
STBY = L
MUTE = L
0.1
0.1
0.05
0.05
0
0
2
4
6
8
10
12
14
16
0
– 50
18
Imute -- VD
25
15
10
10
5
5
0
2
4
6
8
10
12
14
16
30
20
20
10
10
4
6
8
10
12
14
16
18
VCC -- VD
20
20
RL = 8Ω
Rg = 0
15
50
100
50
100
VD = 15V
RL = 8Ω
Rg = 0
STBY = H
MUTE = H
0
VCC -- Ta
VD = 15V
RL = 8Ω
Rg = 0
15
VCC – V
VCC – V
100
ICC -- Ta
0
– 50
0
2
0
40
30
0
50
VD = 15V
RL = 8Ω
Rg = 0
STBY = H
MUTE = L
50
RL = 8Ω
Rg = 0
STBY = H
MUTE = H
40
100
Imute -- Ta
0
– 50
18
ICC -- VD
50
50
20
15
0
0
25
RL = 8Ω
Rg = 0
STBY = H
MUTE = L
20
Ist -- Ta
VD = 15V
RL = 8Ω
Rg = 0
STBY = L
MUTE = L
10
5
10
5
0
0
2
4
6
8
10
12
14
16
18
0
– 50
0
No.A1408-19/24
LV49152V
BIASCAP -- VD
10
10
RL = 8Ω
Rg = 0
8
BIASCAP – V
BIASCAP – V
8
6
4
2
0
2
4
6
8
10
12
14
16
10
RL = 8Ω
Rg = 0
8
VBIAS – V
8
VBIAS – V
4
0
– 50
18
VBIAS -- VD
10
6
4
0
50
100
VBIAS -- Ta
VD = 15V
RL = 8Ω
Rg = 0
6
4
2
2
0
0
2
4
6
8
10
12
14
16
0
– 50
18
VREG5 -- VD
6
5
5
4
4
3
2
1
1
0
2
4
6
8
10
12
14
16
VDD -- VD
6
6
RL = 8Ω
Rg = 0
5
4
4
VDD – V
5
3
2
1
1
0
2
4
6
8
10
12
14
16
18
0
50
100
50
100
VDD -- Ta
VD = 15V
RL = 8Ω
Rg = 0
3
2
0
100
VD = 15V
RL = 8Ω
Rg = 0
0
– 50
18
50
3
2
0
0
VREG5 -- Ta
6
RL = 8Ω
Rg = 0
VREG5 – V
VREG5 – V
6
2
0
VDD – V
BIASCAP -- Ta
VD = 15V
RL = 8Ω
Rg = 0
0
– 50
0
No.A1408-20/24
LV49152V
VG -- VD
32
32
RL = 8Ω
fin = 1kHz
VO = 0dBm
31
31
30
30
29
29
28
9
12
15
18
THD+N -- VD
1
7
28
– 50
5
3
2
3
2
CH2
5
3
2
3
2
0.01
7
5
RL = 8Ω
fin = 1kHz
PO = 1W
2ch-Drive
AES17
3
2
0.001
9
3
2
12
15
18
CHsep. -- VD
– 50
– 60
– 60
– 70
– 70
CH1
VD = 15V
RL = 8Ω
fin = 1kHz
PO = 1W
2ch-Drive
AES17
0
CH1→CH2
CH2→CH1
– 80
15
18
SVRR -- VD
0
– 80
– 50
0
RL = 8Ω
fin = 100Hz
Rg = 0
VDr = 0dBm
DIN AUDIO
– 20
100
CHsep. -- Ta
CH2→CH1
12
50
VD = 15V
RL = 8Ω
Rg = 0
VO = 0dBm
DIN AUDIO
CH1→CH2
9
100
CH2
0.01
– 50
– 50
RL = 8Ω
fin = 1kHz
Rg = 0
VO = 0dBm
DIN AUDIO
50
THD+N -- Ta
0.1
7
CH1
5
0.01
7
5
0
1
7
5
0.1
7
VG -- Ta
VD = 15V
RL = 8Ω
fin = 1kHz
VO = 0dBm
– 20
0
50
100
50
100
SVRR -- Ta
VD = 15V
RL = 8Ω
Rg = 0
VDr = 0dBm
DIN AUDIO
– 40
– 40
CH1
– 60
CH1
– 60
CH2
CH2
– 80
9
12
15
18
– 80
– 50
0
No.A1408-21/24
LV49152V
VNO -- VD
1
7
5
VNO -- Ta
1
RL = 8Ω
Rg = 0
A-weight
7
5
3
3
2
2
0.1
0.1
CH2
CH1
7
CH2
7
5
5
3
3
2
2
0.01
9
12
CH1
0.01
– 50
18
15
fO -- VD
450
VD = 15V
RL = 8Ω
Rg = 0
Rplc = 20kΩ
A-weight
450
RL = 8Ω
Rg = 0
400
0
50
100
50
100
50
100
fO -- Ta
VD = 15V
RL = 8Ω
Rg = 0
400
CH1
CH1
350
350
CH2
CH2
300
9
12
300
– 50
18
15
DUTY -- VD
60
CH2
CH2
CH1
50
CH1
40
DUTY – %
40
DUTY – %
DUTY -- Ta
60
RL = 8Ω
Rg = 0
50
0
30
30
20
20
10
10
0
9
12
18
15
PO -- VD
36
fin = 1kHz
THD+N = 10%
2ch-Drive
AES17
32
28
RL
RL
24
=6
Ω
RL
20
0
– 50
100
7
5
3
2
Ω
=4
=8
10
7
5
3
2
Ω
VD = 15V
RL = 8Ω
Rg = 0
0
PO -- VIN
VD = 15V
fin = 1kHz
2ch-Drive
AES17
RL
12
4Ω
RL
1
7
5
3
2
16
=
=
8Ω
0.1
7
5
3
2
8
4
0
0.01
9
12
15
18
10
2
3
5
7
100
2
3
5
7 1000
No.A1408-22/24
LV49152V
10
7
5
3
2
THD+N -- PO
1
7
5
fin
Hz
.6
=6
fin
3
2
k
=1
fin =
z
0.001
2 3 5 7 10
10
7
5
3
2
fin
7
6.6
=
Hz
L = 22μH
C = 0.15μF
CL = 0.68μF
2
0.01
7
5
3
2
z
100H
fin =
0.001
2 3 5 7 10
2 3 5 7100
THD+N -- PO
10
7
5
3
2
1
7
5
3
2
Hz
fin
k
.67
6
=
2
fin =
3
2
L = 15μH
C = 0.22μF
CL = 1μF
fin =
0.01
0.001 2 3 5 70.01 2 3 5 70.1 2 3 5 7 1
10
2 3
5 7 1k
2 3
z
1kH
0.01
7
5
3
2
z
00H
1
0.001
2 3 5 7 10
2 3 5 7100
Response -- f
2 3
5 7100k
CH1
CH2
L = 22μH
C = 0.15μF
CL = 0.68μF
2 3
5 7 100
2 3
5 7 1k
2 3
5 7 10k
2 3
5 7100k
THD+N -- f
VD = 15V
RL = 4Ω
PO = 1W
2ch-Drive
AES17
CH1
CH2
L = 15μH
C = 0.22μF
CL = 1μF
10
2 3
5 7 100
2 3
5 7 1k
2 3
5 7 10k
2 3
5 7100k
5 7 10k
2 3
5 7100k
Phase -- f
20
VD = 15V
RL = 8Ω
PO = 1W
5 7 10k
THD+N -- f
0.1
7
5
3
2
3
0.1
7
5
5 7 100
VD = 15V
RL = 6Ω
PO = 1W
2ch-Drive
AES17
10
VD = 15V
RL = 4Ω
2ch-Drive
AES17
1
7
5
2 3
0.1
7
5
3
2
1k
fin =
0.01
0.001 2 3 5 70.01 2 3 5 7 0.1 2 3 5 7 1
3
1
7
5
3
2
z
kH
0.1
7
5
10
7
5
10
THD+N -- PO
3
2
3
2
2 3 5 7100
VD = 15V
RL = 6Ω
2ch-Drive
AES17
1
7
5
CH1
CH2
0.01
7
5
3
2
100H
0.01
0.001 2 3 5 70.01 2 3 5 7 0.1 2 3 5 7 1
THD+N -- f
VD = 15V
RL = 8Ω
PO = 1W
2ch-Drive
AES17
0.1
7
5
3
2
Hz
0.1
7
5
3
2
1
7
5
3
2
7k
3
2
10
7
5
10
7
5
3
2
VD = 15V
RL = 8Ω
2ch-Drive
AES17
0
Phase – deg
0
– 10
– 20
– 40
– 20
– 60
– 30
10
– 80
2 3 5 7100 2 3 5 7 1k
2 3 5 710k 2 3 5 7100k 2 3 5 71000k
VD = 15V
RL = 8Ω
PO = 1W
10
2 3
5 7 100
2 3
5 7 1k
2 3
No.A1408-23/24
LV49152V
– 50
CHsep. -- f
VNO -- Rg
1
VD = 15V
RL = 8Ω
Rg = 0
VO = 0dBm
DIN AUDIO
VD = 15V
RL = 8Ω
A-weight
7
5
3
– 60
2
CH2
0.1
CH1
7
5
– 70
3
CH1→CH2
CH2→CH1
2
– 80
0.01
10
– 20
5 7 100
2 3
5 7 1k
2 3
5 7 10k
2 3
5 7100k
1
SVRR -- fr
2 3 5 7 10 2 3 5 7100 2 3 5 7 1k 2 3 5 710k 2 3 5 7100k
Rg – Ω
Efficiency -- PO
100
VD = 15V
RL = 8Ω
Rg = 0
Vr = 0dBm
DIN AUDIO
RL = 8Ω
RL = 4Ω
80
Efficiency – %
0
2 3
– 40
60
40
CH1
– 60
VD = 15V
fin = 1kHz
2ch-Drive
AES17
20
CH2
– 80
10
0.001
2 3
5 7 100
2 3
5 7 1k
2 3
5 7 10k
2 3
5 7100k
0
2
4
6
8
10
12
14
16
18
20
ON Semiconductor and the ON logo are registered trademarks of Semiconductor Components Industries, LLC (SCILLC). SCILLC owns the rights to a number
of patents, trademarks, copyrights, trade secrets, and other intellectual property. A listing of SCILLC’s product/patent coverage may be accessed at
www.onsemi.com/site/pdf/Patent-Marking.pdf. SCILLC reserves the right to make changes without further notice to any products herein. SCILLC makes no
warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does SCILLC assume any liability arising out of the
application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental
damages. “Typical” parameters which may be provided in SCILLC data sheets and/or specifications can and do vary in different applications and actual
performance may vary over time. All operating parameters, including “Typicals” must be validated for each customer application by customer’s technical
experts. SCILLC does not convey any license under its patent rights nor the rights of others. SCILLC products are not designed, intended, or authorized for use
as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in
which the failure of the SCILLC product could create a situation where personal injury or death may occur. Should Buyer purchase or use SCILLC products for
any such unintended or unauthorized application, Buyer shall indemnify and hold SCILLC and its officers, employees, subsidiaries, affiliates, and distributors
harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or
death associated with such unintended or unauthorized use, even if such claim alleges that SCILLC was negligent regarding the design or manufacture of the
part. SCILLC is an Equal Opportunity/Affirmative Action Employer. This literature is subject to all applicable copyright laws and is not for resale in any manner.
(参考訳)
ON Semiconductor及びONのロゴはSemiconductor Components Industries, LLC (SCILLC)の登録商標です。SCILLCは特許、商標、著作権、トレードシークレット(営業秘密)と他の知
的所有権に対する権利を保有します。SCILLCの製品/特許の適用対象リストについては、以下のリンクからご覧いただけます。www.onsemi.com/site/pdf/Patent-Marking.pdf.
SCILLCは通告なしで、本書記載の製品の変更を行うことがあります。SCILLCは、いかなる特定の目的での製品の適合性について保証しておらず、また、お客様
の製品において回路の応用や使用から生じた責任、特に、直接的、間接的、偶発的な損害に対して、いかなる責任も負うことはできません。SCILLCデータシー
トや仕様書に示される可能性のある「標準的」パラメータは、アプリケーションによっては異なることもあり、実際の性能も時間の経過により変化する可能性がありま
す。「標準的」パラメータを含むすべての動作パラメータは、ご使用になるアプリケーションに応じて、お客様の専門技術者において十分検証されるようお願い致しま
す。SCILLCは、その特許権やその他の権利の下、いかなるライセンスも許諾しません。SCILLC製品は、人体への外科的移植を目的とするシステムへの使用、生命維持を
目的としたアプリケーション、また、SCILLC製品の不具合による死傷等の事故が起こり得るようなアプリケーションなどへの使用を意図した設計はされておらず、また、
これらを使用対象としておりません。お客様が、このような意図されたものではない、許可されていないアプリケーション用にSCILLC製品を購入または使用した場合、
たとえ、SCILLCがその部品の設計または製造に関して過失があったと主張されたとしても、そのような意図せぬ使用、また未許可の使用に関連した死傷等から、直接、
又は間接的に生じるすべてのクレーム、費用、損害、経費、および弁護士料などを、お客様の責任において補償をお願いいたします。また、SCILLCとその役員、従業員、
子会社、関連会社、代理店に対して、いかなる損害も与えないものとします。
SCILLCは雇用機会均等/差別撤廃雇用主です。この資料は適用されるあらゆる著作権法の対象となっており、いかなる方法によっても再販することはできません。
PS No.A1408-24/24

Download Report