リバースエンジニアリング（回路抽出技術） 回路図・プロセス情報等の解析もお任せ下さい！ 回路解析フロー GND ①ピン配置特定 ②各レイヤのパターン撮影 VDD DRN FB PCL TZE ③個別素子レイアウト確認及びトレース OTM （パッケージ外観） （Ｘ線透過像） ①ピン配置特定 ④回路図作成 ４Ｍｅｔａｌ Ｌａｙｅｒ VCG ２Ｍｅｔａｌ Ｌａｙｅｒ ３Ｍｅｔａｌ Ｌａｙｅｒ ＤＲＮ Ｐｏｌｙ-Ｓｉ Ｌａｙｅｒ １Ｍｅｔａｌ Ｌａｙｅｒ ＧＮＤ ＤＲＮ ＶＣＧ ＶＤＤ ＧＮＤ ＦＢ ＴＺＥ ＰＣＬ ＯＴＭ （各レイヤの光学像） ②各レイヤのパターン像撮影 Trimming Circuit Timing Control OSC Output Driver PAD Circuit PAD Circuit （アナログ領域） Ｄ Freq. Modulator VDD Detector & VREG Ｓ Ｇ VCG shunt VREF & Thermal Shutdown PAD PTAT for tsw Circuit VREG TZE W P 2 / L P2 On-Time Modulation M3 R1 M4 W R / LR M9 A2 PAD Circuit M8 W N 2 / L N2 （機能ブロック配置図） W P 3 / L P3 M5 M10 W N 3 / L N3 W P 1 / L P1 M1, M2 A1 M6, M7 W N 1 / L N1 （ブロック個別回路図） ④回路図作成 Ｂ アウトプット （ＭＯＳ トランジスタ） ③個別素子レイアウト確認 （機能ブロック図） Gate Control VCG VREG FB, Freq. Modulator プロセス情報 (積層数、ゲート長等) 機能ブロック配置図 個別回路図 個別素子情報
© Copyright 2024 Paperzz
