日本語参考資料 最新版英語回路ノートはこちら 回路ノート CN-0270 実用回路デザイン集 接続／参考にしたデバイス Circuits from the Lab®実用回路デザインは今日のアナ ログ・ミックスド・シグナル、RF 回路の設計上の課 題の解決に役立つ迅速で容易なシステム統合を行う ために作製、テストされました。詳しい情報と支援 については http://www.analog.com/jp/CN0270 をご覧く ださい。 AD5700, AD5700-1 低消費電力 HART®モデム AD5420 D/A コンバータ、16 ビット、 4mA～20mA 出力 完全な 4mA～20mA HART ソリューション 評価と設計支援 回路の機能とその利点 回路評価基板 CN-0270 評価基板 (EVAL-CN0270-EB1Z): USB-SWD/UART-EMUZ を搭載 設計と統合ファイル 図 1 に示す回路は、業界最小の消費電力とフットプリ ントを誇る HART1 準拠の IC モデムである AD5700 と 16 ビットの電流出力 DAC である AD5420 を使用して、 ライン給電される HART 準拠 4 mA～20 mA のトランス ミッタアプリケーションを示します。 回路図、レイアウト・ファイル、部品表 AD5700-1 が 0.5%精度の内部発振器を提供するので、更 に基板スペースを節約します。 10µF *NC 10µF 2.7V TO 5.5V *C2 10kΩ DVCC CAP2 10.8V TO 60V C1 4.7nF 0.1µF CAP1 0.1µF AVDD FAULT REFIN CLEAR DIGITAL INTERFACE REFOUT 0.1µF LATCH SCLK SDIN AD5420 18Ω IOUT SDO UART INTERFACE 4mA TO 20mA CURRENT LOOP RL RSET GND 0.1µF 15kΩ VCC TXD HART_OUT RH 27kΩ CH 8.2nF CL 4.7nF RXD RTS REF CD 1µF AD5700 1.2MΩ 300pF 150kΩ ADC_IP DGND 1.2MΩ 10564-001 AGND 150pF 図 1．HART を実装した AD5420 回路の簡略回路図 1 HART®は HART 通信協会の登録商標です。 この回路は、例えば、Analog Rate Of Change や Output Noise During Silence の仕様など、HART 協会によって定 義された HART の物理層の仕様を満たしています。 Rev. B プロセス制御の計装機器では、多年にわたって 4mA～ 20mA の通信が使用されてきました。この通信方法は信 頼性が高く堅牢で、たとえ長い通信距離においても環 アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報 の利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負 いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾する ものでもありません。仕様は、予告なく変更される場合があります。本誌記載の商標および登録商標は、そ れぞれの所有者の財産です。※日本語資料は REVISION が古い場合があります。最新の内容については、英語 版をご参照ください。 ©2012-2014 Analog Devices, Inc. All rights reserved. 本 社／〒105-6891 大阪営業所／〒532-0003 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 電話 03（5402）8200 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 電話 06（6350）6868 回路ノート CN-0270 境からの干渉に強い特長を持っています。ただし、1 つ のプロセス制御動作に加え 1 方向通信しか可能でない という制約があります。 HART（highway addressable remote transducer）標準規格 の開発により、従来の計装機器で使われてきた 4mA～ 20 mA のアナログ信号と同時に、高い能力の 2 方向デジ タル通信が可能となりました。これにより、リモート・ キャリブレーション、フォルト調査、追加のプロセス 変数の送信などの機能が可能です。つまり、HART は ピーク to ピーク 1mA の周波数シフト・キー（FSK）信 号を 4mA～20mA のアナログ電流信号に重畳して変調 する、2 方向デジタル通信です。 したがって、モデムの出力信号に与えられる帯域幅は 1200Hz と 2200Hz を通過させる必要があります。この 要件を満たす回路を図 3 に示します。この場合、C2 は オープンのままにしておきます。 C1 C2 CAP1 CAP2 AVDD 40Ω BOOST 4kΩ 12.5kΩ DAC IOUT 回路の説明 "1" = MARK 1.2kHz "0" = SPACE 2.2kHz CH RSET RH CL VHART 図 3． AD5420/AD5410 と AD5700 HART モデムの接続 HART_OUT ピン出力のローパスとハイパスのフィルタ 回路は、AD5420 のいくつかの内部回路とともに、RH 、 CL、CH、C1 による作用によって選択されます。これら の部品の値を計算する際、ローパスとハイパスの周波 数のカットオフ・ポイントの目標値は、それぞれ >10kHz と<500Hz です。図 4 はシミュレーションした 周波数応答をプロットしたもので、表 1 は、他の部品 の値は一定に保ちながら各部品の値を大きくした際の 周波数応答に対する影響を示しています。 –50 –55 –60 –65 I (IOUT) /HART (V) (dB) AD5420 を AD5700 HART モデムおよび UART インター フェースと組み合わせて、HART で可能な 4mA～20 mA の電流出力を構成する方法を図 1 に示します。このよう な回路は、様々な入力信号（RTD、TC、ohm）がスケー ラブルな 4 mA～20 mA のアナログ出力信号に変換され る、ライン給電のフィールド・トランスミッタによく使 用されます。AD5700 からの HART_OUT 信号は減衰さ れ、AD5420 の RSET ピンに AC 結合されます。外付けの RSET 抵抗を使用していない場合は、AD5420 と AD5700 を接続する別の方法がアプリケーション・ノート AN1065 に示されており、AD5700 HART モデムの出力を CAP2 ピンを介して AD5420 と接続します。この回路ノ ートで示す方法では、外付けの RSET 抵抗を使用する必 要がありますが、別のアプリケーション・ノートのソ リューションに比べ優れた電源除去性能を示します。 どちらのソリューションを使用しても、AD5700 HART モデムの出力は（図 2 に示すように）、電流の DC レ ベルに影響を与えることなく、4mA～20 mA のアナログ 電流に変調されます。ダイオード保護回路 (D1 ～ D4) に ついては「過渡電圧保護」のセクションで詳述していま す。 10564-003 RL –70 –75 –80 –85 –90 –95 –100 –110 1 10 100 1k FREQUENCY (Hz) 10k 100k 10564-004 –105 START 図 4．シミュレーションによる周波数応答 TXD STOP 表 1．各部品値を大きくした際の周波数応答への影響 8-BIT DATA + PARITY 10564-002 HART_OUT 部品 fL (Hz) fH (kHz) G (dB) 図 2．AD5700/AD5700-1 の変調波形のサンプル 外付け部品の値の決定 デバイスのデジタル・スルーレート制御機能とフィル タ用の C1 と C2 を組み合わせて使用することで、 AD5420 の IOUT 信号のスルーレートを制御することがで きます。コンデンサの絶対値を決定する際には、モデム からの FSK 出力が歪みなしに送られるようにします。 Rev. A － 2/8 － C1 CH CL RH ↓ ↓ ↓ ↓ 変化なし ↑ ↓ 変化なし ↓ ↓ 変化なし ↓ 回路ノート CN-0270 HART に準拠 モデムの出力は 1200 Hz と 2200 Hz の周波数で構成され る FSK 信号です。この信号は 1 mA ピーク to ピークの 電流信号に変換する必要があります。これを実現する には、RSET ピンの信号の振幅を減衰させる必要があり ます。これは AD5420 内部の電流ゲイン構成によりま す。モデムの出力振幅が 500 mV ピーク to ピークと仮 定すると、その出力は 500/150 = 3.33 だけ減衰させる必 要があり、RH と CL によって実現します。 図 1 の回路が HART に準拠するには、HART の物理層 の仕様を満たす必要があります。HART の仕様書には 多数の物理層の仕様が含まれています。この場合に最 も重要な 2 つの仕様は、Output Noise During Silence と Analog Rate of Change です。 Output Noise During SilenceHART デバイスが送信してい ないとき（サイレント）、HART の拡張周波数帯域で ノイズを結合させてはなりません。過度のノイズはデ バイス自体による、またはネットワーク上の他のデバ イスによる HART 信号の受信に干渉することがありま す。 この回路ノートでは、以下の部品値を使って測定しま した。 • • • • C1 = 4.7 nF RH = 27 kΩ CL = 4.7 nF CH = 8.2 nF 500 Ω 負荷の両端で測定した電圧ノイズは、拡張周波 数帯域で 2.2 mV rms を超える広帯域ノイズおよび相関ノ イズの結合したノイズを含んではなりません。このノイ ズは HCF_TOOL-31 フィルタ（HART 協会から入手可 能）を 500 Ω 負荷の両端に接続し、フィルタの出力を 真の RMS メータに接続して測定しました（図 6 参照）。 出力波形のピーク to ピーク電圧を調べるために、オシ ロスコープも使用しました。 500 Ω の負荷抵抗両端で測定した 1200 Hz および 2200 Hz の変調波形を図 5 に示します。チャンネル 1 は AD5420 の出力（4 mA 出力に設定）に結合され変調さ れた HART 信号を示し、チャンネル 2 は AD5700 TXD 信号を示しています。 MEASURE CH1 p-p 512mV AD5420 の出力電流は 4 mA、12 mA、20 mA に設定しま した。識別できるほどのノイズ差は測定されませんで した。HCF_TOOL-31 バンドパス・フィルタ付きで測定 した RMS 値は 115 µV rms、フィルタなしで測定した RMS 値は 252 µV rms でした。これらの値はいずれも充 分に 2.2 mV rms（HART フィルタ付き）および 138 mV rms（HART フィルタなしの広帯域ノイズ）の要求され る仕様範囲内でした。 CH1 NONE CH1 NONE CH1 NONE 2 CH1 200mV CH2 2.00V M500µs CH2 1.28V 10564-006 CH1 NONE 図 5． 500Ω 負荷の両端で測定した FSK 波形 Rev. A － 3/8 － 回路ノート CN-0270 2.7V TO 5.5V 10µF 10µF 12V C1 10kΩ 0.1µF 0.1µF DVCC CAP2 AVDD CAP1 FAULT REFIN CLEAR 0.1µF REFOUT LATCH SCLK AD5420 4mA TO 20mA CURRENT LOOP SDIN IOUT SDO RSET GND 0.1µF RL 500Ω 15kΩ VCC HART_OUT TXD 27kΩ RXD DIGITAL TEST FILTER HCF_TOOL-31 OSCILLOSCOPE OR TRUE RMS METER 8.2nF 4.7nF AD5700 RTS CD REF XTAL1 8.2pF 1µF 1.2MΩ 3.6864MHz 300pF XTAL2 AGND 150kΩ ADC_IP DGND 1.2MΩ 150pF 10564-007 8.2pF 図 6．HART の仕様のテスト回路 Rev. A － 4/8 － 回路ノート CN-0270 図 7 と図 8 にそれぞれ 4 mA と 12 mA の出力電流のオ シロスコープのプロットを示します。フィルタの通過 帯域利得は 10 であることに注意してください。チャン ネル 1 とチャンネル 2 は、それぞれフィルタの入力と 出力を示しています。 MEASURE CH1 p-p 3.20mV CH1 NONE MEASURE CH1 p-p 7.40V CH2 p-p 7.20mV CH1 20.0mV CH2 20.0mV M 50.0ms AC LINE 0.00V 10564-008 CH2 MIN –5.60mV CH1 FREQ 4.382Hz? 1 CH2 MAX 2.40mV CH2 p-p 160mV 2 CH2 MAX 80.0mV 図 7．4mA の出力電流の HART フィルタの 入力(CH1)と出力 (CH2)のノイズ CH2 MIN –80.0mV MEASURE CH1 p-p 2.40mV CH1 5.00V CH2 p-p 8.80mV 2 CH1 20.0mV CH2 20.0mV M50.0ms AC LINE 0.00V 10564-009 CH2 MAX 3.20mV CH2 MIN –5.60mV 図 8．12mA 出力電流の HART フィルタの 入力(CH1)と出力 (CH2)のノイズ Analog Rate of Change この仕様は、デバイスが電流を調節する際に、アナロ グ電流の最大変化レートが HART 通信に干渉しないこ とを保証します。電流のステップ変化は HART の信号 に大きく影響を与えます。図 6 にテスト回路を示しま す。このテストでは最大変化レートを保証するために、 4mA から 20mA へ遅延なしに切り替え、20mA から 4mA へも遅延なしに切り替えて周期波形を出力するように AD5420 をプログラムしました。HART の仕様を満たす には、フィルタの出力波形は 150 mV を超えるピーク電 圧を生じてはいけません。この要件を満たすと、アナ ログ信号の最大帯域幅が DC から 25Hz の規定周波数帯 域内であることが保証されます。 AD5420 の出力が 4mA から 20mA まで変化する時間は、 通常約 10 µs です。これは明らかに速すぎて、HART ネ ットワークに多大な影響を生じることになるでしょう。 この変化レートを下げるために、AD5420 は 2 つの機能 を採用しています。AP1 ピンと CAP2 ピンへのコンデ ンサの接続と、内部のデジタル・スルーレート制御機 能です（詳細については AD5420 のデータシートを参 照してください）。 Rev. A M50.0ms CH1 6.00V 図 9．AD5420 の出力 (CH1)と HART フィルタの出力 (CH2)、 SR Clock = 3、SR Step = 2、C1 = 4.7 nF、C2 = NC CH1 NONE 1 CH2 50.0mV 10564-010 2 図 9 は AD5420 の出力と HART フィルタの出力を示して います。フィルタ出力のピーク電圧は 80 mV の仕様内で す。スルーレートの設定は SR CLOCK = 3 および SR STEP = 2 で、4 mA から 20 mA への遷移時間を約 120 ms に設定します。C1 は 4.7 nF、C2 は未接続です。この変 化レートが遅すぎる場合は、スルー時間を短くするこ とができます。ただし、これにより、フィルタ出力の ピーク電圧が増加するという影響が生じます。CAP1 か ら AVDD に接続したコンデンサを使って、これに対処す ることができます。 C1 コンデンサの値は変更せず 4.7 nF のままで、スルー レート制御の設定を SR CLOCK = 5 および SR STEP = 2 に変更した結果を図 10 に示します。これにより、遷移 時間は約 240ms になります。C1 の値を大きくするか、 スルーレートを遅く設定するか、または両方の組み合 わせにより、フィルタ出力のピーク振幅をさらに縮め ることができます。 MEASURE CH1 p-p 7.40V CH1 FREQ 2.252Hz? 1 CH2 p-p 78.0mV 2 CH2 MAX 38.0mV CH2 MIN –40.0mV CH1 5.00V CH2 50.0mV M50.0ms CH1 6.80V 10564-011 1 帯域幅を 25 Hz より低くするには、CAP1 と CAP2 のコ ンデンサの値を非常に大きくする必要があります。最 適なソリューションは、外付けコンデンサと AD5420 のデジタル・スルーレート制御機能を組み合わせて使 用することです。2 つのコンデンサ C1 と C2 はアナロ グ信号の変化レートを下げる効果がありますが、仕様 を満たすには不十分です。スルーレート制御機能を有 効にすることで、変化レートを柔軟に設定することが できます。 図 10． AD5420 の出力 (CH1)と HART フィルタの出力 (CH2)、 SR Clock = 5、SR Step = 2、 C1 = 4.7 nF、C2 = NC － 5/8 － 回路ノート CN-0270 過渡電圧保護 AD5420 には通常の取り扱いによる損傷を防ぐ ESD 保 護ダイオードが内蔵されています。しかしながら、産 業分野の制御環境では、I/O 回路がはるかに高い過度電 圧にさらされることがあります。高い過度電圧から AD5420 を保護するために、図 1 に示すような外付けパ ワー・ダイオードとサージ電流制限抵抗が必要になる場 合があります。抵抗値に対する制約（図 1 では 18 Ω と 表示）として、通常動作時、IOUT の出力レベルがその電 圧コンプライアンス・リミットの AVDD − 2.5V 以内にと どまることと、2 個の保護ダイオードと抵抗が適切な電 力定格を有する点があります。4 mA～20 mA の出力で 18 Ω の場合、端子でのコンプライアンス・リミットは V = IMAX × R = 0.36V だけ減少します。また、過渡電圧 サプレッサ（TVS）やトランゾーブを使って保護を強 化することができます。これらは、単方向と双方向サ プレッサの両方が、広範囲のスタンドオフ電圧定格お よびブレークダウン電圧定格で提供されています。電 流出力の機能上の範囲で導通せずに可能な限り最低ブ レークダウン電圧で TVS のサイズを決めます。遠くに 接続されている全てのノードも含め保護することを推 奨します。 多くのプロセス制御アプリケーションでは、制御する 装置と制御される装置の間に絶縁バリアを置いて、発 生し得る危険な同相電圧から制御回路を保護し、絶縁 する必要があります。アナログデバイセズの iCoupler ファミリー製品は、2.5kV を超える強化絶縁を提供しま す。iCoupler 製品の詳細については、 www.analog.com/icouplers をご覧ください。CLEAR など の重要ではない信号を GND に接続し、FAULTと SDO は未接続のままにすることで、絶縁が必要な信号を 3 個のみに減らすことができます。ただし、FAULTまた は SDO のどちらかは AD5420 のフォルト検出機能にア クセスするために必要となるので注意してください。 バリエーション回路 図 1 に示す回路のバリエーションとしては、AD5422 （LFCSP バージョン）を使用します。これは AD5420 に似ていますが、電流出力チャンネルとともに、電圧 出力チャンネルを備えているので、PLC/DCS タイプの アプリケーションで一般に使用されます。回路ノート CN-0065 に追加情報として、AD5422 と ADuM1401 デ ジタル・アイソレータを使用した、完全に絶縁された 出力モジュールに対する IEC 61000 準拠のソリューシ ョンが示されています。 トランス・ドライバを使用した、電力とデータの絶縁 に関する情報が記載されています。さらに、回路ノー ト CN-0278 と回路ノート CN-0321 の両方で、AD5422 と AD5700 を使用した HART ソリューションについて 紹介しています。この 2 つのデバイスは、 電圧および 電流出力能力を備えています。 多チャンネルが必要な場合、AD5755-1 クワッド電圧お よび電流出力 DAC を使用することができます。この製 品は電流モードでパッケージの消費電力を最小限に減 らす先進のダイナミック電力制御機能を内蔵していま す。チャンネルごとに対応する CHART ピンを備えてい るので、HART 信号を AD5755-1 の電流出力に結合する ことができます。 ループから給電される 4 mA～20 mA の HART ソリュー ションが要求される場合は、AD5421 と AD5700 HART モデムを組み合わせることができます。この回路につい ては、回路ノート CN-0267 で詳しく説明しており、評価 用ボードとして提供しています。. 回路評価とテスト この回路は、評価用ボード EVAL-AD5700-1EBZ を使用し てテスト済みです。アナログデバイセズの J-Link OB エ ミュレータ (USB-SWD/UART-EMUZ)を使用して、評価ソ フトウェアを実行中の PC にこの評価用ボードをインタ ーフェースすることができます。このテスト・セットア ップを図 11 に示します。 必要な装置 以下が必要です。 • CN-0270 評価用ボード(EVAL-CN0270-EB1Z) • CN-0270 評価用ボード・ソフトウェア (ftp://ftp.analog.com/pub/cftl/CN0270/) • J-Link OB エミュレータ (USB-SWD/UART-EMUZ) : EVAL-CN0270-EB1Z に付属 • USB ポート付き、Windows® XP 以上を搭載した PC • 10.8V～36V の電源 • デジタル・テスト・フィルタ（HART 協会から入 手可能な HCF_TOOL-31） • 負荷抵抗(500Ω) • オシロスコープ（Tektronix DS1012B または相当 品） また、回路ノート CN-0233 に、4 チャンネル・アイソ レータを備えた ADuM3471 PWM コントローラおよび Rev. A － 6/8 － 回路ノート CN-0270 AVDD C1 4.7nF J4-2 EVAL-AD5420-EBZ DVCC AVDD ADP3303-3.3 10µF 10µF 0.1µF 0.1µF 10kΩ J2-3 12V DVCC CAP2 CAP1 AVDD POWER SUPPLY FAULT REFIN EVAL BOARD CONTROLLER CLEAR 0.1µF REFOUT LATCH SCLK 4mA TO 20mA CURRENT LOOP IOUT SDIN AD5420 SDO J12-1 RSET RL 500Ω GND R1 15kΩ J13-1 DVCC LK17 8.2nF DIGITAL TEST FILTER USB 27kΩ PC EVAL-AD5700-1EBZ VCC J1-1 4.7nF J2-1 OSCILLOSCOPE 0.1µF J3 VCC HART_OUT TXD HOST CONTROLLER + UART INTERFACE RXD AD5700 RTS REF CD XTAL1 1µF 8.2pF 300pF 3.6864MHz 8.2pF 1.2MΩ XTAL2 AGND ADC_IP DGND 1.2MΩ 150kΩ J2-5 150pF 10564-012 J1-2 図 11．テスト・セットアップのブロック図 Output Noise During Silence テスト時の出力ノイズの場 合、前に述べたように、AD5700 モデムは送信していま せん（サイレント）。AD5420 は必要な電流を出力する ように設定され、電流は HCF（HART 協会）バンドパ ス・フィルタを通しました。次に、Tektronix TDS1012B オシロスコープを使って出力ノイズを測定しました。 Analog Rate of Change の仕様により、AD5420 が電流を 調節する際、アナログ電流の最大変化レートが HART 通信に干渉しないことが保証されます。電流のステッ プ変化は HART 信号に影響を与えます。 このテストでは、最大変化レートを保証するため、ど ちらの値でも遅延なしに 4 mA から 20 mA へ切り替わ る周期波形を出力するように AD5420 をプログラムしま した。 使用されたスルーレートの設定は SR CLOCK = 3 および SR STEP = 2 で、C1 は 4.7 nF に、C2 はオープンに設定し ました。SR CLOCK は 3 の代わりに 5 に設定変更し、他 の全ての設定と部品値は変更せずに、スルーレートをさ らに下げた条件でも測定を行いました。 ソフトウェア操作の詳細については、CN-0270 Software User Guide をご覧ください。 Rev. A －7/8－ 回路ノート CN-0270 さらに詳しくは CN0270 Design Support Package: http://www.analog.com/CN0270-DesignSupport Maurice Egan, Configuring the AD5420 for HART Communication Compliance, Application Note AN-1065, Analog Devices. HART Communication Foundation データシートと評価用ボード AD5420 のデータシートと評価ボード AD5700 のデータシートと評価ボード AD5700-1 のデータシートと評価ボード 改訂履歴 7/14—Rev. A to Rev. B Changes to Figure 1................................................................... 1 Changes to Figure 6................................................................... 4 Changes to Common Variations Section, Circuit Evaluation and Test Section, and Figure 11 ................................................. 6 5/12—Rev. 0 to Rev. A Changes to Circuit Function and Benefits Section .................... 1 Changes to Circuit Description Section..................................... 2 Changes to Common Variations ................................................ 6 4/12—Revision 0: Initial Version 「Circuits from the Lab／実用回路デザイン集」はアナログ・デバイセズ社製品専用に作られており、アナログ・デバイセズ社またはそのライセンスの供与者の知的所有物です。お客様 は製品設計で「Circuits from the Lab／実用回路デザイン集」を使用することはできますが、その回路例を利用もしくは適用したことにより、特許権またはその他の知的所有権のもとで の暗示的許可、またはその他の方法でのライセンスを許諾するものではありません。アナログ・デバイセズ社の提供する情報は正確でかつ信頼できるものであることを期しています。 しかし、「Circuits from the Lab／実用回路デザイン集」は現状のまま、かつ商品性、非侵害性、特定目的との適合性の暗示的保証を含むがこれに限定されないいかなる種類の明示的、 暗示的、法的な保証なしで供給されるものであり、アナログ・デバイセズ社はその利用に関して、あるいは利用によって生じる第三者の特許権もしくはその他の権利の侵害に関して一 切の責任を負いません。アナログ・デバイセズ社はいつでも予告なく「Circuits from the Lab／実用回路デザイン集」を変更する権利を留保しますが、それを行う義務はありません。商 標および登録商標は各社の所有に属します。 ©2012‐2014 Analog Devices, Inc. All rights reserved. Rev. A 商標及び登録商標は、それぞれの所有者の財産です。 CN10564-0-7/14(B) － 8/8 －
© Copyright 2024 Paperzz
