W - 岩井・角嶋研究室

2014/2/4
物理電子システム創造専攻
平成25年度修士構想発表
A study on interface properties of
La-silicate gate dielectrics with
W carbide gate electrode
岩井・角嶋研究室
12M36316
細田修平
1
本発表の内容
1. イントロダクション
2. W Carbide電極
3. 電気特性
4. La-silicate絶縁膜の信頼性評価
5. 結論
2
研究背景
Metal gate
High-k
IL(SiO2)
S
Metal gate
High-k
D
S
substrate
High-k/Si indirect contact
D
substrate
High-k/Si direct contact
1
EOT: equivalent
oxide thickness
将来、必要なEOT = 0.5 nm に向けて
High-k/Si直接接合が必要
EOT [nm]
0.8
Bulk
MG
0.6
0.4
EOT=0.5nm
FD SOI
ITRS2011
0.2
2010
2015
2020
Year
2025
3
High-k/Si 直接接合の報告
T. Ando, et al., IEEE IEDM, pp: 423-426, 2009.
HfSiON
Hf系酸化物の問題点
高電界移動度の低下
HfON
high-k/Si界面の界面特性悪化
結晶化
crystallized
crystallized
P. D. Kirsch, et al., APL, Vol. 89, pp: 242909, 2006.
4
MIPS
TiN/W 絶縁膜の導入
La-silicate
W
La2O3 + nSi + mO2
800oC, 30min
酸素の制御
La-silicate
(k~16)
⇒ La(SiO4)n (La-silicates)
La-rich
2nm Small n
(k~20)
Si-rich
Large
n
2nm
(k~8)
の利点
K
8
av ~
v ~La-silicate
12
2nm
T. Kawanago, et al. , IEEE Trans. ED,
Vol. 59, pp: 269-276, 2012.
Kav ~ 16
・La-silicateの形成により容易にhigh-k/Si直接接合が可能
・高い誘電率(k=8～20)
・アモルファス構造
・広いバンドギャップ(Eg～6.3 eV)
High-k 絶縁膜として、La-silicateを採用
5
EOTスケーリングに向けた課題
～ High-k/Si直接接合による界面特性～
W gate
Metal diffusion
or/and metal
induced defects
Metal
High-k
field-SiO2
strain
K. Kakushima, Solid-state electro., 2010
20nm
Si sub.
no strain under
field-oxide
M. Kouda, et al., J. Vac. Sci. Technol. B
29 , 062202 (2011)
問題点
・界面準位密度の増加
・ High-k または金属電極によるSi基板へのストレス
EOTスケーリングに向けた課題
~ Vth のバラツキ ~
原因・・・仕事関数のバラツキ
planer device
Lg
要求
sVth
H. F. Dadgour, Trans. ED, 57, 2515 (2010).
ゲート電極のグレインサイズ5 nm以下
7
La-silicate絶縁膜上の電極材料の候補
酸素供給量を制御し、シリケート反応が可能な電極材料が必要
・W電極は、絶縁膜中への酸素供給源となる
E. J. Preisler, et al., Appl. Phys. Lett., vol.85, p.6230(2004)
・TiN, TaNは、酸素供給できない
酸素と反応して、TiOx, TaOx を形成
Lee, H. Y., et al., IEDM 2008. IEEE International. IEEE, 2008.
Sugimoto, Youhei, et al. Thin Solid Films 517.1 (2008): 204-206.
凝集に対する熱安定性が必要
・カーバイド電極は、優れた熱安定性を持つ
Wan Sik Hwang et al., IEEE Transactions on electron devices,
Vol. 55, pp : 2469-2474, 2008.
8
本研究の目的
W カーバイド電極を用いて
La-silicate MOSキャパシタの
ゲート絶縁膜の界面特性の向上に
向けて調査した
9
採用したプロセス方法
・W層とC層を交互に積層して
熱処理によりW Carbideを形成
プロセスの利点
・725～825℃の低温で
W Carbideを形成
Sheet resistivity (sq)
研究手法～W Carbide電極を採用～
（固相反応の場合通常は1250℃）
200
C
w
・
・
・
C
w
SiO2
n-Si
100
0
500
600 700 800 900 1000
Annealing temperature (℃)
(002)
W Carbideの利点
・グレインサイズが小さい(~2nm程度)
h-W2C
(001)
50 60 70
-2 (deg)
Grain size (D)=1.9nm
30
SiO2
750oC
in-plane XRD
・基板表面と（001）面が平行に成長
20nm
W 2C
40
80
90
（K. Tuokedaerhan, et al. APL, Vol. 103, pp: 111908, 2013.）
6
作製プロセス
capacitor
Cycle W/C layers
n-Si(100)
in-situ
SPM,HF処理
電子線蒸着法によるLa2O3 の堆積
（堆積温度300oC）
スパッタによりWとCを交互に積層
（18set）
TiN(10 nm), Si(100nm) キャップを堆積
ゲートパターニング (RIE)
F.G.(N2:H2 = 97:3%）雰囲気中で
アニール（800oC）
C
w
・
・
・
18 set
C
w
C
w
La2O3
n-Si
1 cycle
Annealing
Si キャップの除去
裏面Al電極蒸着
F.G.(N2:H2 = 97:3%）雰囲気中で
アニール（420oC）
measurement
W Carbide
La-silicate
n-Si
11
W2C電極による界面準位密度の低減
Capacitance density
(mF/cm2)
3.5
Dit=9.5x1011cm-2/eV
3.0 sn=3x10-15cm2
2.5
(a)
(b)
2.0 W gate
1.5
1.0
1k, 10k,
100k, 1MHz
W
La-silicate
n-Si
EOT
=0.75nm
0.5
0.0
Dit=2.5x1011cm-2/eV
sn=3x10-15cm2
-0.4
0.0
0.4
Gate voltage (V)
W2C gate
W Carbide
La-silicate
n-Si
0.8 -0.4
1k, 10k,
100k, 1MHz
EOT
=0.76nm
0.0
0.4
0.8
Gate voltage (V)
・電極が界面のHigh-k/Si界面の固定電荷に及ぼす
影響は、同じ
・W2C電極により、Ditを3×1011 cm-2eV-1台まで抑制
12
W2C電極による平坦な界面の実現
TiN/W/La-silicate/n-Si
TiN/W2C/La-silicate/n-Si
W gate
W2C gate
Ra,MG/HK=0.61nm
Ra,MG/HK=0.26nm
Ra,HK/Si=0.33nm
Ra,HK/Si=0.12nm
10nm
Si(100)
10nm
Si(100)
W2C電極により、
より平坦なMetal/High-k 界面と High-k/Si 界面を実現
13
Si基板中のstrain
TiN/W/La-silicate/n-Si
100nm
TiN/W2C/La-silicate/n-Si
100nm
W電極・・・Si 基板中に~100 nmにストレスが
かかっている部分に影ができている
W2C電極・・・W電極に比べ、Si基板中の影はなく、
ストレスは少ないと考えられる
14
High-k/Si界面のFFT分析
50
Power spectral
density (a.u.)
5
33 25 20
14
10
distance (nm)
4
3
2
W gate
1
W C gate
2
0
0.01
0.05
0.1
0.2
0.5
Spatial frequency (nm-1)
W電極・・・平均グレインサイズ 20 nm と一致
（K. Tuokedaerhan, et al. APL, Vol. 103, pp: 111908, 2013.）
金属電極材料のグレインサイズと界面ラフネスに
相関がある
15
ラフネス発生のメカニズム
熱処理前
W gate
electrode
熱処理中
W gate
La2O3
La-silicate 形成
La-silicate
Si sub.
ストレス誘発
W2C gate
W2C gate
electrode La2O3
La-silicate
Si sub.
ナノサイズグレイン
La-silicate 形成のために
ストレス緩和
16
PBTI による信頼性の評価
1
DVfb(V)
W : b≃0.28
W2C : b≃0.39
RT
EOT=0.75nm
Si/SiO2 /Si-substrate
b=1
0.1
W 2C
W 2C
W 2C
W
W
W
0.01
0.001
1
10
100
Vs=1.7(V)
Vs=1.8(V)
Vs=1.9(V)
Vs=1.7(V)
Vs=1.8(V)
Vs=1.9(V)
1000
0.16 ~
0.19
Poly-Si/TiN/HfO2/SiON
poly-Si/TiN/HfO2
/SiON/Si-substrate
b≃0.16 ~ 0.19
Kerber Andreas and Cartier E
2009 IEEE Trans. Dev. Mater.
Reliab. 9 02.
10000
stress time (s)
b
Solid lines
DVfb= DVmax(1-exp[-(t/t0)b])
0.28
W/La-silicate
Better Reliability
0.39
1
W2C/La-silicate Poly-Si/SiO2
17
結論
目的・・・W カーバイド電極を用いて、La-silicate
MOSキャパシタのゲート絶縁膜の界面特性の向上
グレインサイズ1.9 nm の W2C電極を用いて
・ Ditを3×1011 cm-2eV-1台まで抑制
・平坦なMetal/High-k 界面と High-k/Si 界面を実現
W2C電極を用いて、La-silicate MOSキャパシタの
ゲート絶縁膜の高い信頼性の確保
18
ご静聴ありがとうございました
19
Back up
20
Metal with small grains or amorphous
Ta40W40Si10C10
amorphous metal
Ru30Mo70
small grain size (<10nm)
XRD
plan TEM
M. E. Grubbs, Appl. Phys. Lett., 223505 (2010)
K. Ohomori, IEDM, 409 (2008)
Amorphous up to 1120 oC
Simple process (2 elements)
Complex deposition system (4 elements)
Composition control (depth profile)
Variability in grain size
21
Metal gates
Metal gate
Grain size
Process
Oriented growth
Sput.
No
CVD
Yes; <100>  sub.
Ref.
A. Yagishita,
[5] 2001
TED,
TiN
22 nm
TaN
9.2 nm
CVD
No
M. H.
[6]Tsai, APL, 1995
TiC
3.9 nm
Sput.+Reaction
No
K. Tuokedaerhan,
et al.
this
work
TaC
3.2 nm
Sput.+Reaction
No
W2C
1.9 nm
Sput.+Reaction
Yes; <001>//sub. this work
APL, Vol. 103,
pp: 111908,
this
work 2013.
1.0
Vfb (V)
0.8 m,W C=4.9eV
2
W2C (750oC)
0.6
0.4
0.2 m,TaC=4.7eV
Metal gate
SiO2
TaC (750oC)
Si sub.
0.0
-0.2 m,TiC=4.3eV
-0.4
5
10
0
TiC (500oC)
15
20
25
SiO2 thickness (nm)
22
TEM observation and XRD results
for W gate electrode
W/C=1:1, 900oC
10nm
Intensity (Count)
6000
5000
4000
W
3000
900oC
2000
1000
0
30
40
50
60 70
2θ (deg)
80
90
Coefficient of Thermal expansion
W・・・4.2×10-6
K-1
WC・・・5.8×10-6 K-1
La・・・1.3×10-5
K-1
Si・・・2.6×10-6
K-1
Roylance, David. "Introduction to elasticity." Cambridge:
Department of Materials Science and Engineering (2000).
24
Deposition methods of carbides
1. Sputtering from carbide alloy target
H, Romanus, Thin solid Films 146, (2000)
Carbon deficiency formation during annealing
2. Sputtering with CH4 gas
Hydrogen to produce carbon deficiency
3. Solid reaction of C and W layers
M. Sakaki, Int. Journal of refractory metals and
hard materials, 36, (2013)
Interface reaction and grows grains
25

Download Report