ミリ波64QAM通信を実現する 60GHz帯局部発振器 東京工業大学 大学院理工学研究科 松澤・岡田研究室 桂木 真希彦,上野 智大,Teerachot Siriburanon,木村 健将,近藤 智史,岡田 健一,松澤 昭 1. 研究背景 3. 20GHz VCO ・60GHz帯無線通信 ・Tail Capacitive-Feedback VCO[1] - 広帯域を用いて、超高速無線通信が可能 - QPSK → 3.52Gbps/ch - 16QAM → 7.04Gbps/ch - 64QAM → 10.56Gbps/ch (not reported yet) - 雑音感度(Impulse Sensitivity Function)が 小さいタイミングで駆動させる ・60GHz帯発振器の課題 - 表皮効果により受動素子の損失が大きい →広帯域と低位相雑音の両立が困難 Tail Capacitive-Feedback VCOの回路図 ・局部発振器の要求性能 - 広帯域:58.32 - 64.80GHz - 低位相雑音:-96dBc/Hz@1MHz for 64QAM Ch.1 Ch.2 Ch.3 Ch.4 フィードバックの様子 -107dBc/Hz@1MHz を達成 f [GHz] 57.24 58.32 59.40 60.48 61.56 62.64 63.72 64.80 65.88 from IEEE802.11ad/WiGig [1] K. Okada, et al., JSSC 2011 [2] A. Musa, et al., IEICE Trans. Electron. 2013 位相雑音の比較[2] 2. 60GHz帯局部発振器 4. 20GHz-to-5GHz ILFD ・20GHz PLL + 60GHz QILO[1] ・注入同期型周波数分周器(/4) - 注入同期により位相雑音性能を改善 - 高調波を利用して注入同期[5][6] CP LPF 5 (54,55,56,57 58,59,60) 4.5 ILFD PFD CP 20GHz Buffer Ref. [2] [3] [4] This[5] 100 203.2 100 36 This[6] 36/40 This 36/40 58.32GHz 59.40GHz 60.48GHz 61.56GHz 62.64GHz 63.72GHz 64.80GHz ←20GHz PLLのチップ写真 Area:0.90mm2 REF Frequency Phase Noise Freq. (GHz) @1MHz (MHz) 57.0-66.0 59.6-64.0 56.4-63.4 58.1-65.0 58-66 58.3-65.4 Features Power (mW) -75dBc/Hz -92dBc/Hz -90dBc/Hz 30GHz PLL + hybrid 60GHz AD-PLL 78 76 48 -96dBc/Hz Sub-harmonic Injection 20GHz PLL + 60GHz QILO 72 Direct 60GHz QPLL Sub-harmonic Injection -97dBc/Hz 20GHz PLL + 60GHz QILO -95dBc/Hz 90o 45o 180 225 10GHz 2fo @ 0o 2fo @ 90o o o 135o 315o o 270 2fo @ 180o 2fo @ 270o R 4 [1] K. Okada, et al., ISSCC 2011 20GHz VCO 0o 5GHz Sub-harmonic Injection 20GHz PLL + 60GHz QILO Icore 5GHz 10GHz IN- Icore 33 Features [1] [2] Direct mixing Direct mixing LC Direct [3] mixing [4] CML + LC ILFD This Progressive [5] mixing This Progressive [6] mixing IN+ Icore Icore ILFDの構成 Output 48mm 42mm ILFD Core Injection 4分周時の動作↑ 79 ・結論 - 全チャネル64QAM通信を達成[5] (60GHz帯無線機として世界初) +INJ 20GHz 20GHz [2] K. Scheir, et al., ISSCC 2009 [5] W. Deng, et al., JSSC 2013 [3] C. Marcu, et al., JSSC 2009 [6] K. Okada, et al., ISSCC 2014 [4] W. Wu, et al., ISSCC 2013 R +OUT- -INJ Output Signal PFD 60GHz QILO 2nd Harmonic Output 2 20GHz PLL 4th Harmonic Output 36/40MHz ref. ↓4分周器の性能比較 Locking Range (GHz) 22.6-28 (21%) 31.0-41.0 (27%) Power (mW) 8.3 3.3 Area (mm2) 0.140 0.002 58.5-72.9 (22%) 2.2 0.032 13.5-30.5 (77%) 7.3 0.33 13.4-21.3 (31%) 3.9 0.003 15.2-20.4 (24%) 3.1 0.002 ILFDのチップ写真 Area:0.002mm2 [1] A-SSCC 2007 [2] ISSCC 2006 [3] CICC 2012 [4] T-MTT 2011 [5] A. Musa, et al., A-SSCC 2011 [6] T. Siriburanon, et al., ESSCIRC 2013 5. 60GHz QILO ・60GHz帯注入同期型周波数逓倍器 [1][2][3] ・注入同期 W. Chan, et al., ISSCC 2008 - 直交位相出力(Quadrature ILO) [1] - 注入信号に位相が同期することで [2] A. Musa, et al., JSSC 2011 [3] K. Okada, et al., ISSCC 2011, 2012 - 位相雑音は注入信号に依存 発振周波数が注入信号周波数のN倍にロック Qn In Phase Noise [dBc/Hz] INJn VDD 20GHz INJp Qp Free-run:60.1GHz → Locked:60GHz -20 Vp -40 Buffer Vn -80 INJ ILO INJ + Core -100 - INJp 20GHz PLL ILO Buffer -120 Q+ Q- t INJn 1MHz 100kHz 10MHz Offset Frequency 注入信号と出力信号の位相雑音の関係 QILOの回路図 I- ILO t -60 -140 10kHz Ip I+ 60GHz QILO QILOのチップ写真 Area:0.60mm2 60/N GHz Locking phase 6. サブサンプリングPLL ・サブサンプリング位相比較器 ・従来回路(チャージポンプPLL) Ref PFD CP LPF VCO - 位相差を電位差に変換 - 参照信号に対してVCOの位相が VCO 進んでいると Vsam>Vdc 遅れていると Vsam<Vdc - 分周器が不要 Out N PFD:Phase Frequency Detector CP:Charge Pump LPF:Low Pass Filter VCO fVCO,n vLPF,n V ○ 伝達関数 fref,n fPD,n ref icp,n Kd F(s) fDIV,n out N G(s) icp,n Kd 1G(s) ・測定結果 (20GHz SS-PLL+60GHz QILO) Ref. LPF ref Out SSPD:Sub-Sampling Phase Detector ○ 伝達関数 fref,n VCO fPD,n ×N icp,n Kd F(s) KVCO/s H(s):一巡伝達関数 Power (mW) 100 57.0-66.0 1.5 -66 dBc/Hz -108 dBc/Hz Direct 60GHz QPLL 78 [3] 203.2 59.6-64.0 2.3 -65 dBc/Hz -112 dBc/Hz 30GHz PLL + Coupler 76 [4] 100 56.0-62.0 0.94 -71 dBc/Hz -109 dBc/Hz 60GHz AD-PLL 48 This (normal) 36/40 58.3-65.4 12.0 -40 dBc/Hz -115 dBc/Hz Sub-harmonic Injection 20GHz PLL + 60GHz QILO 32.8 This (SS) 36 58.3-65.4 2.1 -69 dBc/Hz -115 dBc/Hz Sub-harmonic Injection 20GHz SS-PLL + 60GHz QILO 34.2 out 60GHz (normal operation) -40 J 分周器のノイズがなくなる J ループ帯域内のノイズが N倍されない 60GHz (subsampling operation) -60 [2] K. Scheir, et al., ISSCC 2009 [3] C. Marcu, et al., JSSC 2009 [4] W. Wu, et al., ISSCC 2013 -80 20GHz Buffer -100 Digital Circuits PFD+DZ -120 out 1 H(s) icp,n Kd 1H(s) Features -20 fVCO,n vLPF,n Noise Phase Noise REF Freq. Frequency Integrated Phase @10kHz @10MHz (MHz) (GHz) Jitter (ps) offset offset [2] Phase Noise (dBc/Hz) CP VCO lags VCO leads 位相同期のしくみ - サブサンプリング位相比較器を利用 [1] X.Gao, et al., JSSC 2009 - 分周器を削除 SSPD f Phase Locked ・提案回路(サブサンプリングPLL[1]) Ref Vsam f Ref. L ループ帯域内のノイズが N倍に増幅される (N≈1000) G(s):一巡伝達関数 Vsam V 1/N Vsam SS位相比較器の構成 out Vdc KVCO/s Ref. -140 10K 20GHz (subsampling operation) 9.5dB 20GHz ILFD CP1 SSPD CP2 100K 1M 10M Offset Frequency (Hz) 位相雑音 SS-PLLのチップ写真→ Area:0.56mm2 20GHz Class-C LC-VCO Loop Filter 謝辞 本研究の一部は、総務省委託研究『電波資源拡大のための研究開発』、総務省SCOPE、科学研究費補助金、半導体理工学研究セ ンター、並びに東京大学大規模集積システム設計教育研究センターを通し、日本ケイデンス株式会社およびアジレント・テク ノロジー株式会社の協力で行われたものである。
© Copyright 2024 Paperzz