MULTI-MODE SIMULATION

Multi-Mode 04.7.14 10:18 ページ 1
DATASHEET
MULTI-MODE SIMULATION
Silicon
design
chain
Spec-driven environment
Virtuoso® Multi-mode Simulationは回路シミュレータ、RFシミュ
レータ、デジアナ混在シミュレータ、高速シミュレータから構成され、
各アプリケーションに最適なシミュレータを使用することができます。
Multi-mode
simulation
すべてのシミュレータはアナログ言語記述モデルと素子レベル両方
Process
design kits
扱うことができ、
トップダウン/ボトムアップいずれの設計フローにも
利用可能です。
Accelerated
layout
Silicon analysis
World’s
leading
foundries
OpenAccess
universal
data hub
Full-chip integration
Advanced device
modeling
Direct link to
manufacturing
Silicon
VIRTUOSO SPECTRE CIRCUIT SIMULATOR
Virtuoso Spectre® Circuit Simulator は、年々大規模化、複雑化、
多機能化する回路設計に対応するためにケイデンスが独自に開発した回路
シミュレータです。
GaAs
：Statz, TOM2
SOI
：BSIMSOI, BTASOI
●各種解析機能
従来のSPICE 系シミュレータと比較して収束性、精度、計算速度、処理
DC、過渡、AC、ノイズ、モンテカルロ、感度、S パラメータ解析、安定
規模に優れ、さらにAHDL 対応等各種機能が追加されています。
解析、DCミスマッチ解析、Pole-Zero解析をサポート。
●ネットリストの互換性
●高収束性
標準 SPICE、HSPICEのネットリストをそのまま使用可能。
4種類のDC解析手法を持ち、それらを自動的に切り替えて計算を収束
● Virtuoso Analog Design Environment への統合。
させるため、ユーザーによる初期値設定の作業負荷が低減。
●各種オプション
また、一度解析した結果をファイル化して、次回シミュレーションの初期値
RF回路解析オプション、Verilog® -XLを併用したミックスシグナル・シミュ
としてそのまま使用可能。
レーション・オプション、ユーザー定義モデル・オプションを用意。
過渡解析時に多発するTime Step Too Smallエラーを回避するために、
全ノードに微少キャパシタンスを挿入するオプション・パラメータCMINが
使用可能。
●高精度
AHDL
（Analog Hardware Description Language）
で記述された
ブロックのシミュレーションが可能。
標準化Verilog-A言語とケイデンス独自のSpectreHDL言語をサポート。
状態変数に電圧と電荷を使用しており、スイッチング・キャパシタのよう
な電荷保存型の回路においても高精度な結果を得ることが可能。
●高速
従来のトランジスタ・レベルのモデルとAHDLモデルを混在して使用する
ことができ、用途に応じた効率のよいシミュレーションが可能。
また、多くのサンプル・ライブラリが準備され、ユーザー側でのモデル構築
C 言語によるコーディング、改良スパースマトリックス計算、効果的なタイム
ステップ制御等により、精度を落とさず高速処理。
マルチスレッドやテーブルモデル機能を使用することで、さらなる高速化
も可能。
●処理規模の拡張
ダイナミック・メモリアロケーションにより、省メモリ化を実現。
●以下のデバイス・モデルをサポート
MOS
：level 0 ∼3,15,30,3002,705,902,903,EKV,HVMOS
BSIM
：BSIM, BSIM2
BSIM3
（Ver.2, 3.0, 3.1, 3.2, 3.2.1, 3.2.2）
BSIM4
BJT
●AHDLシミュレーション機能
：Gummel-Poon, VBIC, MEXTRAM, HBT
のベースとして利用可能。
● ModelWriter
Verilog-A モデルの自動生
成が可能。
アンプ、スイッチ、モジュレー
タ、フィルタ等のパーツを選
択し、そのパラメータ値をメ
ニュー上で定義することで、
それに応じたVerilog-A モ
デルが自動生成。
Multi-Mode 04.7.14 10:18 ページ 2
VIRTUOSO SPECTRE RF SIMULATION OPTION
ここ数年、無線通信市場は携帯電話を中心に飛躍的に拡大し、さらに
解析モード
Bluetooth、無線 LAN 等の新しい通信技術の出現により、今後一層の
Spectre RF Simulation Optionは以下の解析モードを持っています。
伸びが期待されています。
これらRFアナログ回路を含む非線形度が強い無線通信システム設計に
は、従来の回路シミュレータや高周波シミュレータが不得意としていた変調
● PSS（Periodic Steady State Analysis）
周期回路の定常状態の1 周期をタイムドメイン・ベースで計算。
解析や各種ノイズ解析機能が必要となります。
● PAC（Periodic AC Analysis）
Virtuoso Spectre RF Simulation OptionはSpectreのオプション・ツールで
PSSの結果をベースにした、スペクトラム分析による小信号AC解析。
あり、以下の特長を持っています。
● PXF（Periodic Transfer Function Analysis）
●独自の Shooting Newton 法により、周期回路の定常状態をタイム
PSSの結果をベースにした、伝達関数解析。
ドメイン・ベースで計算。
● PNOISE（Periodic Noise Analysis）
●変調回路の周波数域解析、発振器解析、各種ノイズ解析、歪み
PSSの結果をベースにした、ノイズ解析。
周波数変換特性を考慮したノイズ解析、タイムドメイン・ノイズ解析に対応。
解析が可能。
●QPSS（Quasi-Periodic Steady State Analysis）
●Virtuoso Analog Design Environment に統合。
準定常状態解析。
●Line Model Generator
●ENVLP（Envelope Following Analysis）
伝送線の物理情報から、集中定数等価回路を生成。
エンベロープ解析。
●Passive Modeler
スパイラル・インダクタ、ボンディング・パッドの物理情報から、集中定数
●QPAC（Quasi-Periodic AC Analysis）
QPSS の結果をベースにした、スペクトラム分析による小信号AC 解析。
等価回路を生成。
●AHDL、過渡解析と組み合わせることでPLLジッター解析が可能。
● QPXF（Quasi-Periodic Transfer Function Analysis）
QPSSの結果をベースにした、伝達関数解析。
●Substrate Coupling Analysis
●QPNOISE（Quasi-Periodic Noise Analysis）
●RF IC Package Modeler
QPSSの結果をベースにした、ノイズ解析。周波数変換特性を考慮した
ノイズ解析、タイムドメイン・ノイズ解析に対応。
Spectre RF Simulation Option
Multi-Mode 04.7.14 10:18 ページ 3
VIRTUOSO ULTRASIM
Virtuoso UltraSimは、メモリ/デジタル回路/ミックスシグナル SoC 等
の大規模回路に対応しながら、SPICE と同等の精度を持つ高速回路
特長
●大規模対応と高速処理を実現するadaptive hierarchy-compaction
手法を用いた階層シミュレーション
シミュレータです。
タイミング、ノイズ、パワー、信頼性
（HCI :hot-carrier effect/NBTI:negativ
bias temperature instability）
といったディープ・サブミクロン
（DSM）
で
● SPICE と同等精度のフラットレベルシミュレーション
重要とされる問題を解析することが可能です。
●汎用デバイスモデルのサポート
● SPICEに比べ 10∼1000 倍のオーダーでシミュレーション速度が向上
計算速度と精度
（SPICEに対して1%以内）
のトレードオフを指定可能
●
●大規模回路対応
●
BSIM3v3, BSIM4, HVMOS, MOS9, MOS11
●
GP BJT, MEXTRAM, VBIC95, HICUM, JFET
●
BTASOI, BSIMPD, BSIMFD,
●
HCI, NBTI（AgeMOS）
ダイオードその他
ギガバイトDRAMのような大規模回路に対応
●
●
●シングルタスクによるフラット/階層トランジスタレベル・シミュレーション
●多様な解析機能：タイミング、パワー、ノイズ、信頼性解析
メモリ、ミックスシグナル・ブロック、大規模デジタル回路のシミュレーション
●
●信頼性解析が可能な fast-SPICE シミュレータ
フルチップや SoC の動作検証
●
階層/フラットどちらにも対応する RC リダクション機能
●
●
● Sパラメータを利用したRCリダクション機能
●多種メモリに対応
●
HCI, NBTI
DRAM , SRAM , Flash
● Cレベルインターフェース
（UCI）
による独自モデルの定義
●トランジスタレベルのサインオフ・ツールとしての精度
● UltraSim model インターフェース
（UMI）
、UltraSim reliability インター
タイミング、パワー、ノイズ、信頼性解析
●
フェース
（URI）
を用いたモデルの定義
● Post Layout 解析
●入出力データ
●
RCリダクション
●
RC-Stitching 機能： DSPF/SPEF
入力 SPICE/DSPF/SPEF/VCD/Digital vector
●
出力 SST2
（SignalScan）
, PSF, Measurement
（.mt0）
●
● Virtuoso Analog Design Environmentへの結合
● Verilog-A 記述のサポート
AMS Designer
Cadence Process
Design Kit (PDK)
Virtuoso Schematic
Composer
Assura RCX
Analog Design Environment
Spectre
UltraSim
Verilog-A
Corner/statistic
models
Cross probing
Electronic
design for
manufacturing
SPICE
UltraSimの位置付け
Simulation results
Multi-Mode 04.7.14 10:18 ページ 4
VIRTUOSO AMS DESIGNER
ミックスシグナルIC設計は年々複雑化してきているため、その設計環境も進
Virtuoso AMS Environment
化しなければなりません。
ネット・リスティング/シミュレーション制御を行なう部分で、以下の特長を持っ
巨大化する回路に対するシミュレーションの効率化を図るために、
トップダ
ています。
ウン・ミックスシグナル設計手法（TDMS）
の需要が高まってきています。
TDMSフローを構築するためには、最新の高信頼性技術、高い柔軟性、
多彩な機能を持つツールが不可欠であり、ユーザビリティに優れていること
も必要です。
これらを踏まえた上で、ケイデンスは Virtuoso AMS Designer（以下
AMS Designer）
を開発しました。
AMS DesignerはSoC 設計におけるシミュレーションを効率化するツール
を統合したもので、大規模アナログ/ミックスシグナルICのトップダウン設計/
検証に対応できます。
より上位のレベルでの設計やシミュレーションができ、設計サイクルや出荷
●以下のネットリストを自由に組み合わせた、ミックスレベル/ミックスシグナ
ル・シミュレーションに対応。
●
SPICE/Spectre
●
Verilog-A
●
Verilog HDL
●
Verilog-AMS
●
VHDL
●
VHDL-AMS
● OVI 標準のVerilog HDL/Verilog-A/Verilog-AMS（2.0）
、IEEE標
準のVHDL、C 言語によるPLIのサポートでIPの再利用が容易。
までの時間を短縮できます。
加えてシステム・レベルの仕様設計に使用でき、最終的なシリコンでの機能
●“Check & Save”実行時にネットリストが生成されるAMS Direct機
能のサポート。
レベルのエラーを事前に防ぐことができます。
● Hierarchy Editorを使用したネットリスト・レベルの指定。
Virtuoso AMS Designerの特長
●マルチ電源のサポート。
AMS Designerは以下の3 つの部分から構成されています。
●ユーザー定義のインターフェース・エレメント
（アナデジ信号変換素子）
の自
●Virtuoso AMS Environment
動挿入により、
ミックスシグナル・シミュレーションのセットアップ時間を節減。
ネットリスティング/シミュレーション環境
●Virtuoso Analog Design Environmentのデータベース、コンフィグレー
●Virtuoso AMS Simulator
ション・ファイルをそのまま使用可能。
ミックスシグナル・シミュレータ
● LAS（ Logic Automation）、LMSI（Logic Modeling）、OMI（Open
●SimVision
Modeling Interface）
、SWIFTインターフェースと互換性を持ち、他シ
デバッグ環境と波形表示
ステムとのやりとりが可能。
また、次世代のSoC 設計に対応するよう以下の特長を持っています。
Virtuoso AMS Simulator
●ミックスレベル、ミックスシグナルに対応し、各種レベルのシミュレーションに
ミックスシグナル・シミュレータで、以下の特長を持っています。
対応
●シングル・エンジン方式ミックスシグナル・シミュレータのため、従来のバッ
●ボトムアップ、
トップダウンのどちらの設計手法にも対応可能。
ク・プレーン方式よりもパフォーマンスが大幅に向上。
●Virtuosoとリンクしたフロント―バックの設計フローの構築が可能。
●Virtuoso Analog Design Environment/Divaとリンクしたバック・アノ
●アナログ部分はSpectre、デジタル部分はNC-Simのエンジンを使用して
いるため、
“サインオフ”
または“ゴールデン”
シミュレータ・レベルのクオリティ。
テーション・フローにより高精度な結果を得ることが可能。
Verilog
HDL
VHDL
Spice
ネットリスト
ネットリスト
Verilog-A
VHDLAMS
Spectre
ネットリスト
ネットリスト
log
NCVerilog
NCVHDL
MS
Ve
ri
Spectre
SimVision
AMS simulator
ネットリスト
デバッグ/波形表示環境で、以下の特長を持っています。
●ネットリストに対して、信号の検証とトラッキングが可能なデバッグツール。
● SimVision waveformによるアナログ/デジタル波形の同時表示によ
VerilogAMS
り、波形解析時間を短縮。
ネットリスト
● Waveform window、SimVision、Composer 間のクロス・プローブが
AMS Direct
NC-Sim
Hierarchy Editor
-A
DL
VH
-A
MS
ネットリスト
SimVision
可能で、回路図またはネットリスト上から視覚的に結果を表示することが
Composer
Schematic
AMS environment
可能。
Analog Artist
Cadence AMS Designer
Cadence AMS Designer システム構成
販売代理店
日本ケイデンス・デザイン・システムズ社
イノテック株式会社
ICソリューション本部
本社／〒222-0033 神奈川県横浜市港北区新横浜 3-17-6
TEL.
（045）
474-2290,2291,2293
（営） FAX.
（045）
474-2395
アカウント営業本部
TEL.
（045）
475-8410
〒222-8580 神奈川県横浜市港北区新横浜 3-17-6
FAX.
（045）
475-8415 URL http://www.cadence.co.jp/
URL http://www.innotech.co.jp/
関西営業所／〒550-0011 大阪市西区阿波座 1-4-4 野村不動産四ツ橋ビル
大阪支社／〒550-0011 大阪府大阪市西区阿波座 1-4-4 野村不動産四ツ橋ビル 14F
TEL.
（06）
4390-7371
TEL.
（06）
6539-0079
FAX.
（06）
4390-7372
FAX.
（06）
6539-0071
※登場する各製品等は各社の登録商標です。
GREY-2004-07-1.5K-V1

Download Report