高速 I/O テストシステムの開発

高速 I/O テストシステムの開発
神立信一*1，金沢守道*1，石松賢治*２，村上哲朗*３，鈴木幸三朗*３，井上貴光*３，
長畑博之*4，松藤秀史*4，佐々木守*5，福迫武*6
*1
三菱電機，*2熊本県工業技術センタ－，*3東京カソード研究所，*4サンユー工業
，*5広島大学，熊本大学*6
１．はじめに
ICテスタ
同軸線
インターネットやディジタルTVによる動画
プローバ装置
プローブカード
の配送などのニーズにより、高速かつ大容量
のインタフェースへの要求は日増しに大きく
なっている。実際に、インテルを中心に、 1
テストヘッド
(50MHz)
ウェハ（被測定物）
同軸線が長い
ステージ
高速化に対応していない
配線当りのデータ転送速度が2.5Gビット/秒
に及ぶ高速の次世代インタフェース（PCI
図 1.ウェーハテスト装置
Express）の規格化が2002年後半におよび製品
いる。しかし、それらを組み合わせたテストシステ
開発が03年後半に急速に立ち上がろうとして
ム全体としては、 200～400MHz程度が限界のよう
いる。[1]今後、パソコン等で使用されるI/O
である。最も大きな原因は、ウェーハ（被測定物）
インタフェースは、高速I/Oに置き換わり、高速
から波形検出部までの配線長(ケーブル長)である。
I/Oを備えたICの生産量は今後確実に増えることが
ウェーハから波形検出部までの配線長が数mもある
予想される。
場合、クロック周波数が1GHzを越えるとディジタル
一方、半導体の製造では、従来のウェーハテ
信号の検出は至って困難となる。
ストでの高速I/Oのテストは、極めて困難である。
本研究グループでは、次世代の高速I/Oをセル
３．提案するテスト・システム
フテストするICとテストシステムの開発を行っ
ている[2]。そのICの設計、試作を行ったので報
告をする。
２．高速I/Oテストの問題点
図１にウェーハ・テスト装置を示す。従来の
ウェーハ・テストでは、ICテスタとプローバ装
セルフテストIC
受信回路
等しいI/O仕様
バウンダリ・スキャン・レジスタ
テスト用伝送路
ロジック
＆
メモリ
テスト
パターン
発生回路
テスト結果
圧縮回路
送信回路
等しいI/O仕様
プローブカード
デバイス・インタフェース・ボード
置間のディジタル信号の伝送ができなく、数G
ビット/秒に及ぶ高速のインタフェースの評価
ICテスタ
は実現困難である。また、ファイナル・テスト
では、高速かつ高価なICテスタが必要になり、
図 2．提案するテストシステム
テストシステムが数億円の価格になる。現在でも,
スペック上では、プローブカード自身やICテスタ単
体では、 1GHzを越える信号に対応可能となって
図２に提案する高速I/Oテストシステムを示す。こ
のテストシステムでは、従来の低周波のICテスタ、
プローブカードとセルフテスト機能を付加したICで
構成される。一般的なファンクションテストは、従来
通り低周波のICテスタからの信号を使って行う。
プローブ・カード（プリント基板）上に、差動伝送
路(パターン)でセルフテストICのドライバ・ピンとレシ
ーバ・ピンを接続するループバック・パスを設ける。
実際の高速I/Oテストでは、
（1） ICテスタよりセルフテストICに高速I/Oテスト開
始信号を渡す。
（2）セルフテストICは、テストパターン発生回路で、
ディジタル信号のテストパターンを発生し、ドライ
バ・ピンから高速の差動ディジタル信号を送信し、
図 3．レイアウト
レシーバ・ピンで信号を受信する。
（3）受信した信号は、判定回路で、正しくディジタ
ル信号が伝送されたかを評価する。
（4）セルフテストICは、判定結果をICテスタに送
った。表１に試作チップの概要を示す。次世代の高
速I/Oの基本仕様である
・電流モード論理（CML）の差動信号
・プリエンファシス機能回路
る。
・スキューを吸収するタイミング調整回路
の手順で行う。
このテスト方式のメリットは、低コストのICテスタで
高速I/Oをテストできるだけでなく、プローブカード
を組み込んでいる。
実際に設計したチップ・レイアウトを図９に示す。
を実際に使用するプリント基板と同じ材料を使うこと
５．まとめ
で、同様の波形の減衰がおこることから、高精度の
I/Oテストができる。
高速のI/Oをセルフテストするシステムを提案した。
４．デバイスの設計・試作
表１．試作チップの概要
項目
内容
この方式では、従来の比較的低速なテストシステム
を使って高速I/Oテストができる。実際にセルフテス
ト用ICの設計、試作を行った。今後ICを評価し、メ
モリテスト用のローエンドテスタによって高速I/Oテ
伝送方式
差動伝送
伝送速度
2.5Gビット/秒
入出力ポート数
1ポート
外部クロック
33MHz
テスタとの信号
8ビットパラレル 33MHｚ
電源電圧（VDD）
1.8V
プロセス
0.18μm CMOS
の決断」, 『日経エレクトロニクス』, no.798,
メタル層
5層
pp.101-127, 2001.
ストシステムのプロトタイプを構成して、提案するセ
ルフテストシステムの評価を行う予定である。
参考文献
[1] 枝洋樹, 大石基之, 「バスよりシリアルGHz伝送へ
[2] 佐々木守，“高周波プローブカードの開発「高速信号
0.18μmCMOS製造プロセスによる高速I/Oおよ
びセルフテスト機能を備えたICの設計、試作を行
用BOST」”，セミコン・ジャパン2001熊本フォーラム，
pp.27-34，2001年11月

Download Report