橡 AK2305 Data Sheet

ASAHI KASEI
[AK2305]
ＡＫ２３０５
ISDNターミナルアダプタ用２チャンネルＰＣＭコーデックＬＳＩ
概要
特長
AK2305は、ISDNターミナルアダプタ(TA)に適した
2チャンネルPCMコーデックです。欧州を中心とする
地域で用いられるA-Law圧伸則と北米・日本で用いら
れるμ-law圧伸則とをレジスタで選択可能です。
帯域制限フィルタ、A/D及びD/A変換器、A-law/μ
-law変換器、DTMFレシーバ、トーンジェネレータ
（400Hz,1300Hz）を各々2ch内蔵しており、実装ス
ペース、実装工数及び消費電力の削減に最適です。
PCM データ転送レートは 64k の N 倍 (64k4.096MHz) での設定が可能です。転送クロック
(BCLK)入力周波数を調整することにより様々なシス
テムに対応することができます。
2チャンネル・PCMコーデック／フィルタ内蔵
■ DTMFレシーバ 2ch内蔵
■ TONE発生回路(400Hz/1300Hz) 2ch内蔵
■ 外部トーン入力可能（AUX端子）
■ 各チャンネル毎に設定可能な機能
・フレーム同期信号（8kHz）
・パワーダウン（外部端子・レジスタ設定）
・ミュート（外部端子・レジスタ設定）
・ゲイン調整 0∼ -12dB (3dB step)
■ PCMデータインタフェース
LongFrame/ShortFrame/GCI/IDL に対応
■ PCMデータ転送レート
64kHzのＮ倍の周波数（64k-4.096MHz）で設定可能
■ 入出力ゲイン調整用オペアンプ内蔵
■ A-law,μ-lawの圧伸則選択機能（レジスタ設定）
■ シリアルインタフェース
■ パワーオンリセット
■ ＋5V±5%単一電源
■ 低消費電力 (85mW typ)
■ 小型パッケージ
■
パッケージ
48ピンLQFP
・ピン端
9.0*9.0mm
・ピンピッチ
0.5mm
■
C0029-J-02
− 1 −
1999/8
ASAHI KASEI
[AK2305]
目
次
項目
C0029-J-02
頁
-
ブロック図…………………………………… 3
-
パッケージ・ピン配置………………………
-
端子条件……………………………………… 5
-
端子機能……………………………………… 6
-
回路構成……………………………………… 8
-
機能説明……………………………………… 9
-
PCMインタフェース……………………..
4
9
-
LongFrame/ShortFrame…….…… 10
-
GCI………………………………….. 12
-
IDL………………………………….. 13
-
リセット………………………………… 14
-
パワーダウン…………………………… 15
-
ミュート………………………………… 17
-
ゲイン調整……………………………… 18
-
DTMFレシーバ…………………………… 19
-
TONE GENERATOR………………………. 21
-
AUX入力………………………………….. 21
-
シリアルインタフェース………………
22
-
レジスタ……………………………………… 25
-
絶対最大定格………………………………… 28
-
推奨動作条件………………………………… 28
-
電気的特性…………………………………… 28
-
推奨外部回路例……………………………… 39
-
パッケージ…………………………………… 42
− 2 −
1999/8
ASAHI KASEI
[AK2305]
ブロック図
GSX0
VFX0
47
48
AAF0
VR0T
CODEC
29
PCM I/F
DX0
DR0
26 FS0
33
AMPT0
VRX0
VFR0
GSR0
1
GSX1
VFX1
14
13
VR0R
2
3
S1 SMF0
S2
S3
CH0
27
BCLK
CODEC
28
CH1
32
25
DX1
DR1
FS1
TONEGEN0
22
TNOE0
TONEGEN1
21
TNOE1
AUX
AMPR0
VR1T
AAF1
AMPT1
VRX1
VFR1
GSR1
12
VR1R
11
10
S4
S5 SMF1
S6
AMPR1
S7
S8
S9
TNOUT
9
VREF
4
DTIN0
46
DTMF
Receiver0
DTIN1 15
DTMF
Receiver1
AVDD 6
7
AVSS
31
DVDD
DVSS 30
PLL
VRTN
18
BGREF
45
16
TST１ TST2
C0029-J-02
8
17
4
4
Internal
Register
Serial
I/F
MUTE0
MUTE1
4
37-40
4
24 STD0
41-44
DTO00-03
23
20
DTO10-13
STD1
DTOE
35
34
36
SCLK
DATA
CS
19
PD
5
LPC
− 3 −
1999/8
ASAHI KASEI
[AK2305]
パッケージ・ピン配置
FS1
FS0
BCLK
DX1
DX0
DVSS
DVDD
DR1
DR0
DATA
SCLK
CSN
25
26
27
28
29
30
31
32
33
34
35
36
DTO00
DTO01
DTO02
DTO03
DTO10
DTO11
DTO12
DTO13
TST1
DTIN0
GSX0
VFX0
24
23
22
21
20
19
18
17
16
15
14
13
37
38
39
40
41
42
43
44
45
46
47
48
STD0
STD1
TNOE0
TNOE1
DTOE
PD
MUTE0
MUTE1
TST2
DTIN1
GSX1
VFX1
12
11
10
9
8
7
6
5
4
3
2
1
VRX1
VFR1
GSR1
TNOUT
AUX
AVSS
AVDD
LPC
VREF
GSR0
VFR0
VRX0
C0029-J-02
− 4 −
1999/8
ASAHI KASEI
[AK2305]
端子条件
端子
番号
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
端子名
VRX0
VFR0
GSR0
VREF
LPC
AVDD
AVSS
AUX
TNOUT
GSR1
VFR1
VRX1
VFX1
GSX1
DTIN1
TST2
MUTE1
MUTE0
PD
DTOE
TNOE1
TNOE0
STD1
STD0
FS1
FS0
BCLK
DX1
DX0
DVSS
DVDD
DR1
DR0
DATA
SCLK
CSN
DTO00
DTO01
DTO02
DTO03
DTO10
DTO11
DTO12
DTO13
TST1
DTIN0
GSX0
VFX0
I/O
端子タイプ
O
I
O
O
O
I
O
O
I
O
I
O
I
I
I
I
I
I
I
I
O
O
I
I
I
O
O
I
I
I/O
I
I
O
O
O
O
O
O
O
O
I
I
O
I
Analog
Analog
Analog
Analog
Analog
Analog
Analog
Analog
Analog
Analog
Analog
Analog
Analog
TTL
TTL
TTL
TTL
TTL
TTL
TTL
CMOS
CMOS
TTL
TTL
TTL
CMOS
CMOS
TTL
TTL
TTL/CMOS
TTL
TTL
CMOS
CMOS
CMOS
CMOS
CMOS
CMOS
CMOS
CMOS
TTL
Analog
Analog
Analog
最大
AC負荷
最小
DC負荷
パワーダウン
リセット時
時出力状態
出力状態
50pF
10kΩ
Hi-Z
Hi-Z
50pF
10kΩ(*1)
Hi-Z
Hi-Z
備考
外付容量
外付容量
50pF
50pF
10kΩ
10kΩ(*1)
Hi-Z
Hi-Z
Hi-Z
Hi-Z
50pF
10kΩ
Hi-Z
Hi-Z
50pF
10kΩ(*1)
Hi-Z
Hi-Z
出荷検査用
15pF
15pF
L
L
L
L
(*2)
15pF
15pF
Hi-Z
Hi-Z
Hi-Z
Hi-Z
(*3)
15pF
Input
Input
15pF
15pF
15pF
15pF
15pF
15pF
15pF
15pF
Hi-Z
Hi-Z
Hi-Z
Hi-Z
Hi-Z
Hi-Z
Hi-Z
Hi-Z
Hi-Z
Hi-Z
Hi-Z
Hi-Z
Hi-Z
Hi-Z
Hi-Z
Hi-Z
出荷検査用
50pF
10kΩ(*1)
Hi-Z
Hi-Z
*1)最小DC負荷は帰還抵抗込の値です。 *2) GCI,IDLモード時、VSSにプルダウンされます。
*3)2ch多重モード時、VSSにプルダウンされます。
C0029-J-02
− 5 −
1999/8
ASAHI KASEI
[AK2305]
端子機能
端子番号端子名称
48
VFX0
I/O
I
47
GSX0
O
1
VRX0
O
2
VFR0
I
3
GSR0
O
10
GSR1
O
11
VFR1
I
12
VRX1
O
14
GSX1
O
13
VFX1
I
29
DX0
O
33
DR0
I
28
DX1
O
32
DR1
I
26
FS0
I
C0029-J-02
機能
CH0 入力ゲイン調整用オペアンプの反転入力。外付けの抵抗で反転アンプ
を構成しゲインの調整をおこないます。
CH0 入力ゲイン調整用オペアンプの出力｡外付けの抵抗で反転アンプを構
成しゲインの調整をおこないます。
CH0 アナログ出力。CH0のPCMデータをアナログ信号に変換した出力で
す。
CH0 出力ゲイン調整用オペアンプの反転入力。外付けの抵抗で反転アンプ
を構成しゲインの調整をおこないます。
CH0 出力ゲイン調整用オペアンプの出力。外付けの抵抗で反転アンプを構
成しゲインの調整をおこないます。
CH1 出力ゲイン調整用オペアンプの出力。外付けの抵抗で反転アンプを構
成しゲインの調整をおこないます。
CH1 出力ゲイン調整用オペアンプの反転入力。外付けの抵抗で反転アンプ
を構成しゲインの調整をおこないます。
CH1 アナログ出力。CH1のPCMデータをアナログ信号に変換した出力で
す。
CH1 入力ゲイン調整用オペアンプの出力。外付けの抵抗で反転アンプを構
成しゲインの調整をおこないます。
CH1 入力ゲイン調整用オペアンプの反転入力。外付けの抵抗で反転アンプ
を構成しゲインの調整をおこないます。
CH0 PCMデータ出力端子。
LongFrame,ShortFrameモードでは、CH0のPCMデータを出力します。
GCI,IDLモードでは、CH0,CH1のPCMデータを多重化して出力します。デ
ータ転送レートはBCLKで設定されます。
詳細はPCMインタフェースの項目(Page.9~)を参照して下さい。
この端子は送信データが存在する8 or 16ビット期間以外は、ハイインピー
ダンスとなります。
CH0 PCMデータの入力端子。
LongFrame,ShortFrameモードでは、CH0のPCMデータを入力します。
GCI,IDLモードでは、CH0,CH1のPCMデータを多重化して入力します。デ
ータ転送レートはBCLKで設定されます。
詳細はPCMインタフェースの項目(Page.9~)を参照して下さい。
CH1 PCMデータ出力端子。
LongFrame,ShortFrameモードでは、CH1のPCMデータを出力します。デ
ータ転送レートはBCLKで設定されます。
詳細はPCMインタフェースの項目(Page.9~)を参照して下さい。
この端子は送信データが存在する8ビット期間以外は、ハイインピーダンス
となります。2ch多重出力（LF/SF/GCI/IDL）モードでは、使用されません。
常にハイインピーダンスとなります。
CH1 PCMデータ入力端子。
LongFrame,ShortFrameモードでは、CH1のPCMデータを入力します。デ
ータ転送レートはBCLKで設定されます。
詳細はPCMインタフェースの項目(Page.9~)を参照して下さい。
GCI,IDLモードでは、この端子は使用されません。内部抵抗でプルダウン
され、入力不可となります。
CH0 送受同期信号入力。CH0のPCMデータ入出力タイミングを制御しま
す。BCLKと同期した8kHz の信号を入力します。
− 6 −
1999/8
ASAHI KASEI
端子番号端子名称
25
FS1
[AK2305]
I/O
I
27
BCLK
I
46
37
38
39
40
24
DTIN0
DTO00
DTO01
DTO02
DTO03
STD0
I
O
O
O
O
O
15
41
42
43
44
23
DTIN1
DTO10
DTO11
DTO12
DTO13
STD1
I
O
O
O
O
O
20
22
21
8
DTOE
TNOE0
TNOE1
AUX
I
I
I
I
9
34
35
36
18
17
19
5
4
31
30
6
7
45
16
TNOUT
DATA
SCLK
O
I/O
I
I
I
I
I
O
O
I
I
CS
MUTE0
MUTE1
PD
LPC
VREF
DVDD
DVSS
AVDD
AVSS
TST1
TST2
C0029-J-02
機能
CH1 送受同期信号入力。CH1のPCMデータ入出力タイミングを制御しま
す。BCLKと同期した8kHz の信号を入力します。GCI,IDLモードでは、こ
の端子は使用されません。内部抵抗でプルダウンされ、入力不可となりま
す。
PCMデータ転送レート制御クロック入力。CH0,CH1共通です。
FSnのN倍（8NkHz）のクロックを入力します。
全パワーダウン時以外は常にクロックを供給して下さい。
DTMF信号入力端子。
DTMF信号受信データ出力端子。
DTO00がLSBです。
遅延ステアリング出力ピン。
受信信号のデコードが完了し、出力ラッチが更新されると”H”になります。
DTMF信号入力端子。
DTMF信号受信データ出力端子。
DTO10がLSBです。
遅延ステアリング出力ピン。
受信信号のデコードが完了し、出力ラッチが更新されると”H”になります。
DTMF受信信号デコード出力イネーブル。
トーンジェネレータ０出力イネーブル。
トーンジェネレータ１出力イネーブル。
外部トーン入力端子。0.1uF以上の外付容量を介して入力して下さい。
トーン出力端子。
シリアルインタフェースのデータ入出力端子。
シリアルインタフェースのクロック入力端子。
シリアルインタフェースのチップセレクト入力端子。
CH0ミュート端子。”H”でミュートです。
CH1ミュート端子。”H”でミュートです。
パワーダウン入力端子。”H”でパワーダウンです。
PLLのループフィルタ用端子。0.22uF以上の容量を外付して下さい。
アナロググランド電源出力端子。
ディジタル正電源端子。
ディジタル負電源端子。
アナログ正電源端子。
アナログ負電源端子。
出荷時検査用端子。DVSSに固定して下さい。
− 7 −
1999/8
ASAHI KASEI
[AK2305]
回路構成
ブロック
AMPT0,1
AMPR0,1
AAF0,1
CODEC
(CH0,CH1)
A/D
CODEC
(CH0,CH1)
D/A
SMF0,1
BGREF
TONE GEN 0
TONE GEN 1
スイッチ
Sn (n=1-9)
DTMF
Receiver0,1
VR0T VR0R
VR1T VR0R
VRTN
SERIAL I/F
PLL
PCM I/F
C0029-J-02
機能
備考
送信用システム0dB（伝送0レベルポイント）のゲイン調整用オペアンプです。
通常、反転アンプとして使用し、外付けの抵抗でゲインアンプを構成します。た
だし、帰還抵抗は10kΩ以上です。各端子の構成は次のようになっています。
VFXx：オペアンプ反転入力 GSXx：オペアンプ出力
＜注意＞CODEC CH0(1)とDTMFR0(1)とが共にパワーダウンすると、AMP0(1)
は自動的にパワーダウンされます。
受信用システム0dB（伝送0レベルポイント）のゲイン調整用オペアンプです。
通常、反転アンプとして使用し、外付けの抵抗でゲインアンプを構成します。た
だし、帰還抵抗は10kΩ以上です。各端子の構成は次のようになっています。
VFRx：オペアンプ反転入力 GSRx：オペアンプ出力
折り返し雑音防止用フィルタです。2次のRCローパスフィルタで構成されてお
り、A/Dコンバータのサンプリング周波数帯における雑音を除去します。
入力されたアナログ信号を圧伸則に従い8ビットのPCMデータに変換します。圧伸
則として、ITU-T G.711に準拠したA-Lawまたはμ-Lawをサポートします。
A-Lawでは偶数ビットの反転もおこないます。
圧伸則の選択は、レジスタALAWNでおこないます。
"H": μ-Law
"L": A-Law
また、帯域制限用フィルタを内蔵しています。
DR端子より取り込まれた8ビットのPCMデータを圧伸則に従い伸張し再生しま
す。圧伸則として、ITU-T G.711に準拠したＡ-Lawとμ-Lawをサポートします。
A-Lawでは偶数ビットの反転もおこないます。
圧伸則の選択は、レジスタALAWNでおこないます。
"H": μ-Law
"L": A-Law
D/Aコンバータの出力から必要な周波数成分を取り出すためのフィルタです。
温度補償されたバンドギャップ電圧発生器により、安定なアナロググランド電圧
(2.4V)を供給します。
400Hz,1300Hzのトーンを発生する回路です。トーンの選択はTMDn(n=0,1)レジ
スタで行います。トーン発生のON/OFFはイネーブル端子TNOE0/1で制御されま
す。トーンを出力する端子はSn(n=1-9)レジスタで設定してください。
VRX0,VRX1,TNOUT端子から出力する信号を制御します。
各スイッチは対応するSn(n=1-9)レジスタで制御されます。
DTMF信号検出回路です。入力された信号をデコードし、4bitコードを出力しま
す。端子出力のON/OFFはイネーブル端子DTOEで制御されます。
信号レベルを変更する回路です。
0∼-12dB（3dBstep、5段階）のゲイン調整が可能です。
ゲイン設定はレジスタで行います。
内部レジスタへのデータ入出力を行います。1ワード=14bit。
構成は命令コード2bit、アドレス3bit、データ9bit（1ダミービット含む）となって
います。SCLK,DATA, CS 端子で制御します。
8KHzのフレーム同期信号FS0 or FS1から、内部動作に必要な所定のクロック周波
数を発生します。ループフィルタ用の外付容量（0.22uF以上）をLPC端子に接続
します（対AVSS）。
BCLKで定められるデータレート(Nx64kHz)でPCMデータを入出力します。
PCMインタフェースにはLongFrame,ShortFrame,GCI,IDLの４つのモードがあ
り、その中のひとつをレジスタで選択します。入出力端子は2チャンネルを多重化
してDX0,DR0端子から入出力する場合と２チャンネル各々独立にDX0,DR0,DX1,
DR1端子から入出力する場合の２通りがあります。
− 8 −
1999/8
ASAHI KASEI
[AK2305]
機能説明
■ PCMインタフェース
AK2305は以下のPCMデータインタフェースをサポートしています。
インタフェースの選択はPCMIF1,PCMIF0レジスタで行います。
・Long Frame Sync(LF)
・Short Frame Sync(SF)
・GCI
・IDL
各チャンネルのPCMデータは多重化され共通の端子(DR0,DX0)から入出力されます。
但しLF,SFモードにおいてはチャンネル毎に独立した端子(DR0/1,DX0/1)で入出力することも可能です。
いずれの場合もデータはMSBファーストで入出力されます。
PCMインタフェースモード選択レジスタ（アドレス：100 Bit：7,6）
フレーム同
PCMIF1
PCMIF0
インタフェースモード
期
入力端子
出力端子
備考
初期値
0
0
LF/SF (2ch独立)
FS0,FS1
DR0,DR1
DX0, DX1
0
1
LF/SF (2ch多重)
FS0,FS1
DR0
DX0
1
0
GCI
(2ch多重)
FS0
DR0
DX0
1
1
IDL
(2ch多重)
FS0
DR0
DX0
◆フレーム同期信号（Frame
Sync：FS）
8kHzの基準入力信号です。1フレーム(125us毎)に8ビットのPCMデータが入出力されます。
LF,SFモードにおいては各チャンネルに対応したFS(FS0,FS1)が必要です。
GCI,IDLモードにおいてはFS0を入力してください。FS1は必要ありません。
◆ファーストFS
PLLの入力となるFSのことです。このFSをLSIの内部動作基準タイミングとします。
GCI,IDLでは、FS0がファーストFSとなります。LF,SFでは、下表の通りです。
LF.SFでのファーストFS （アドレス：100 Bit：4）
1stFSレジス
ファーストFS
備考
タ
0
FS0
1
FS1
初期値
◆BCLK
PCMデータレートを定めるクロックです。各インタフェースモードでのBCLKの周波数とデータレートの関係
は以下の様に異なります。
PCMデータレー
PCMインタフェース
BCLK
ト
LF/SF/IDL
f
f
GCI
2f
f
！注意事項＜重要＞
全パワーダウン（PD端子＝”H”）時以外はファーストFSとBCLKを停止しないで下さい。
ファーストFSとBCLKのどちらかを停止するとAK2305のPLLは自走周波数で動作します。
この場合、AK2305のDTMFレシーバ、TONE GENの性能は保証されません。
C0029-J-02
− 9 −
1999/8
ASAHI KASEI
[AK2305]
● Long Frame Sync(LF) Short Frame Sync(SF)
AK2305は入力されたファーストFSの”H”期間によりLong Frame, Short Frameかを自動的に判断します。
ファーストFS=”H”の期間
フレーム構成
BCLKの2周期以上
LF
BCLKの1周期
SF
◆インタフェースタイミング
＜2ch多重入出力＞
各チャンネルのPCMデータは、フレーム同期信号FSn(n=0,1)に同期して、1フレーム区間(125μs)毎にそれ
ぞれ8ビットずつDX0,DR0端子より入出力されます。1フレーム区間には最大64個のタイムスロット
(BCLK=4.096MHz時)があります。タイムスロット数＝BCLK/64kです。CH0,CH1のタイムスロットはそれぞ
れの同期信号FS0,FS1によって決定されます。LF,SFモードではFS0,FS1のうち、レジスタで定めたFSを基準
(ファーストFS)として動作します。
（重要）ファーストFSとセカンドFS
セカンドFSは、ファーストFSからnスロット単位の間隔、(BCLK8クロック分)×n：(n=1∼63の整数)、をおい
て入力して下さい。
LongFrame
FS0
BCLK
DX0
DR0
Don’t
care
1
2
3
4
5
6
7
8
1
2
3
4
5
6
7
8
1
2
3
4
5
6
7
8
1
2
3
4
5
6
7
8
Don’t care
ShortFrame
FS0
BCLK
DX0
DR0
Don’t
care
Don’t care
BCLK=4096kHz（1stFS=FS0の場合）
FS0
FS1
スロット
1
2
3
4
63
64
1
2
3
DX0
ch0
output
ch1
output
ch0
output
ch1
output
DR0
ch0
input
ch1
input
ch0
input
ch1
input
C0029-J-02
− 10 −
4
1999/8
ASAHI KASEI
[AK2305]
◆インタフェースタイミング
＜2ch独立入出力＞
各チャンネルのPCMデータは、フレーム同期信号FSn(n=0,1)に同期して、1フレーム区間(125μs)毎にそれ
ぞれ8ビットずつDX0,DR0,DX1,DR1端子より入出力されます。FS0とFS1のタイミングはBCLKに同期してい
れば任意に設定可能です。
＜重要＞ファーストFSとセカンドFS
BCLK=64kHz時のみ、ファーストFSとセカンドFSに同じクロックを入力することが可能です。
64kHz以外は、nスロット単位の間隔、(BCLK8クロック分)×n：(n=1∼63の整数)が必要です。
BCLK=4096kHz（1stFS=FS0の場合）
FS0
FS1
スロット
1
2
3
63
4
64
1
2
DX0
ch0
output
ch0
output
DR0
ch0
input
ch0
input
3
4
DX1
ch1
output
ch1
output
DR1
ch1
input
ch1
input
BCLK=64kHz(FS0とFS1は同じタイミング、1stFS=FS0の場合: LongFrame)
FS0,FS1
BCLK
DX0
1
2
3
4
5
6
7
8
1
2
3
4
DR0
1
2
3
4
5
6
7
8
1
2
3
4
DX1
1
2
3
4
5
6
7
8
1
2
3
4
DR1
1
2
3
4
5
6
7
8
1
2
3
4
BCLK=64kHz(1stFS=FS0の場合: LongFrame)
FS0
FS1
BCLK
DX0
1
2
3
4
5
6
7
8
1
2
3
4
DR0
1
2
3
4
5
6
7
8
1
2
3
4
DX1
1
2
3
4
5
6
7
8
1
2
3
4
DR1
1
2
3
4
5
6
7
8
1
2
3
4
C0029-J-02
− 11 −
1999/8
ASAHI KASEI
[AK2305]
● GCI（General Circuit Interface）
ISDN用のインタフェースです。2Bのデータを下図の様なタイミングで入出力します。
CH0,1各チャンネルのPCMデータをB1,B2チャンネルのどちらのタイミングで入出力するかの指定はレジスタ
で行います。
CH0,1入出力チャンネル選択（アドレス：100
SEL2B
CH0
CH1
0
B1
B2
1
B2
B1
Bit：5）
備考
初期値
BCLKの周波数はPCMデータレートの2倍です。
BCLKの入力周波数範囲は512kHz∼4096kHzです。
◆インタフェースタイミング
＜2ch多重入出力＞
各チャンネルのPCMデータは、フレーム同期信号FS0に同期して、1フレーム区間(125μs)毎にそれぞれ8ビッ
トずつDX0,DR0端子より入出力されます。
FS0
BCLK
DX0
DR0
Don’t
care
1
2
3
4
5
6
7
8
1
2
3
4
5
6
7
8
1
2
3
4
5
6
7
8
1
2
3
4
5
6
7
8
B1-CHANNEL(CH0)
<SEL2B=”0”>
Don’t
care
B2-CHANNEL(CH1)
<SEL2B=”0”>
＜2ch独立入出力＞
独立入出力はありません。
C0029-J-02
− 12 −
1999/8
ASAHI KASEI
[AK2305]
● IDL(Interchip Digital Link)
ISDN用のインタフェースです。2Bのデータを下図の様なタイミングで入出力します。
CH0,1各チャンネルのPCMデータをB1,B2チャンネルのどちらのタイミングで入出力するかの指定はレジスタ
で行います。（前頁参照）
PCMデータレートはBCLKの周波数と同じです。
BCLKの入力周波数範囲は256kHz∼4096kHzです。
◆インタフェースタイミング
＜2ch多重入出力＞
各チャンネルのPCMデータは、フレーム同期信号FS0に同期して、1フレーム区間(125μs)毎にそれぞれ8ビ
ットずつDX0,DR0端子より入出力されます。
FS0
BCLK
DX0
DR0
Don’t
care
1
2
3
4
5
6
7
8
1
2
3
4
5
6
7
8
B1-CHANNEL(CH0)
<SEL2B=”0”>
Don’t
care
1
2
3
4
5
6
7
8
1
2
3
4
5
6
7
8
Don’t
care
B2-CHANNEL(CH1)
<SEL2B=”0”>
＜2ch独立入出力＞
独立入出力はありません。
C0029-J-02
− 13 −
1999/8
ASAHI KASEI
[AK2305]
■リセット
◆ パワーオンリセット
AK2305は電源投入時に内部リセットパルスが発生し、全ての回路がリセットされます。
内部レジスタは初期値に設定されます。
リセット終了後、CODEC CH0/CH1の回路は、ファーストFSの入力開始と共に初期化が開始されます。
パワーオンリセット∼初期化終了までに要する時間は150ms（typ）,330ms(max)です。
※ 内部リセットパルス発生期間は20ms(typ),200ms(max)です。
この期間中は出力端子はハイインピーダンスとなります（端子条件 p.5参照）。
◆パワーオンリセットを有効とするための電源立ち上げ時間
電源立ち上げ時間が50ms(=5τ)以内であれば､パワーオンリセットは確実に動作します。
電源立ち上げ時間が50msより大きくなる場合は、パワーオンリセットが実行されません。
この場合、レジスタは初期化されません。全てのレジスタに設定したい値を書き込んでから、動作を
開始してください。
◆ パワーオン時の推奨動作手順
電源立ち上げ後AK2305を動作させる際、以下の様な手順で動作を開始されることを推奨致します。
パワーアップ
200ms ウェイト
*電源立ち上げ時間
=50ms(=5τ)の場合
シリアル I/F を介して
内部レジスタを設定
・TNOE0,1=”L”
・FSn=”L”
・BCLK=”L”
（電源立ち上げ後、ファースト FS 及び BCLK
を固定しておくと、固定期間中は CODEC
は外部との入出力を行いません）
・CODEC 動作開始前に内部レジスタを設
定します。
FSn 及び BCLK
の供給開始
・CODEC 初期化開始。
130ms ウェイト
・CODEC 初期化完了。
CODEC 正常動作開始
C0029-J-02
− 14 −
1999/8
ASAHI KASEI
[AK2305]
■パワーダウン
パワーダウン設定を行うとAK2305の消費電力が低減されます。
パワーダウン時は、アナログ回路への電流供給およびデジタル回路へのクロック供給が停止され、該当する
回路は動作停止状態となります。
パワーダウンは次の２つの形式があります。
・全回路パワーダウン
・ブロック別パワーダウン
※ パワーダウン時においては、該当するブロックの出力端子はハイインピーダンスとなります（p.5参照）。
◆パワーダウン設定方法
パワーダウンモードの設定方法と設定時の動作
制御対象
設定方法
設定値と動作
モード
端子／レジスタ
回路
PD
”0”：動作
”1”：パワーダウン
CODEC
CH0
PDCH0
(Bit0)
CODEC
CH1
PDCH1
(Bit1)
レジスタアドレス
“100”
DTMF
Receiver0
PDDT0
(Bit2)
”0”：動作
”1”：パワーダウン
DTMF
Receiver1
PDDT1
(Bit3)
レジスタ
ブロック別
パワー
ダウン
全回路
端子
全回路
パワー
ダウン
パワーダウン時動作の注意事項
・レジスタは初期化されません。
・シリアルI/Fは使用可能です。
・FSn(n=0,1),BCLKを供給する必要はあり
ません。
・CODEC CH0,1 パワーダウン時も、常にファ
ーストFSは入力して下さい（p.9参照）。
・CODEC CHn(n=0,1) をパワーダウンし
ても、以下の動作は可能です。
①AMPTn(n=0,1)入出力
②TONEGEN0,1出力
VRXn(n=0,1) 端子、TNOUT端子より
・左記全ブロックをパワーダウンしても
下記ブロックは動作しています。
AMPT0/1, VR0/1R, AMPR0/1, VRTN,
TONEGEN0/1, BGREF, Serial I/F, PLL
注）PDCHn, PDDTn(n=0,1)レジスタの初期値は”0”です。
◆パワーダウンからの復帰：CODEC
CODEC CH0/CH1をパワーダウンから復帰する場合、AK2305はCODECの初期化を行います。
初期化終了までに要する時間は130ms(typ)です。
C0029-J-02
− 15 −
1999/8
ASAHI KASEI
[AK2305]
パワーダウン設定とパワーダウンブロック
全
BLOCK
CODEC
CH0
CODEC
CH1
CODEC
CH0&1
DTMFR0
DTMFR1
設定端子
設定レジスタ
PD
PDCH0
PDCH1
PDCH0
PDCH1
PDDT0
PDDT1
Channel 1
Channel 0
パワーダウン
ブロック
CODEC
CH0,
DTMFR0
PDCH0
PDDT0
CODEC
CH1,
DTMFR1
PDCH1
PDDT1
AMPT0
OFF
VR0T
OFF
OFF
OFF
OFF
AAF0
OFF
OFF
OFF
OFF
CODEC
CH0
OFF
OFF
OFF
OFF
SMF0
OFF
OFF
OFF
OFF
VR0R
OFF
AMPR0
OFF
AMPT1
OFF
VR1T
OFF
OFF
OFF
OFF
AAF1
OFF
OFF
OFF
OFF
CODEC
CH1
OFF
OFF
OFF
OFF
SMF1
OFF
OFF
OFF
OFF
VR1R
OFF
AMPR1
OFF
PCM I/F
OFF
TONEGEN 0
OFF
TONEGEN 1
OFF
VRTN
OFF
DTMFR 0
OFF
DTMFR 1
OFF
PLL
OFF
BGREF
OFF
OFF
OFF
OFF
OFF
OFF
OFF
OFF
SERIAL I/F
C0029-J-02
− 16 −
1999/8
ASAHI KASEI
[AK2305]
■ミュート
◆外部端子設定
MUTE0,MUTE1端子で各チャンネル独立にCODEC CH0,CH1のアナログ出力及びPCM出力をミュートする
ことが可能です。
MUTE0,1
端子入力
動作
DX0,DX1端子
VRX0,VRX1端子
0
信号出力
PCMデータ出力
CODECアナログ出力
1
ミュート
High-Impedance
AGND *
備
考
*)TONE信号はミュート期
間中も出力可能です。
◆レジスタ設定
MTDX0,MTDX1レジスタで各チャンネル独立にPCM出力をミュートすることが可能です。
（アドレス：101 Bit：2,3）
MTDX0,1
動作
DX0,DX1端子
VRX0,VRX1端子
備考
レジスタ値
0
信号出力
PCMデータ出力
1
ミュート
High-Impedance
初期値
CODECアナログ出力*
（MUTE0,1端子=”0”）
*） MUTE0,1端子の設定がMTDX0,1レジスタの設定より優先されます。
従って、MTDX0,1を”1”としても、MUTE0,1=”1”ならば、VRX0,1端子出力はAGNDとなります。
＜ミュート時の動作例＞
CH0ミュート時（MUTE0=”1”, MUTE1=”0”, MTDX0,1=”0”：GCIモード）
FS0
BCLK
DX0
DR0
Don’t care
1
2
3
4
5
6
7
8
1
2
3
4
5
6
7
8
B1-CHANNEL(CH0)
<SEL2B=”0”>
B2-CHANNEL(CH1)
<SEL2B=”0”>
VRX0 :
CODEC CH0 のアナログ出力は常に AGND レベルです。
TONEGEN0,1 の出力は TNOE0,1 端子で制御可能です。
VRX1 :
CODEC CH1 のアナログ出力は DR0 端子から入力された PCM データに応じたレベルです。
TONEGEN0,1 の出力は TNOE0,1 端子で制御可能です。
C0029-J-02
Don’t
care
− 17 −
1999/8
ASAHI KASEI
[AK2305]
■ゲイン調整
ボリュームVRのゲインはレジスタ設定により変更可能です。
調整範囲は0∼-12dB（3dBstep、5段階）です。
ボリューム設定レジスタ（アドレス：000, 001）
VRnT2
VRnT1
VRnT0
VRnR2
VRnR1
VRnR0
VRTN2
VRTN1
VRTN0
ゲイン
備考
初期値
0
0
0
0 dB
0
0
1
-3 dB
0
1
0
-6 dB
0
1
1
-9 dB
1
-
-
-12 dB
※上表はVR0T,VR0R,VR1T,VR1R,VRTNに適用されます。
各ボリュームに対応するレジスタを設定して下さい。
C0029-J-02
− 18 −
1999/8
ASAHI KASEI
[AK2305]
■DTMFレシーバ（ブロック名：DTMF Receiver0, DTMF Receiver1）
受信したDTMF信号を検出して4ビットコードを出力する回路です。
4ビットコード出力を下に示します。
出力コード表
低群周波数
[Hz]
697
770
852
941
697
770
852
941
高群周波数
[Hz]
1209
1336
1477
1209
1336
1477
1209
1336
1477
1336
1209
1477
1633
1633
1633
1633
DTO
n3
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
KEY
1
2
3
4
5
6
7
8
9
0
*
#
A
B
C
D
DTO
n2
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
DTO
n1
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
(n=0,1)
DTO
n0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
◆デコード出力
DTMF受信信号デコード結果は内部出力バッファを介してDTO00-03,10-13端子に出力されます。
内部出力バッファはDTOE端子で制御されます。
DTOE 端子入力
DTO00-03, DTO10-13 端子出力
0
Hi-Impedance
1
デコード出力
◆ガードタイムの設定
入力信号有効時間（tREC）、インターディジットポーズ時間（tID）は、下に示すようにガードタイムを調整して
所望の値に設定することができます。ガードタイムはレジスタGTPn,GTAn(n=0-3)で設定します。
入力信号有効時間（tREC）
＝信号検出時間（tDP）＋ガードタイム（tGTP）
インターディジットポーズ時間（tID）＝信号停止検出時間（tDA）＋ガードタイム（tGTA）
ガードタイム（tGTP, tGTA）設定範囲
ガードタイム（tGTP, tGTA）可変ステップ
1ms - 121 ms
8ms
レジスタGTPn,GTAn(n=0-3)設定値とガードタイム値との関係は次項の表を参照して下さい｡
入力信号有効時間（tREC）、インターディジットポーズ時間（tID）との関係も示してあります。
C0029-J-02
− 19 −
1999/8
ASAHI KASEI
[AK2305]
レジスタGTPn(n=0-3)とガードタイムt G T P および入力信号有効時間t R E C との関係
（アドレス：110 Bit：3-0）
GTPレジスタ
tGTP[ms]
3
2
1
0
typ
0
0
0
0
1
0
0
0
1
9
0
0
1
0
17
0
0
1
1
25
0
1
0
0
33
0
1
0
1
41
0
1
1
0
49
0
1
1
1
57
1
0
0
0
65
1
0
0
1
73
1
0
1
0
81
1
0
1
1
89
1
1
0
0
97
1
1
0
1
105
1
1
1
0
113
1
1
1
1
121
tREC[ms]=tGTP+tDP
tDP[ms]
min
typ
max
min
typ
max
6
12
15
5
11
14
14
20
23
22
28
31
30
36
39
38
44
47 ← tGTP初期値
46
52
55
54
60
63
62
68
71
70
76
79
78
84
87
86
92
95
94
100
103
102
108
111
110
116
119
118
124
127
126
132
135
レジスタGTAn(n=0-3)とガードタイムt G T A およびインターディジットポーズ時間t I D との関係
（アドレス：110 Bit：7-4）
GTAレジスタ
tGTA[ms]
3
2
1
0
typ
0
0
0
0
1
0
0
0
1
9
0
0
1
0
17
0
0
1
1
25
0
1
0
0
33
0
1
0
1
41
0
1
1
0
49
0
1
1
1
57
1
0
0
0
65
1
0
0
1
73
1
0
1
0
81
1
0
1
1
89
1
1
0
0
97
1
1
0
1
105
1
1
1
0
113
1
1
1
1
121
tID[ms]=tGTA+tDA
tDA[ms]
min
typ
max
min
typ
1.5
5
9.5
0.5
4
9.5
13
17.5
17.5
21
25.5 ← tGTA初期値
25.5
29
33.5
33.5
37
41.5
41.5
45
49.5
49.5
53
57.5
57.5
61
65.5
65.5
69
73.5
73.5
77
81.5
81.5
85
89.5
89.5
93
97.5
97.5
101 105.5
105.5
109 113.5
113.5
117 121.5
121.5
125 129.5
max
8.5
★注意事項
表中のtGTAはTYP値です。ばらつきとして、±1msを考慮してください。
C0029-J-02
− 20 −
1999/8
ASAHI KASEI
[AK2305]
■TONE GENERATOR （ブロック名：TONEGEN0, TONEGEN1）
400Hz,1300Hzのトーンを発生する回路です。各TONEGEN毎にどちらかをレジスタで選択します。
◆トーン周波数の選択
出力するトーン周波数をレジスタで選択します。
トーン周波数選択レジスタ（アドレス：101
Bit：1, 0）
TMDn
発生トーン
備考
0
400Hz
初期値
1
1300Hz
(n=0,1)
◆トーン出力端子選択
トーン出力はスイッチS1-S9を制御することで、3つの端子(VRX0,VRX1,TNOUT)から出力可能です。
スイッチS1-S9は対応するレジスタで行います。
トーン出力時のスイッチ制御
出力回路
VRX0
VRX1
TNOUT
TONEGEN0
S1
S4
S7
TONEGEN1
S2
S5
S8
AUX
S3
S6
S9
レジスタ設定
（アドレス：011, 010）
“0”：OFF
“1”：ON
備考
初期値は
all ”0”
◆トーン出力イネーブル信号の設定
TNOE0, TNOE1端子に”1”を入力すると、対応するTONGEN回路がトーンを送出します。
トーン出力イネーブル端子
TNOEn(n=0,1)端子
トーン出力
0
停止
1
出力
■ AUX入力
外部信号入力端子です。
ボリュームVR0R,VR1R,VRTNを介して、VRX0,VRX1,TNOUT端子に出力されます｡
各端子への出力をON/OFFするには、スイッチS3,S6,S9をレジスタで制御します。
（上記トーン出力端子選択を参照）
必ず外付け容量（0.1uF以上）を介して入力して下さい。
入力インピーダンスは200kΩ±25%です。
C0029-J-02
− 21 −
1999/8
ASAHI KASEI
[AK2305]
■シリアルインタフェース（ブロック名：Serial I/F）
SCLK,DATA, CS の3端子を使用して内部レジスタ設定用データの書き込み／読み出しを行います。
1ワードは14ビットで構成です。MSB側から2ビットが制御コードで、書き込み／読み出しを指定します。
次の3ビットは内部レジスタのアドレスを指定します。LSB側8ビットがレジスタに設定するデータです。
B13
B12
B11
B10
B9
B8
B7
B6
B5
B4
B3
B2
B1
B0
I1
I0
A2
A1
A0
*
D7
D6
D5
D4
D3
D2
D1
D0
制御コード
(2bit)
アドレス
(2bit)
内部レジスタ設定用データ
(8bit)
*
*）データ読み出し時のI/O切替タイミング調整用 Dummy Bitです。
◆制御コード
I1
I0
動作内容
1
0
読み出し
1
1
書き込み
その他のコード
読み出し／書き込み動作は実行されません。
◆ SCLKとデータ書き込み／読み出し動作
①
DATA端子への入力データは、SCLKの立ち上がりで内部シフトレジスタに取り込まれます。
②
SCLKの立ち上がりエッジは、 CS の立ち下がり以降の入力エッジからカウントされます。
③
CS ="L"の時、14パルス以上のSCLK入力に対し、以下の動作が行われます。
【書き込み】SCLK の14パルス目の立ち上がりで、データは内部レジスタにロードされます。
【読み出し】SCLK の14パルス目の立ち下がりで、DATA端子は入力端子に切り替わります。
◆ CS とデータ書き込みキャンセル／データ読み出し期間
①
SCLK の14パルス目の立ち上がりより前に CS を立ち上げると、書き込みはキャンセルされます｡
②
SCLK の14パルス目の立ち下がりより前に CS を立ち上げると、その時点で読み出しは中止されます｡
◆連続したデータ書き込み／読み出し動作（連続アクセス）
①
連続アクセス動作を行う際には、次のアクセスの前に、 CS を必ず一度立ち上げて下さい。
②
CS =”L”のまま、連続アクセスを行った場合、2回目以降のアクセスは無効となります。
C0029-J-02
− 22 −
1999/8
ASAHI KASEI
[AK2305]
◆データ書き込み
SCLK14 パルス以降なら、
どこで立ち上げてもよい
必ず一度立ち上げる
CS
SCLK
DATA
1
Z
1
2
1
書き込み
命令
3
0
4
0
13
0
*
アドレス
”000”
D7
14
1
Z
D1 D0
アドレス”000”への
書き込みデータ
1
2
1
書き込み
命令
SCLK 14 パルス目
の立ち上がりで書
き込み実行
3
4
0
1
13
0
*
アドレス
”010”
D1 D0
Z
アドレス”010”への
書き込みデータ
DATA 端子：入力状態
(Hi-Z)
Z
◆データ書き込み
D7
14
−キャンセル−
書き込みキャンセル
CS
SCLK
DATA
1
Z
1
2
1
書き込み
命令
◆データ書き込み
3
0
4
0
13
0
*
アドレス
”000”
D7
D1
14
1
Z
D7
アドレス”000”への
書き込みデータ
1
2
1
書き込み
命令
書き込みは
実行されません
3
4
0
1
13
0
*
アドレス
”010”
D7
14
D1 D0
Z
アドレス”010”への
書き込みデータ
−連続アクセス−
CS
SCLK
DATA
1
Z
1
2
1
書き込み
命令
3
0
4
0
アドレス
”000”
13
0
*
D7
14
D1 D0
アドレス”000”への
書き込みデータ
1
Z
1
1
書き込み
命令
実行されます
C0029-J-02
2
− 23 −
3
4
0
1
アドレス
”010”
13
0
*
D7
14
D1 D0
Z
アドレス”010”への
書き込みデータ
実行されません
1999/8
ASAHI KASEI
[AK2305]
◆データ読み出し
必ず一度立ち上げる
CS
SCLK
1
DATA
1
2
0
読み出し
命令
◆データ読み出し
3
0
13
4
0
0
Z
アドレス
”000”
D7
14
1
Z
D1 D0
1
アドレス”000”からの
読み出しデータ
2
0
読み出し
命令
3
4
0
1
13
0
Z
アドレス
”010”
D7
14
D1 D0
アドレス”010”からの
読み出しデータ
−DATA端子の出力期間−
CS
SCLK
DATA
1
Z
1
2
0
読み出し
命令
3
0
4
0
13
0
アドレス
”000”
Z
D7
14
1
Z
D1 D0
1
アドレス”000”からの
読み出しデータ
2
0
読み出し
命令
3
4
0
1
13
0
アドレス
”010”
Z
*
D7
14
D1 D0
Z
アドレス”010”からの
読み出しデータ
データ読み出し期間
CS の立ち上がり or SCLK 14 パルス目の立ち下がりのどちらか早いエッジまで
◆データ読み出し
−連続アクセス−
CS
SCLK
DATA
1
Z
1
2
0
読み出し
命令
3
0
13
4
0
0
アドレス
”000”
Z
*
D7
14
D1 D0
アドレス”000”からの
読み出しデータ
1
Z
1
2
0
読み出し
命令
3
4
0
1
13
14
Z
0
アドレス
”010”
アドレス”010”からの
読み出しデータ
実行されません
実行されます
◆制御コードの不一致
CS
SCLK
DATA
1
0
2
0
制御コード
以外の命令
C0029-J-02
3
0
4
0
アドレス
”000”
13
14
Z
0
1
0
2
1
制御コード
以外の命令
書き込み／読み出し
は実行されません
− 24 −
3
4
0
1
アドレス
”010”
13
0
14
Z
書き込み／読み出し
は実行されません
1999/8
ASAHI KASEI
[AK2305]
レジスタ
レジスタマップ
Bit
11
Bit
10
Bit
9
Bit
8
Bit
7
Bit
6
Bit
5
Bit
4
Bit
3
Bit
2
Bit
1
Bit
0
A2
A1
A0
*
D7
D6
D5
D4
D3
D2
D1
D0
0
0
0
*
-
VR0T2
VR0T1
VR0T0
-
VR0R2
VR0R1
VR0R0
0
0
1
*
-
VR1T2
VR1T1
VR1T0
-
VR1R2
VR1R1
VR1R0
0
1
0
*
-
S9
S8
S7
-
VRTN2
VRTN1
VRTN0
0
1
1
*
-
S6
S5
S4
-
S3
S2
S1
1
0
0
*
PCMIF1
PCMIF0
SEL2B
1stFS
PDDT1
PDDT0
PDCH1
PDCH0
1
0
1
*
-
-
-
ALAWN
MTDX1
MTDX0
TMD1
TMD0
1
1
0
*
GTA3
GTA2
GTA1
GTA0
GTP3
GTP2
GTP1
GTP0
＊）Dummy Bitです。
注）全て“書き込み／読み出し”可能です。
◆ レジスタの初期化
レジスタの初期化が行われるのは、パワーオンリセット時のみです。
パワーオンリセットを使用しない場合は、シリアルインタフェースを介して、必ず全てのレジスタの値を設定
して下さい。
C0029-J-02
− 25 −
1999/8
ASAHI KASEI
[AK2305]
レジスタ機能
アドレ
ス
000
001
010
011
C0029-J-02
Bit
レジスタ名
初期値
0
1
2
3
4
5
6
7
8
0
1
2
3
4
5
6
7
8
0
1
2
3
4
5
6
7
8
0
1
2
3
4
5
6
7
8
VR0R0
VR0R1
VR0R2
VR0T0
VR0T1
VR0T2
VR1R0
VR1R1
VR1R2
VR1T0
VR1T1
VR1T2
VRTN0
VRTN1
VRTN2
S7
S8
S9
S1
S2
S3
S4
S5
S6
-
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
-
機
能
CH0受信ゲイン調整
0 to -12dB by 3dBstep
000: 0dB 1xx: -12dB
未使用
CH0送信ゲイン調整
0 to -12dB by 3dBstep
000: 0dB 1xx: -12dB
未使用
ダミービット
CH1受信ゲイン調整
0 to -12dB by 3dBstep
000: 0dB 1xx: -12dB
未使用
CH1送信ゲイン調整
0 to -12dB by 3dBstep
000: 0dB 1xx: -12dB
未使用
ダミービット
トーン出力ゲイン調整
0 to -12dB by 3dBstep
000: 0dB 1xx: -12dB
未使用
参照頁
17
17
トーン出力用スイッチ制御
0: Tone OFF 1: Tone ON
未使用
ダミービット
トーン出力用スイッチ制御
0: Tone OFF 1: Tone ON
20
未使用
トーン出力用スイッチ制御
0: Tone OFF 1: Tone ON
未使用
ダミービット
− 26 −
1999/8
ASAHI KASEI
アドレ
ス
100
101
110
C0029-J-02
[AK2305]
Bit
レジスタ名
初期値
0
1
2
3
4
5
6
7
8
0
1
2
3
4
5
6
7
8
0
1
2
3
4
5
6
7
8
PDCH0
PDCH1
PDDT0
PDDT1
1stFS
SEL2B
PCMIF0
PCMIF1
TMD0
TMD1
MTDX0
MTDX1
ALAWN
GTP0
GTP1
GTP2
GTP3
GTA0
GTA1
GTA2
GTA3
-
0
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
1
0
0
1
0
0
-
機
能
CODEC CH0,1パワーダウン設定
0: Power ON 1: Power OFF
DTMFレシーバ0,1パワーダウン設定
0: Power ON 1: Power OFF
ファーストFS選択 0: FS0 1: FS1
PCM出力チャネル選択 0: CH0->B1
PCMインタフェース選択
Multiplex/Non Multiplex
ダミービット
TONEGEN0,1 出力周波数選択
0: 400Hz 1: 1300Hz
PCM出力(DX0,1端子)ミュート
0: PCM OUT 1: PCM MUTE
A-law/u-law選択 0:A-law 1:u-law
未使用
参照頁
14
8
11
8
20
16
7
ダミービット
DTMFレシーバ
ガードタイムt G T P 設定用
19
DTMFレシーバ
ガードタイムt G T A 設定用
19
ダミービット
− 27 −
1999/8
ASAHI KASEI
[AK2305]
絶対最大定格
パラメータ
記号
min
max
単位
電源電圧
DVDD
-0.3
6.5
V
デジタル電源
AVDD
-0.3
6.5
V
アナログ電源
（注１）
DVSS
-0.1
0.1
V
DVSS電圧
VTD
-0.3
AVDD+0.3
V
デジタル端子印加電圧
VTA
-0.3
AVDD+0.3
V
アナログ端子印加電圧
IIN
-10
10
入力電流（電源ピンを除く）
ｍＡ
Tstg
-55
125
保存温度
℃
注１）電圧は全て接地端子基準：AVSS＝DVSS＝0V
注）この値を超えた条件で使用した場合、デバイスを破壊することがあります。
また通常の動作は保証されません。
推奨動作条件
パラメータ
記号
AVDD
電源電圧
アナログ電源
DVDD
デジタル電源
（注１）
Ta
動作温度範囲
FS0,FS1
フレームシンク周波数
注１）DVDDがAVDDより大きくなるとIDDが増加します。
注）電圧は全て接地端子基準：AVSS＝DVSS＝0V
min
4.75
4.75
-40
typ
5.0
5.0
max
5.25
AVDD
85
8
単位
V
V
℃
kHz
電気的特性
特記のない限り、規格値は、AVDD = DVDD = +5V±5%、Ta = -40∼+85℃、FS0,FS1=8ｋHzにおいて保証さ
れます。
■ ＤＣ特性
項目
消費電力
記号
PDD1
（BCLK 2048kHz時）
PDD2
デジタル高レベル
出力電圧
(CMOS)
デジタル低レベル
出力電圧
(CMOS)
デジタル高レベル
入力電圧
(TTL)
デジタル低レベル
入力電圧
(TTL)
入力漏洩電流
入力容量
出力漏洩電流
VOH
条件
PDCH0,1=0,0 PDDT0,1=0,0
出力端子はすべて無負荷
PDCH0,1=1,0 PDDT0,1=1,0
出力端子はすべて無負荷
IOH＝-1.6mA
VOL
IOL＝1.6mA
C0029-J-02
min
Max
単位
85
105
mW
60
78.8
mW
0.8VDD
V
0.4
VIH
2.0
VIL
Iｉ
Ci
Io
typ
-10
3ステート出力
− 28 −
-10
V
V
0.8
V
+10
5
+10
μA
pF
μA
1999/8
ASAHI KASEI
[AK2305]
◆CODEC
■絶対ゲイン特性
項目
アナログ入力レベル
絶対入力ゲイン
アナログ出力レベル
絶対出力ゲイン
最大出力レベル
■伝送レベル特性
項目
送信伝送レベル特性
（Ａ→Ｄ）
受信伝送レベル特性
（Ｄ→Ａ）
■伝送損失周波数特性
項目
伝送損失周波数特性
（Ａ→Ｄ）
伝送損失周波数特性
（Ｄ→Ａ）
測定条件
0dBm0@1020Hz 入力
min
-0.6
0dBm0@1020Hz 入力
-0.6
3.14dBm0
typ
0.849
−
0.849
−
1.219
max
0.6
0.6
測定条件
基準レベル:
-55dBm0∼-50dBm0
-50dBm0∼-40dBm0
-10dBm0
1020Hz Tone -40dBm0∼ 3dBm0
基準レベル:
-55dBm0∼-50dBm0
-50dBm0∼-40dBm0
-10dBm0
1020Hz Tone -40dBm0∼ 3dBm0
min
-1.2
-0.4
-0.2
-1.2
-0.4
-0.2
typ
−
−
−
−
−
−
max
1.2
0.4
0.2
1.2
0.4
0.2
測定条件
基準:
0.05kHz
0dBm0@1020Hz 0.06kHz
0.2kHz
0.3∼3.0kHz
3.4kHz
4.0kHz
基準:
0∼3.0kHz
0dBm0@1020Hz
3.4kHz
4.0kHz
min
typ
−
−
−
−
-1.8 −
−
-0.15
−
-0.8
−
−
−
-0.15
−
-0.8
−
−
max
-30
-26
0
0.15
0
-14
0.15
0
-14
単位
Vrms
dB
Vrms
dB
Vrms
単位
dB
dB
単位
dB
dB
■歪み特性
項目
信号対総合電力歪比
（Ａ→Ｄ）
信号対総合電力歪比
（Ｄ→Ａ）
1020Hz Tone
1020Hz Tone
測定条件
-40dBm0∼-45dBm0
-30dBm0∼-40dBm0
0dBm0∼-30dBm0
-40dBm0∼-45dBm0
-30dBm0∼-40dBm0
0dBm0∼-30dBm0
送信単一周波歪み比
受信単一周波歪み比
相互変調歪み
-6dBm@860Hz,1380Hz
注）μ-Law時はC-message,A-Law時はPsophometricフィルタ使用。
C0029-J-02
− 29 −
min
25
30
36
25
30
36
−
−
−
typ
−
−
−
−
−
−
−
−
−
max
−
−
−
−
−
−
-46
-46
-42
単位
dB
dB
dB
dB
dB
1999/8
ASAHI KASEI
■遅延歪み特性
項目
送信絶対遅延特性
送信遅延歪み周波数特性
（Ａ→Ｄ）
f =1600Hz基準
受信絶対遅延特性
受信遅延歪み周波数特性
（Ｄ→Ａ）
f =1600Hz基準
[AK2305]
測定条件
f =1600Hz
f =500Hz∼600Hz
f =600Hz∼1000Hz
f =1000Hz∼2600Hz
f =2600Hz∼2800Hz
f =2800Hz∼3000Hz
f =1600Hz
f =500Hz∼1000Hz
f =1000Hz∼1600Hz
f =1600Hz∼2600Hz
f =2600Hz∼2800Hz
f =2800Hz∼3000Hz
min
−
−
−
−
−
−
typ
−
−
−
−
−
−
-40
-30
−
−
−
−
−
−
−
−
max
560
220
145
75
105
155
450
−
−
90
125
175
min
−
−
−
−
typ
5
-85
5
-85
max
10
-80
10
-80
単位
μｓ
μｓ
μｓ
μｓ
■ノイズ特性
項目
無通話時雑音 A→D
（注１）
無通話時雑音 D→A
（注２）
単一周波数雑音
測定条件
μ-law, C-message
A-law, Psophometric
μ-law, C-message
A-law, Psophometric
VFXIN = 0 Vrms, DR = DX
f=0∼100kHz
変調レベル:
電源雑音除去比
Transmit
AVDD=DVDD=5V±100mVop
f=0∼50kHz
電源雑音除去比
変調レベル:
Receive
AVDD=DVDD=5V±100mVop
f=0∼50kHz
帯域外スプリアス
4.6∼7.6kHz
0dBm0,
（注３）
0.3∼3.4kHz
7.6∼8.4kHz
PCM CODE入力
8.4∼100kHz
注１）アナログ入力 = アナロググランドレベル。
注２）ディジタル入力 (DR) = +0 CODE
注３）設計保証値。
単位
dBrnC0
dBm0p
dBrnC0
dBm0p
dBm0
−
−
-53
40
−
−
dB
40
−
−
dB
−
−
−
−
−
−
-30
-40
-32
dB
■チャンネル間漏話
項目
送信側→受信側
受信側→送信側
送信側→送信側
受信側→受信側
測定条件
0dBm0@VFXIN, Idle PCM code
0dBm0 code level, VFXIN = 0 Vrms
0dBm0@VFXIN, VFXIN = 0 Vrms
0dBm0 code level, Idle PCM code
min
−
−
−
−
typ
−
−
−
−
max
-75
-75
-75
-75
単位
dB
dB
dB
dB
■同一チャンネル内漏話
項目
送信側→受信側
受信側→送信側
測定条件
0dBm0@VFXIN, Idle PCM code
0dBm0 code level, VFXIN = 0 Vrms
min
−
−
typ
−
−
max
-75
-75
単位
dB
dB
C0029-J-02
− 30 −
1999/8
ASAHI KASEI
■ 送信オペアンプ特性
項目
入力漏洩電流
入力抵抗
出力負荷抵抗
出力負荷容量
出力振幅
出力抵抗
■ 受信信号出力特性
項目
出力電圧
出力負荷抵抗
出力負荷容量
出力振幅
出力抵抗
■ 受信オペアンプ特性
項目
入力漏洩電流
入力抵抗
出力負荷抵抗
出力負荷容量
出力振幅
出力抵抗
[AK2305]
測定条件
min
-100
10
10
−
−
−
typ
−
−
−
−
3.6
−
max
+100
−
−
50
−
10
単位
nA
MΩ
kΩ
pF
Vp-p
Ω
測定条件
0dBm0 PCM code
min
2.3
10
typ
2.4
max
2.5
10
単位
V
kΩ
pF
Vp-p
Ω
単位
nA
MΩ
kΩ
pF
Vp-p
Ω
0.6V < V < 4.2V
50
3.6
測定条件
0.6V < V < 4.2V
min
-100
10
10
−
−
−
typ
−
−
−
−
3.6
−
max
+100
−
−
50
−
10
Min
typ
max
◆その他
■ボリューム VR0T,VR0R,VR1T,VR1R,VRTN
項目
測定端子
測定条件
ステップ誤差
0dB設定時を基準とする。
■AUX入出力特性
項目
入力レベル
入力インピーダンス
測定端子
TNOUT
AUX
VRX0,1
TNOUT
周波数特性（1kHz入力 VRX0,1
時の出力信号レベル基準） TNOUT
絶対ゲイン
C0029-J-02
測定条件
0.1uFを介して3kHz入力
VRTN=0dB
入力：1kHz, -9dBm
VRTN=0dB
入力：10kHz, -9dBm VRTN=0dB
− 31 −
-0.5
Min
+0.5
typ
max
単位
dB
単位
0
dBm
150
200
250
kΩ
-1
0
+1
dB
-1
0
+1
dB
1999/8
ASAHI KASEI
[AK2305]
■TONE GENERATOR特性
項目
送信信号周波数 400Hz
測定条件
1300Hz
送信信号レベル
不要送出レベル
Min
typ
max
単位
381
400
419
Hz
1290
1300
1310
Hz
-11
-10
-9
dBm
4k∼8kHz
P-20
dB
8k∼12kHz
P-40
dB
12kHz以上の各4kHz帯域
P-60
dB
注）dBm=600Ω負荷時の1mWの電力を基準値(0dBm)とする。
注）Pは規定周波数帯域内の送出レベル(dBm)
■DTMFレシーバ特性
項目
入力信号検出レベル
（１周波数あたり）
測定条件
Min
typ
-19
注2,3,6
Max
単位
+1
dBm
dB
許容ツイスト
注3,6,8
±10
検出周波数帯域
注2,6
非検出周波数帯域
注2,6
第3周波許容レベル
注1,2,6,7
-16
dB
許容ノイズレベル
注1,2,4,6,7
-12
dB
ダイアルトーン許容レベル
注1,2,5,6,7
-17
dB
±1.5%
±2Hz
±3.5%
DTIN0,DTIN1端子
入力インピーダンス
注１）公称周波数のDTMF信号を使用
注２）高群、低群の信号レベルは同一レベル
注３）周波数偏差±1.5%±2Hz以内のDTMF信号に対して適用
注４） 0~3kHz帯域のガウスノイズに対して適用
注５） 350Hz±2%＆440Hz±2%のダイヤルトーン
注６）エラー率は1E-4以下
注７） DTMF信号の最小信号レベル基準
注８）ツイスト＝高群信号レベル／低群信号レベル
注）dBm=600Ω負荷時の1mWの電力を基準値(0dBm)とする。
C0029-J-02
− 32 −
500
kΩ
1999/8
ASAHI KASEI
[AK2305]
DTMFレシーバ
パラメータ
記号
条件
Min
Typ
Max
単位
信号検出時間
tDP
5
11
14
ms
信号停止検出時間
tDA
0.5
4
8.5
ms
入力信号有効時間 (*1)
tREC
48
−
−
ms
入力信号無効時間 (*1)
tREJ
−
−
37
ms
インターディジットポーズ有効時間 (*1)
TID
26.5
−
−
ms
インターディジットポーズ無効時間 (*1)
tDO
−
−
16.5
ms
データ出力遅延時間内部カウンタ to DTOnx
tPQ
DTOE=5V,無負荷
−
−
12
us
データ出力遅延時間内部カウンタ to STD
tPSTD DTOE=5V,無負荷
−
−
14
us
出力セットアップ時間 DTOnx to STD
tQSTD DTOE=5V,無負荷
−
−
2
us
40
40
ns
ns
出力イネーブル時間 DTOE to DTO
tPTE RL=10k, CL=50pF
10
出力ディスエーブル時間 DTOE to DTO
tPTD RL=10k, CL=50pF
10
(*1) 本データはレジスタGTPn,GPAn(n=0-3)が初期値の時の値です。
本データはレジスタGTPn,GPAn(n=0-3)の設定により調整可能です（p.19,20参照）。
tREJ
DTINx
tDP
tREC
tID
TONE #n
tDA
TONE #n+1
tDO
レジスタ GTP 設定値
内部
カウンタ値
tGTP ,tGTA
tGTP
tGTA
レジスタ GTA 設定値
tPQ
DTOxx
DECODED TONE #n-1
DECODED TONE #n
Hi-Z
DECODED TONE #n+1
tPSTD
STDx
tQSTD
tPTD
tPTE
DTOE
図 1 DTMFレシーバタイミング
C0029-J-02
− 33 −
1999/8
ASAHI KASEI
[AK2305]
◆AC特性
特記なき場合、Ta=-40 to +85℃, DVDD = AVDD = 5V±5%, DVSS = AVSS = 0V and FS0,FS1 8kHzにおいて
の定義となります。すべてのタイミングパラメータはVOH = 2.0V及びVOL = 0.7Vにて測定されます。
■Lomg Frame,Short Frame,GCI, IDL Timing
パラメータ
記号
Min
Typ
Max
単位参照図
FS Frequency
1/tPF
−
8
−
kHz
BCLK Frequency
1/tPB
64
4096
kHz
BCLK Pulse Width High
tWBH
80
ns
BCLK Pulse Width Low
tWBL
80
ns
Rising Time: (BCLK,FS0,FS1,DX0,DX1,DR0,DR1)
tR
40
ns
Falling Time: (BCLK,FS0,FS1,DX0,DX1,DR0,DR1)
tF
40
ns
Hold Time: BCLK Low to FS High
tHBF
40
ns
Setup Time: FS High to BCLK Low
tSFB
70
ns
Setup Time: DR to BCLK Low
tSDB
40
ns
Hold Time: BCLK Low to DR
tHBD
40
ns
Delay Time: BCLK High to DX valid 注1）
tDBD
60
図２
図３
図４
図５
ns
Long Frame
Hold Time: 2nd period of BCLK Low to FS Low
tHBFL
Delay Time: FS or BCLK High, whichever is later,to DX valid
注1）
Delay Time: FS or BCLK Low, whichever is later, to DX HighZ 注1）
40
tDZFL
ns
60
ns
60
ns
図２
tDZCL
10
tWFSL
1
BCLK
Hold Time: BCLK Low to FS Low
tHBFS
40
ns
Setup Time: FS Low to BCLK Low
tSFBS
40
ns
Delay Time: BCLK Low to DX High-Z 注1） tDZCS
10
60
ns
FS Pulse Width Low
Short Frame
図３
GCI
BCLK Frequency
1/tPB
512
4096
kHz
Delax Time: Second BCLK Low to DX High-Z
tDZCG
10
60
ns
Setup Time: DR to Second BCLK High
tSDBG
40
ns
Hold Time: Second BCLK High to DR
tHBDG
40
ns
1/tPB
256
図４
IDL
BCLK Frequency
4096
kHz
図５
注１）150pFの負荷容量及び２つのLSTTL駆動時。
C0029-J-02
− 34 −
1999/8
ASAHI KASEI
[AK2305]
tFB
tRB
tWBL
tWBH
t PB
BCLK
tHBFL
tSFB
FSn
(n=0 or 1)
tHBF
tDZFL
DXn
tDBD
MSB
2
3
4
MSB
2
5
6
7
8
5
6
7
8
tHBD
tSDB
DRn
tDZCL
tDZCL
3
4
FSn
(n=0 or 1)
tPF
tWFSL
図 2 PCM Interface Timing < Long Frame >
t FB
t RB
tWBL
tWBH
tPB
BCLK
t SFB
FSn
(n=0 or 1)
t HBF
tHBFS
tSFBS
tDBD
tDBD
DXn
MSB
2
3
4
tSDB
DRn
MSB
2
3
5
tDZCS
6
7
8
tHBD
4
5
6
7
8
図 3 PCM Interface Timing < Short Frame >
C0029-J-02
− 35 −
1999/8
ASAHI KASEI
[AK2305]
FS0
tPBG
1 2 3 4 5
tWBH
6 7 8 9 10 11 12 13 14 15 16
BCLK
tDBD
DX0
MSB
2
tWBL
tDZCG
3
4
5
6
7
6
7
8
8
MSB
2
3
4
5
6
7
MSB
2
3
4
5
6
7
8
tHBDG
tSDBG
DR0
MSB
2
3
4
5
8
BCLK
tSFB
tHBFS
FS0
tHBF
tDZFL
DX0
1
2
3
図 4 PCM Interface Timing < GCI >
tPBI
1
BCLK
2
3
4
5
6
7
tWBH
8
tWBL
t SFB
FS0
tHBF
tHBFS
tDZCS
tDBD
DX0
MSB
2
3
4
5
6
7
6
7
8
MSB
2
3
4
5
6
7
MSB
2
3
4
5
6
7
8
tHBD
tSDB
DR0
MSB
2
3
4
5
8
8
図 5 PCM Interface Timing < IDL >
C0029-J-02
− 36 −
1999/8
ASAHI KASEI
[AK2305]
■Serial Interface Timing
パラメータ
記号
SCLK Frequency
Min
1/tPSCLK
Typ
Max
4
単位参照図
MHz
SCLK Pulse Width High
tW SH
40
ns
SCLK Pulse Width Low
tW SL
40
ns
CS(bar) Pulse Width Low
tWCL
14
SCLK
Hold Time: SCLK High to CS(bar) Low
tHCS
80
ns
Setup Time: CS Low to SCLK High
tSCS
40
ns
Rising Time: CS(bar),SCLK
tR
100
ns
Falling Time: CS(bar),SCLK
tF
100
ns
図６
WRITE
Setup Time: DATA to SCLK High
tSDC
40
ns
Hold Time: SCLK High to DATA
tHDC
40
ns
Hold Time: SCLK Low to CS(bar) High
tHCS2
0
ns
Delay Time: SCLK Low to DATA pin drive
tDVD
0
ns
Delay Time: SCLK Low to DATA valid
tDDD
Delay Time: SCLK Low to DATA High-Z
tDZSD
Delay Time: CS High to DATA High-Z
CS(bar) Pulse Width High
図６
READ
C0029-J-02
− 37 −
60
ns
0
60
ns
tDZCD
0
60
ns
tWCH
40
図７
図８
ns
1999/8
ASAHI KASEI
[AK2305]
tWCL
CS(bar)
tWSH
tHCS
tF
tPSCLK
tWSL
tR
tHCS2
SCLK
tHD
tSCS
DATA
tSDC
I1
I0
A2
A1
A0
*
D7
D6 - D1
D0
図 6 Serial Interface Timing < WRITE >
tWCL
CS(bar)
tWSH
tHCS
tF
tPSCLK
tWSL
tR
tHCS2
SCLK
tHD
tSCS
tDVD
tSDC
tDDD
Z
DATA
I1
I0
A2
A1
A0
D7
D6 - D1
D0
図 7 Serial Interface Timing < READ >
tWCH
CS(bar)
SCLK
tDZSD
DATA
D1
D0
tDZCD
Z
I1
I0
D0
Z
図 8 Serial Interface Timing < READ >
C0029-J-02
− 38 −
1999/8
ASAHI KASEI
[AK2305]
推奨外部回路例
◎アナログ信号入力回路（AMPT0,1）
AK2305のアナログ信号入力部には各チャンネル毎に、システムの0dB（伝送レベル0レベルポイント）の
ゲイン調整用のアンプが入っています。このアンプは、内部のVREF電圧を基準として動作する反転アンプ
として使用できます。ただし、帰還抵抗10kΩ以上で使用して下さい。
AK2305
GSXn
R2
C1
R1
VFXn
(n=0,1)
C1=0.47μF
R1=R2=33kΩ
BGREF
◎アナログ信号出力回路(AMPR0,1)
AK2305のアナログ信号出力部には各チャンネル毎に、システムの0dB（伝送レベル0レベルポイント）の
ゲイン調整用のアンプが入っています。このアンプは、内部のVREF電圧を基準として動作する反転アンプ
として使用できます。ただし、帰還抵抗10kΩ以上で使用して下さい。
AK2305
(n=0,1)
BGREF
GSRn
R1
VFRn
R1=R2=33kΩ
R2
VRXn
SMFn
◎AUX端子入力
AUX端子にトーンを入力する場合、0.1uF以上の容量を介して入力してください。
AK2305
C
AUX
C0029-J-02
− 39 −
1999/8
ASAHI KASEI
[AK2305]
◎DTIN0, DTIN1端子入力
DTIN0,DTIN1端子にDTMFトーンを入力する場合、以下の２つの接続方法が考えられます。
(1)AK2305内蔵アンプAMPT0,AMPT1を使用する場合
GSXn端子とDTINn端子を直結してください。
AK2305
GSXn
DTINn
(2)外部のアンプを使用する場合
0.1uF以上の容量を介して入力してください。
AK2305
C
外部アンプ
DTIN0
DTIN1
◎基準電圧安定回路
基準電圧(VREF)安定化のため、AVSSとの間に0.1μF以上のコンデンサを接続して下さい。
基板実装時には、外来ノイズの影響を受け難くするため、極力AK2305の近くに配置してください。
AK2305
VREF
C
+
◎PLL外付容量
PLL安定化のため、AVSSとの間に0.22μF以上のコンデンサを接続して下さい。
AK2305
LPC
C0029-J-02
C
+
− 40 −
1999/8
ASAHI KASEI
[AK2305]
◎電源回路
電源は、AVDDとDVDDで別電源とし、それぞれAVSSとDVSS間にコンデンサを接続して下さい。
AK2305
AVDD
C1
+
C2
AVSS
DVDD
C3
+
C1=C3=0.1μF
C2=C4=10μF
C4
DVSS
また、同一電源を使用する場合、AVDDとDVDD間に10Ω程度の抵抗を挿入して下さい。グランドについて
は、アナログ側グランド(AVSS)とディジタル側グランド(DVSS)を別系統でとり、電源のグランド端子で共
通にして下さい。
AK2305
AVDD
C1
+
C1=C3=0.1μF
C2=C4=10μF
R1=10Ω
C2
AVSS
R1
DVDD
C3
+
C4
DVSS
電源のグランド
C0029-J-02
− 41 −
1999/8
ASAHI KASEI
[AK2305]
パッケージ
■48ピン LQFP
■マーキング
(1) 1ピン表示（面取りした角を1ピンとする）
(2) 日付コード: XXXXX（5桁）
(3) マーケティングコード: AK2305
(4) 旭化成ロゴ
AKM
AK2305
XXXXX
JAPAN
■パッケージ外形寸法
9.0±0.2
1.7MAX
0.10
7.0
0.10±0.07
36
25
37
9.0±0.2
0.50
7.0
24
13
48
0.17±0.05
12
1
0.19±0.05
0.50±0.2
C0029-J-02
0°∼10°
− 42 −
1999/8
ASAHI KASEI
[AK2305]
重要な注意事項
• 本書に記載された製品、及び、製品の仕様につきましては、製品改善のために予告なく変更することがあり
ます。従いまして、ご使用を検討の際には、本書に掲載した情報が最新のものであることを弊社営業担当、あ
るいは弊社特約店営業担当にご確認下さい。
• 本書に掲載された情報・図面の使用に起因した第三者の所有する特許権、工業所有権、その他の権利に対す
る侵害につきましては、当社はその責任を負うものではありませんので、ご了承下さい。
• 本書記載製品が、外国為替及び、外国貿易管理法に定める戦略物資
(役務を含む)に該当する場合、輸出する
際に同法に基づく輸出許可が必要です。
• 医療機器、安全装置、航空宇宙用機器、原子力制御用機器など、その装置
・機器の故障や動作不良が、直接
または間接を問わず、生命、身体、財産等へ重大な損害を及ぼすことが通常予想されるような極めて高い信頼
性を要求される用途に弊社製品を使用される場合は、必ず事前に弊社代表取締役の書面による同意をお取り下
さい。
• この同意書を得ずにこうした用途に弊社製品を使用された場合、弊社は、その使用から生ずる損害等の責任
を一切負うものではありませんのでご了承下さい。
• お客様の転売等によりこの注意事項の存在を知らずに上記用途に弊社製品が使用され、その使用から損害等
が生じた場合は全てお客様にてご負担または補償して頂きますのでご了承下さい
。
C0029-J-02
− 43 −
1999/8

Download Report