ML86V7668

OKI 電子デバイス
FJDL86V7668-01
発行日： 2005 年 03 月 18 日
ML86V7668
NTSC/PAL/SECAM 方式対応デジタルビデオデコーダ LSI
■ 概要
ML86V7668 は NTSC、PAL 及び SECAM 方式のアナログビデオ信号を ITU-R 勧告 BT.601/BT.656
YCbCr 標準デジタルフォーマットや RGB デジタルデータに変換する LSI です。
ビデオ入力には 10bit AD コンバータを 2ch 内蔵し、コンポジットビデオ信号または S-Video 信号に対応し
ています。
コンポジットビデオ信号は適応型 2 次元 Y/C 分離フィルタ(2or3Line adaptive comb filter)により輝度信号と
色差信号に分離され、汎用の画像データフォーマットに変換されます。
サンプリング方式は、沖デコーダの特長である非同期サンプリング方式に加え、デジタル PLL によるライン
ロッククロックサンプリング方式が使用できます。
通常非同期サンプリング方式で問題となる映像ジッタも、ピクセル位置補正回路やピクセル数補正用 FIFO
を内蔵しておりますので、ジッターフリーの出力データが得られます。
■ 用途・応用例
ML86V7668 は、デジタル画像処理を行うあらゆるシステムのビデオ信号入力インタフェース用 IC としてご
使用頂けます。
画質を重視した用途では、デジタル PLL によるラインロッククロックで動作可能。
また、多チャンネル入力による切り替え動作など、同期速度を重視した用途では、非同期クロックによる高
速同期動作が可能です。
■ 応用例
・各種 TV、TV 受像用機器
TFT/PDP 等パネル TV、PC TV、デジタル TV、TV 放送受信用セットトップボックス
・画像記録装置
DVD-R/W、HDD レコーダ、デジタル VTR、デジタルビデオカメラ、デジタルカメラ
・監視システム
マルチディスプレイ装置、長時間録画装置、遠隔監視用伝送装置
・PC 周辺機器
ビデオキャプチャボード、画像編集装置、インターネット監視カメラ
■特
長
● 入力部
○ NTSC/PAL/SECAM 方式コンポジットビデオ信号または S-Video 信号に対応
○ コンポジット 4 入力またはコンポジット 1 入力＋S-Video3 入力が接続可能
○ クランプ回路/ビデオ AMP 内蔵
○ 10bit AD コンバータ 2 チャンネル内蔵
○ ラインロッククロックサンプリングモード/非同期サンプリングモード選択可能
○ 対応動作モード
：
ピクセル周波数(システムクロック)
･NTSC/PAL/SECAM ITU-R BT.601
： 13.5MHz (27MHz)
･NTSC Square pixel
： 12.272727MHz (24.545454MHz)
1/35
FJDL86V7668-01
OKI 電子デバイス
ML86V7668
● デジタル処理部
○ 適応型フィルタによる 2 次元 Y/C 分離
NTSC：2 ライン or 3 ライン適応型コムフィルタ
PAL ：2 ライン or 5 ライン適応型コムフィルタ
SECAM はトラップフィルタ使用
○ VBI 期間内のデータ（クローズドキャプション、CGMS、WSS）の認識及び
I2C-bus からのリード機能（すべての動作モードで検出可能）
○ コピーガード（アナログコピーガード信号等）検出
○ NTSC443、PAL-Nc,M,60 などの特殊規格の信号デコードが可能
(レジスタ設定にて一部自動判定も可能)
○ AGC/ACC（自動輝度レベル調整/自動色レベル調整）回路内蔵
○ NTSC/PAL/SECAM 自動認識 (ITU-R BT.601 モード時のみ)
● 出力部
○ 4 つの出力インタフェースを選択可能
･ITU-R BT.656-4(8bit(YCbCr))
･YCbCr(8bit(YCbCr)(4:2:2)+Sync.)
･YCbCr(8bit(Y)+8bit(CbCr)(4:2:2)/(4:1:1)+Sync.)
･18bit RGB(6bit(R)+6bit(G)+6bit(B)+Sync.)
○ 内部 FIFO による出力ピクセル数補正機能
○ 画面スケーリング機能(QVGA)
○ ガンマ補正機能(RGB 出力モードのみ)
○ スリープモード
○ 出力ピン Hi-Z モード
：ITU-R BT.656 モード
：8 ビットモード
：16 ビットモード
：RGB モード
● その他
○ I2C-bus interface
○ IO 3.3V、コア 2.5V 電源
○ パッケージ 100 ピンプラスチック TQFP (TQFP100-P-1414-0.50-K)
2/35
AMP /
Analog AGC
Composite / Y
Input SEL
LPF
AMP /
Analog AGC
Clamp
Chro mina nce
Input SEL
10bit ADC
(ch2 )
INSSEL
Decimation Filter
TEST[6:0]
C.C., WSS, CGMS,
Copy Protect
VBID Detection Bloc k
Digital ACC,
HUE Control
Chro mina nce
Block
Digital AGC,
Pixel position
Correction
Lumina nce
Block
Synchro nization Bloc k
Output Format
BT.656 8bit
Y/Cb Cr 8bit
Y/Cb Cr 16bit
R/G/B 18bit
SAS
SCL
RESET_L
SDA
I2C-Bus Control
Block
•
•
•
•
Pixel Number
Correction,
Picture Sizing,
Gamma
Correction,
Output Block
SLEEP
CLKX2O
CLKXO
CLKX2
ML86V7668 Functional Block Diagram
SCAN
Test Control
Block
Y/C
Separation
2-line or 3-line
Adaptive
Comb
PLL Block
VREF
PLLSEL
STATUS[6:1]
B[5:0]
CbCr[7:0]
R[5:0]
YCbCr[7:0]
Y[7:0]
G[5:0]
VSYNC_L
HSYNC_L
OKI 電子デバイス
GAINS[3:0]
LPF
INS[2:0]
10bit ADC
(ch1 )
REFP2
CM2
REFN2
LPFOUT2
Analog Block
Decimation Filter
VIN5
VIN6
VIN7
VIN1
VIN2
VIN3
VIN4
REFP1
CM1
REFN1
LPFOUT1
MODE[3:0]
LPF
FJDL86V7668-01
ML86V7668
■ ブロック図
3/35
FJDL86V7668-01
OKI 電子デバイス
ML86V7668
■ 端子接続（上面図）
C[1]
C[0]
DGNDIO
51
52
53
54
55
C[5]
C[4]
C[3]
C[2]
56
57
58
59
CLKX2O
DGNDCO
C[7]
C[6]
61
60
DGNDCO
CLKXO
63
62
Y[1]
Y[0]
64
65
66
67
Y[5]
Y[4]
Y[3]
Y[2]
68
69
70
71
SCL
SAS
Y[7]
Y[6]
72
73
50
DIGITAL
77
49
78
48
79
47
80
46
DIGITAL
81
45
82
44
83
43
84
42
85
41
86
40
87
DIGITAL
39
88
38
89
37
PLL
90
36
91
35
92
34
93
33
94
32
95
31
96
DIGITAL
30
97
29
98
28
99
ANALOG
100
ADC
27
DGNDIO
DVDDIO
MODE[0]
MODE[1]
MODE[2]
MODE[3]
RESET_L
SLEEP
DGNDCO
DVDDCO
25
24
23
22
21
DVDDIO
VSYNC_L
HSYNC_L
DGNDCO
CLKX2
DVDDCO
PLLSEL
INSSEL
GAINS[0]
GAINS[1]
GAINS[2]
GAINS[3]
INS[0]
INS[1]
INS[2]
REFN2
AGND
ADVDD
ADGND
20
19
17
18
LPFOUT2
AVDD
REFP2
CM2
16
15
13
14
VIN5
VIN6
VIN7
AGND
12
11
9
10
VIN2
VIN3
VIN4
AVDD
8
7
5
6
LPFOUT1
AVDD
VIN1
AGND
4
3
2
1
26
AVDD
DVDDIO
DGNDIO
76
REFN1
CM1
REFP1
AGND
DGNDIO
STATUS6
STATUS5
DVDDCO
DGNDCO
STATUS4
STATUS3
STATUS2
STATUS1
SCAN
DVDDCO
DGNDCO
PGND
LPF
VREF
PVDD
TEST[6]
TEST[5]
TEST[4]
TEST[3]
TEST[2]
TEST[1]
TEST[0]
74
75
DVDDIO
SDA
100 ピンプラスチック TQFP(TQFP100-P-1414-0.50-K)
ML86V7668 ピン配置
4/35
FJDL86V7668-01
OKI 電子デバイス
ML86V7668
■ 端子説明
【注意】入力端子は内部プルアップ／プルダウンされておりません。
ピン番号
端子名
I/O
機能説明
1
2
3
4
5
6
7
8
9
AVDD
REFN1
CM1
REFP1
AGND
LPFOUT1
AVDD
VIN1
AGND
O
O
O
O
I
-
10
VIN2
I
11
VIN3
I
12
VIN4
I
13
AVDD
-
14
VIN5
I
15
VIN6
I
16
VIN7
I
17
18
19
20
21
22
23
24
25
26
27
28
AGND
LPFOUT2
AVDD
REFP2
CM2
REFN2
AGND
ADVDD
ADGND
DVDDCO
DGNDCO
SLEEP
O
O
O
O
I
29
RESET_L
I
アナログ電源
Ch1 ADC 基準電圧（low）
オープン
Ch1 ADC 基準電圧（middle）
オープン
Ch1 ADC 基準電圧 (high)
オープン
アナログ GND
使用しません。オープン
アナログ電源
Composite-1 入力
未使用時は AGND 接続
アナログ GND
Composite-2 又は S-Video1 の輝度信号(Y-1)入力
未使用時は AGND 接続
Composite-3 又は S-Video2 の輝度信号(Y-2)入力
未使用時は AGND 接続
Composite-4 又は S-Video3 の輝度信号(Y-3)入力
未使用時は AGND 接続
アナログ電源
S-Video1 のクロマ信号(C-1)入力
未使用時は AGND 接続
S-Video2 のクロマ信号(C-2)入力
未使用時は AGND 接続
S-Video3 のクロマ信号(C-3)入力
未使用時は AGND 接続
アナログ GND
使用しません。オープン
アナログ電源
Ch2 ADC 基準電圧（high）
オープン
Ch2 ADC 基準電圧（middle）
オープン
Ch2 ADC 基準電圧（low）
オープン
アナログ GND
ADC 電源
ADC グランド
デジタルコア電源
デジタルコア GND
スリープ信号入力 “0”：通常動作 /“1”：スリープ動作
リセット信号入力 “0”：リセット /“1”：通常動作
電源投入後はリセットを行って下さい。
5/35
FJDL86V7668-01
OKI 電子デバイス
ML86V7668
ピン番号
端子名
I/O
30
|
31
MODE [3]
MODE [2]
I
MODE [1]
I
33
MODE [0]
I
34
35
DVDDIO
DGNDIO
-
36
￨
38
INS [2]
|
INS [0]
I
39
|
42
GAINS [3]
|
GAINS [0]
I
43
INSSEL
I
32
機能説明
出力モード外部設定端子
未使用時 0
レジスタ$01/IOC2[0]= 0 で有効（default“0”）
MODE[3:2]
00 :ITU-R BT.656 ：8bit(YCbCr)
01 :8bit Y/CbCr ：8bit(YCbCr)+Sync.
10 :16bit Y/CbCr ：8bit(Y)+8bit(CbCr)+Sync.
11 :18bit RGB
：6bit(R)+6bit(G)+6bit(B)+Sync.
入力モード判定設定端子
未使用時 0”
0 :NTSC/PAL 自動判定
1 :NTSC/PAL/SECAM 自動判定
サンプリングクロック設定端子
0 :ITU-R BT.601 / 1 :Square Pixel(NTSC のみ)
デジタル IO 電源
デジタル IOGND
入力端子切替え外部設定端子(Input Sel) 未使用時 0”
外部端子 43pin INSSEL= 0 で有効
INS[2:0]
入力端子
[000]
VIN1(8pin) Composite-1
[001]
VIN2(10pin) Composite-2
[010]
VIN3(11pin) Composite-3
[011]
VIN4(12pin) Composite-4
[100]
VIN2(10pin) Y-1
VIN5(14pin) C-1
[101]
VIN3(11pin) Y-2
VIN6(15pin) C-2
[110]
VIN4(12pin) Y-3
VIN7(16pin) C-3
[111]
設定不可（ADC が SLEEP モードとなる）
アンプゲイン外部設定端子
未使用時 0”
外部端子 43pin INSSEL= 0 で有効
GAINS[3:0] ゲイン値（ｘ倍）
機能説明・AMP / アナログ AGC 機能の項参照（P9）
アンプゲイン設定及び入力端子切替え設定の制御方法
選択端子
0 ：外部端子モード
アンプゲイン設定：39〜42 ピン GAINS[3:0]使用
入力端子設定：36〜38 ピン INS[2:0]使用
1 ：レジスタモード
アンプゲイン設定：レジスタ$69/ADC2[5:0]
入力端子設定：レジスタ$68/ADC1[2:0]
外部端子モード設定時は内部レジスタ設定無効
6/35
FJDL86V7668-01
OKI 電子デバイス
ML86V7668
ピン番号
端子名
I/O
44
PLLSEL
I
PLL クロック選択端子
0 :固定クロック / 1 :PLL クロック
45
DVDDCO
-
デジタル電源
I
システムクロック入力、または PLL 用基準クロック入力
固定クロック(44pin= 0 )
NTSC ITU-R BT.601 27MHz
NTSC Square Pixel 24.545454MHz
PAL ITU-R BT.601 27MHz
SECAM ITU-R BT.601 27MHz
PLL 用基準クロック(44pin= 1 )
レジスタ$70/PLLC1[6] 0 :32MHz / 1 :25MHz
46
CLKX2
機能説明
47
DGNDCO
-
デジタルコア GND
48
HSYNC_L
O
水平同期信号出力（H シンク）
49
VSYNC_L
O
垂直同期信号出力（V シンク）
50
DVDDIO
-
デジタル IO 電源
51
DGNDIO
-
デジタル IOGND
52
|
59
C [0]
|
C [7]
O
データ出力
C[7]:MSB - C[0]
ITU-R BT.656 モード
：Hi-Z
8bit Y/CbCr モード：Hi-Z
16bit Y/CbCr モード：8bit(CbCr)データ出力
18bit RGB モード
：C[7:6]=G[1:0]
：C[5:0]=R[5:0]
出力モード設定は端子 30,31pin 又はレジスタ$01/IOC2[5:4]で行いま
す。BT.656 モードまたは 8bit モードの場合、端子を PULL-DOWN し
て下さい。
60
DGNDCO
-
デジタルコア GND
61
CLKX2O
O
システムクロック出力
システムクロックと同じ周波数が出力されます。
62
CLKXO
O
ピクセルクロック出力
ピクセル周波数と同じ周波数が出力されます。
63
DGNDCO
-
デジタルコア GND
O
データ出力
Y[7]:MSB - Y[0]
ITU-R BT.656 モード
：YCbCr 8bit データ出力
8bit Y/CbCr モード：YCbCr 8bit データ出力
16bit Y/CbCr モード：8bit(Y)データ出力
18bit RGB モード
：Y[7:4]=B[3:0]
：Y[3:0]=G[5:2]
出力モードの設定は端子 30,31pin 又はレジスタ$01/IOC2[5:4]で行い
ます。
64
|
71
72
Y [0]
|
Y [7]
SAS
I
2
未使用時 0”
I C バススレーブアドレス選択
0 ：1000 001X (X: 0=Write 1=Read)
1 ：1000 011X (X: 0=Write 1=Read)
7/35
FJDL86V7668-01
OKI 電子デバイス
ピン番号
ML86V7668
端子名
I/O
機能説明
2
73
SCL
I
I C バスクロック入力
I2C バスデータ入出力端子
74
SDA
I/O
75
76
DVDDIO
DGNDIO
-
77
STATUS6
O
78
STATUS5
O
79
80
DVDDCO
DGNDCO
-
81
STATUS4
O
82
STATUS3
O
83
STATUS2
O
84
STATUS1
O
85
86
87
SCAN
DVDDCO
DGNDCO
I
-
88
PGND
-
89
LPF
I
90
91
VREF
PVDD
O
-
PLL グランド
LPF 接続端子使用時 N.C. 未使用時“1”
ユーザーズマニュアル応用回路例をご覧下さい。
中心周波数設定端子使用時 N.C. 未使用時 1”
PLL 電源
92
|
98
99
100
TEST [6]
|
TEST [0]
DVDDIO
DGNDIO
I
使用しません。
-
デジタル IO 電源
デジタル IOGND
未使用時“0”
4.7KΩ で pull up
未使用時“0”
デジタル IO 電源
デジタル IOGND
STATUS 出力端子 6 内部レジスタにより選択
デフォルト VVALID
RGB 出力モード時：B[4]
STATUS 出力端子 5 内部レジスタにより選択
デフォルト HVALID
RGB 出力モード時：B[5]
デジタルコア電源
デジタルコア GND
STATUS 出力端子 4 内部レジスタにより選択
デフォルト ODD/EVEN
STATUS 出力端子 3 内部レジスタにより選択
デフォルト NTSC/PAL 識別
STATUS 出力端子 2 内部レジスタにより選択
デフォルト VHVALID
STATUS 出力端子 1 内部レジスタにより選択
デフォルト HLOCK 同期検出
使用しません。 0”固定
デジタルコア電源
デジタルコア GND
0”固定
8/35
FJDL86V7668-01
OKI 電子デバイス
ML86V7668
■ 機能説明
ブロック図の各ブロックを中心に基本機能を説明致します。
内部レジスタの詳細説明など、本データシートに記載されていない機能につきましては、ユーザーズマニュ
アルをご覧下さい。
□
アナログ部
ビデオ信号の入力部です。
ビデオ信号用チャンネルセレクタ、AMP、10bitADC により、複数のビデオ信号から任意の信号を選択し、
デジタルビデオデータに変換します。
● アナログ入力セレクタ
コンポジット信号及び S-Video 信号に対応します。
最大接続可能な入力はコンポジット信号 4ch またはコンポジット信号 1ch+S-Video3ch です。
これら入力選択は、外部端子または I2C-bus によるレジスタ制御で切り替え可能です。
＃関連レジスタ$68/ADC1[2:0]
● AMP / アナログ AGC 機能
AMP によるアナログ AGC 機能により、ビデオ入力信号を ADC に最適なレベルに変換する機能です。
AGC 機能は、AMP による入力レベル調整機能の他に、デジタル部輝度ブロックでの出力レベル調整
機能がございます。AMP ゲインはマニュアル設定も可能です。
＃関連レジスタ $69/ADC2
アナログアンプゲインは外部設定端子 GAINS[3:0] (pin39-42)での設定も可能です。43pin INSSEL=
0 で有効になります。ゲインの値は設計値です。
pin39-42
レジスタ
GAINS[3:0]
$69/ADC2[5:0]
0000
11_1111
1.014
0001
11_0001
1.263
0010
10_0110
1.565
0011
01_1101
1.946
0100
01_0110
2.400
0101
01_0000
3.000
0110
00_1011
3.789
0111
00_0111
4.800
1000
00_0100
6.000
1001
00_0010
7.200
1010
00_0000
9.000
1011
11_1111
未使用 (1.014)
1100
11_1111
未使用 (1.014)
1101
11_1111
未使用 (1.014)
1110
11_1111
未使用 (1.014)
1111
11_1111
未使用 (1.014)
倍率
注：（アナログアンプゲインの倍率）＝504/（7×GAINS＋56）
（アナログ部全体の倍率）＝（アナログアンプゲインの倍率）×0.7
9/35
FJDL86V7668-01
OKI 電子デバイス
ML86V7668
● クランプ機能
ビデオ入力信号を ADC 入力範囲に固定させる機能です。
クランプはシンクチップクランプで行われます。
● AD コンバータ
10bit ADC により、アナログビデオ信号をデジタルビデオデータに変換する機能です。
ADC は 2ch 内蔵され、ピクセル周波数または 2 倍速でサンプリングを行います。
＃関連レジスタ $68/ADC1,$69/ADC2,$6A/ADC3
□
デジタル部
ADC でデジタル化されたビデオデータをデジタル処理により Y/C 分離を行い、各種デジタルフォーマッ
トに変換し出力を行います。出力レベル調整や画質調整など各種補正が行われます。
● デシメーションフィルタ
内部処理は 1 倍速で動作するため、2 倍のデータを 1/2 にするフィルタです。
2 倍速サンプリング後デシメーションフィルタ処理を行うことで高周波ノイズが削減されます。
＃関連レジスタ $08/FIFOBC[7]
10/35
FJDL86V7668-01
OKI 電子デバイス
□
ML86V7668
2 次元 Y/C 分離ブロック
コンポジットデータから Y（輝度）データと C（色差信号）データの分離を行うブロックです。
S 端子入力の場合 Y/C 分離回路はスルーになります。
Y/C 分離機能は画像情報として有効なラインの時のみ働き、V ブランキング期間中のコンポジット信号
の処理は回避されます
● 2 次元 Y/C 分離機能
Y/C 分離フィルタにより、コンポジットデータを Y（輝度）データと C（色差信号）データに分離します。
各種 Y/C 分離フィルタが用意されており、内部レジスタで変更可能です
SECAM 信号の Y/C 分離はトラップフィルタで行われます。
＃関連レジスタ$10/YC1,$11/YC2,$12/YC3
YC1[6:4]
*000
001
010
011
100
101
110
111
□
NTSC Y/C 分離方式
2or3line 適応型コムフィルタ
3line コムフィルタ
トラップフィルタ
3line コム or トラップ適応型フィルタ
未定義
2or3line 適応遷移型コムフィルタ
未定義
未定義
PAL Y/C 分離方式
2or5line 適応型フィルタ
2line コムフィルタ
トラップフィルタ
未定義
未定義
未定義
未定義
2line コム or トラップ適応遷移型フィルタ
輝度（Luminance）ブロック
Y/C 分離後の輝度データから同期信号を取り除き、輝度レベル調整や各種輝度画質の補正・調整を行
います。
出力されるデジタル復調データは ITU-R BT.601 に準拠したデータとなります。
● ピクセル位置補正機能
非同期サンプリングや PLL 同期がはずれている場合のサンプリング誤差を補正する機能です。
水平方向の誤差が補正されますので、画面の垂直ラインのジッタが改善します。
＃関連レジスタ$22/SYNC3
11/35
FJDL86V7668-01
OKI 電子デバイス
ML86V7668
● デジタル AGC 機能
輝度信号出力レベルの調整を行う機能です。
デジタル AGC により自動的に調整が行われます。内部レジスタによりデジタル MGC モードに設定する
ことで、マニュアル設定することも可能です。デジタル AGC モードではシンクレベルをリファレンス値と比
較することで、輝度レベルの増幅率を決定します。
デフォルトはシンクレベル 40IRE で自動調整されますが、内部レジスタによりレベル調整することも可能
です。
デジタル MGC モードでは、信号の増幅率やブラックレベルはレジスタ設定で調整を行います。
ブラックレベルは、ペデスタルレベル調整で行います。
なお、AGC 機能につきましては、デジタル部での出力レベル調整機能の他に、アナログ部のアンプ
（AMP）による入力レベル調整機能もあり、別々に動作しております。
注：AGC (Auto Gain Control), MGC（Manual Gain Control）
＃関連レジスタ$30/AGCC, $31/AGCRC, $37/SSEPL, $36/CLC
● 画質調整機能
以下のイメージフィルタが用意されており、輝度画質の調整が可能です。
特性につきましてはユーザーズマニュアルのフィルタ特性をご参照下さい。
輪郭補正用アパーチャバンドパスフィルタおよびコアリングフィルタ,輝度プリフィルタ
＃関連レジスタ $35/LUMC4
□
色差（Chrominance）ブロック
クロマデータを Cb/Cr データに復調しレベル調整、色調整を行うブロックです。
このブロックではまず不要な帯域をカットするためにバンドパスフィルタ(バイパス可)を通過させ、さらに
そのクロマレベルを一定に保つために ACC 補正回路を通し UV 復調を行います。
UV 復調結果は、ローパスフィルタを通して色差信号として出力されます。
＃関連レジスタ $46/CHRSC1, $47/CHRSC2
12/35
FJDL86V7668-01
OKI 電子デバイス
ML86V7668
● デジタル ACC 機能
色差信号出力レベルのゲイン調整機能です。
デジタル ACC (Auto Chrominance Control)で自動的に色差レベル調整が行われますが、デジタル
MCC（Manual Chrominance Control）モードに設定することでマニュアル設定することも可能です。
ACC モードではバーストレベルをリファレンス値と比較することで、色差レベルの増幅率を決定します。
デフォルトは 40IRE で自動調整されますが、レジスタにより更に調整することも可能です。
U/V 個別によるレベル調整も可能です。
＃関連レジスタ $40/ACCC, $41/ACCRC
● 色相調整機能
色相を調整する機能です。
HUE レジスタの設定により、色位相が調整可能です。
＃関連レジスタ $45/HUE
□
出力ブロック
出力タイミング調整や画面サイジング、出力フォーマット変換など、出力の為の各種変換を行っている
ブロックです。
● ピクセル数補正機能
内部 FIFO を使用し、1 ラインのトータルピクセル数を補正する機能です。
非同期サンプリングモードや PLL 同期がはずれている場合に発生する 1 ライン間のサンプリング誤差を
補正し、有効画面内の 1 ラインのピクセル数を固定で出力します。
1 ラインのピクセル数につきましては、有効ピクセルタイミングの項目をご覧下さい。
13/35
FJDL86V7668-01
OKI 電子デバイス
ML86V7668
● 出力フォーマット変換機能
出力データを各種出力フォーマットに変換する機能です。
下表の出力フォーマットに対応しております。
＃関連レジスタ $00/IOC1, $01/IOC2
出力フォーマット一覧
出力モード
(i): interlace
ITU-R BT.656 (i) 4:2:2
Y/CbCr 8bit (i) 4:2:2
Y/CbCr 16bit (i) 4:2:2
Y/CbCr 16bit (i) 4:1:1
RGB 18bit (i) 4:4:4
レジスタ
レジスタ
IOC2[0]= 0 * IOC2[0]= 1
制御端子
レジスタ
(30,31pin)
MODE[3:2]
IOC2[5:4]
[00]
[00]
[01]
[01]*
[10]
[10]
[10]
[10]
[11]
[11]
レジスタ
IOC2[1]
0
0
0
1
0
14/35
FJDL86V7668-01
OKI 電子デバイス
□
ML86V7668
同期処理ブロック
内部動作用同期信号、出力同期信号、各ブロックのタイミング制御を行います。
同期検出レベルや出力タイミングなど各種機能をレジスタにより調整することが可能です。
● PLL 機能
デジタル PLL 回路により、ビデオ信号の水平同期信号に同期した動作クロックを生成します。
25MHz 又は 32MHz の基準クロックを入力することで、各モードの倍速サンプリングクロックがラインロ
ッククロックとして得られ、システムクロックとして使用されます。
PLL を使用せず、非同期クロックを直接使用する非同期サンプリングモードも使用可能です。
＃関連レジスタ $70/PLLC1, $71/PLLC2, $72/PLLC3, $73/PLLC4
入力クロック設定表
制御端子
44pin PLLSEL
PLLSEL= 0
固定クロック
入力クロック
サンプリング
動作モードに合わせてサンプリングクロックを入力
（下表参照）
非同期
PLLSEL= 1
PLL クロック
$70/PLLC1[6]= 0 *
32MHz
$70/PLLC1[7]= 0 *
PLL ON/ ラインロック
$70/PLLC1[7]= 1
PLL OFF/ 非同期
$70/PLLC1[6]= 1
25MHz
PLL モードでは、動作モードを設定することで 2 倍速のラインロッククロックが生成されます。
動作モード/サンプリングクロック設定表
$01/IOC2[0]= 0 * $01/IOC2[0]= 1
動作モード
ITU-R BT.601
13.5MHz
NTSC Square pixel
12.272727MHz
サンプリングクロック(2 倍)
制御端子
(33pin)
MODE[0]
$00/IOC1[1]
46pin CLKX2
0
0*
27MHz
1
1
24.545454MHz
-：未使用
レジスタ
*：デフォルト設定
15/35
FJDL86V7668-01
OKI 電子デバイス
ML86V7668
□
VBID 検出ブロック
入力された輝度信号の VBI(Vertical Blanking Interval)区間からデータ情報、コピーガード情報を検出
します。VBID データは以下の 4 種類が検出可能で、検出ライン、検出レベルはレジスタの設定により変
更できます。
*注：
VBID 検出は、信号状態が悪いと正確に検出できない場合がございます。
本検出機能を使用する場合、入力信号の状態によっては VBID 信号の有無、内容を誤って出力
することがあります。本機能を安定してお使いいただくためには信号を数フィールドに渡って読み
取り、内容が安定していることをご確認の上、検出データをご使用ください。
●
VBID 検出機能
（1）コピーガードパルス
コピーガードパルス信号(NTSC/PAL)が規定ラインに含まれているかを検出し、フラグを立てます。
＃関連レジスタ $86/AGCD1, $87/AGCD2, $81/VBIDM, $89/AIREG, $92/VFLAG
（2）C.C.（Closed Caption）
クローズドキャプションデータ(NTSC/PAL)が規定ラインに含まれているかを検出し、奇数ライン/偶
数ラインのキャラクターデータを個別に保持し、個別にフラグを立てます。
＃関連レジスタ $82/CCD1, $83/CCD2, $81/VBIDM, $89/AIREG, $92/VFLAG,
$93/CCDO0, $94/CCDO1, $95/CCDE0, $96/CCDE1
（3）WSS（Wide Screen Signaling）
ETSI（欧州通信規格協会）で規定されるラインの WSS データを検出し、フラグを立てます。
（PAL only）
＃関連レジスタ $88/WSSD, $81/VBIDM, $89/AIREG, $92/VFLAG,
$9D/WSSD0, $9E/WSSD1
（4）CGMS（Copy Generation Management System）
IEC61880 で規定されるラインの CGMS データを検出し、フラグを立てます。（NTSC only）
＃関連レジスタ $84/CGMS1, $85/CGMS2, $81/VBIDM, $89/AIREG, $92/VFLAG,
$97/CGMSO0,$98/CGMSO1, $99/CGMSO2, $9A/CGMSE0, $9B/CGMSE1, $9C/CGMSE2
（5）その他コピーガード検出機能
カラーストライプ/擬似パルス/MV ガードを検出し、フラグを立てます。
＃関連レジスタ $81/VBIDM, $89/AIREG, $90/STATUS1, $91/STATUS2, $92/VFLAG
*注：カラーストライプは挿入ライン数の判定はできません。
*注：SECAM 方式には位相反転はありません。
16/35
FJDL86V7668-01
OKI 電子デバイス
□
ML86V7668
I2C-bus 制御ブロック
Philips 社 I2C の規格によるシリアルインターフェイスブロックです。
サブアドレス 89h までが Write/Read、サブアドレス 90h 以降が Read 専用レジスタとなります。
通常 I2C バスを使用する場合、Philips 社より I2C 特許の使用許諾を受ける必要がございますが、本 LSI
をご購入頂くことにより、本 LSI をスレーブとして使用する実施権が Philips 社より許諾されます。
I2C 制御を行わずデコーダ単体で使用する場合は必要ございませんが、I2C バスで本 LSI を制御する場
合は、マスター側の許諾が必要になります。
2001 年末より、日本国内・アジア地区では I2C 特許期限が切れたことにより、使用料に関する費用は発
生致しません。しかし、米国・カナダなどでは引き続き特許使用料が必要となっておりますので、海外
向け製品にご使用を検討される場合は、Philips 社 I2C 特許使用料が必要になる場合がございます。
詳細につきましては、Philips 社にお問い合わせ下さい。
□
Test 制御ブロック
本 LSI テスト用機能です。
ユーザーは使用しません。
17/35
FJDL86V7668-01
OKI 電子デバイス
ML86V7668
■ 絶対最大定格
注記：
項目
記号
条件
定格値
単位
電源電圧
VDD1 *1
Ta=25℃
-0.3〜4.6
V
電源電圧
VDD2 *2
Ta=25℃
-0.3〜3.6
V
入力電圧
Vi
Ta=25℃
-0.3〜3.9
V
消費電力
Pw
Ta=25℃
800
mW
出力短絡電流
los
―――
50
mA
保存温度
Tstg
―――
-55〜150
℃
各項目のうち 1 項目でも、また一瞬でも絶対最大定格を越えると、製品の品質を損なう
恐れがあります。つまり絶対最大定格とは製品に物理的損傷を与えかねない定格値です。
必ずこの定格を超えない状態で製品をご使用ください。
*1 VDD1 (DVDD1,AVDD,ADVDD,PVDD)
*2 VDD2 (DVDD2)
■ 推奨動作条件
項目
電源電圧
電源電圧
電源電圧
電源電圧
電源電圧
電源電圧
記号
DVDD1
DVDD2
AVDD
ADVDD
PVDD
GND
条件
——
——
——
——
——
——
Min.
3.0
2.25
3.0
3.0
3.0
——
Typ.
3.3
2.5
3.3
3.3
3.3
0
Max.
3.6
2.75
3.6
3.6
3.6
——
単位
V
V
V
V
V
V
デジタル
“H レベル
入力電圧
Vih2
——
0.8VDD
——
VDD+0.3
V
Vil
——
-0.3
——
0.6
V
Ta
——
-40
——
85
℃
デジタル
“L”レベル
入力電圧
動作温度範囲
注記：
電源投入順番は、DVDD1 → AVDD → DAVDD → PVDD → DVDD2 としてください。
電源遮断時にはこの逆としてください。
電源投入はすべての電源を同時、または 3.3V→2.5V でも可能です。
すべての電源が規定値に達し、クロック CLKX2 を入力後にリセットをかけてください。
18/35
FJDL86V7668-01
OKI 電子デバイス
ML86V7668
■ 電気的特性
● 直流特性
項目
*1:
（Ta=-40〜+85℃、VDD(DVDD1,ADVDD,AVDD,PVDD)=3.0V〜3.6V,VDD2=2.25〜2.75V）
記号
条件
Min.
Typ.
Max.
単位
“H”レベル
出力電圧
Voh
Ioh=-4mA
(*1)
0.7VDD
——
——
V
“L”レベル
出力電圧
Vol
Iol=4mA
(*1)
——
——
0.6
V
入力リーク電流
Ii
-10
——
10
µA
出力リーク電流
Io
-10
——
10
µA
CM 出力電圧
REFP 出力電圧
REFN 出力電圧
ADIN
Voclp
Vrt
Vrb
Viadin
1.25
1.75
0.75
Vrb
1.5
2.0
1.0
——
1.65
2.15
1.15
Vrt
V
V
V
V
VIN
Vivin
0.4
——
1.3
Vp-p
Vi=GND〜
VDD
Vi=GND〜
VDD
——
——
——
——
C
Coupling
Y[7:0],C[7:0], HSYNC L, VSYNC L, VVALID, HVALID, CLKXO,
STATUS1, STATUS2, STATUS3, STATUS4, CLKX2O
19/35
FJDL86V7668-01
OKI 電子デバイス
ML86V7668
■ 電流特性
項目
デジタル電源
電流(DVDD)
1ch 動作
アナログ電源
電流
(AVDD+ADV
DD+PVDD)
デジタル電源
電流(DVDD)
2ch 動作
アナログ電源
電流
(AVDD+ADV
DD+PVDD)
デジタル電源
電流(DVDD)
1ch 動作
アナログ電源
電流
(AVDD+ADV
DD+PVDD)
デジタル電源
電流(DVDD)
2ch 動作
アナログ電源
電流
(AVDD+ADV
DD+PVDD)
電源電流
（静止時）
（Ta=-40〜+85℃、VDD(DVDD1,ADVDD,AVDD,PVDD)=3.0V〜3.6V,VDD2=2.25〜2.75V）
Typ.
Max.
動作
記号
条件
VDD
VDD=3.3V VDD=3.6V 単位
クロック
VDD2=2.5V VDD2=2.75V
VDD
15
20
VDD2
35
55
VDD
15
20
VDD2
40
60
24.545454MHz
35
60
27MHz
35
60
15
20
24.545454MHz
IDD1
IDA1
PLL Mode
CLKX2=
32MHz
AD1 on
AD2 off
27MHz
24.545454MHz
IDD2
PLL Mode
CLKX2=
32MHz
AD1 on
AD2 on
IDA2
VDD2
35
50
VDD
15
20
VDD2
40
55
24.545454MHz
70
110
27MHz
70
120
15
20
27MHz
24.545454MHz
IDD1
IDA1
IDD2
IDA2
IDDS
35
50
VDD
15
20
VDD2
40
55
24.545454MHz
30
50
27MHz
30
50
27MHz
AD1 on
AD2 off
AD1 on
AD2 on
SLEEP
VDD
VDD2
Fixed
Clock
Mode
Fixed
Clock
Mode
VDD
VDD
15
20
VDD2
35
50
VDD
15
20
VDD2
40
55
24.545454MHz
60
100
27MHz
60
110
−
10
24.545454MHz
27MHz
mA
mA
mA
mA
mA
mA
mA
mA
mA
20/35
FJDL86V7668-01
OKI 電子デバイス
ML86V7668
■ 交流特性
項目
CLKX2 Cycle
frequency
CLKX2 Duty
Output Data Delay
Time 1(*)
Output Data Delay
Time2(*)
Output Data Delay
Time3(*)
Output Data Delay
Time1x1(*)
Output Data Delay
Time1x2(*)
Output Data Delay
Time1x3(*)
Output Data Delay
Time2x1(*)
Output Data Delay
Time2x2(*)
Output Data Delay
Time2x3(*)
Output Clock Delay
Time (*)
(CLKX2-CLKXO)
Output Clock Delay
Time (*)
(CLKX2-CLKX2O)
RESET_L width
（*）
（Ta=-40〜+85℃、VDD(DVDD1,ADVDD,AVDD,PVDD)=3.0V〜3.6V,VDD2=2.25〜2.75V）
記号
条件
Min.
Typ.
Max.
単位
ITU-RBT601
27.0
——
MHz
1/tclkx2
NTSC Square
——
24.545454
——
MHz
Pixel
td_d2
——
45
——
55
%
tod21
CLKSEL:L
——
——
16
ns
tod22
CLKSEL:L
——
——
16
ns
tod23
CLKSEL:L
——
——
16
ns
todx21
CLKSEL:L
——
——
8
ns
todx22
CLKSEL:L
——
——
8
ns
todx23
CLKSEL:L
——
——
8
ns
tod2x21
CLKSEL:L
——
——
10
ns
tod2x22
CLKSEL:L
——
——
10
ns
tod2x23
CLKSEL:L
——
——
10
ns
tcxd21
CLKSEL:L
——
——
10
ns
tcxd22
CLKSEL:L
——
——
8
ns
200
——
——
ns
rst_w
出力負荷 20pF
クロック周波数精度は±100ppm 以内を使用してください。
21/35
FJDL86V7668-01
OKI 電子デバイス
ML86V7668
■ タイミング説明
● データ出力タイミング
tclkx １
CLKSEL:H
CLKSEL:L
tr
tclkx2
tr
tf
tf
CLKX2
tcxd22
tcxd21
tcxd21
tcxd22
CLKX2O
tcxd11
tcxd11
tcxd21
tcxd21
CLKXO
Tod21
Tod11
Y[7:0],C[7:0],
HVALID, VVALID,
HSYNC̲L,VSYNC̲L,
STATUS[4:1]
Tod2x11
Tod2x21
Todx11
Todx21
Tod12
Tod22
Tod2x12
Tod2x22
Todx12
Todx22
Tod13
Tod23
Tod2x13
Tod2x23
Todx13
Todx23
● リセットタイミング
VDD
POWER
OFF
GND
CLKX2
ON
See clock oscillator
s data sheet
Valid Clock
Set up Time
rst̲w
RESET̲L
Don
t Care
(*)：リセット入力時の出力データは不定となります。
22/35
FJDL86V7668-01
OKI 電子デバイス
ML86V7668
● I2C-bus インタフェースタイミング
MSB
SDA
SCL
S
1
2
7
8
Start Condition
Data Line Stable: Data Valid
9
ACK
1
2
t C_SCL
3-8
9
ACK
P
Stop Condition
Change of Data Allowed
● I2C-bus タイミング
SDA
SCL P
BFU
tR
tHD:STA
tF
S
S
P
tHD:STA
tLOW
tHD:DAT
tHIGH
tSU:DAT
tSU:STA
tSU:STO
Min
記号
fSCL
パラメータ
SCL 周波数
0
tBUF
tHD:STA
tLOW
tHIGH
tSU:STA
tHD:DAT
tSU:DAT
tR
tF
tSU:STO
バス開放時間
開始条件ホールドタイム
クロック LOW 期間
クロック HIGH 期間
開始条件セットアップタイム
データホールドタイム
データセットアップタイム
ライン立ち上がりタイム
ライン立下りタイム
停止条件セットアップタイム
4.7
4.0
4.7
4.0
4.7
300
250
typ
100
Max
400
1
300
4.7
単位
KHz
μs
μs
μs
μs
μs
ns
ns
μs
ns
μs
I2C-bus のタイミングは上記の表に準じます。
23/35
FJDL86V7668-01
OKI 電子デバイス
ML86V7668
● 同期信号入出力タイミング（デフォルト時）
垂直同期信号タイミングを示します。同期信号の内部での処理は 1H 前に行われます。
524
525
1
2
3
4
5
6
7
8
262
263
264
265
266
267
268
269
270
271
9
21
22
284
285
23
24
3 37
338
CVBS
HVALID
HSYNC_L
VSYNC_L
CSYNC_L
VVALID
ODD
283
CVBS
HVALID
HSYNC_L
VSYNC_L
CSYNC_L
VVALID
ODD
垂直同期信号 (NTSC)
621
622
623
6 24
6 25
1
2
3
4
5
6
7
309
310
311
3 12
3 13
314
3 15
316
3 17
3 18
319
3 36
25
CV B S
HVA LID
HS YNC _L
V S YNC _L
CS YNC
V VA LID
ODD
CV B S
HVA LID
HS YNC _L
V S YNC _L
CS YNC
V VA LID
ODD
垂直同期信号 (PAL)
24/35
FJDL86V7668-01
OKI 電子デバイス
ML86V7668
● 入出力遅延（標準信号入力時）
ビデオ信号を入力後、デジタルデータとして出力されるまでの遅延時間です。
Analog Video In
Data delay
Blank delay
Data output
Blank
Active Data
HSYNC delay
HSYNC̲L output
VIDEO MODE
NTSC
NTSC
PAL/SECAM
PAL/SECAM
入力信号
Composite
Composite
Composite
Composite
FIFO/FM モード
FIFO-1
FM
FIFO-1
FM
遅延量
1.5H
1.5H
1.5H
1.5H
データ遅延、ブランク遅延、同期信号遅延は同じです。
1H はサンプリングモードで異なります。
FIFO モード時は出力周期を固定するため、遅延量が変動します。
PAL モード時に YC 分離を TRAP フィルタで行った場合は 1H は加算されません。
25/35
FJDL86V7668-01
OKI 電子デバイス
ML86V7668
● 有効ピクセルタイミング
Hsync
Back porch
Front porch
Composite
Signal
HSYNC̲L
Total pixels
HVALID
60 pixels
Active pixels
Hblank
注）実際にはビデオ信号入力後、約１Hの遅延後出力が行われます。
Total pixels (HSYNC̲L)
Active pixels (HVALID)
Total line
Active Field
Active line
（VVALID=H）
ビデオモードとピクセル/ライン数（標準信号入力時）
Video
mode
Sampling
Pixel mode
Output
Pixel rate
(MHz)
Front
porch
NTSC
ITUR.601
square pixel
13.5
12.272727
16
22
PAL/
SECAM
ITUR.601
13.5
12
注）
H
Hsync
Active
Back H blank
pixels
porch
122
138
720
118
140
640
132
144
720
V
Total
pixels
858
780
864
V blank
Active
line
Total
line
Odd/20
Even/20
Odd/24
Even/25
Odd/242
Even/243
Odd/288
Even/288
Odd/262
Even/263
Odd/312
Even/313
固定クロックによる非同期サンプリング動作で FIFO モードを使用した場合、VVALID が立ち下がっ
た直後のラインで１フィールド間に蓄積されたサンプリング誤差のリセットを行います。その為リセ
ットを行ったラインはピクセル数が変動します。また、FIFO-2 モードでは VTR など信号の状態が
悪い場合、FIFO リセットラインが VVALID 立下り前に入り込む場合がございます。
26/35
FJDL86V7668-01
OKI 電子デバイス
ML86V7668
● 同期信号出力タイミング（デフォルト・標準信号入力時）
各 VALID 信号、ODD/EVEN 信号は STATUS 端子より選択出力
VSYNC_L, ODD/EVEN
60pixels
HSYNC̲L
1/2 H
VSYNC̲L
1 pixel
ODD/EVEN
(STATUS)
ODD
1 pixel
ODD/EVEN
(STATUS)
EVEN
VALID 信号
HSYNC̲L
Front
HVALID porch
60pixels
Back
porch
2 pixels
0 pixel
VVALID
27/35
FJDL86V7668-01
OKI 電子デバイス
ML86V7668
● モード別出力タイミング
8bit Y/CbCr(8bit(Y/CbCr)(4:2:2)/(4:1:1))
CLKX2O
CLKXO
HVALID
Y[7:0]
Cr‑2
Y‑1
Cb0
Y0
Cr0
Y1
Cb2
Y2
Cr2
Crn‑3 Yn‑2 Cbn‑1 Yn‑1 Crn‑1 Yn
Cbn+1
16bit Y/CbCr(8bit(Y)+8bit(CbCr)(4:2:2)/(4:1:1))
CLKX2O
CLKXO
HVALID
Y[7:0]
Y‑1
Y0
Y1
Y2
Y3
Yn‑1
Yn
C[7:0]
Cr‑2
Cb0
Cr0
Cb2
Cr2
Cbn
Crn
18bit RGB(6bit(R)+6bit(G)+6bit(B))
CLKX2O
CLKXO
HVALID
G [5:0]
G‑1
G0
G1
G2
G3
Gn‑1
Gn
B [5：0]
B‑1
B0
B1
B2
B3
Bn‑1
Bn
R [5：0]
R‑1
R0
R1
R2
R3
Rn‑1
Rn
28/35
FJDL86V7668-01
OKI 電子デバイス
ML86V7668
ITU-R BT.656-4 出力
ITU 標準規格の BT.656 に準拠した出力を行います。
8bit YCbCr 画像データと共に同期信号情報(SAV,EAV)が多重化されているため、BT.656 に対応して
いるインタフェースであれば、同期信号を接続しなくても 8bit のデータラインを接続するだけでデータ転
送が可能です。
Multiplexed video data
Cb0 Y0 Cr0 Y1 Cb2 Y2 Cr2 Y3 Cb4 Y4 ‑‑‑‑‑‑‑ Cr718 Y719
V
A
S
Y[7:0]
Digital active line
Video data block
1440T(PAL/NTSC)
V
A
E
４T
４T
V
A
E
Digital line blanking
276T(NTSC 525)
288T(PAL 625)
Digital line
HSYNC̲L
Total pixels
HVALID
60 pixels
Active pixels
Hblank
SAV: Start of active video timing reference code
EAV: End of active video timing reference code
T:
clock periods 37ns normal (1/27MHz)
ブランキング期間中のデータはマスクされますが、Y データは出力可能です。
注）
非同期サンプリングモードで動作させた場合には、サンプリング誤差により Digital line
1716T(NTSC,525),1728T(PAL,625)が変化します。FIFO モードで使用した場合は、ピクセル数補
正機能により有効ライン間のピクセル数変動はありませんが、VVALID が立ち下がった直後のライ
ンが FIFO リセットのため変化します。
特に VTR など非標準信号入力時は VVALID の立ち下がった直後のラインはその入力信号の不
安定差に従って大きく変化し、誤差が大きい場合は VVALID 立下り直前に変化します。
またライン数が基準に対し増加、ないし減少する非標準信号などでは EAV,SAV も保証されないこ
ともあります。
29/35
FJDL86V7668-01
OKI 電子デバイス
ML86V7668
■ 内部レジスタ
レジスタ一覧を以下に示します。サブアドレスは以下のもの以外指定しないでください。
各レジスタの詳細につきましてはユーザーズマニュアルをご参照下さい。
Number of Register Bit's
Sub
W/R
ADD
MSB
[7]
[6]
[5]
[4]
[3]
[2]
[1]
[0]
IOC1
W/R 00
0
0
0
1
0
0
0
1
11
IOC2
W/R 01
0
0
0
0
0
0
0
0
00
IOC3
W/R 02
0
0
0
0
1
0
1
1
0b
IOC4
W/R 04
0
0
0
0
0
0
1
0
02
IOC5
W/R 05
0
0
0
0
0
0
0
0
00
FIFOBC
W/R 08
0
0
0
1
0
0
0
0
10
RR1
W/R 09
0
0
0
0
0
0
0
0
00
Default Value
LSB
HEX
RR2
W/R 0A
0
0
0
0
0
0
0
0
00
YC1
W/R 10
0
0
0
0
0
0
0
0
00
YC2
W/R 11
0
0
0
1
0
0
0
0
10
YC3
W/R 12
0
0
0
0
0
0
0
0
00
SYNC1
W/R 20
0
0
0
1
0
0
0
0
10
SYNC2
W/R 21
0
0
0
0
0
0
1
0
02
SYNC3
W/R 22
1
0
0
0
0
0
1
0
82
HSTHR
W/R 23
1
0
0
1
1
1
1
1
9f
VSTHR
W/R 24
0
0
0
0
0
0
0
0
00
HSDL
W/R 25
0
0
0
0
0
0
0
0
00
HVALT
W/R 26
0
0
0
0
0
0
0
0
00
VVALT1
W/R 27
0
0
0
0
0
0
0
0
00
VVALT2
W/R 28
0
0
0
0
0
0
0
0
00
AGCC
W/R 30
0
1
0
0
0
0
0
1
41
AGCRC
W/R 31
0
0
0
0
0
0
0
0
00
LUMC1
W/R 32
0
0
0
0
0
0
0
0
00
LUMC2
W/R 33
1
0
0
0
0
1
0
0
84
LUMC3
W/R 34
0
0
0
0
0
0
0
0
00
LUMC4
W/R 35
0
0
0
0
0
0
0
0
00
CLC
W/R 36
0
0
0
0
0
0
0
0
00
LOFLC
W/R 37
0
0
0
0
0
0
0
0
00
ACCC
W/R 40
0
1
0
0
0
0
0
0
40
ACCRC
W/R 41
0
0
0
0
0
0
0
0
00
CHRC
W/R 42
0
0
0
0
0
0
0
0
00
CKILL1
W/R 43
0
1
0
1
1
1
1
1
5f
CKILL2
W/R 44
0
0
0
1
0
0
0
1
11
HUE
W/R 45
0
0
0
0
0
0
0
0
00
CHRSC1
W/R 46
0
0
0
0
0
0
0
0
00
CHRSC2
W/R 47
0
0
0
0
0
0
0
0
00
BBHC1
W/R 50
1
0
0
0
1
0
0
1
89
BBHC2
W/R 51
0
0
0
0
0
0
0
0
00
30/35
FJDL86V7668-01
OKI 電子デバイス
ML86V7668
Sub
W/R
ADD
Number of Register Bit's
MSB
[7]
Default Value
[6]
[5]
[4]
[3]
LSB
[2]
[1]
HEX
[0]
RGBC
W/R 54
0
0
0
0
0
0
0
0
00
QVGAC
W/R 58
0
0
0
0
0
0
0
0
00
ADC1
W/R 68
1
1
1
0
0
0
0
0
e0
ADC2
W/R 69
0
0
1
1
1
1
1
1
3f
ADC3
W/R 6A
0
0
1
1
0
0
0
0
30
RR3
W/R 6B
0
0
0
0
0
0
0
0
00
RR4
W/R 6C
1
1
1
1
0
0
1
1
f3
PLLC1
W/R 70
0
0
0
0
0
0
0
0
00
PLLC2
W/R 71
0
0
0
0
0
0
0
0
00
PLLC3
W/R 72
0
0
0
0
0
0
0
0
00
PLLC4
W/R 73
0
0
0
0
0
0
0
0
00
STA1
W/R 78
0
1
1
0
0
1
0
0
64
STA2
W/R 79
0
0
1
1
0
0
1
0
32
STA3
W/R 7A
0
0
0
1
0
0
0
0
10
VBIDC
W/R 80
0
0
0
0
0
0
0
0
00
VBIDM
W/R 81
1
0
0
0
0
1
1
0
86
CCD1
W/R 82
0
0
0
0
0
0
0
0
00
CCD2
W/R 83
0
0
0
0
0
0
0
0
00
CGMS1
W/R 84
0
0
0
0
0
0
0
0
00
CGMS2
W/R 85
0
0
0
0
0
0
0
0
00
AGCD1
W/R 86
0
0
0
0
0
0
0
0
00
AGCD2
W/R 87
0
0
0
0
0
0
0
0
00
WSSD
W/R 88
0
0
0
0
0
0
0
0
00
AIREG
W/R 89
STATUS1
R
0
0
0
0
0
0
0
0
00
90
−
−
−
−
−
−
−
−
−
STATUS2
R
91
−
−
−
−
−
−
−
−
−
VFLAG
R
92
−
−
−
−
−
−
−
−
−
CCDO0
R
93
−
−
−
−
−
−
−
−
−
CCDO1
R
94
−
−
−
−
−
−
−
−
−
CCDE0
R
95
−
−
−
−
−
−
−
−
−
CCDE1
R
96
−
−
−
−
−
−
−
−
−
CGMSO0
R
97
−
−
−
−
−
−
−
−
−
CGMSO1
R
98
−
−
−
−
−
−
−
−
−
CGMSO2
R
99
−
−
−
−
−
−
−
−
−
CGMSE0
R
9A
−
−
−
−
−
−
−
−
−
CGMSE1
R
9B
−
−
−
−
−
−
−
−
−
CGMSE2
R
9C
−
−
−
−
−
−
−
−
−
WSS0
R
9D
−
−
−
−
−
−
−
−
−
WSS1
R
9E
−
−
−
−
−
−
−
−
−
31/35
FJDL86V7668-01
OKI 電子デバイス
ML86V7668
■ レジスタ推奨値
ここでは初期値以外のレジスタの推奨値を示します。
レジスタ名
Sub ADD
IOC4
04
YC3
12
LUMC2
33
CKILL1
43
初期値
推奨値
初期値
推奨値
初期値
推奨値
初期値
推奨値
[7]
0
0
0
0
1
1
0
0
[6]
0
0
0
0
0
0
1
1
[5]
0
0
0
1
0
0
0
0
[4]
0
0
0
0
0
1
1
0
[3]
0
1
0
0
0
0
1
0
[2]
0
0
0
0
1
1
1
0
[1]
1
1
0
0
0
1
1
0
[0]
0
0
0
0
0
0
1
0
HEX
02
0a
00
20
84
96
5f
40
32/35
FJDL86V7668-01
OKI 電子デバイス
ML86V7668
使用上の注意
ML86V7668 ビデオデコーダは標準信号を基準に開発を行っております。
非標準信号においても安定した動作が得られるよう改良を行っておりますが、弱電界信号や VTR 再生
信号、信号切り替えが多い信号、ノイズの混入した信号、各種カメラの簡易ビデオ信号など、信号状態
や使用環境にはさまざまな状況があり、すべての信号で安定動作が確認されているものではございま
せん。
ご採用にあたりましては、想定している信号状態・使用環境にて、ユーザー側で十分な評価・ご検討を
行って頂くことをお願い致します。
また、本データシートの他に ML86V7668 ユーザーズマニュアルもご用意しております。
ユーザーズマニュアルではレジスタの個別説明や応用回路例など、設計を行う際の各種情報が説明さ
れております。
設計を始める際は、ご一読をお願い致します。
なお、本データシート、ユーザーズマニュアルは常に沖 Web サイトより最新の情報をダウンロードしてご
使用下さい。
資料に書かれていない最新情報や FAQ などが Web サイトに公開される場合もございますので定期的
に沖 Web サイトをご覧頂くことをお勧めします。
以上、宜しくお願い致します。
33/35
FJDL86V7668-01
OKI 電子デバイス
ML86V7668
■ 改版履歴
ドキュメント No.
ページ
発行日
変更内容
改版前
改版後
PJDL86V7668-00
2004. 7. 15
–
–
暫定版作成
FJDL86V7668-01
2005. 3. 18
34
35
暫定解除、レジスタ推奨値追加(p32)
34/35
FJDL86V7668-01
OKI 電子デバイス
ML86V7668
ご注意
1. 本書に記載された内容は、製品改善及び技術改良等により将来予告なしに変更することがあります。したが
って、ご使用の際には、その情報が最新のものであることをご確認ください。
2. 本書に記載された動作概要及び応用回路例は、本製品の標準的な動作や使い方を説明するためのもの
です。したがって、実際に本製品を使用される場合には、外部諸条件を考慮のうえ回路・実装設計をしてく
ださい。
3. 設計に際しましては、最大定格、動作電源電圧範囲、放熱特性など保証範囲内でお使いください。保証値
を超えての使用など本製品の誤った使用または不適切な使用等に起因する本製品の具体的な運用結果
につきましては、当社は責任を負いかねますのでご了承ください。
4. 本製品及び本書に記載された情報や図面等の使用に関して、当社は、第三者の工業所有権・知的所有権
及びその他の権利に対する保証または実施権の許諾を行うものではありません。したがって、その使用に
起因する第三者の権利侵害に対し、当社は責任を負いかねますのでご了承ください。
5. 当社は品質、信頼性の向上に努めておりますが、部品の性格上、ある確率の欠陥、故障が不可避だと考え
られます。当社製品をお使いの場合には、この様な故障が生じましても直接人命を脅かしたり、身体または
財産に危害を生じさせないよう、装置やシステム上で十分な安全設計をお願いします。
6. 本書記載の製品は、一般電子機器（事務機器、通信機器、計測機器、家電製品など）に使用されることを
意図しております。特別な品質・信頼性が要求され、その故障や誤動作が直接人命を脅かしたり、身体また
は財産に危害を及ぼす恐れのある装置やシステム（交通機器、安全装置、航空・宇宙機器、原子力制御、
生命維持装置を含む医療機器など）に使用をお考えのお客様は、必ず事前に当社販売窓口までご相談願
います。
7. 本書に記載された製品には、「外国為替及び外国貿易管理法」に基づく戦略物資等に該当するものがあり
ます。したがって、該当製品またはその一部を輸出する場合には、同法に基づく日本国政府の輸出許可が
必要となりますので、その申請手続きをお取りください。
8. 本書に記載された内容を、当社に無断で転載または複製することはご遠慮ください。
Copyright 2005 OKI ELECTRIC INDUSTRY CO., LTD.
〒108-8551 東京都港区芝浦 4 丁目 10 番 16 号（5 号館）
シリコンソリューションカンパニー
http://www.okisemi.com/jp/
35/35

Download Report