ユーザーズマニュアル品名 PRBS/任意パターンジェネレータ型名 APG-3G

ユーザーズマニュアル
品名
PRBS/任意パターンジェネレータ
型名
APG-3G
（株）ディエステクノロジー
〒351-0036 埼玉県朝霞市北原 2 丁目 9-10
TEL : 048-470-7030
FAX : 048-470-7022
WEB : http://www.dst.co.jp
お問合わせ : [email protected]
目次
1.
製品概要 .................................................................. 3
2.
仕様 ............................................................................ 3
3.
メモリー構成................................................................4
4.
パタン出力モードの説明........................................5
5.
外観図............................................................................6
6.
コネクタ ....................................................................... 6
6.
ボード上の LED の説明..........................................7
8.
調歩同期シリアルデータによる制御 ............ 7
9.
コマンド設定例....................... ...................................12
10. 工場出荷時の設定...................................................14
11. 出荷検査 ................................................................. 14
12. 保証 .......................................................................... 14
13. 付属品 ...................................................................... 14
14. その他 ...................................................................... 14
変更履歴
2012 年 10 月 29 日
REV0.1 暫定版版発行
2013 年 3 月 1 日
最大ビット長の記述を修正
FRQ コマンド削除
STAT コマンド追加
LED2 に点滅動作の記述を追加
パタン設定のコマンドを修正
LENGTH コマンドのパラメータ修正
HELP コマンド追加
プルアップ抵抗の仕様を修正
消費電流、入力レベル範囲の仕様を修正
入力 S11 の仕様の記述を削除
基板のコネクタ配置図修正
外部トリガーのチャタリング除去の記述を削除
付属品についての記述を追加
2
Digital Signal Technology
1. 製品概要
任意パタンの出力可能なパタンジェネレータです。
2. 仕様
2-1. 電気的仕様
1)入力クロック
SMB コネクタ 50Ωシングルエンド AC 結合
正弦波
30MHz - 3000MHz
-3dbm～3dBm
矩形波
2kHz - 3000MHz
-3dbm～3dBm 立下り・立ち上がり時間は 4nS 以内
デューティ比 50±10％
2)トリガ入力
SMB コネクタ 3.3V CMOS 内部で 10 kΩでプルアップされています
トリガ入力に対してパタン出力開始まで±5nS のジッターがあります
3)パタン出力
SMB コネクタ差動 PECL ２チャンネル。各チャンネル独立のパタンを設定できます
チャンネル間のスキューは 20ps 以内
4)クロック出力
SMB コネクタ差動 PECL パタンとのスキューは 100pS 以内
5)出力ビット長
(1)外部トリガモード
1ch あたり 32bit～256kbit の 32 の倍数の任意ビット長
(2)連続モード
1ch あたり 32bit～256kbit の偶数の任意ビット長
6)ビット列出力モード
(1)外部トリガモード
(2)連続モード
8)周波数カウンタ
内部基準クロックで周波数カウントを行う測定精度は±50ppm
測定範囲は 0.1MHz-3040.0MHz
7)ボード上 LED
(1)FPGA 正常動作表示
(2) パタン出力中(アラーム出力も兼ねる)
(3) 入力 RF クロックの周波数判定
8)制御
調歩同期シリアル通信 9600bps, 8 ビット, 1 ストップビット, ノンパリティ
信号レベルは 3.3VCMOS
9)電源電圧
3.3V 単電源±0.2V
10)外形寸法
100mm x 80mm
最大 1200mA
2-2. 環境条件
1）動作温度範囲
0 ～ +60 ℃
2）保存温度範囲
-30 ～ +70 ℃
3
Digital Signal Technology
2-3. 出力波形
3. メモリー構成
APG-3G は、パタンメモリと Flash を持っています。パタンメモリは揮発性で電源 OFF するとデータは失われます。
Flash は不揮発性で電源 OFF してもデータは保持されます。Flash にパタンが保存されていると、電源投入時に
Flash のデータがパタンメモリにコピーされます。Flash にデータが保存されていない場合は、パタンメモリは電源投
入時に"0"クリアされます。調歩同期シリアルにてパタンメモリにデータを格納した後で、SAVE コマンドにて Flash
にセーブします。CH0,CH1 のパタンは、パタンメモリから出力されます。上記操作の詳細はコマンドの説明を参照く
ださい
4
Digital Signal Technology
4.パタン出力モードの説明
4-1.外部トリガモードの説明
外部トリガ端子の L レベルを検知して、パタンメモリのデータを 1 度だけ出力します。パタンメモリの先頭から、指定
されたビット長だけビットパターンを出力します。パタンメモリへの書き込み・ビット長の設定につきましてはコマンド
の説明を参照ください。ビットパタン出力が完了するまでにトリガが L レベルになると、トリガが L になった時点から
パタン出力を再スタートします。外部トリガ端子は内部でプルアップされており、プッシュオンスイッチ等を接続する
だけで外部トリガとすることができます。外部トリガが入ってからパタン出力を開始するまで±5nS のジッターがあ
ります。
外部トリガモードでは、32bit の倍数のビット長のみ設定できます。所望のビットパターンの後ろにダミー”0”を追加
して 32 の倍数のビット長さを設定してください。
4-2.連続繰り返しモードの説明
設定したパタンを繰り返し出力します。パタンメモリの先頭からビットパターンを出力し、指定されたビット長に達す
ると先頭に戻ります。パタンメモリとビット長の設定はコマンドの説明を参照ください。
連続モードでは、奇数ビット長や 32bit 以下のビット長を設定することはできません。奇数長や３２bit 以下を設定す
5
Digital Signal Technology
る場合は、所望のビットパターンを複数連結させて、32bit 以上の偶数長を設定してください。
5.外観図、取り付け寸法図
6. コネクタ
6-1. コネクタの名称と説明
コネクタ番号.
名称
説明
JP1
RESERVED
通常は使用しません OPEN にしてください
J1
CH0_P
CH0 の PECL ポジティブ出力(SMB)
J2
CH0_N
CH0 の PECL ネガティブ出力(SMB)
J3
CH1_P
CH0 の PECL ポジティブ出力(SMB)
J4
CH1_N
CH0 の PECL ポジティブ出力(SMB)
J5
CLK_P
クロックの PECL ポジティブ出力(SMB)
J6
CLK_N
クロックの PECL ポジティブ出力(SMB)
J7
PWR
電源端子（ヒロセ DF1BZ-2P-2.5DSA）
J8
RF_IN
クロック入力(SMB)
J9
RESERVED
通常は使用しません OPEN にしてください
J10
ASYNC
調歩同期シリアル通信制御（ヒロセ DF1BZ-3P-2.5DSA）
J11
TRG
外部トリガーモード入力ピンです
6
＿＿＿＿＿
Digital Signal Technology
6-2.J7 コネクターのピン配置（ヒロセ DF1BZ-2P-2.5DSA）
ピン番号.
名称
説明
1
+3.3V
+3.3V を供給してください
2
GND
GND
6-3.J10 コネクターのピン配置（ヒロセ DF1BZ-3P-2.5DSA）
ピン番号.
名称
説明
1
GND
GND
2
RXD
受信ポート（ホスト → APG-3G）
3
TXD
送信ポート(ホスト ← APG-3G）
7.ボード上の LED の説明
LED1:FPGA が正常に起動している場合に点灯します。
LED2:連続繰り返しモードと、外部トリガモードのときに点灯します
パタン出力の 2 チャンネル間のビット同期に異常が生じた場合は点滅します。
LED3:入力クロックの周波数判定結果で入力クロック品質の簡易診断に使用できます。
LowLimit < 入力クロックの周波数 < HighLimit の場合に点灯します。
LowLimit、HighLimit の設定はコマンドの説明を参照ください。
7
Digital Signal Technology
8. 調歩同期シリアルデータによる制御
PC のシリアルポート(RS-232C) から設定を行う方法を説明します。
8-1. 通信仕様
通信速度
9600bps
データビット
8 bits
ストップビット
1 bit
パリティ
なし
フロー制御
なし
レベル
3.3V CMOS レベル
8-2. RS-232C との接続
APG-3G のシリアル信号レベルは 3.3V の CMOS ですので、直接 PC などのシリアルポート（RS-232C レベル）に
接続することはできません。RS-232C と 3.3VCMOS レベルの変換器が必要となります。当社製品でレベルコンバ
ータ（型名：LVC-232C）を使えば PC のシリアルポートからの制御が可能になります。
LVC-232C に関しましては、弊社ホームページ http://www.dst.co.jp/pdf_file/LVC232C.pdf をご覧下さい。
8-3. コマンドの定義
“
”でかこまれた文字列は ASCII コードを意味しており、「CR」、「LF」は制御コードで 0D(hex) および 0A (hex)を
意味しています。"_"(アンダースコア)はスペースを意味します。不正なコマンドが入力された場合は“INVALID
DATA”「CR」「LF 」が返送されます。入力する文字はすべて大文字を使用します。正常なコマンドが入力された場
合は“＊” 「CR」「LF 」が返送されます。また入力されたデータはエコーバックされます。
8-3-1. 周波数カウンタに関するコマンド
(1)FRQ-LO コマンド
“FRQ-LO_dddd.d”CR LF
dddd.d：入力周波数の LOW リミットを MHz 単位で設定します。設定した LOW リミットより高い周波数になりますと
LED2 が消灯します。なお、周波数判定機能は設定しなくともパタン出力動作には関係ありません。
2400.1MHz を設定するには下記のデータを入力します。
“FRQ-LO_2400.1” CR LF
(2)FRQ-HI コマンド
“FRQ-HI _ddddd.d”CR LF
dddd.d：入力周波数の HIGH リミットを MHz 単位で設定します。設定した HIGH リミット未満になりますと LED2 が
消灯します。なお、周波数判定機能は設定しなくともパタン出力動作には関係ありません。
2400.1MHz を設定するには下記のデータを入力します。
“FRQ-HI _2400.1” CR LF
8-3-2. パタンメモリ書き込みに関するコマンド
(1)PS0 BRAM CSD コマンド
8
Digital Signal Technology
CH0 パターンメモリへのデータ送信コマンドセットです。
“PS0”CR LF を入力するとコマンド CH0 のパタンメモリの受け入れ状態となります。
つづけて、PDATA コマンドを続けて送信します。
“BRAM_xxxx_xxxx”CR LF
“BRAM_xxxx_xxxx”CR LF
“BRAM_xxxx_xxxx”CR LF
“BRAM_xxxx_xxxx”CR LF
xxxx には、16 進 4 ケタ+４ケタでデータを指定します。先に送信されたデータから順に、パタンメモリの先頭から格
納されます。また、16 進 4 ケタ+４ケタのデータは、MSB ファーストでパタンメモリに格納されます。
パタンの送信完了後に、“CSD”CR LF を送信してください。“CSD”CR LF でパタンメモリへのデータ送信が完了し
ます。
パタンメモリへの必要なデータの送信が完了して時点で、256kbit に達していなくとも、“CSD”CR LF を送信して、
パタンの送信を打ち切ることができます。Flash にパタンデータが保存されていない場合、電源投入時は、パタンメ
モリは"0"に初期化されます。意図的に"0"データを使用する場合は、パタンメモリにデータを送信する必要はあり
ません。
たとえば、図のようなビットパタンを設定する場合は、下記のとおり入力します。
“PS0”CR LF
“BRAM_3EAA_AC15”CR LF
“BRAM_5500_0000”CR LF
“CSD”CR LF
(2)PS1 BRAM CSD コマンド
CH1 パターンメモリへのデータ送信コマンドセットです。CH0 と同様に、
“PS1”CR LF
“BRAM_xxxx_xxxx”CR LF
“BRAM_xxxx_xxxx”CR LF
“BRAM_xxxx_xxxx”CR LF
“BRAM_xxxx_xxxx”CR LF
“CSD”CR LF
を順に送信して CH1 へのコマンドセットを行います。
(3) CLEAR コマンド
“CLEAR”CR LF を入力すると CH0,CH1 両方のパタンメモリが"0"クリアされます。
(4) LENGTH コマンド
“LENGTH_xxxx_xxxx” CR LF と入力するとパターン長を設定します。xxxx xxxx には、16 進 8 ケタでパタン長を指
定します。APG-3G は、256kbit のメモリを持ちますが、LENGTH で設定した頭のビット数だけ、パタンを出力します。
9
Digital Signal Technology
LENGTH コマンドは CH0 と CH1 を個別に設定することはできません。
たとえば、40bit を設定する場合は下記のデータを入力します。
“LENGTH_0000_0028” CR LF
(5) RD-P コマンド
“RD-P”CR LF を入力すると、パタンメモリのデータをダンプします。ダンプを中断するには、’S’を入力してください。
以下のように、CH0 の先頭アドレスから順にダンプし、CH0 のダンプ終了後に、続けて CH1 の先頭アドレスから順
にダンプします。1 行で 32bit づつダンプします。
“CH0 PATTERN MEMORY”CR LF
“xxxx_xxxx”CR LF
“xxxx_xxxx”CR LF
：
：
“CH1 PATTERN MEMORY”CR LF
“xxxx_xxxx”CR LF
“xxxx_xxxx”CR LF
：
：
8-3-3. パターン出力のスタート・ストップに関するコマンド
(1)CNT コマンド
“CNT”CR LF を入力すると連続繰り返しモードでパタン出力を開始します。
連続繰り返しモードでパタン出力を開始すると LED２が点燈します。外来ノイズ等によって、2 チャンネル間のビット
同期がずれる場合があります。ビット同期がずれた場合は、LED2 が点滅します。また、STAT コマンドで、ビット間
同期ずれの有無を確認することができます。ビット同期ずれが生じた場合は、再度“CNT”CR LF を入力してビット
同期ずれを解消してください。
(2)TRG コマンド
“TRG”CR LF を入力すると外部トリガモードでパタン出力を開始します。外部トリガが入ると、設定されたパタンを
一度だけ出力します。
外部トリガモードでパタン出力を開始すると LED２が点燈します。外来ノイズ等によって、2 チャンネル間のビット同
期がずれる場合があります。ビット同期がずれた場合は、LED2 が点滅します。また、STAT コマンドで、ビット間同
期ずれの有無を確認することができます。ビット同期ずれが生じた場合は、再度“TRG”CR LF を入力してビット同
期ずれを解消してください。
(3)STOP コマンド
“STOP”CR LF を入力するとパタン出力を停止し、LED２は消灯します。
8-3-4. フラッシュメモリに関するコマンド
10
Digital Signal Technology
(1)SAVE コマンド
“SAVE”CR を入力すると現在設定されているパタンメモリの内容、パタン長、入力周波数の HIGH/LOW リミット、
パタンバースト停止中/繰り返しモード/外部トリガモードの情報がフラッシュに書き込まれます。
電源投入時にこれらの情報が読み出されセットされます。繰り返しモード/外部トリガモードのいずれかの場合に、
SAVE コマンドを実行すると、次回電源投入時に、繰り返しモード/外部トリガモードになります。書きこみが正しく
行なわれない場合は下記レスポンスが戻ってきます。
“FLASH ERROR”CR LF
(2) ERASE コマンド
“ERASE”CR を入力するとフラッシュメモリに記憶されたデータが消去されます。フラッシュの消去が正しく行なわ
れない場合は下記レスポンスが戻ってきます。
“FLASH ERROR”CR LF
(3) RD-F コマンド
“RD-F”CR LF を入力すると、FLASH メモリのデータをダンプします。ダンプを中断するには、’S’を入力してくださ
い。以下のように、CH0 の先頭アドレスから順にダンプし、CH0 のダンプ終了後に、続けて CH1 の先頭アドレスか
ら順にダンプします。1 行で 32bit づつダンプします。
“CH0 FLASH MEMORY”CR LF
“xxxx_xxxx”CR LF
“xxxx_xxxx”CR LF
：
：
“CH1 FLASH MEMORY”CR LF
“xxxx_xxxx”CR LF
“xxxx_xxxx”CR LF
：
：
8-3-5. 設定情報読み出しに関するコマンド
(1)STAT コマンド
“STAT” CR LF を入力すると、入力クロックの周波数と、周波数リミット、設定ビット長、
連続繰り返し/外部トリガ/ 停止中、CH 間同期のステータスが順に出力されます。
レスポンスは以下のとおりです。
“RF_IN=dddd.dMHz”CR LF
“FRQ_LO=dddd.dMHz”CR LF
“FRQ_HI=dddd.dMHz”CR LF
“LENGTH=0xXXXXXXXX”CR LF
“CNT”CR LF
または、“TRG”CR LF または、“STOP”CR LF
11
Digital Signal Technology
“Clock-Error”CR LF
または、メッセージなし
“Clock-Error”が返された場合は、CH 間のビット同期異常ですので、再度、CNT コマンド、TRG コマンドを送信し
て 2 チャンネル間の同期ずれを解消してください。
8-3-6. その他コマンド
(1)HELP コマンド
“HELP” CR LF を入力すると、各コマンドの一覧と説明が出力されます。
8-3-7. 入力クロックについての注意点
APG-3G は CNT コマンドまたは TRG コマンドを入力した時点での入力クロックの周波数を測定して、測定された
周波数に基づいてデータのハードウェアの調整を行っています。連続繰り返しモード・外部トリガモードの途中で入
力クロックの周波数を変更した際には、再度、CNT コマンド、TRG コマンドを送信してください。また、CNT モードも
しくは TRG モードで SAVE した際は、次回に電源投入時に TRG モードもしくは CNT モードになりますので、電源投
入前に入力クロックを接続してください。
SG からクロックを入力する際に、SG のパラメータを変更すると（周波数、出力レベル、出力 ON・OFF 等）、SG の
過渡現象により、2 チャンネル間のビット同期がずれる場合があります。ビット同期ずれが発生した場合は、LED２
が点滅しますので、再度、CNT コマンド、TRG コマンドを送信して、2 チャンネル間の同期ずれを解消してください。
ビット同期のずれは STAT コマンドでも確認できます。
また、外来ノイズ等によっても、2 チャンネル間のビット同期がずれる場合があります。定期的に STAT コマンド
または LED2 の目視確認よって、ビット同期ずれを監視することを推奨いたします
8-3-8. 連続してデータを設定する場合の注意点
高速にコマンドを送信する場合、APG-3G はフロー制御をおこなっていないためデータを取りこぼす可能性があり
ます。各コマンドの処理が完了すると“＊”のプロンプトが返送されますので、このプロンプトの受信を確認した後
に次のコマンドを送って下さい。
9. コマンド設定例
連続パタン出力モードで PCIExpress のコンプライアンスパタンを出力するパタンを例にコマンド設定例を説明いた
します。図のように、CH0 から 40bit のコンプライアンスパタンを出力し、CH1 からトリガ用のパタンを出力します。
12
Digital Signal Technology
(1)電源を投入し、正常に初期化完了すると以下のメッセージを返します。
“DST APG-3G Ver1.0A”CR LF
(2)入力クロックを接続し、STAT コマンドで所望の周波数となっていることを確認します。
“STAT”CR LF
(3) LED3 の周波数判定機能を使用できるように、周波数リミットの設定を行います。使用するクロック源の周波数
変動、本装置の周波数カウンタの測定精度を考慮し、少し余裕を持った周波数リミットを設定することを推奨しま
す。なお、周波数判定機能は設定しなくともパタン出力動作には関係ありません。
“FRQ-LO_dddd.d”CR LF
“FRQ- HI_dddd.d”CR LF
(3)CH0 のパタンメモリに 40bit のデータを送信します。
“PS0”CR LF
“BRAM_3EAA_AC15”CR LF
“BRAM_5500_0000”CR LF
“CSD”CR LF
(4) CH1 のパタンメモリにデータを送信します。CH1 は、最初の 1 ビットのみ"1"なので、BRAM コマンドは一度だけ
です。
“PS1”CR LF
“BRAM_8000_0000”CR LF
“CSD”CR LF
(5)パタン長を設定します。
“LENGTH_0000_0028”CR LF
(6)連続繰り返しモードでパタン出力を開始します
“CNT”CR LF
(7)フラッシュにセーブします。
“SAVE”CR LF
フラッシュには、パタンメモリの内容、パタン長、連続繰り返し/外部トリガ/停止中、周波数リミットの情報が記憶さ
れます。次回電源投入時は、すぐに PCIExpress のコンプライアンスパタンの出力を開始します。
13
Digital Signal Technology
10. 工場出荷時の設定
工場出荷時は、8. コマンド設定例に記載された PCIExpress のコンプライアンスパタンを出力するように Flash
メモリにデータが書き込まれています。パタンデータ以外のデータは下記の通り、データが書き込まれています。
FRQ_LO=0000.0MHz
FRQ_LHI=3000.0MHz
LENGTH=0x00000028
CNT モード
11. 出荷検査
2-1．の電気的仕様について全数検査します。
12. 保証
納入後 1 年経過までの期間に製造者の製造上、設計上の不適切さによる瑕疵が発見された場合は製造者の責
任において修理もしくは交換をおこなうものとします。
13. 付属品
電源供給用(基板上 J7)2P コネクタつきケーブル
1本
調歩同期シリアル用(基板上 J10)3P コネクタつきケーブル
1本
スペーサ・取り付けネジ
4 セット
14. その他
14-1. 本製品は CMOS デバイスを使用しておりますので静電気により損傷をうけやすい場合があります。
14-2. 過電圧を与えないでください。モジュールが損傷することがあります。損傷した場合は
12.の保証の限りではありません。有償にての修理となります。
・本マニュアルの記載事項は予告なく変更する場合がございます。
・本マニュアルの一部または全部を当社に無断で転載または複製することを禁じます。
・使用者が事故などによる損害が生じた場合当社では一切の責任を負いません。
・本資料の記載内容は工業所有権その他の権利の実施に対する保証または実施権の許諾を行う
ものではございません。
・本マニュアル記載の回路等の使用に起因する第三者の工業所有権に関して当社ではその責任
を負いません。
株式会社ディエステクノロジー
14
Digital Signal Technology

Download Report