新 製 品 携帯機器向けLiイオンバッテリ・マネジメントシステム MB3838，MB39F101 ノートパソコン向けLiイオンバッテリ・マネジメントLSIです。保護IC 「MB3838」と，ローコストのフラッシュメモリ搭載スマートセンスIC 「MB39F101」を組み合わせることにより，バッテリの残量管理，充 電管理用データを本体側マイコンに送出します。 ッテリ・マネジメントシステムであるBMX ＊2 をご提案しています。 概 要 BMXは，これまでのバッテリ・マネジメントシステムと比べて，機能 を落とすことなくローコストで実現できるシステムです。 近年のノートパソコン，PDA，携帯電話などの携帯情報機器の 特 普及にはめざましいものがあります。そこで大きな役割を果たしてき 長 たのが，軽量で大容量のLiイオンバッテリです。 機器の携帯使用では電池の安全性・長稼働時間・残量表示 の明確さが必要であり，電池保護機能や電池残量管理などを行う コンセプト BMXのコンセプトは次のとおりです。 バッテリ・マネジメントシステムが存在します。ノートパソコンの世界 ・パソコン本体で管理すれば電池パック内のマイコンは不要 では，Smart Battery System（SBS）が世界シェア70％（2001年） ・パック内機能は電池情報をパソコン本体側へ伝えるのみ となっており，世界標準システムと位置づけられています。ほかに ・機能の付加価値はソフトウェアで行えばよい もDUMBバッテリシステム＊1がありますが，部品コストとしては有利 ・機能はSBSと同等でコストはダウン 電池パック内マイコンレスで高機能のうえコストダウンが可能 でも機能面でSBSに劣ります。 このような状況のなか当社では，既存システムに代わる新たなバ 図１ 図１にBMXの概略図を示します。 BMX概略図 AC アダプタ 電池パック パソコン本体 2nd 保護 MB3838 コア RAM 保護 IC MB39F101 AD I2C Flash BMX FIND Vol.21 No.2/No.3 2003 ファームウェア 充電 IC マイコン MB90370 PMU＋KBC ファームウェア 53 MB3838, MB39F101 BMXの構成は，電池パック内に保護IC「MB3838」 とスマートセ コン側で工夫することなく電池パック単体時に出力をオフできるた ンスIC「MB39F101」の２チップを，パソコン本体側にパワーマネジ め，誤操作による出力短絡を防止でき，電池パック自体の取り扱 メント （PMU） とキーボードコントロール （KBC）の両機能を併せ持つ いが容易になります。 マイコン「MB90370＊3」を配しています。保護ICとセンスICから得 また本製品は，VDDレギュレータやA/Dコンバータ用基準電圧 た電池情報を，I 2Cバス通信によりパソコン本体と通信を行う構成 源を備え，セル電圧モニタや電流モニタ機能を内蔵しています。 です。電池パックは電池情報をパソコン本体へ伝えるだけとなり， 次項でご紹介するMB39F101と一緒に使用することで，電池パッ その制御はパソコン本体側のマイコンで行います。これにより電池 ク内蔵の残量監視システムを容易に構成できます。 パック内のマイコンを削除できるので，電池パックトータルのコストダ 本製品は3/4セルLiイオン電池パックに対応しています。 ウンが可能です。当社従来製品との比較では，総デバイス費の約 40％のコストダウン （対SBS比）が可能となっています。 次に，当社製品のMB3838，MB39F101についてご説明します。 ■特長 電源電圧範囲：6V〜25V 高精度過充電検出電圧：4.325V±25mV ＊１：電池パック内が保護ICとメモリのみで構成されたシンプルなバッテリ監視シ ステム。業界スタンダードな俗称。 過放電検出後の回路消費電流：0μA（標準） ＊２：BMX：Battery Management project X 基準電圧源およびVDDレギュレータ内蔵 ＊３：MB90370：業界初のLPCバスとシリアルIRQを搭載した，ノートパソコン セル電圧モニタおよび電流モニタ機能内蔵 向けパワーマネジメント機能付きキーボードコントローラ用16ビットマイコン （本誌Vol.20 No.5で紹介） 。 擬似過放電機能内蔵 過放電出力遮断の事前警告機能内蔵 リモートオン/オフ機能内蔵 Liイオン電池パック制御用IC MB3838 2段階の遅延時間を持つ過電流検出機能を内蔵： Vth＝110mV → 7ms（標準） Vth＝300mV → 500μs（標準） ■概要 Liイオン電池パック制御用ICのMB3836/3837に続いて，基準電 0Vセル充電復帰機能内蔵 パッケージ：SSOP-24P 圧源・VDDレギュレータ・セル電圧モニタ・電流モニタ機能を内 蔵したMB3838を開発しました。 本製品はMB3837と同様，3/4セル直列接続のLiイオン電池パッ ク制御用ICです。12.6V/16.8V充電に対応し，過充電・過放 電・過電流・過電圧を検出して充放電を制御します。 充電器の異常などにより，電池パックへの印加電圧が過電圧検 出電圧以上になると充電を停止し，解除電圧以下になると再び充 電を開始します。 Liイオン電池の過放電を検出すると，放電を遮断する事前信号 を出力します。この機能により，ノートパソコンのメモリ上データを ハードディスクに退避できます。そのうえ，電池をセルごとの過放電 レベルまで充分に使い切ることができるため，3/4セル分トータル電 写真１ MB3838外観 圧での過放電検出設定に対して，ノートパソコンの動作時間を長 くできます。 過放電検出後は，ICのすべてのバイアスを切断するため消費電 流はなくなります。そのため，過放電で出力が切断された状態で 電池パックが長期間放置されても，ICに電流が流れたり放電する ことを防げます。長期間放置による自己放電などでセル電圧が0V 付近まで低下した電池も，再充電による使用が可能です。 また，過放電検出電圧以上のセル電圧状態においても擬似過 放電状態に設定できます。ノートパソコン出荷時に，電池パックか らの放電を禁止できるうえICのバイアス源もオフできるため，電池 パックの保存期間を約３倍程度延ばすことができます。 さらにリモートオン/オフ機能により，外付け論理回路やノートパソ 54 写真２ MB3838チップ FIND Vol.21 No.2/No.3 2003 MB3838, MB39F101 ■回路構成 図２ 端子配列図（MB3838） 図２に端子配列図，図３にブロック図，図４〜図６に動作タイ ミングチャートを示します。 （TOP VIEW） 本製品は，次に示す機能ブロックで構成されています。 ■機能 OCV 1 24 AOUT2 COUT 2 23 D1 BAT4 3 22 D2 COVT 4 21 D3 BAT3 5 20 AOUT1 CPDT 6 19 SEL BAT2 7 18 VS COCT 8 17 VCC BAT1 9 16 OUTON DOUT 10 15 VDD VIS 11 14 VREF GND 12 13 PDWN 過充電検出部 電池の充電時に各セル電圧を監視します。図４に示すように， いずれかのセル電圧が過充電検出電圧（4.325V標準）以上になる と，COVT端子−GND間に接続されたコンデンサ（COVT） による遅 延時間（23ms標準）後，COUT端子のオープンコレクタがオフして H レベルになり，外付け充電制御用Pch MOS FETをオフして 充電を停止します。 過充電検出状態になったすべてのセル電圧が過充電解除電圧 （4.125V標準）以下になると，COUT端子が L レベルになり，外 付け充電制御用Pch MOS FETがオンします。 セル電圧が過充電検出電圧以上になっても，遅延時間（23ms 標準）内に過充電検出電圧よりも低くなると過充電検出状態にはな りません。 セル電圧入力部 図４に示すように，過充電検出状態では，外付け充電制御用 （FPT-20P-M03） Pch MOS FETがオフすると同時に，過充電検出値を越えたセル のセル電圧入力部SWがオンし，セル電圧入力電流を流して電圧 が高いセルを低くするよう働きます。過充電検出が解除されると， セル電圧入力部SWがオフします。 端子−GND間に接続されたコンデンサ（C OCT ）による遅延時間 過放電検出・パワーフェイル部 （500μs標準）後，DOUT端子が H レベルになり，外付け放電 いずれかのセル電圧が過放電検出電圧（2.75V標準）以下にな 制御用Pch MOS FETがオフすることで放電を停止します。 による ると，CPDT端子−GND間に接続されたコンデンサ（CPDT） なお，過電流を検出するとVS端子の出力Pch MOS FETをオ VS出力遅延時間（2s標準）後，VS端子の出力Pch MOS FETを フします。放電を停止することによりOCV端子は L レベルになり， オフします。CPDT端子−GND間に接続されたコンデンサ（CPDT） 本製品のバイアス源を完全にオフしてパワーダウン状態になります。 によるパワーダウン遅延時間（20s標準）後，DOUT端子が H レ その状態から復帰するには，OCV端子を H レベルにして充電し ベルになり，外付け放電制御用Pch MOS FETがオフして放電を ます。 セル電圧モニタ部 停止します。 なお，放電を停止することによりOCV端子は L レベルになり， 本製品のバイアス源を完全にオフしてパワーダウン状態になります。 各セル電圧を切り替えて，GND基準の電圧値に変換し，AOUT1 端子に出力します。 その状態から復帰するには，OCV端子を H レベルにして充電し 電流モニタ部 ます。 電池セルに流れる電流を，外付け抵抗RSの電圧降下によりVIS 過電流検出部 端子で検出し，デコーダ部機能表に示すように電圧利得を切り替 図５に示すように，電流検出用VIS端子の電圧が110mV標準 えて，AOUT2端子に出 力します。VIS端子電圧が0V時に 以上になると過電流と判断し，COCT端子−GND間に接続された AOUT2端子に2Vを出力するオフセットを設定しているので，充放 コンデンサ（COCT）による遅延時間（7ms標準）後，DOUT端子が 電両方向の電流値をモニタすることができます。 H レベルになり，外付け放電制御用Pch MOS FETがオフする ことで放電を停止します。さらに，放電電流が大きい場合は図6に 示すように，VIS端子の電圧が300mV標準以上になると，COCT FIND Vol.21 No.2/No.3 2003 デコーダ部 D1，D2，D3端子にVDDレベルまたはGNDレベルの信号を入 力することで，セル電圧と電流モニタの切り替えが行えます。 55 56 B1セル B2セル B3セル B4セル 9 7 5 3 RS 5 mΩ 11 VIS GND 12 1k BAT1 1k BAT2 1k BAT3 1k BAT4 42 m/11 mV 100 k 100 k 100 k 100 k ＋ − FIND 24 AOUT2 【電流モニタ部】 ×48/×125 利得 切換え bias ON/OFF ×1 ×1 ×1 ×1 23 22 21 20 D1 D2 D3 AOUT1 36 bit デコーダ マルチ プレクサ VTH2 VTH1 ＋ − ＋ − 【過電流検出部】 2.75 V ±2％ − − − − ＋ 4.325 V ±0.6％ − ＋ − ＋ − ＋ − ＋ 【過充電検出部】 COCT 8 COVT 遅延時間 （7 ms） （500μs） Latch3 リセット 4 リセット Latch1 10 2 CPDT 6 PF出力 遅延時間 （2 s） COUT パワーダウン 遅延時間 （20 s） 【過放電検出部】 遅延時間 Latch2 （23 ms） リセット VCC-OCV＞0.3 V DOUT 1 VCC 600 PDWN OUTON VS （24 ピン） 13 16 18 VREF 基準電圧源 14 5 V±1％ VDD VDD 15 レギュレータ 5 V±2％ ON/OFF 【リモートオン回路部】 OCV BATT− BATT＋ 図３ 【セル切換え回路部】 19 【セル電圧入力部】 【セル電圧 Amp 部】 SEL VCC 17 470 MB3838, MB39F101 ブロック図（MB3838） Vol.21 No.2/No.3 2003 MB3838, MB39F101 図４ 動作タイミングチャート（過充電検出部，セル電圧入力部） （MB3838） 他のセルは VTH を越えず，セル電圧入力電流および自己放電で電圧が低下した状態 VTH（4.325 V） セル電圧 VH（0.2 V） セル 1 セル 2 （4.125 V） セル 1 セル電圧入力電流 セル 2 （45μA） （0μA） （45μA） （0μA） （VDD） （3 V） COVT 端子 COUT 端子 TD（23 ms） 図５ 動作タイミングチャート（過電流検出部1） （MB3838） 充電開始 （0.3 V） VIS 端子 （0.11 V） 0V （3 V） COCT 端子 DOUT 端子 VS 端子 0V TD（7 ms） 図６ 内部バイアス：オフ 動作タイミングチャート（過電流検出部2）（MB3838） 充電開始 （0.3 V） VIS 端子 （0.11 V） 0V （3 V） COCT 端子 DOUT 端子 VS 端子 0V TD（500μs） 内部バイアス：オフ FIND Vol.21 No.2/No.3 2003 57 MB3838, MB39F101 フラッシュメモリ内蔵スマートセンスIC MB39F101 図７ 端子配列図（MB39F101） （TOP VIEW） ■概要 MB39F101は，新規開発テクノロジの単層ポリシリコン・フラッシュ AVREF 1 20 SDA メモリテクノロジを用いることでプロセス工程を削減した，ローコスト AN00 2 19 SCL のフラッシュメモリ内蔵のスマートセンスICです。本製品は，ノート AN01 3 18 VCC1 パソコン用3/4セル直列Liイオン電池パックに対応しています。保護 AN02 4 17 SLAVEADDRESS ICより受け取った電池情報をデジタル化処理する10ビットA/Dコンバー VSS 5 16 POWON タ部，電池初期情報と制御情報を格納する1280ビット フラッシュメ AN03 6 15 VCC2 CAN00 モリ，本体側マイコンとの通信を行うI2C制御回路で構成されてい ます。 当社製品のMB3838（ 制御用IC） とセットで使用することにより， 電池パック内マイコンを削除することができます。SBSと同等機能で ありながら，ローコストな電池残量監視システムを構成することがで 7 14 PORT3 WP 8 13 PORT2 NC 9 12 PORT1 NC 10 11 PORT0 きます。 （FPT-20P-M03） ■特長 単層ポリシリコン・フラッシュメモリテクノロジ採用でローコスト なセンサICを実現 I2Cバスインタフェース準拠，E2PROM（2Kビット）互換 電圧測定・電流測定の同時A/D変換が可能 2電源方式により，電池から電源（Vcc1=5V）が供給されていな くても，VCC2にHOST側から3.3Vを供給することでメモリ読出 I2Cインタフェースのプロトコル制御を行います。SLAVE-ADDRESS としてのみ動作します。 10ビットA/Dコンバータ 逐次比較型10ビットA/Dコンバータです。A0〜A3の4入力のう しが可能 ち１つを選択してA/D変換を行います。また，電流センスには パワーダウン機能により待機時の消費電流が0μA CAN00端子があり，アナログ入力のA/D変換と電流センスのA/D パワーダウン時からのAuto Wake Up機能（SLAVE-ADDRESS 変換は同時に行うことができます。 1280ビットフラッシュメモリ のマッチによる） 電池初期情報や状態などの記憶用の1280ビット フラッシュメモリ ■回路構成 です。 図７に端子配列図，図８にブロック図を示します。 図９にメモリマップを示します。 本製品は，次に示す機能ブロックで構成されています。 パワー部 内部回路の電源供給を行います。SLAVE-ADDRESSのマッチ ■機能説明 により，パワーダウンモードからのAuto Wake Upが可能です。 I2Cバスインタフェース制御部 写真３ 58 MB39F101外観 写真４ MB39F101チップ FIND Vol.21 No.2/No.3 2003 MB3838, MB39F101 図８ ブロック図（MB39F101） ［EXT＿CLK］ ［TSCL］ ［BIT-ADDR（0：2）］ メモリ＆ メモリ制御回路 （1280 ビット） ［CYCLING-TEST］ ［HVD-TE］ ［HVD-VPP］ WRITE-MODE WRITE-MDATA WRITE-START WRITE-END 内部回路-I2C 間 RD-REQ WD-ADDRESS（0：7） データ送受信 W-MDATA（8：15） 制御部 R-MDATA（0：7） W-MDATA（0：7） R-RDATA（0：7） RCV-DATA（0：7） DATA-RCVD START STOP SLVAD-MATCH READ WRITE SCL I 2C バス インタフェース 制御部 DISABLE-RCV DISABLE-ACK SEND-ACK SEND-DATA（0：7） SDA SLAVE-ADDRESS WRITE-REG ［ANALOGOUT］ ［INACTIVE］ WAKE-UP ［ANALOGIN］ VCC1 VCC2 PORT0/ANLOG-IN PORT1/ANLOG-OUT PORT3 PORT2 GPIO 5.0 V 3.3 V POWON POWER SAVE MODE AV-REF AN00 AN01 AN02 AN03 CAN00 WP RESET5.0 RESET3.3 POWER AD 変換回路 （10 ビット） VSS 図９ メモリマップ 今後の展開 当社は今後もソリューション提案型ビジネスへの展開 00 を図り，残量管理や保護機能以外にも，新たな急速 02 充電システムなど次世代バッテリ・マネジメントシステム 04 の市場ニーズに応えるべく，さまざまなシステム提案を 06 行っていきます。また，新規テクノロジである単層ポリ シリコン・フラッシュメモリを用いたメモリ入りアナログ製 品の展開や，3重拡散BiCMOS＊4を用いることにより， 08 AD 変換結果 1 レジスタ L AD 変換結果 1 レジスタ H AD 変換結果 2 レジスタ L AD 変換結果 2 レジスタ H コマンド/ステータスレジスタ L コマンド/ステータスレジスタ H ポートレジスタ L ポートレジスタ H パワーステータスレジスタ L パワーステータスレジスタ H 0A 未実装領域 アナログ分野全般に対して高精度・高機能・ローコ スト製品の拡充に努めていきます。 ■ ＊４：CMOSベースのテクノロジにNPNトランジスタを形成するこ とにより，バイポーラの高精度とCMOSの安価なコストを併 せ持つBiCMOSテクノロジ。 40 保 未実装領域 守 50 用 フラッシュテストモードレジスタ（8 バイト） Flash 制御用 ROM（8 バイト） 58 60 ユーザレジスタ領域 1（8 バイト） 68 ユーザレジスタ領域 2（8 バイト） 70 ユーザレジスタ領域 3（8 バイト） 78 ユーザレジスタ領域 4（8 バイト） 80 システムメモリ領域（128 バイト） 2 バイト単位（＋CRC8 で合計 3 バイト）での読出し/書込み 未実装領域の書込みは正常終了で 書込みデータは無視される。 読出しデータは不定，保守領域は 試験モード時のみ書込み可能（そ れ以外では未実装領域と同じ動作 をする）。 8 バイト単位での消去/書込み ライトプロテクト対象外領域 8 バイト単位での消去/書込み 8 バイト単位での消去/書込み ライトプロテクト対象領域 F8 お問い合わせ先【技術】：LSI事業本部 アナログ商品事業部 マーケティング部 TEL（03）5322-3390 FIND Vol.21 No.2/No.3 2003 【営業】 ：最寄りの富士通㈱ FAX（03）5322-3386 営業部（裏表紙をご参照ください） 59
© Copyright 2024 Paperzz
