集積回路設計 第8回目 講義資料
杉本 泰博
1
アナログスイッチとオン抵抗
（ソース、ドレインの端子電圧≒０と仮定）
ID ≅
RON
µ nCoxW
L
この領域で動作
∥
線形領域
(VGS − Vth )VDS
2
V
（ QVDSは小さく、 DS は省略できると仮定）
2
1
1
L
=
=
=
⎛ ∂I D ⎞ µ nCoxW (VGS − Vth )
⎛W ⎞
′
K
⎜⎜
⎟⎟
⎟(VGS − Vth )
n⎜
∥
⎝L⎠
⎝ ∂VDS ⎠
Kn´
2
演習８.１ （kT/Cノイズ、熱雑音）
vout
1
H ( jω ) =
=
vin 1 + jωCR
1
2
H ( jω ) =
1 + ω 2C 2 R 2
v =∫
2
no
∞
0
H ( jω ) vRi df
2
2
を計算しなさい。
vRi2 = 4kTR
単位周波数当り
1
dx
⎛
⎞
−1 x
tan
を使う
=
⎜ 公式： ⎟
2
2
∫
a +x
a
a
⎝
⎠
3
クロックフィードスルー
min (vin + vth , vc1 + vth )
１、スイッチがオンからオフに切換わるとき、
v g = min (vin + vth , vc1 + vth )
Q = C1vc1 + CGD {vc1 − min (vin + vth , vc1 + vth )}
C1 , CGD に蓄えられる電荷の総量
２、 vg = 0 となった場合
Q′ = C1 (vc1 + ∆ ) + CGD (vc1 + ∆ )
SWがオン→オフと切換わった
場合、vc1の電圧が変動して
しまう
Δ：端子Bの電圧変化
３、放電経路はないのでQ=Q´である。
∆=−
CGD
⋅ min (vin + vth , vc1 + vth )
C1 + CGD
4
チャネル電荷
QCH = WLC OX (VDD − VIN − Vth )
5
チャネル電荷の打ち消し手法
1
1/2
何割がこちらに来るか、
推測が困難
打消しは端子
電圧に依存
B.Razavi, Ｄｅｓｉｇｎ of Analog CMOS Integrated Circuits”, McGraw-Hill, 2001.
6
CMOSアナログスイッチ
オフÆオン
„
フィードスルー（オンからオフに切り替わる時に発生）はお互いにキャンセルし
合い、少なくなる
„
IN電圧の全ての範囲でスイッチオン状態を保つことが可能
„
オン抵抗のIN電圧依存性が少ない
7
PMOSサンプリングスイッチ応用（その
２-１）
Sample phase
オン抵抗の入力依存性
オン抵抗Ron ＝ ｆ（Vgs, Vsb)
オン抵抗が入力に依存
出力が歪む
8
（その２-２）オン抵抗の入力依存性低減
Sample phase
„
降圧した入力電圧をゲート端子に加える
Vgsを一定
„
バルク端子をソース端子に接続
Vsbを一定
9
（その２-３）スイッチングノイズの入力依存性
スイッチの切り替え時に電荷が発生
Sample phase
→ Hold phase
クロックフィードスルー
ゲート端子の変化ΔVclkに依存
スイッチングノイズが入力に依存
出力が歪む
10
（その２-４）スイッチングノイズの入力依
存性低減
Sample phase
→ Hold phase
„
„
ダミースイッチを設ける
サンプリングスイッチと逆相のクロック
電荷をキャンセル
11
（その２-５）PMOSサンプリングスイッチ
„
サンプリングスイッチ
„
„
ダミースイッチ
ダイオード
„
逆相クロック生成
12
シミュレーション結果
CMOSスイッチ使用
PMOSスイッチ使用
VDD = 1.8V
VDD = 1.8V
fin = 1MHz, fs = 50MHz
fin = 1MHz, fs = 50MHz
SNDR = 86.3dB
SNDR = 117.3dB
13

2014-2016合法木材供給認定事業者