ＣＰＬＤ実習の導入について − 論理回路設計実習の導入に向けて − 愛知県立東山工業高等学校 電子工学科 １ 後藤真 吾 はじめに 本校電子工学科では、ディジタル実習としてブレッドボード（ ＩＣトレーナ）で「基本論理素 子」と「フリップフロップ」を利用して実習を行っている。そのため、回路が 複雑になると変更 にかなりの時間を要するため、これを利用しての 論理回路設計実習は困難である。 しかし、その一方で今日の論理回路設計の世界では、ＣＰＬＤやＦＰＧＡ などのプログラマブ ル・ロジック・デバイス抜きには語れない時代になっている。 そんな中、実習の内容を検討する 時期になり、ディジタル実習の担当となったことが 私自身の 本研究を行うきっかけ になった。 ２ ＣＰＬＤの概要 ＰＬＤは、内部の論理をユーザが自由 にプログラムできるＬＳＩであり、 その特徴からＳＰＬ Ｄ、ＣＰＬＤ、ＦＰＧＡの３種類に分類される。 本研究では、アルテラ社のＣＰＬＤであるＭＡ Ｘ7000ＳシリーズのＥＰＭ7032ＳＬＣ44-10 を利用した。 その仕様と構造を次に示す。 コア動作電圧：５Ｖ パッケージ：ＰＬＣＣ 使用可能ゲート数： 600 マクロセル数：32 最大ユーザＩ／Ｏピン数 ：36 16 個のマクロセル (組合せロジックを 実現するプログラム可能なロジック・モジュールと順序 回路を構築するためのＤフリップフロップから構成されている もの)を 1 つのブロック（ＬＡＢ： Ｌogic Ａrray Ｂlock）にまとめ、ＬＡＢ間を接続する 配線領域が内蔵されている。ＥＰＭ7032 Ｓには 2 個のＬＡＢが用意されている。 ３ ＣＰＬＤ実習の導入過程と実践 (１) ＣＰＬＤ 学習セット 本研究を始めるにあたって、最初に取り 組んだものが、ＣＱ出版社から発売してい た「ＶＨＤＬで学ぶＣＰＬＤ学習セット」 であった。 (２) 実習のためのハードウェア／ソフトウェア 実習として導入するに当たり、予算の面とソフトウェアの面から自作することにした。(学 習セットではライセンスの関係で ＶＨＤＬでの論理設計ができない ) ア ハードウェア ＣＰＬＤ ダウンロードケーブル パソコンで設計した回 路をＣＰＬＤにダウンロ ー ド (ＥＰＭ7032ＳＬＣ44−10) す るためのケーブル (回路図はアルテラ社の Web ページ (http://www.altera.co.jp/) 制御対象 トグルＳＷ：4 個、押ボタンＳＷ：2 個、ＬＥＤ：4 個、 ７セグメントＬＥＤ(2 桁)、外部端子(クロック、クリア )、 ダウンロード用端子(ＴＣＫ、ＴＤＩ、ＴＤＯ、ＴＭＳ ） イ ソフトウェア 「ＱＵＡＲＴＵＳ Ⅱ Ｗｅｂ Ｅｄｉｔｉｏｎ 」 MAX+PLUS II BASELINE からＶＨＤＬによる論理回路設 計実現のために変更した。この ソフトウェアは 無償で提供され ている。(アルテラ社) また、使用については MAX+PLUS II BASELINE か らの移行を想定しており、メニ ューが違和感なく利用できる。 ４ おわりに ソフトウェアを「ＱＵＡＲＴＵＳⅡ」に変更した ことでＶＨＤＬを利用した論理回路設計に対 応できた。まだ課題研究での利用にとどまっているが、実習での展開に組み込んでいきたい。
© Copyright 2024 Paperzz
