2-D-9 スペシャル・セッション〔音の教育あるいは研究における先進的デモンストレーション〕 FPGA を用いた高速 1bit 信号処理 ∗ ☆久世大, 今井亮太, 井上貴之, 小谷野雄史, 大内康裕, 池田雄介, 及川靖広, 山崎芳男 (早大理工) 1 デジタル信号 アナログ信号 まえがき バランス入力 バランス出力 FPGA Field Programmable Gate Array（以下 FPGA）は， ハードウェア記述言語によって内部の回路を書き換 SATA 転送 えることができ，また並列処理が可能な高い演算性 能を持つ集積回路である．我々は，これらの特徴を活 ディザ かし，高速 1bit 信号処理に FPGA を導入することで SSD 様々なシステムを実現してきた．具体的には 1024 ch のマイクロホンアレイ [1] や，パラメトリックスピー カの駆動 [2]，また帽子型補聴システム [3] などが挙げ 図–2 高速 1bit 直接量子化信号録音再生システムの構成 0 ステムで実現できる上，プログラムを書き換えるこ −10 とで回路を自由に変更できるので実験条件や信号処 −20 理の変更なども容易に行うことができる．本稿では， 近年我々が高速 1bit 信号処理の研究開発に FPGA を level [dB] られる．FPGA を用いることで，これらを小型なシ −30 −40 −50 用いた例として，ディザを用いた 1bit 直接量子化信 −60 号の録音再生システム [4] を紹介する．また，そのシ −70 ステムを拡張して実現した多チャンネル 1bit 信号再 0.2 0.4 0.6 0.8 1.0 1.2 1.4 Frequency [Hz] 1.6 1.8 2.0 2.2 4 x 10 図–3 標本化周波数を 200 MHz としたときのスペクトル 生システムの提案を行う． 2 0 ディザを用いた高速 1bit 直接量子化信 号の録音・再生 及び標本化される．標本化された 1bit 量子化信号は， FPGA 基板に接続された SSD に SATA1.0 で高速に 書き込まれる．SATA の高い転送速度と FPGA の演 FPGA と SATA を用いた 1bit 直接量子化信号の記 算性能により，構築したシステムで標本化周波数最大 録再生システムを紹介する．図–1，図–2 にそれぞれ 500 MHz の標本化を実現した．また SSD での 1bit 構築したシステム，システムの構成図を示す．図–2 量子化信号の長時間録音・再生を可能にした．再生に から，1bit ADC が FPGA を用いることで非常にシ 関しても SSD から SATA を用いて高速に読み出すこ ンプルになっていることが分かる． とが可能であり，1bit 信号を FPGA のデジタル出力 入力信号にディザを加算した合成信号は，FPGA 端子からそのまま出力することができる． のデジタル入力端子に入力された後，FPGA 内の 1 実際に構築したシステムを用いて，標本化周波数 段フリップフロップ回路によって 1bit 信号に量子化 200 MHz で量子化された 1bit 信号のスペクトルを 図–3 に示す．入力信号には 1.6 kHz，33 mVp-p の正 弦波，加算したディザには 29.975 MHz，10 Vp-p の 正弦波を用いた．標本化周波数を高くすることで量 子化雑音が白色化され，可聴帯域内で雑音電力が小 さくなっている． 多チャンネル高速 1bit 信号再生への応用 3 2 章で紹介した大容量の高速 1bit 信号の記録再生 システムでは，1 ch で標本化周波数を最大 500 MHz 図–1 高速 1bit 直接量子化信号録音再生システム ∗ での信号の記録再生を行っていたが，本章で新たに提 High Speed Single-Bit Signal Processing with FPGA. By Dai KUZE, Ryota IMAI, Takayuki INOUE, Yûji KOYANO, Yasuhiro ÔUCHI, Yusuke IKEDA, Yasuhiro OIKAWA and Yoshio YAMASAKI(Waseda University). 日本音響学会講演論文集 - 1631 - 2016年3月 案するシステムでは，それを多チャンネル再生シス 0DVWHU SSD テムへ拡張する．多チャンネル再生システムは近年， 㸯ELW ࢹ࣮ࢱࢆ ࡘࡢฟຊࡾศࡅ ձ ղ ճմյնշո 臨場感やリアリティを高める目的で音場を制御する 㛗㊥㞳ఏ㏦ 際に盛んに用いられている．高速 1bit 信号はデジタ ル信号ながら原信号のスペクトルを含有し再生にあ たり DAC を必要としない [5] ので，システムが煩雑 になりがちな多チャンネル再生を小規模なシステム ྛ &3/' ࡀ ࢳࣕࣥࢿࣝ ศ㓄 で実現することが可能である． +XE +XE +XE +XE +XE +XE +XE +XE %XíHU %XíHU %XíHU %XíHU %XíHU %XíHU %XíHU %XíHU 提案する多チャンネル再生システムと構築したシス テムの一部を，それぞれ図–4 に示す．信号のハブシ ࣅࢵࢺ ಙྕࢆ &026 ࣂࢵࣇࡀቑᖜ ステムとして Complex Programmable Logic Device （以下 CPLD）はプログラマブル集積回路の一つで， FPGA 同様に回路の書き換えが容易である．CPLD に FPGA ほどの複雑な回路を構築することはできな 図–4 多チャンネル再生システムの概要 Speakers いが，提案システムのハブシステムのような単純な回 路を安価かつ小型な CPLD に実装させることで，シ ステムの簡素化を図ることができる． 今回使用する CPLD(Xilinx XC9572XL) の最大ク ロック数が 100 MHz であることから，本システムで FPGA CMOS は駆動クロックを 96 MHz，信号の標本化周波数を 4 MHz，1 台の出力チャンネル数を 24 とした．また 本システムに CPLD を 8 台使用し，マスタシステム SSD CPLD 1 台で 192ch での再生を想定している．本システムの 信号処理の流れを以下に示す． STEP 1 SSD から SATA を用いて 192 ch の 1bit データをマ スタシステム（FPGA）に読み出す． STEP 2 192 ch の 1bit データを 24 ch 毎に分配し，24 ch データ をマスタシステムから 8 台のハブシステム (Complex Programmable Logic Device：以下 CPLD) にそれぞ れ LAN ケーブルを通じて伝送する． 図–5 多チャンネル再生システム ケーブルを長距離伝送に使用する．再生するチャンネ ル数は計 192 ch，1 チャンネルから再生する信号を標 本化周波数 4 MHz で再生するので，SSD からの読み 出しの転送速度は 768 Mbps で行う．図–5 に構築し た多チャンネル再生システムを示す。 むすび 4 STEP 3 各ハブシステムは受け取った 24 ch の 1bit データを 各チャンネルに分配し，出力する． 号の応用や新しいシステムの提案を行ってきた．本稿 STEP 4 では多チャンネルシステムへの応用を提案し構築を 高速 1bit 信号処理に FPGA を導入し，高速 1bit 信 ハブシステムから出力された 1bit データを，接続さ 行った. 今後は提案した多チャンネルシステムの評価 れた CMOS バッファで各スピーカを駆動する． や，3 次元音場再現への応用を行う． 参考文献 マスタシステムとハブシステム間の通信に関して， マスタシステムとの同期を考慮し，24 ch データの他， CPLD を駆動するクロック信号と 24ch データのイン デックスを示すフレーム信号を同時に伝送している． 3 つの高周波数のデジタルデータを並行して通信する ことから，マスタシステムとハブシステム間の通信 にはシールド付の LAN ケーブル（Cat.5e）を用いた． また 3 信号を差動で伝送し．CPLD の直前にレシー バで受けることによりノイズ耐性を高めた．システム 全体の小型化を図るため CPLD-スピーカ間（24 ch） [ 1 ] 武岡成人，小榑亮太，山崎芳男， “高速 1bit 信号処理を用いた 超多チャンネルマイクロホンアレイ，”音講論 (秋)，pp765-766， 2010． [ 2 ] 石井紀義，武岡成人，及川靖広，山崎芳男， “ 高速 1bit 信 号によるパラメトリックスピーカの直接駆動，” 音講論（秋）， pp.631-632，2009． [ 3 ] 井上貴之，今井亮太，池田雄介，及川靖広， “ MEMS マイ クロホンアレイを用いた帽子型補聴システム，” 音講論（秋）， pp.1257-1258，2015． [ 4 ] 小谷野雄史，今井亮太，池田雄介，及川靖広，山崎芳男， “ディ ザを用いた高速 1bit 直接量子化信号の記録と再生，”音講論 (秋)， pp545-546，2015． [ 5 ] 大賀寿郎，山崎芳男，金田豊，音響システムとデジタル処理， 1995. の信号線ではなく，FPGA-CPLD 間（6 ch) の LAN 日本音響学会講演論文集 - 1632 - 2016年3月
© Copyright 2024 Paperzz
