close

Enter

Log in using OpenID

LC73883M LC73884M

embedDownload
注文コードNo.N6 0 0 9
No. 6 0 0 9
N2098
新
LC73883M
LC73884M
CMOS LSI
DTMFレシーバIC
LC73883M, 73884Mは、DTMF信号の検出を行うレシーバであり、それに必要なフィルタを内蔵した留守番電話機用LSIであ
る。
特長
・16種のDTMF信号を検出
・DTMFレシーバとして必要な各種フィルタを内蔵
・ダイアルトーンフィルタ
・高群バンドパスフィルタ
・低群バンドパスフィルタ
・シリアルデータ出力
・動作電源電圧 : 2.85V∼5.5V
・パワーダウンモードを持ち消費電流の低減が可能
・外部より19.2MHz もしくは 14.85MHzのクロック入力による動作 (LC73883M)
・外部より9.6MHz もしくは 4.8MHzのクロックによる動作 (LC73884M)
絶対最大定格/ Ta=25℃
最大電源電圧
入力電圧
入力電流 出力電圧
許容消費電力
動作周囲温度
保存周囲温度
許容動作範囲/ Ta=−35∼+70℃
動作電圧
入力「H」レベル電圧
入力「L」レベル電圧
VDDmax
VIN
IIN
VOUT
Pdmax
Topr
Tstg
VDD
VIH1
VIH2
VIH3
VIL1
VIL2
VIL3
−0.3∼+6.0
−0.3∼VDD+0.3
−10∼+10
−0.3∼VDD+0.3
Ta≦70℃
120
−35∼+70
−50∼125
min
2.85
3, 7ピン
0.7VDD
2ピン
0.85VDD
4ピン(LC73884M)
0.85VDD
3, 7ピン
2ピン
4ピン(LC73884M)
unit
V
V
mA
V
mW
℃
℃
typ
max
5.5
0.3VDD
0.15VDD
0.15VDD
unit
V
V
V
V
V
V
V
10
本書記載の規格値(最大定格、動作条件範囲
等) を瞬時たりとも越えて使用し、その結果
発生した機器の欠陥について、弊社は責任
を負いません。
4.4
5.15
6.4
6
1.8 max
5
1
0.15
1.5
5.1
0.1
本書記載の製品は、極めて高度の信頼性を
要する用途(生命維持装置、航空機のコント
ロールシステム等、多大な人的・物的損害
を及ぼす恐れのある用途)に対応する仕様に
はなっておりません。そのような場合には、
あらかじめ三洋電機販売窓口までご相談下
さい。
0.625
外形図3086A
(unit : mm)
0.35
1.0
0.55
SANYO : MFP10S
〒370-0596 群馬県邑楽郡大泉町坂田一丁目1番1号
N2098TS寿◎木村 B8-3738, 4110 No.6009-1/10
LC73883M, 73884M
DC電気的特性/ Ta=25℃, VDD=3V, VSS=0V
動作消費電流
IDD (op)
静的消費電流
IDD (st)
出力「H」レベル電流
IOH
出力「L」レベル電流
IOL
入力インピーダンス
ZIN
min
2ピン=「L」
6, 8, 9ピン:VOUT=2.6V
6, 8, 9ピン:VOUT=2.6V
1ピン
0.6
10
typ
1.4
0.5
max
2.8
5
−0.3
unit
mA
μA
mA
mA
kΩ
max
−13
unit
dBm
dB
50
AC電気的特性/ Ta=25℃, VDD=3V, VSS=0V, Fosc=19.2MHz or 14.85MHz (LC73883M)
Fosc=9.6MHz or 4.8MHz (LC73884M)
min
typ
入力信号検知レベル
1, 2, 3, 5, 6, 9
−43
許容ツイスト
2, 3, 6, 9, 11
±10
周波数検知帯域
2, 3, 5, 9
1.5%±2Hz
周波数不検知帯域
2, 3, 5
±3.5
許容サードトーン
2, 3, 4, 5, 9, 10
−16
許容ダイアルトーン
2, 3, 4, 5, 8, 9, 10
22
許容ノイズ
2, 3, 4, 5, 7, 9, 10
−8
入力信号検知時間
tDP
タイミングチャート参照
3
入力信号検知時間
tDA
タイミングチャート参照
0.5
入力信号無効時間
tREC
タイミングチャート参照
入力信号有効時間
tREC
タイミングチャート参照
45
インタディジットポーズ
tDD
タイミングチャート参照
インタディジットポーズ
tID
タイミングチャート参照
40
ガードタイム
tGDP
タイミングチャート参照
29.5
30.0
tGDA
タイミングチャート参照
19.5
20.0
シリアルロック
tRCK
タイミングチャート参照
立上り時間
シリアルロック
tFCK
タイミングチャート参照
立下り時間
データシフト速度
データ出力遅延時間
tPAD
タイミングチャート参照
100
データセット速度
tDL
タイミングチャート参照
4
データ保持時間
tDH
タイミングチャート参照
30
クロック入力周波数
fosc1
CLKSEL=「L」(LC73883M)
−0.1% 19.2MHz
fosc2
CLKSEL=「H」(LC73883M)
−0.1% 14.85MHz
fosc3
CLKSEL=「L」(LC73884M)
−0.1%
9.6MHz
fosc4
CLKSEL=「H」(LC73884M)
−0.1%
4.8MHz
クロック入力レベル
Vosc
LC73883M
0.3
クロックデューティ比
Cdty
4ピン
40
50
30.5
20.5
1
%
dB
dB
dB
ms
ms
ms
ms
ms
ms
ms
ms
μs
1
μs
500
kHz
ns
μs
ns
20
20
20
20
+0.1%
+0.1%
+0.1%
+0.1%
60
Vp-p
%
条件
1. dBm=600Ω負荷時の1mW電力を0dBmとする。
2. 16種のDTMF信号全ての組み合わせ
3. 40msのDTMF信号時間, 40msのポーズ時間
4. DTMF信号は公称周波数を使用
5. 低群・高群のレベルは同一
6. DTMF信号の周波数偏差は±1.5%±2Hz以内
7. 帯域が0∼3kHzのガウスノイズ
8. 350Hz および 440Hzのダイアルトーン
9. エラー率は1万回中1回以下
10. DTMF信号のもっとも低いレベルの周波数成分を基準とする
11. ツイスト=高群トーンレベル/低群トーンレベル
No.6009-2/10
LC73883M, 73884M
端子説明
端子番号
端子名
1
INPUT
I
端 子 説 明
2
PD
I
入力結合コンデンサが必要。内部でVDD/2にバイアスされている。
このピンを「L」にすることによりパワーダウンモードになる。また、電源投入時
には必ず1μs以上「L」にすること。
3
CLKSEL
I
このピンの切換えにより4ピンに入力するクロックの切換えが可能。
L:19.2MHz, H:14.85MHz (LC73883M), L : 9.6MHz, H : 4.8MHz (LC73884M)
4
OSCI
I
外部より19.2MHz もしくは 14.85MHzのクロックを入力する (LC73883M)。
外部より9.6MHz もしくは 4.8MHzのクロックを入力する (LC73884M)。
5
VSS
6
SD
電源端子 通常0V
O
デコードされたDTMF出力がLSBを先頭に4ビットのシリアルデータとしてこの
端子より出力される。
7
ACK
I
このピンはSDピンへデータをシフトアウトするのに用いられる。4つのパルスが4
ビットからなるDTMF文字をシフトアウトするために必要である。
8
STD
O
「H」でDTMF信号が存在することを示す。このピンはESTピンに比べ、入力信号
に対し立上りは遅いが、バースト波等に対して不感である。
9
EST
O
「H」でDTMF信号が存在することを示す。このピンもしくはSTDを外部でモニタ
し、適当な時間を経過後、データをアクセスするためにACKへ4つのパルスを与え
る。なお、この端子の立上りでデータをラッチする。
10
VDD
電源端子 通常2.85∼5.5V
ピン配置図
INPUT
1
10 VDD
PD
2
9
EST
CLKSEL
3
8
STD
OSCI
4
7
ACK
VSS
5
6
SD
LC73883M
LC73884M
Top view
A11526
No.6009-3/10
LC73883M, 73884M
入出力端子等価回路図
端子番号
端 子 名
1
INPUT
内 部 接 続
1
A11527
2
PD
3
CLKSEL
2
3
A11528
4
OSCI
4
(LC73883M)
A11529
4
OSCI
4
(LC73884M)
A11530
6
SD
8
STD
9
EST
6
8
9
A11531
7
ACK
7
A11532
No.6009-4/10
LC73883M, 73884M
等価回路ブロック図
[LC73883M]
VDD
VSS
CLKSEL
Bias generator
PD
High group filter
frequency
detector
Row
INPUT
−1
Anti-alias
filter
Dial tone
filter
Low group filter
DTMF signal detector
Column
OSCI
frequency
Code converter circuit and Latch
Timing generator
Output
signal
control
circuit
EST
STD
SD
Shift
register
ACK
detector
A11533
[LC73884M]
VDD
VSS
Bias generator
PD
1/2
Column
High group filter
frequency
detector
CLKSEL
Row
INPUT
−1
Anti-alias
filter
Dial tone
filter
Low group filter
frequency
DTMF signal detector
OSCI
Code converter circuit and Latch
Timing generator
Output
signal
control
circuit
EST
STD
SD
Shift
register
ACK
detector
A11534
No.6009-5/10
LC73883M, 73884M
測定回路/応用回路例
0.1μF
1
INPUT
VDD 10
2
PD
EST
9
+3V
LC73883M
3
CLKSEL
STD
8
4
OSCI
ACK
7
5
VSS
SD
6
100pF
19.2MHz
0.1μF
A11535
0.1μF
1
INPUT
VDD 10
2
PD
EST
9
+3V
LC73884M
9.6MHz
3
CLKSEL
STD
8
4
OSCI
ACK
7
5
VSS
SD
6
0.1μF
A11536
No.6009-6/10
LC73883M, 73884M
タイミングチャート
通常状態 (DTMF信号#n および #n+1が入力された場合)
#n
INPUT
#n+1
tDP
tDA
EST
tGDP
tGDA
tREC
tID
STD
ACK
#n
SD
LSB
#n+1
MSB
LSB
MSB
A11537
DTMF信号 (#n)がバースト等により2つに分割した場合
tDO
INPUT
#n
#n
#n+1
EST
STD
ACK
#n
SD
LSB
#n
MSB
LSB
#n+1
MSB
LSB
MSB
A11538
No.6009-7/10
LC73883M, 73884M
雑音 (#n+α)という疑似DTMF信号が入った場合
tREC
INPUT
#n
#n+1
#n+α
EST
STD
ACK
#n+α
#n
SD
LSB
MSB
LSB
MSB
#n+1
LSB
MSB
A11539
入力クロックのズレによりデータ出力が狂ってしまう場合
INPUT
#n
#n+1
#n+2
EST
STD
ACK
#n
SD
LSB
#n+2
MSB
LSB
MSB
A11540
注) データ出力はACKから4つのパルスをセットとしてSD端子より出力される。ただし、EST端子の立上りから次の立上りま
での間に5つ以上のパルスを入力しても5つめ以降のパルスは無視される。また、EST端子の立上りから次のEST端子の立
上りまでの間に、ACK端子からのパルスが1∼3個の場合、4つ目のパルスの立下りまで前EST端子が「H」となった時のデ
ータが保持され、次のデータは無視される。
No.6009-8/10
LC73883M, 73884M
入力クロックの条件
EST
VIH
VIL
>1μs
tDL
ACK
VIH
VIL
tRCK
tFCK
tPAD
SD
VIH
b0
VIL
tDH
>1μs
b1
b2
b3
A11541
パワーオン時のリセットタイミング
VDD
>1μs
PD
A11542
PD端子とACK端子のタイミング
PD
ACK
VIH
VIL
VIH
VIL
>1μs
>1μs
>1μs
>1μs
A11543
ACK端子は、PD端子の変化中 および その前後1μs以内では変化させないこと。
No.6009-9/10
LC73883M, 73884M
フィルタ特性
10
PRECISE
DIAL TONES
0
X=350Hz
Y=440Hz
AMPLTUDE [dB]
−10
DTMF TONES
−20
A=697Hz
B=770Hz
−30
C=852Hz
D=941Hz
−40
E=1209Hz
−50
F=1336Hz
0
1k
X
Y
A B
2k
C D
E
F
G
FREQUENCY [Hz]
G=1477Hz
H=1633Hz
H
A11544
出力コード表
FL
FH
KEY
b3
b2
b1
b0
697
1209
1
L
L
L
H
697
1336
2
L
L
H
L
697
1477
3
L
L
H
H
770
1209
4
L
H
L
L
770
1336
5
L
H
L
H
770
1477
6
L
H
H
L
852
1209
7
L
H
H
H
852
1336
8
H
L
L
L
852
1477
9
H
L
L
H
941
1336
0
H
L
H
L
941
1209
*
H
L
H
H
941
1477
#
H
H
L
L
697
1633
A
H
H
L
H
770
1633
B
H
H
H
L
852
1633
C
H
H
H
H
941
1633
D
L
L
L
L
Y80 PS No.6009-10/10
Author
Document
Category
Uncategorized
Views
5
File Size
334 KB
Tags
1/--pages
Report inappropriate content