注文コード No.N A 1 9 2 8 B
データシート No.NA1928A をさしかえてください。
LC01707PLF
CMOS LSI
FM多重用チューナIC
http://onsemi.jp
概要
LC01707PLF は FM FE, IF, IF-Filter, PLL, FM-DEMO, LPF を内蔵した車載 FM 多重用チューナ IC で
ある。1 チップにて FM 多重用チューナを開発できる。PND に搭載できる小型 FM 多重用チューナが構
成できる。
機能
・FM 多重専用 FM チューナ IC
・LNA を内蔵
・イメージ減衰複素 BPF 内蔵
・Wide/Narrow Band AGC 内蔵
・Narrow Band IF AGC 内蔵
・イメージキャンセル採用
・FM 検波回路に DLL 検波方式を採用、調整が不要である。
・I2C BUS で制御できる BUS 制御チューナ IC である。
・キャリア除去用 LPF 内蔵
・外付け部品点数が少ない。
絶対最大定格/Ta=25℃
項目
記号
条件
定格値
unit
電源電圧
VDD max
4.3
V
最大入力電圧
VDD H
4.3
V
最大出力電圧
VDD L
4.3
V
許容損出
Pd max
700
mV
動作周囲温度
Topr
-40∼85
℃
保存温度
Tstg
-55∼150
℃
最大接合部温度
Tj max
150
℃
※実装基板：80mm×70mm×1.6mm
Ta≦85℃
ガラスエポキシ両面実装基板
最大定格を超えるストレスは、デバイスにダメージを与える危険性があります。最大定格は、ストレス印加に対してのみであり、推奨動作条件を超えての機能
的動作に関して意図するものではありません。推奨動作条件を超えてのストレス印加は、デバイスの信頼性に影響を与える危険性があります。
動作電源電圧範囲
項目
記号
電源電圧範囲
VDD
推奨電源電圧
VDD
Semiconductor Components Industries, LLC, 2013
September, 2013
条件
絶対最大定格を超えないこと
定格値
unit
3.0∼3.6
V
3.3
V
32812 SY/O1911 SY/81011 SY 20110210-S00002 No.A1928-1/19
LC01707PLF
電気特性/Ta=25℃, VDD=3.3V, fc=83MHz, VIN=60dBμVEMF, fm=1kHz,
Audio filter: HPF=100Hz, LPF=15 kHz
主要レジスタ設定：IF AGC(02h)=6(110), RF AGC(00h)=0(0000)
DLL デモジュレータゲイン(09h)=1(01)、モノマルチセンタ(09h)=7(0111)
項目
記号
実用感度1(S/N30dB)
SN30
仕様
条件
min
22.5kHz dev, fm=1kHz,
typ
12
max
20
unit
dBμEMF
S/N=30dB入力レベル
実用感度2(S/N10dB)
SN10
7.5kHz dev, fm=76kHz,
27
dBμEMF
44
dB
21
dB
S/N=10dB入力レベル ※1
SN比1
SN1
22.5kHz dev, fm=1kHz
34
SN比2
SN2
7.5kHz dev, fm=76kHz
全高調波歪率1
THD_1
22.5kHz dev, fm=1kHz
0.5
%
全高調波歪率2
THD_2
75.0kHz dev, fm=1kHz
0.5
%
AM抑圧比
AMR
AM 30% mod
44
dB
イメージ除去比
IMR
22.5kHz dev, fm=1kHz
32
dB
オーディオ出力レベル1
ADO1
7.5kHz dev, fm=1kHz
オーディオ出力レベル2
ADO2
7.5kHz dev, fm=76kHz
消費電流
IDD
無信号入力
※1
34
※1
※1
26
39
70
mVrms
15
23
41
mVrms
106
170
mA
※1：Audio filter: HPF=100Hz, LPF=OFF
外形図
unit:mm (typ)
3408
TOP VIEW
SIDE VIEW
BOTTOM VIEW
6.0
44
0.5
(4.0)
6.0
(4.0)
2 1
12
0.0 NOM
(0.8)
SIDE VIEW
0.4
(1.0)
0.85 MAX
0.16
SANYO : VQFN44K(6.0X6.0)
No.A1928-2/19
LC01707PLF
NAGC
SMETER
0.68 F
34
35
VDD
LPFO
36
38
Freq.Count
1
33
0.22 F
WAGC
37
DEMCO
0.22 F
DEMCO
56pF
220pF
LPFI
40
39
NC
NC
41
NC
42
44
43
NC
GND
Decoder
0.022 F
応用回路例（定数は暫定）
LIM
VDD
0.022 F
-
DEMO
LPF
+
2
32
SDA
31
SCL
30
INT
29
NC
28
NC
27
NC
26
SD
25
XTAL
10nF
VSS
3
I/F
W_AGC
VDD
NC
4
NC
5
N_AGC
MIX I
IF
AGC
MIX Q
IF
AGC
22 F
+
0.68 F
VDD
100pF
27pF
VSS
L3 :
120nH
47pF
LNA_N
MIX Q
1.8MHz
7
8
DIV
injection
LNA
9
LOCK
DET
REF
COUNT
PD CP
PROG
COUNT
X_TAL
18pF
7.2MHz
Freq.Count
10
COM
BPF
DIV
NC
f0:600kHz
f0:1.2MHz
6
0.022 F
LNA_P
MIX I
24
VSS
DEVAR
11
23
22
NC
21
NC
20
NC
19
NC
18
L2 : 2.7nH
17
VSS
16
L1 : 2.7nH
15
0.022 F
VDD
VDD
0.022 F
100pF
10pF
VSS
CP
14
13
C BANK
12
NC
*本 IC は、推奨発振回路部にコルピッツ発振回路を使用している。25PIN と電源及び GND ライン間で
の寄生容量により、発振余裕度が低下するので、基板レイアウト設計の際には注意すること。
*本 IC の推奨発振動作は、IC と水晶振動子と基板レイアウトの複合条件により発振余裕度が変化する。
よって IC 単体で、発振動作を保証するものではない。
*本 IC は、システム上、FM 帯域周波数の信号(ローカル発振の 4 分周信号)を使用しており、この信号
が AMT 端に漏れ込む。品質上問題となる場合には、ANT 端子経路にアイソレーションを備えること。
使用部品
Component
Parameter
Value
Type
Supplier
L1/L2
Local OSC coil
2.7nH
C2012H-2N7D-RD
SAGAMI
L3
Differential input coil
120nH
C2012C-R12G-RC
SAGAMI
X1
Crystal
7.2MHz
SMD-49
KDS
AT-49
KDS
EXS00A-A01145
NDK
EXS00A-A01146
NDK
No.A1928-3/19
LC01707PLF
端子説明
端子 No.
端子名
I/O
端子説明
1
NAGC
O
ナローバンド AGC 検波容量接合端子
2
WAGC
O
ワイドバンド AGC 検波容量接合端子
3
VSS
P
IF 用 GND 端子
4
NC
-
内部回路未接続
5
NC
-
内部回路未接続
6
VDD
P
LNA 用電源端子
7
LNA_P
I
LNA+入力端子
8
VSS
P
LNA 用 GND 端子
9
LNA_N
I
LNA-入力端子
10
NC
-
内部回路未接続
11
NC
-
内部回路未接続
12
VSS
P
1st
13
CP
O
PLL チャージポンプ容量接続端子
14
VDD
P
1st
15
VDD
P
ローカル発振用電源端子
16
LO_1
O
ローカル発振用インダクタ接続端子
17
VSS
P
ローカル発振用 GND 端子
18
LO_2
O
ローカル発振用インダクタ接続端子
19
NC
-
内部回路未接続
20
NC
-
内部回路未接続
21
NC
-
内部回路未接続
22
NC
-
内部回路未接続
23
DEVAR
I
デバイスアドレス設定端子
24
VSS
P
PLL_ロジック用 GND 端子
25
XTAL
I
水晶共振子接続端子（クロック入力端子）
26
SD
O
ステーションディテクタ端子
27
NC
-
内部回路未接続
28
NC
-
内部回路未接続
29
NC
-
内部回路未接続
30
INT
O
テスト端子
31
SCL
I
シリアル・データ・クロック入力
32
SDA
I
シリアル・データ入出力
33
VDD
P
PLL_ロジック用電源端子
34
SMETER
O
S メータ出力
35
VDD
P
IF 用電源端子
36
LPFO
O
復調出力（帯域制限後）
37
DEMOO
O
復調出力
38
LPFI
I
復調信号入力端子
39
DEMOC
O
復調検波用容量接続端子
40
NC
-
内部回路未接続
41
NC
-
内部回路未接続
42
NC
-
内部回路未接続
43
NC
-
内部回路未接続
44
GND
P
GND 端子
ミキサ用 GND 端子
ミキサ用電源端子
No.A1928-4/19
LC01707PLF
端子機能
端子 No.
1
端子名
NAGC
機能
等価回路
ナローバンド AGC 検波容量接合端子
VDD
VDD
1
2
WAGC
ワイドバンド AGC 検波容量接合端子
VDD
VDD
2
3
VSS
IF 用 GND 端子
4
NC
内部回路未接続
5
NC
内部回路未接続
6
LNA 用電源端子
7
VDD
LNA_P
8
VSS
LNA 用 GND 端子
9
LNA_N
LNA-入力端子
LNA+入力端子
VDD
VDD VDD
7
9
10
NC
内部回路未接続
11
NC
内部回路未接続
12
VSS
CP
1st
13
ミキサ用 GND 端子
PLL チャージポンプ容量接続端子
VDD
VDD
VDD
13
14
15
VDD
VDD
1st
ミキサ用電源端子
ローカル発振用電源端子
次ページに続く。
No.A1928-5/19
LC01707PLF
前ページより続く。
端子名
16
LO_1
17
VSS
LO_2
18
機能
ローカル発振用インダク
タ接続端子
ローカル発振用 GND 端子
等価回路
16
18
17
VDD
VDD
Cap
Bank
ローカル発振用インダク
タ接続端子
Cap
Bank
端子 No.
To Pin13
19
NC
内部回路未接続
20
NC
内部回路未接続
21
NC
内部回路未接続
22
NC
内部回路未接続
23
DEVAR
デバイスアドレス設定端
子
VDD
VDD
23
24
25
VSS
PLL_ロジック用 GND 端子
XTAL
水晶共振子接続端子（ク
ロック入力端子）
VDD
VDD
5pF
25
20pF
10pF
26
SD
ステーションディテクタ
端子
30
INT
VDD
テスト端子
VDD
30 26
27
NC
内部回路未接続
28
NC
内部回路未接続
29
NC
内部回路未接続
次ページへ続く。
No.A1928-6/19
LC01707PLF
前ページより続く。
端子 No.
31
端子名
SCL
機能
等価回路
シリアル・データ・クロック入
力
VDD
31
32
SDA
VDD
シリアル・データ入出力
VDD
32
33
VDD
PLL_ロジック用電源端子
34
SMETER
S メータ出力
VDD
VDD
34
35
VDD
IF 用電源端子
36
LPFO
復調出力（帯域制限後）
VDD
VDD
4pF
36
37
DEMOO
復調出力
VDD
VDD
20.4pF
37
1pF
次ページへ続く。
No.A1928-7/19
LC01707PLF
前ページより続く。
端子 No.
38
端子名
LPFI
機能
等価回路
復調信号入力端子
VDD
+
-
38
1pF
39
DEMOC
復調検波用容量接続端子
39
VDD
VDD
40
NC
内部回路未接続
41
NC
内部回路未接続
42
NC
内部回路未接続
43
NC
内部回路未接続
44
GND
GND 端子
44
VSS
(Pin_3)
VSS
(Pin_8)
VSS
(Pin_12)
VSS
(Pin_17)
VSS
(Pin_24)
No.A1928-8/19
LC01707PLF
通信仕様
通信仕様を以下に示す。
Serial Interface (I2C-bus): シリアルインターフェース(I2C-bus)
シリアル・データ・ライン(SDA)、シリアル・クロック・ライン(SCL)の 2 本のバス・ラインで構成
される I2C-bus によって送受信を行う。8 ビットの双方向シリアル・データ転送を最高 400kbit/s（フ
ァースト・モード）で行うことが可能である。Hs モードには対応していない。
※ソフトウェア・リセット・コマンドは、II2C-bus フォーマットに非対応コマンドとなる。
I2C で使用される用語
I2C では下記用語が定義されている。
用語
説明
トランスミッタ
データをバスに送信するデバイス
レシーバ
データをバスから受信するデバイス
マスタ
データ転送を開始し、クロック信号を生成し、データ転送を終了するデバイス
スレーブ
マスタからアドレスを指定されるデバイス
「スタート」条件と「ストップ」条件
データ通信の始まりには「スタート」条件が、終わりには「ストップ」条件が必ず必要となる。
SCL が H のときに SDA ラインが H から L に変化する状況を「スタート」条件と呼ぶ。また、
SCL が H のときに SDA ラインが L から H に変化する状況を「ストップ」条件と呼ぶ。
SDA
SDA
SCL
SCL
P
S
データ転送
SDA ラインに出力される各バイトの長さは必ず 8 ビットになる。各バイトの後にはアクノリッジ・
ビットが必要になる。データは最上位ビット(MSB)から順に送信される。
データ転送では、「スタート」条件(S)の後、スレーブのアドレスが送信される。データ転送は必ず
マスタが生成する「ストップ」条件(P)によって終了する。
P
D7
SDA
D6
D1
D0
Sr
SCL
S
or
Sr
1
2
7
8
9
1
2
3-8
9
Sr
or
P
No.A1928-9/19
LC01707PLF
アクノリッジ（受信確認）
マスタによってアクノリッジ用クロック・パルスが生成された場合、トランスミッタは SDA ライン
を開放する（SDA ラインは H 状態になる）。レシーバはデータを 1 バイト(8 ビット)受信するご
とにアクノリッジ・クロック・パルスが H 状態の時に、SDA ラインを L にする。マスタがレ
シーバとなる場合、スレーブから送信されたデータの終わりにアクノリッジをしないことでマスタ
はスレーブにデータの終わりを知らせる。
8
2
1
9
S
ソフトウェア・リセット
通信中断（マイコンのリセット等）が発生した場合、下記信号を入力することで、通常の通信が可
能となる。
*ソフトウェア・リセットは通信中断後に通信可能状態に戻すための信号で、レジスタ設定がリセッ
トされることはない。
*ソフトウェア・リセット・コマンドは、II2C-bus フォーマットに非対応コマンドとなる。
SDA
SCL
S
1
2
7
8
9
Sr
P
No.A1928-10/19
LC01707PLF
Electrical Specification and Timing for I/O Stages
t1
t2
SD
t4
t7
t2
t1
t9
SC
t10
t6
t5
t3
t8
START
condition
STOP
condition
バス・ラインの特性
項目
記号
FAST-MODE
最小値
SCL=100kHz の
単位
最大値
SCL クロック周波数
fSCL
SDA、SCL 立下り時間
t1
SDA、SCL 立上り時間
t2
SCL
H
時間
t3
0.6
μs
SCL
L
時間
t4
1.3
μs
7
t5
0.6
μs
10
「スタート」条件保持時間
400
kHz
20+0.1Cb
300
ns
20+0.1Cb
300
ns
場合(例)
100
3
t6
0.3
μs
データ・セットアップ時間
t7
0.1
μs
3
「ストップ」条件セットアップ時間
t8
0.6
μs
10
「ストップ」「スタート」間バスフリー時間
t9
1.3
μs
20
「スタート」条件セットアップ時間
t10
0.6
μs
バス・ライン容量性負荷
Cb
データ保持時間
I2C バス・デバイス用
シリアルインターフェース電圧レベル
項目
High レベル入力電圧
Low レベル入力電圧
400
VDD：通信バス電圧
最小値
最大値
0.7VDD
0.0
High レベル出力電圧(オープン・ドレイン)
Low レベル出力電圧(オープン・ドレイン)
pF
0.0
単位
VDD
V
0.3VDD
VDD ※2
V
0.2VDD
V
V
※2：High レベル出力電圧はオープン・ドレインがハイインピーダンス状態となる。
ドレインは VDD にプルアップしているため、電圧= VDD となる。
No.A1928-11/19
LC01707PLF
1 バイト内の各ビット定義
1)スレーブ・アドレス
スレーブ・アドレスはチップ固有の 7 ビットの固定アドレス 1110000 or 1110001 と 8 ビット
目のデータ方向ビット(R/W)で構成される。このデータ方向ビットが 0 であれば送信(書込
み)、 1 であれば受信(読み込み)を行う。DEVAR=1 で固定アドレスは 1110001 、DEVAR=0 で固
定アドレスは 1110000 に設定される。
MSB
LSB
1
1
1
0
0
0
1/0
R/W
R/W
BIT
READ
1
WRITE
0
2)レジスタ・アドレス
内部レジスタは全部で 34 個のため、MSB 側に設定された 2 ビットのデータは無効となる。
6bit 使用しているので、64 アドレスは受け付けるがレジスタとして使用するのは 34 個である。
MSB
LSB
0
0
A5
A4
A3
A2
A1
A0
3)レジスタ・データ
各レジスタのデータは 8 ビットで構成されている。
D7
MSB
D6
D5
D4
D3
D2
D1
D0
LSB
No.A1928-12/19
LC01707PLF
コマンドフォーマット
1)個別レジスタ・データ書き込み
Invalid address
Write
SDA
S
1
1
1
START condition
1/0
1/0
0
0
0
1/0
0
Slave address
1/0
1/0
1/0
1/0
0
0
0
1/0
Register data
0
1/0
1/0
1/0
1/0
1/0
Register address
ACK
1/0
1/0
0
ACK
P
ACK STOP condition
From slave to master
From master to slave
2)個別レジスタ・データ読み込み
Invalid address
Write
SDA
S
1
1
1
START condition
0
0
0
1/0
0
Slave address
0
0
0
1/0
1/0
1/0
1/0
1/0
1/0
Register address
ACK
0
ACK
Read
Sr
1
Repeated
START condition
1
1
0
0
Slave address
From master to slave
0
1/0
1
0
1/0
1/0
ACK
1/0
1/0
1/0
Register data
1/0
1/0
1/0
1
P
NACK STOP
condition
From slave to master
No.A1928-13/19
LC01707PLF
レジスタマップ(1)
※HEX 値は初期設定値(default)
ﾚｼﾞｽﾀｱﾄﾞﾚｽ
00h
01h
02h
03h
04h
05h
BIT
ﾋﾞｯﾄ名
未使用 BIT
機能
BIT 動作
7
SD_SL[2]
R/W
0
SD_SL[1]
R/W
0
4
SD_SL[0]
R/W
0
3
DWAG[3]
2
SD レベル検出設定
0:DRS0 1:DRS1 2:DRS2 3:DRS3 4:DRS4 5:DRS5 6:DRS6 7:DRS7
0:15.6mVp-p
1:31.3mVp-p
2:46.9mVp-p
3:62.5mVp-p
R/W
0
DWAG[2]
4:78.1mVp-p
5:93.8mVp-p
6:109.4mVp-p
7:125.0mVp-p
R/W
0
1
DWAG[1]
8:140.6mVp-p
9:156.3mVp-p 10:171.9mVp-p 11:187.5mVp-p
R/W
0
0
DWAG[0]
12:203.1mVp-p 13:218.8mVp-p 14:234.4mVp-p 15:250.0mVp-p
R/W
0
ワイドバンド AGC レベル設定
7
未使用なため入力データ値により動作に影響は受けることは無い。
0
6
未使用なため入力データ値により動作に影響は受けることは無い。
0
5
未使用なため入力データ値により動作に影響は受けることは無い。
0
4
未使用なため入力データ値により動作に影響は受けることは無い。
0
3
未使用なため入力データ値により動作に影響は受けることは無い。
0
2
未使用なため入力データ値により動作に影響は受けることは無い。
0
未使用
未使用なため入力データ値により動作に影響は受けることは無い。
0
1
IMSD_SL[1]
0
IMSD_SL[0]
7
CLKIN
Xtal コルピッツ電流設定
1:通常電流
6
DLOCKSEL
LOCKDET 出力波形選択
1:比較回数 6
5
DFSEL[1]
位相比較周波数選択
0:100kHz 1:50kHz 2:50kHz 3:25kHz
4
DFSEL[0]
3
ENPE
全体回路
2
DNGA[2]
ナローバンド AGC レベル設定
h’00
h’00
0
イネーブル
0:電流倍（使用時には、1:通常電流で使用すること）
0:比較回数 3
R/W
1
R/W
0
R/W
0
R/W
1
1:ON 0:OFF（全回路 OFF）
R/W
1
0:35mVp-p 1:111mVp-p 2:187mVp-p 3:263mVp-p
R/W
0
0
1
DNGA[1]
4:339mVp-p 5:415mVp-p 6:491mVp-p 7:567mVp-p
R/W
0
DNGA[0]
（設定値 0 又は 1 の場合、MSK=4%でエラーにならない。注意すること）
R/W
1
7
ENCPLEVEL
チャージポンプレベル比較
1:ON 0:OFF
R/W
1
6
DENPRO
プログラムカウンター
1:ON 0:OFF
R/W
1
5
DENPD
位相比較
1:ON 0:OFF
R/W
1
4
DENCP
チャージポンプ
1:ON 0:OFF
R/W
1
3
DENREF
S メータ
1:ON 0:OFF
R/W
1
2
DENXTAL
X_TAL
1:ON 0:OFF
R/W
1
1
DENDEMO
デモジュレータ
1:ON 0:OFF
R/W
1
0
ENFST
複素 BPF ブロック、IF AGC ブロック イネーブル
1:ON 0:OFF
R/W
1
7
DENLEBELDET
キャパシタバンク制御回路
1:ON 0:OFF
R/W
0
6
ENRFMIX
RFMIX
1:ON 0:OFF
R/W
1
5
ENFLPF
IF LPF
1:ON 0:OFF
R/W
1
4
ENDET
W_AGC,N_AGC ブロック
1:ON 0:OFF
R/W
1
3
ENLNA
LNA ブロック
イネーブル
1:ON 0:OFF
R/W
1
2
DENSMETER
リファレンス
カウンター
1:ON 0:OFF
R/W
1
1
DLOEN
ローカル発振
イネーブル
1:ON 0:OFF
R/W
1
0
DENPLL
PLL ブロック
イネーブル
1:ON 0:OFF
R/W
1
イネーブル
イネーブル
イネーブル
イネーブル
イネーブル
イネーブル
イネーブル
イネーブル
イネーブル
イネーブル
イネーブル
イネーブル
7
未使用なため入力データ値により動作に影響は受けることは無い。
0
6
未使用なため入力データ値により動作に影響は受けることは無い。
0
5
未使用なため入力データ値により動作に影響は受けることは無い。
0
4
未使用なため入力データ値により動作に影響は受けることは無い。
0
3
未使用なため入力データ値により動作に影響は受けることは無い。
0
未使用なため入力データ値により動作に影響は受けることは無い。
DNBAGC
hex 値
0
5
1
07h
ﾊﾞｲﾅﾘ値
6
2
06h
Read/Write
未使用なため入力データ値により動作に影響は受けることは無い。
1:ON 0:OFF
R/W
1
1:ON 0:OFF
R/W
1
R/W
1
R/W
0
0
DWBAGC
RF AGC 検出選択(ワイドバンド AGC)
7
DF0OSC[7]
キャパシタバンク
6
DF0OSC[6]
基準時定数設定用発振周波数調整
5
DF0OSC[5]
R/W
0
4
DF0OSC[4]
R/W
0
3
DF0OSC[3]
R/W
0
2
DF0OSC[2]
R/W
0
1
DF0OSC[1]
R/W
0
0
DF0OSC[0]
R/W
0
7
DBPFO[7]
キャパシタバンク
R/W
1
6
DBPFO[6]
複素 BPFFO 調整
R/W
0
5
DBPFO[5]
R/W
0
4
DBPFO[4]
R/W
0
3
DBPFO[3]
R/W
0
2
DBPFO[2]
R/W
0
1
DBPFO[1]
R/W
0
0
DBPFO[0]
R/W
0
値
h’FF
h’7F
h’03
0
RF AGC 検出選択(ナローバンド AGC)
値
h’99
h’80
h’80
No.A1928-14/19
LC01707PLF
レジスタマップ(2)
※HEX 値は初期設定値(default)
ﾚｼﾞｽﾀｱﾄﾞﾚｽ
08h
09h
0Ah
0Bh
0Ch
0Dh
0Eh
0Fh
BIT
ﾋﾞｯﾄ名
未使用 BIT
機能
7
D2BPF[7]
キャパシタバンク
6
D2BPF[6]
2nd IF BPF f0 調整
5
D2BPF[5]
4
BIT 動作
Read/Write
値
ﾊﾞｲﾅﾘ値
R/W
1
R/W
0
R/W
0
D2BPF[4]
R/W
0
3
D2BPF[3]
R/W
0
2
D2BPF[2]
R/W
0
1
D2BPF[1]
R/W
0
0
D2BPF[0]
R/W
0
7
未使用なため入力データ値により動作に影響は受けることは無い。
6
未使用なため入力データ値により動作に影響は受けることは無い。
5
DDEMOG[1]
4
DDEMOG[0]
3
DMONOC[3]
2
DMONOC[3]
DLL デモジュレータ
ループゲイン設定
モノマルチセンタ設定
0
R/W
0
R/W
1
R/W
0
R/W
1
1
DMONOC[3]
R/W
1
DMONOC[3]
R/W
1
7
未使用なため入力データ値により動作に影響は受けることは無い。
0
6
未使用なため入力データ値により動作に影響は受けることは無い。
0
5
未使用なため入力データ値により動作に影響は受けることは無い。
0
4
未使用なため入力データ値により動作に影響は受けることは無い。
0
3
未使用なため入力データ値により動作に影響は受けることは無い。
0
2
未使用なため入力データ値により動作に影響は受けることは無い。
0
1
ENIMRSSI
Xtal ｺﾙﾋﾟｯﾂｿｰｽﾌｫﾛﾜ
DIQC
複素 BPF
ﾄﾗﾝｼﾞｽﾀｻｲｽﾞ設定
ｲﾝｼﾞｪｸｼｮﾝ切り替え
7
1:通常サイズ
0:倍サイズ（使用時には 1:通常サイズで使用すること）
1:lower 0:upper
R/W
1
R/W
0
R/W
1
未使用なため入力データ値により動作に影響は受けることは無い。
IQ バランス調整
DBL[6]
5
DBL[5]
R/W
0
4
DBL[4]
R/W
0
3
DBL[3]
R/W
0
2
DBL[2]
R/W
0
1
DBL[1]
R/W
0
0
DBL[0]
R/W
0
7
未使用なため入力データ値により動作に影響は受けることは無い。
0
6
未使用なため入力データ値により動作に影響は受けることは無い。
0
5
未使用なため入力データ値により動作に影響は受けることは無い。
0
4
未使用なため入力データ値により動作に影響は受けることは無い。
DCP1REF[3]
2
1
0
DCP1REF[0]
7
DPCNT_L[7]
6
DPCNT_L[6]
5
DPCNT_L[5]
4
DPCNT_L[4]
3
DPCNT_L[3]
2
1
0
0:0.1mA 1:0.2mA 2:0.3mA 3:0.4mA 4:0.5mA 5:0.6mA 6:0.7mA
R/W
1
DCP1REF[2]
7:0.8mA 8:0.9mA A:1mA B:1.1mA C:1.2mA D:未使用
R/W
0
DCP1REF[1]
F:未使用
チャージポンプ出力電流値設定
E:未使用
R/W
1
R/W
0
分周数 N 値（下位 8BIT）
R/W
*
分周数 N 値=
R/W
*
((4×受信周波数)±(4×1STIF 周波数))/
R/W
*
R/W
*
R/W
*
DPCNT_L[2]
R/W
*
DPCNT_L[1]
R/W
*
0
DPCNT_L[0]
R/W
*
7
DPCNT_H[7]
R/W
*
6
DPCNT_H[6]
R/W
*
5
DPCNT_H[5]
R/W
*
4
DPCNT_H[4]
R/W
*
3
DPCNT_H[3]
R/W
*
2
DPCNT_H[2]
R/W
*
1
DPCNT_H[1]
R/W
*
0
DPCNT_H[0]
R/W
*
7
DCBANK_L[7]
R/W
0
6
DCBANK_L[6]
R/W
0
5
DCBANK_L[5]
R/W
0
4
DCBANK_L[4]
R/W
0
3
DCBANK_L[3]
R/W
0
2
DCBANK_L[2]
R/W
0
1
DCBANK_L[1]
R/W
0
0
DCBANK_L[0]
R/W
0
(4×チャンネル
ステップ周波数)
*1ST IF 周波数は 1.2MHz
分周数 N 値(上位 8bit)
局発キャパシタバンク設定(下位 8bit)
h’17
h’02
0
6
3
h’80
0
0
0
hex 値
h’40
h’0A
h’**
h’**
h’00
No.A1928-15/19
LC01707PLF
レジスタマップ(3)
※HEX 値は初期設定値(default)
ﾚｼﾞｽﾀｱﾄﾞﾚｽ
10h
BIT
ﾋﾞｯﾄ名
未使用 BIT
機能
BIT 動作
0
6
未使用なため入力データ値により動作に影響は受けることは無い。
0
5
未使用なため入力データ値により動作に影響は受けることは無い。
0
4
未使用なため入力データ値により動作に影響は受けることは無い。
0
3
未使用なため入力データ値により動作に影響は受けることは無い。
0
2
未使用なため入力データ値により動作に影響は受けることは無い。
0
1
12h
未使用なため入力データ値により動作に影響は受けることは無い。
DCBANK_H[8]
局発キャパシタバンク設定(上位 1bit)
未使用なため入力データ値により動作に影響は受けることは無い。
0
未使用なため入力データ値により動作に影響は受けることは無い。
0
5
未使用なため入力データ値により動作に影響は受けることは無い。
0
DCBEN
未使用
3
DLOALC[3]
局発発振レベル設定
2
DLOALC[2]
未使用なため入力データ値により動作に影響は受けることは無い。
16h
17h
R/W
1
DLOALC[1]
R/W
1
DLOALC[0]
R/W
1
R/W
0
未使用なため入力データ値により動作に影響は受けることは無い。
DENIFCOUNT
周波数カウンタ(アナログブロック)
5
DENF0OSC
f0 検出発振回路
4
DENIFEREQ
ロジック部
DSCTCOUNT[2]
カウント周波数選択
2
15h
1
1
1:ON 0:OFF
1:ON 0:OFF
R/W
0
イネーブル
1:ON 0:OFF
R/W
0
R/W
0
未使用なため入力データ値により動作に影響は受けることは無い。
1
DSCTCOUNT[1]
0
DSCTCOUNT[0]
0:未使用 1:IF 周波数 2:プリスケーラ周波数 3:プリスケーラ周波数
4:f0 検出発振周波数 5:f0 検出発振周波数 6:未使用 7:IF 周波数
R/W
0
R/W
0
未使用なため入力データ値により動作に影響は受けることは無い。
0
6
未使用なため入力データ値により動作に影響は受けることは無い。
0
5
未使用なため入力データ値により動作に影響は受けることは無い。
0
4
未使用なため入力データ値により動作に影響は受けることは無い。
0
3
未使用なため入力データ値により動作に影響は受けることは無い。
0
2
CTE
カウントスタートトリガ
1:ON(周波数カウンタスタート) 自動で 0 になる
R/W
1
G1[1]
周波数カウンタ
0:4ms 1:8ms 2:32ms 3:64ms
R/W
0
0
G1[0]
R/W
1
7
LOFQ_L[7]
LO_COUNT 値(下位 8bit)
R
*
6
LOFQ_L[6]
測定周波数=counter 値/GT[ms]
R
*
5
LOFQ_L[5]
R
*
4
LOFQ_L[4]
R
*
3
LOFQ_L[3]
R
*
2
LOFQ_L[2]
R
*
1
LOFQ_L[1]
R
*
0
LOFQ_L[0]
R
*
7
LOFQ_H[7]
R
*
6
LOFQ_H[6]
R
*
5
LOFQ_H[5]
R
*
4
LOFQ_H[4]
R
*
3
LOFQ_H[3]
R
*
2
LOFQ_H[2]
R
*
1
LOFQ_H[1]
R
*
0
LOFQ_H[0]
R
*
LO_COUNT 値(上位 8bit)
未使用なため入力データ値により動作に影響は受けることは無い。
0
6
未使用なため入力データ値により動作に影響は受けることは無い。
0
5
COUNTSEL
未使用
未使用なため入力データ値により動作に影響は受けることは無い。
0
4
LOCKDETSEL
未使用
未使用なため入力データ値により動作に影響は受けることは無い。
1
3
LOCKDET_DIG
未使用
未使用なため入力データ値により動作に影響は受けることは無い。
0
2
LOCKDET
LOCK 検出
1:LOCK 0:UNLOCK
R/W
1
PHLEVEL[1]
チャージポンプ電圧レベル検出
0:0.5V 以下 1:0.5V∼2.8V 3:2.8V 以上
R/W
0
0
PHLEVEL[0]
R/W
0
未使用なため入力データ値により動作に影響は受けることは無い。
*
6
未使用なため入力データ値により動作に影響は受けることは無い。
*
5
未使用なため入力データ値により動作に影響は受けることは無い。
*
4
未使用なため入力データ値により動作に影響は受けることは無い。
2
1
0
*
R
*
IMRSSI[2]
R
*
IMRSSI[1]
R
*
IMRSSI[0]
R
*
リセット検出回路
0:リセット 1:リセット解除
h’7F
h’03
h’80
0
7
IMRSSI[3]
h’FF
0
7
3
h’99
0
7
ゲートタイム選択
h’00
0
イネーブル
イネーブル
リファレンスクロック
3
14h
0
R/W
0
7
h’00
1
6
4
hex 値
0
R/W
7
6
13h
ﾊﾞｲﾅﾘ値
未使用なため入力データ値により動作に影響は受けることは無い。
0
11h
Read/Write
7
h’80
No.A1928-16/19
LC01707PLF
レジスタマップ(4)
※HEX 値は初期設定値(default)
ﾚｼﾞｽﾀｱﾄﾞﾚｽ
18h
19h
1Ah
1Bh
1Ch
1Dh
1Eh
1Fh
BIT
ﾋﾞｯﾄ名
機能
7
未使用 BIT
BIT 動作
Read/Write
ﾊﾞｲﾅﾘ値
hex 値
未使用なため入力データ値により動作に影響は受けることは無い。
S メータ検出レベル
DNGA(02H)設定で検出範囲を変更可能
6
DRS[6]
R
*
5
DRS[5]
R
*
4
DRS[4]
R
*
3
DRS[3]
R
*
2
DRS[2]
R
*
1
DRS[1]
R
*
0
DRS[0]
R
*
7
IFCOUNT_L[7]
IF カウント値(下位 8bit)
R
*
6
IFCOUNT_L[6]
2nd IF 周波数測定結果
R
*
5
IFCOUNT_L[5]
R
*
4
IFCOUNT_L[4]
R
*
3
IFCOUNT_L[3]
R
*
2
IFCOUNT_L[2]
R
*
*
1
IFCOUNT_L[1]
R
0
IFCOUNT_L[0]
R
*
7
IFCOUNT_H[7]
R
*
6
IFCOUNT_H[6]
R
*
5
IFCOUNT_H[5]
R
*
4
IFCOUNT_H[4]
R
*
3
IFCOUNT_H[3]
R
*
2
IFCOUNT_H[2]
R
*
IF カウント値(上位 8bit)
1
IFCOUNT_H[1]
R
*
0
IFCOUNT_H[0]
R
*
7
IMCOUNT_L[7]
R
*
6
IMCOUNT_L[6]
R
*
5
IMCOUNT_L[5]
R
*
4
IMCOUNT_L[4]
R
*
3
IMCOUNT_L[3]
R
*
2
IMCOUNT_L[2]
R
*
1
IMCOUNT_L[1]
R
*
0
IMCOUNT_L[0]
R
*
7
IMCOUNT_H[7]
R
*
6
IMCOUNT_H[6]
R
*
5
IMCOUNT_H[5]
R
*
4
IMCOUNT_H[4]
R
*
3
IMCOUNT_H[3]
R
*
2
IMCOUNT_H[2]
R
*
1
IMCOUNT_H[1]
R
*
0
IMCOUNT_H[0]
R
*
7
F0_L[7]
f0 検出発振周波数カウント値(下位 8bit)
R
*
6
F0_L[6]
基準時定数設定用周波数測定結果
R
*
5
F0_L[5]
R
*
4
F0_L[4]
R
*
3
F0_L[3]
R
*
2
F0_L[2]
R
*
1
F0_L[1]
R
*
0
F0_L[0]
R
*
7
F0_H[7]
R
*
6
F0_H[6]
R
*
5
F0_H[5]
R
*
4
F0_H[4]
R
*
3
F0_H[3]
R
*
2
F0_H[2]
R
*
1
F0_H[1]
R
*
0
F0_H[0]
R
*
未使用
未使用
未使用なため入力データ値により動作に影響は受けることは無い。
未使用なため入力データ値により動作に影響は受けることは無い。
f0 検出発振周波数カウント値(上位 8bit)
7
未使用なため入力データ値により動作に影響は受けることは無い。
0
6
未使用なため入力データ値により動作に影響は受けることは無い。
0
5
未使用なため入力データ値により動作に影響は受けることは無い。
0
4
未使用なため入力データ値により動作に影響は受けることは無い。
0
3
未使用なため入力データ値により動作に影響は受けることは無い。
0
2
DOUTSEL
TEST 用レジスタ
1
DCNTEST
TEST 用レジスタ
このレジスタはテストモードにしないため、
0
を入力すること
R/W
R/W
1
0
DOUTTEST
TEST 用レジスタ
R/W
0
h’**
h’**
h’**
h’**
h’**
h’**
h’**
h’02
0
次ページへ続く。
No.A1928-17/19
LC01707PLF
前ページより続く。
※HEX 値は初期設定値(default)
ﾚｼﾞｽﾀｱﾄﾞﾚｽ
20h
21h
22h
BIT
ﾋﾞｯﾄ名
未使用 BIT
機能
BIT 動作
7
Read/Write
未使用なため入力データ値により動作に影響は受けることは無い。
ﾊﾞｲﾅﾘ値
6
ERR2
局発キャパシタバンク制御エラーフラグ 2
R/W
5
ERR1
局発キャパシタバンク制御エラーフラグ 1
R/W
0
4
DCOSEL2
局発キャパシタバンク値切り替え
R/W
0
3
DCOSEL1
2
DCOSEL0
1
0
1:キャパシタバンク制御値
0:I2C 入力値
局発キャパシタバンク制御処理切り替え
1:逐次比較後補正処理有り
0:逐次比較後補正処理無し
局発キャパシタバンク制御処理切り替え(微細調整)
1:微細調整処理有り
DWAITSEL[1]
局発キャパシタバンク調整後 PLL 動作確認ウエイト
0:200μs 1:400μs 2:800μs 3:1600μs
DWAITSEL[0]
時間
0:微細調整処理無し
7
未使用なため入力データ値により動作に影響は受けることは無い。
6
未使用なため入力データ値により動作に影響は受けることは無い。
5
DENINT
TEST 用レジスタ
4
MASKSEL
3
LOSEL
2
INTPH
このレジスタはテストモードにしないため、
0
を入力すること
0
R/W
1
R/W
0
R/W
1
R/W
0
0
0
TEST 用レジスタ
R/W
0
TEST 用レジスタ
R/W
1
TEST 用レジスタ
R/W
0
1
INTIM
TEST 用レジスタ
R/W
1
0
INTLO
TEST 用レジスタ
R/W
0
7
TESTSEL[2]
TEST 用レジスタ
R/W
0
6
TESTSEL[1]
TEST 用レジスタ
R/W
0
5
TESTSEL[0]
TEST 用レジスタ
4
DSW
PLL ループフィルタ
3
TIMESEL2[1]
局発キャパシタバンク制御補正回路動作クロック設
2
TIMESEL[0]
定
1
TIMESEL[1]
局発キャパシタバンク制御逐次比較制御動作クロッ
0
TIMESEL[0]
ク設定
SD 端子仕様
SD 電圧レベル
R/W
0
1:ON 0:OFF
R/W
1
0:200μs 1:400μs 2:800μs 3:1600μs
R/W
0
R/W
1
0:10μs 1:20μs 2:40μs 3:80μs
h’00
0
R/W
ON/OFF
hex 値
0
R/W
0
R/W
1
h’00
h’03
VDD：電源電圧
項目
High レベル出力電圧
Low レベル出力電圧
最小値
VDD-0.8
0
最大値
単位
VDD
V
0.4
V
No.A1928-18/19
LC01707PLF
リセット仕様 (参考値)
ハードリセット
電源投入時、POWER ON RESET 回路により、ハードリセットされる。リセット解除時間は電源電圧が
2.2V を越えてから 400msec 以内に解除される。また、アサート期間は電源電圧が 100mV 以下の期間
が 800msec 以上にアサートとなる。
3.3V
3.3V
2.2V
0.1V
ON Semiconductor and the ON logo are registered trademarks of Semiconductor Components Industries, LLC (SCILLC). SCILLC owns the rights to a number
of patents, trademarks, copyrights, trade secrets, and other intellectual property. A listing of SCILLC’s product/patent coverage may be accessed at
www.onsemi.com/site/pdf/Patent-Marking.pdf. SCILLC reserves the right to make changes without further notice to any products herein. SCILLC makes no
warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does SCILLC assume any liability arising out of the
application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental
damages. “Typical” parameters which may be provided in SCILLC data sheets and/or specifications can and do vary in different applications and actual
performance may vary over time. All operating parameters, including “Typicals” must be validated for each customer application by customer’s technical
experts. SCILLC does not convey any license under its patent rights nor the rights of others. SCILLC products are not designed, intended, or authorized for use
as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in
which the failure of the SCILLC product could create a situation where personal injury or death may occur. Should Buyer purchase or use SCILLC products for
any such unintended or unauthorized application, Buyer shall indemnify and hold SCILLC and its officers, employees, subsidiaries, affiliates, and distributors
harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or
death associated with such unintended or unauthorized use, even if such claim alleges that SCILLC was negligent regarding the design or manufacture of the
part. SCILLC is an Equal Opportunity/Affirmative Action Employer. This literature is subject to all applicable copyright laws and is not for resale in any manner.
(参考訳)
ON Semiconductor及びONのロゴはSemiconductor Components Industries, LLC (SCILLC)の登録商標です。SCILLCは特許、商標、著作権、トレードシークレット(営業秘密)と他の知
的所有権に対する権利を保有します。SCILLCの製品/特許の適用対象リストについては、以下のリンクからご覧いただけます。www.onsemi.com/site/pdf/Patent-Marking.pdf.
SCILLCは通告なしで、本書記載の製品の変更を行うことがあります。SCILLCは、いかなる特定の目的での製品の適合性について保証しておらず、また、お客様
の製品において回路の応用や使用から生じた責任、特に、直接的、間接的、偶発的な損害に対して、いかなる責任も負うことはできません。SCILLCデータシー
トや仕様書に示される可能性のある「標準的」パラメータは、アプリケーションによっては異なることもあり、実際の性能も時間の経過により変化する可能性がありま
す。「標準的」パラメータを含むすべての動作パラメータは、ご使用になるアプリケーションに応じて、お客様の専門技術者において十分検証されるようお願い致しま
す。SCILLCは、その特許権やその他の権利の下、いかなるライセンスも許諾しません。SCILLC製品は、人体への外科的移植を目的とするシステムへの使用、生命維持を
目的としたアプリケーション、また、SCILLC製品の不具合による死傷等の事故が起こり得るようなアプリケーションなどへの使用を意図した設計はされておらず、また、
これらを使用対象としておりません。お客様が、 このような意図されたものではない、 許可されていないアプリケーション用にSCILLC製品を購入または使用した場合 、
たとえ、SCILLCがその部品の設計または製造に関して過失があったと主張されたとしても、 そのような意図せぬ使用、 また未許可の使用に関連した死傷等から、直接 、
又は間接的に生じるすべてのクレーム、費用、損害、経費、および弁護士料などを、お客様の責任において補償をお願いいたします。また、SCILLCとその役員、従業員、
子会社、関連会社、代理店に対して、いかなる損害も与えないものとします。
SCILLCは雇用機会均等/差別撤廃雇用主です。この資料は適用されるあらゆる著作権法の対象となっており、いかなる方法によっても再販することはできません。
PS No.A1928-19/19