‫باسمه تعالی‬
‫‪ 02‬نمره‬
‫دانشکدهی مهندسی کامپیوتر‬
‫امتحان میانترم ‪VLSI‬‬
‫نیمسال اول ‪90 -02‬‬
‫‪ 022‬دقیقه‬
‫‪ 2( .1‬نمره) به فرض ‪ Vgs = 3.3V, (W/L) = 6/2‬جریان یک ترانزیستور ‪ NMOS‬را برای ‪ Vds‬برابر ‪ 1, 3, 5V‬محاسبهه نییب ف فبرض‬
‫نیی ‪kn’ = 73A/V2, Vtn = 0.7V :‬‬
‫‪ 5( .2‬نمره) شکل ترانزیستوری متیاظر با جانمایی سمهولیک مقابل را رسم‬
‫نمایی و بیان نیی این م ار چه عملی انجام میده (تابع خروجی را‬
‫بیویسی )ف‬
‫‪Diffusion‬‬
‫‪Poly‬‬
‫‪Metal‬‬
‫‪contact‬‬
‫‪3‬ف شکل مقابل‪ ،‬شهکه ‪ pull-down‬یک گیت ‪ CMOS‬استاتیک مکمل را نشان میده ف‬
‫الف (‪ 0‬نمره)‪ -‬شهکه ‪ pull-up‬را رسم نمایی ف‬
‫ب (‪ 0‬نمره) گیت حاصل چه تابعی را پیادهسازی مینمای ؟‬
‫ج (‪ 3‬نمره) همین تابع را با روش ‪ domino‬پیادهسازی نیی ف فرض نیی مکمل هر متغیر را نیز در اختیار داری ف‬
‫‪4‬ف (‪ 4‬نمره) برای شکل مقابل‪ ،‬ولتاژ ورودی را از ‪ 0 V‬تا ‪ VDD = 3.3 V‬تغییر میدهیمف ح ّاقل و ح ّانثر ولتباژ‬
‫خروجی را محاسهه نیی ف فرض نیی ‪Vtp= -0.7 V ،Vtn = 0.5 V ،VDD = 3.3 V :‬‬
‫‪5‬ف (‪ 4‬نمره) در تکیولوژی ‪ ،0.5µ‬خروجی یک گیت ‪ NAND‬دو ورودی به یکی از ورودیهبای یبک گیبت ‪ NOR‬سبه ورودی وصبل اسبتف‬
‫گیتها طوری طرح ش هان نه مقاومت معادل آنها برابر با یک گیت ‪ NOT‬با ابعاد ح ّاقل میباش ف گیتها را ببا کنبر انب ازهی ترانزیسبتورها‬
‫رسم نیی ف تأخیر ‪ RC‬خروجی گیت ‪ NAND‬را در گذر ‪ LH‬به دست آوری ف فرض نیی برای ترانزیسبتورهای ‪ NMOS‬و ‪ PMOS‬ببا‬
‫ابعاد ح ّاقل‪ ،‬مقاومت به ترتیب برابر با ‪ 7 KΩ‬و ‪ 25 KΩ‬و خازن گیت‪ 0.9 fF/µm2 ،‬میباش (از خازن دیفیوژن‪ ،‬صرفنظر نیی )ف‬
‫موفق باشید‪ ،‬حسابی‬