‫طراحی ‪)40-353( VLSI‬‬
‫مدرس‪ :‬دکتر حسابی‬
‫نيمسال اول ‪29-29‬‬
‫دانشکده مهندسی کامپيوتر‬
‫‪Logic Gate, Logical Networks, RC Delay‬‬
‫‪ .9‬در مدار روبرو به ازای چه ‪ transition‬ایی بدترین‬
‫و‬
‫حاصل میشود؟‬
‫(با توجه به خازن گرههای داخلی‪ ،‬تعيين کنيد که ورودیها در ابتدا چه مقادیری داشته باشند‬
‫و به چه مقادیری تغيير پيدا کنند)‪.‬‬
‫‪ .2‬در شکل زیر کمترین تأخير از نقطهی ‪ A‬به ‪ B‬را محاسبه کنيد سپس اندازهی ترانزیستورها رو طوری تعيين کنيد که این تأخير حاصل شده‬
‫و زمان صعود و نزول هر گيت برابر باشد‪ .‬هر ورودی حداکثر ‪ 8λ‬پهنای ترانزیستور را درایو میکند و بار خروجی برابر ‪ 54λ‬است‪.‬‬
‫‪ .9‬برای مدار ‪ Domino‬زیر‪ ،‬حداقل خازن خروجی‬
‫مقادیر تمامی خازنهای داخلی برابر‬
‫میباشد‪.‬‬
‫چقدر باشد تا مدار به ازای تمامی ترکيبهای ورودی درست کار کند؟‬
‫طراحی ‪)40-353( VLSI‬‬
‫مدرس‪ :‬دکتر حسابی‬
‫نيمسال اول ‪29-29‬‬
‫دانشکده مهندسی کامپيوتر‬
‫‪ .3‬مطابق شکل زیر‪ ،‬با شکستن ‪ transmission line‬به ‪ k‬بخش و قرار دادن بافر در هر بخش قصد داریم تأخير خط را مينيمم کنيم‪.‬‬
‫الف) فرمول تأخير را بدست آورید‪.‬‬
‫‪ k ،‬ایی که به ازای آن تأخير مينيمم شود را محاسبه کنيد ‪.‬‬
‫ب) با فرض‬
‫‪ .5‬در شکل مقابل‪ ،‬تأخير بين گرههای ‪ S‬و ‪ F‬را با استفاده از مدل المور بدست آورید‪.‬‬
‫‪ .4‬به منظور کاهش تأخير خط انتقال‪ k ،‬بافر هر یک با اندازهی ‪ h‬در طول مسير تعبيه کردهایم‪ .‬با استفاده از مدل تخمين تأخير المور‪ k ،‬و ‪h‬‬
‫بهينه و سپس تأخير مسير را بدست آورید‪.‬‬
‫‪ .6‬اگر تأخير معکوس کنندهی پایه با حداقل اندازه به هنگام تغذیهی بار مشابه خود برابر ‪ t‬باشد میخواهيم با تعدادی طبقات بافر که با‬
‫معکوس کنندهی مذکور شروع میشوند‪ ،‬سطرهای یک حافظهی ‪ Static CMOS‬که دارای ‪ 9295‬سطر و هر سطر حاوی ‪ 89‬بيت‬
‫‪ SRAM‬است را تغذیه کنيم‪ .‬ترانزیستورهای دسترسی حافظه ‪ SRAM‬با حداقل اندازه هستند و میخواهيم کمترین تأخير را داشته باشيم‪.‬‬
‫تعداد طبقات بافر و تأخير آن را محاسبه کنيد‪.‬‬
‫‪ .7‬مدار منطق‬
‫به دو حالت زیر پيادهسازی شده است؛ کمترین تأخير را محاسبه کنيد‪.‬‬
‫هر ورودی حداکثر معادل ‪ 20λ‬و خروجی باید باری معادل ‪ 100λ‬عرض ترانزیستور درایو کند‪.‬‬
‫طراحی ‪)40-353( VLSI‬‬
‫مدرس‪ :‬دکتر حسابی‬
‫نيمسال اول ‪29-29‬‬
‫دانشکده مهندسی کامپيوتر‬
‫‪ .8‬نحوهی کارکرد مدار زیر را توضيح دهيد‪.‬‬
‫‪ .2‬مدار زیر با پارامترهای داده شده را در نظر بگيرید‪:‬‬
‫‪lock Period 90ns‬‬
‫‪t clk q 40 ns‬‬
‫‪t se p 20 ns‬‬
‫‪t h ld 45 ns‬‬
‫‪N delay‬‬
‫‪5 ns‬‬
‫‪OR delay 20 ns‬‬
‫‪Inverter delay 5 ns‬‬
‫الف) بررسی کنيد آیا مدار به درستی کار میکند یا نه‪.‬‬
‫ب) بدون دستکاری مدار و صرفاً با قرار دادن گيتهای معکوس کننده به طوری که عملکرد مدار تغییر نکند‪ ،‬سعی کنيد خطای‬
‫زمانبندی مدار را از بين ببرید‪.‬‬
‫ج) با فرض اینکه مدار فوق (قبل از قرار دادن معکوس کنندهها) بر روی تراشه پيادهسازی شده‪ ،‬آیا راهی برای کارکرد صحيح مدار وجود دارد؟‬
‫طراحی ‪)40-353( VLSI‬‬
‫مدرس‪ :‬دکتر حسابی‬
‫نيمسال اول ‪29-29‬‬
‫دانشکده مهندسی کامپيوتر‬
‫‪ .92‬الف) حداکثر فرکانسی که مدار زیر میتواند کار کند را بدست آورید‪.‬‬
‫‪00 s‬‬
‫‪old ti e‬‬
‫‪00 s‬‬
‫‪Inverter t pd 200 s t cd‬‬
‫‪00 s‬‬
‫‪NOR t pd 200 s t cd‬‬
‫‪50 s‬‬
‫‪t pd 200 s t cd 0 s et ti e‬‬
‫ب) در صورت حذف دو معکوس کنندهی ميانی‪ ،‬حداکثر فرکانسی که مدار میتواند کار کند چقدر است؟‬
‫توجه!‬
‫‪ .9‬در صورت وجود ایراد یا ابهام در مورد تمرین‪ ،‬میتوانيد در کالس حل تمرین یا از طریق گروه درسی اشکاالت خود را‬
‫مطرح کنيد‪.‬‬
‫‪ .9‬به ازای هر روز دیر کرد ‪ %92‬تأخير دریافت خواهيد کرد‪.‬‬
‫‪ .3‬تمرینهای خود به آدرس ‪ [email protected]‬ارسال کنيد و یا به صورت کتبی در روز امتحان پایانی‬
‫تحویل دهيد‪..‬‬
‫موفق باشيد‬