‫به نام ایزد دانا‬
‫آزمونپذیری(‪)04-357‬‬
‫نيمسال نخست ‪( 19-19‬حسابی)‬
‫دانشكدهي مهندسي كامپيوتر‬
‫تمرين ‪ .1‬شبیهساز منطقی ساختاری‬
‫در این تمرین میخواهیم یک شبیهساز منطقی ساختاری چهار مقداری }‪ {0,1,u,z‬برای مدارهای‬
‫ترکیبی یا ترتیبی سنکرون بنویسیم‪.‬‬
‫این شبیهساز ‪ ،‬ساختار مدار و سیگنالهای تحریک (ورودی) را از یک فایل دریافت و شبیهسازی را‬
‫انجام میدهد‪ .‬برای دریافت فایل نتلیست ورودی به مسیر زیر رفته و فایلهای ‪ibm01-ibm05‬‬
‫را دانلود نمایید‪ .‬توضیحات مربوط به فایل ورودی در لینک بیان شده است‪.‬‬
‫‪http://vlsicad.ucsd.edu/UCLAWeb/cheese/ispd98.html‬‬
‫با توجه به پیچیدگی نمونههای ‪ ،ibm‬برای ورودی میتوانید از یکی از سه فرمت زیر استفاده کنید‪.‬‬
‫‪ )1‬با بررسی فایلهای نمونه ‪ ،ibm‬و آگاهی از عملکرد مدار! پس از بیان کلیه اتصاالت در انتهاای‬
‫فایل‪ ،‬عملکرد ماژولها(گیت) را بیان نمایید‪ .‬با توجه به حجم باالی فایالهاای ورودی و اینکاه‬
‫عملکرد گیتها در سایت مربوطه مشخص نشده است‪ .‬این روش توصیه نمیشود!!‬
‫‪ )2‬مدار مورد نظر را با زبان وریالگ و یا ‪ VHDL‬در سطح گیت بیان نمایید‪.‬‬
‫‪ )3‬برای بیان مدار از فرمت زیر استفاده نمایید‪.‬‬
‫‪inputs‬‬
‫‪outputs‬‬
‫‪##one line‬‬
‫‪--NETLIST_BEGIN‬‬
‫‪gate Output_list Input_list Delay‬‬
‫‪--NETLIST_END‬‬
‫‪##one line‬‬
‫‪--VALUE_BEGIN‬‬
‫‪--VALUE_END‬‬
‫مدار نمونه زیر را در نظر بگیرید‪.‬‬
‫شکل‪ -1‬مدار نمونه ‪1‬‬
‫به نام ایزد دانا‬
‫آزمونپذیری(‪)04-357‬‬
‫نيمسال نخست ‪( 19-19‬حسابی)‬
‫دانشكدهي مهندسي كامپيوتر‬
‫;)‪module example (a,b,g‬‬
‫‪Input a,b‬‬
‫;‪Output g‬‬
‫;‪Wire e,f‬‬
‫;)‪and g1(e,a,b‬‬
‫;)‪not g2(f,b‬‬
‫;)‪or g3(g,e,f‬‬
‫‪endmodule‬‬
‫شکل‪ -2‬کد وریالگ در سطح گیت‬
‫‪inputs a b‬‬
‫‪outputs g‬‬
‫‪##one line‬‬
‫‪--NETLIST_BEGIN‬‬
‫‪and e a b‬‬
‫‪not f b‬‬
‫‪or g e f‬‬
‫‪##one line‬‬
‫‪fan-out b b0 b1‬‬
‫‪--NETLIST_END‬‬
‫‪##one line‬‬
‫‪--VALUE_BEGIN‬‬
‫‪a1‬‬
‫‪b1‬‬
‫‪--VALUE_END‬‬
‫شکل‪ -3‬فرمت نمونه برای بیان مدار‬
‫در پایان نتیجه شبیهسازی را که شامل مقادیر مربوط به سیگنالهای مدار میباشد را باه شاکل‬
‫مقادیر منطقی و یا نمودار زمانی نمایش دهد‪ .‬همچنین مشخص نمایید کاه متناساب باا ورودی‬
‫داده شده چه خطاهاایی از ناو ‪ Stuck-at‬قابال تشاخیص اسات‪ .‬بارای ایان منظاور از روش‬
‫‪ deductive fault simulation‬استفاده کنید‪.‬‬
‫به نام ایزد دانا‬
‫آزمونپذیری(‪)04-357‬‬
‫نيمسال نخست ‪( 19-19‬حسابی)‬
‫توجه نمایید در نمونه داده شده تأخیر برابر صفر در نظر گرفته شده است‪.‬‬
‫دانشكدهي مهندسي كامپيوتر‬
‫شبیهساز شما میتواند به یکی از دو فرمت ‪ compiled Driven‬یا ‪ Event Driven‬نوشاته‬
‫شود‪ .‬برای نوشتن برنامه از زبانهای برنامه نویسای متااار اساتفاده نماییاد و مساتندات الزم‬
‫درباره کد‪ ،‬ورودی‪ ،‬خروجی و فرضیات خود را با دلیل بیان نمایید‪ .‬برنامه را بهگوناهای بنویساید‬
‫که قابلیت گسترش داشته باشد به این مانی که امکان واردکردن مدلها و انوا مختلف تأخیر را‬
‫داشته باشد‪.‬‬
‫زمان تحويل‬
‫سهشنبه‪ 23 ،‬آبان ‪ ،1331‬ساعت ‪23:22‬‬
‫يادآوریهای عمومی‬
‫لطفاً توجه داشته باشید که‪:‬‬
‫‪ .1‬کاااد برناماااه‪ ،‬ورودی و خروجااای نموناااه باااه هماااراه مساااتندات الزم را در یاااک فایااال باااا ناااام‬
‫‪ Test_HW1_StudentNumber.zip‬بااه آدر ‪ [email protected]‬ار سااال نماییاااد‪.‬‬
‫عنوان میل ارسالی به فرمت ]‪ [Test][HW1][Student_number‬باشد‪.‬‬
‫‪ .2‬به ازای هر روز دیرکرد در تحویل تمرینها ‪ %11‬جریمه منظور خواهد شد‪.‬‬
‫‪ .3‬بههیچ عنوان تمرینی را از دیگران کپی نکنید و به دیگران کپی ندهید‪ .‬درغیراینصورت نمرهی آن تمرین‬
‫برای هر دو طر (کپیدهنده و کپیگیرنده) ‪ -111‬منظور خواهد شد‪.‬‬
‫‪ .4‬هرگونه سوال خود را به آدر‬
‫میل داده شده و با عنوان ]‪ [Test][HW1][Question‬ارسال کنید‪.‬‬
‫موفق باشید‪ .‬‬
‫فالحتی‬