‫هو الشهید‬
‫الکترونیک دیجیتال (‪)21304‬‬
‫استاد‪ :‬دکتر منظوری‬
‫بهار ‪94‬‬
‫منطق ‪Pseudo NMOS‬‬
‫دانشکده مهندسی کامپیوتر‬
‫با توجه به کمبود وقت در کالس حل تمرین و عدم آشنایی کامل حاضرین با منطق ‪ ،PMOS‬موفق به‬
‫آموزش ‪ Pseudo NMOS‬نشدیم و تنها به بررسی ساختار کلی آن و همچنین یک ساختار مشابه آن (‬
‫جایگزینی ‪ NMOS‬به جای ‪ )PMOS‬پرداختیم‪ .‬به دلیل اینکه از ‪ Pseudo NMOS‬در تمرین سری ‪4‬‬
‫سوال مطرح شده است‪ ،‬در اینجا به بررسی آن میپردازیم‪ .‬در صورتی که هر گونه سوال در مورد این‬
‫طراحی بود‪ ،‬سوال خود را در دانشگاه و یا با ارسال به آدرس ‪[email protected]‬‬
‫مطرح فرمایید‪ .‬در جلسهی حل تمرین بعدی نیز حتما به آن پرداخته خواهد شد‪.‬‬
‫در شکل زیر ساختار کلی منطق ‪ Pseudo NMOS‬مطرح شده است‪ .‬در این منطق شبکه ‪pull-down‬‬
‫مشابه ‪ NMOS‬و شبکه ‪ pull-up‬از یک ترانزیستور ‪ PMOS‬ساخته میشود‪ .‬ورودی این ترانزیستور‬
‫‪ PMOS‬در شبکه ‪ Pull-up‬به زمین وصل شده است‪.‬‬
‫‪1‬‬
‫الکترونیک دیجیتال (‪)21304‬‬
‫استاد‪ :‬دکتر منظوری‬
‫بهار ‪94‬‬
‫منطق ‪Pseudo NMOS‬‬
‫دانشکده مهندسی کامپیوتر‬
‫در شکل زیر ‪ inverter‬طراحی شده با این منطق را مشاهده میکنید‪ .‬برای آشنایی بیشتر با این منطق‪،‬‬
‫به بررسی وضعیت ترانزیستورهای ‪ inverter‬در نقاط بحرانی میپردازیم‪ .‬در این بررسی‪Qn ،‬‬
‫نشاندهندهی ترانزیستور ‪ NMOS‬و ‪ Qp‬نشاندهندهی ترانزیستور ‪ PMOS‬است‪.‬‬
‫ناحیه خطی‬
‫دقت کنید که وقتی در تزانزیستور ‪ ،PMOS‬از رابطهی‬
‫استفاده میکنیم‪،‬‬
‫است‪.‬‬
‫ناحیه خطی‬
‫ناحیه اشباع‬
‫‪2‬‬
‫الکترونیک دیجیتال (‪)21304‬‬
‫استاد‪ :‬دکتر منظوری‬
‫بهار ‪94‬‬
‫منطق ‪Pseudo NMOS‬‬
‫دانشکده مهندسی کامپیوتر‬
‫دقت کنید که | ‪ VOL < | VTp‬است‪ .‬به این دلیل که این که اگر یک گیت مشابه در خروجی این‬
‫‪ inverter‬قرار دهیم‪ VOL ،‬برای آن گیت در حکم ورودی است‪ .‬به همین دلیل باید ترانزیستور ‪NMOS‬‬
‫آن گیت را خاموش کند‪ .‬به همین خاطر رابطهی | ‪ VOL < | VTp‬برقرار است‪.‬‬
‫ناحیه اشباع‬
‫ناحیه خطی‬
‫ناحیه خطی‬
‫ناحیه اشباع‬
‫‪3‬‬
‫الکترونیک دیجیتال (‪)21304‬‬
‫استاد‪ :‬دکتر منظوری‬
‫بهار ‪94‬‬
‫منطق ‪Pseudo NMOS‬‬
‫دانشکده مهندسی کامپیوتر‬
‫ناحیه اشباع‬
‫ناحیه خطی‬
‫موفق باشید‬
‫برومند‬
‫‪4‬‬