داﻧﺸ ﺎه ﺻﻨﻌﺘ ﺷﺮﯾﻒ ﻣﺪرس :دﮐﺘﺮ اﺟﻼﻟ ﺗﻤﺮﯾﻦ ٢ ﻣﻌﻤﺎری ﮐﺎﻣﭙﯿﻮﺗﺮ داﻧﺸ ﺪهی ﻣﻬﻨﺪﺳ ﮐﺎﻣﭙﯿﻮﺗﺮ ﭘﺎﯾﯿﺰ ١٣٩۴ .١واﺣﺪ ﻣﺤﺎﺳﺒﻪ و ﻣﻨﻄﻖ ﺗﻮﺿﯿﺢ ﺳﻮال ﯾ واﺣﺪ ﻣﺤﺎﺳﺒﻪ و ﻣﻨﻄﻖ ﺑﻪ ﻣﺎﻧﻨﺪ ﻣﺪار ﻧﺸﺎندادهﺷﺪه در ﺷ ﻞ ١ﻃﺮاﺣ ﮐﻨﯿﺪ ﮐﻪ دارای ﻗﺎﺑﻠﯿﺖﻫﺎی ﺑﯿﺎنﺷﺪه در ﺟﺪول ١ﺑﺎﺷﺪ: ﺷ ﻞ :١ﻣﺪار ﻣﺤﺎﺳﺒﻪ و ﻣﻨﻄﻖ ﺗﻮﺟﻪ داﺷﺘﻪ ﺑﺎﺷﯿﺪ ﮐﻪ: • ﻣﺪار ﺗﺮﮐﯿﺒﯽ اﺳﺖ و ﻧﯿﺎزی ﺑﻪ ﺳﯿ ﻨﺎل ﭘﺎﻟﺲ ﺳﺎﻋﺖ ﻧﺪارد، • ﻋﻤﻞ ﺗﻔﺮﯾﻖ ﺑﻪ ﺻﻮرت ﻣ ﻤﻞ‐ ١ ٢اﻧﺠﺎم ﻣ ﺷﻮد، • ﻋﻤﻠﯿﺎت OR ،ANDو XORﺑﻪ ﺻﻮرت ﺑﯿﺖ ﺑﻪ ﺑﯿﺖ ٢اﻧﺠﺎم ﻣ ﺷﻮﻧﺪ، Two’s Complement bitwise ١ ٢ ١ Description Selector Result ← Input1 + Input2 000 Result ← Input1 - Input2 001 Result ← Input1 ∧ Input2 010 Result ← Input1 ∨ Input2 011 Result ← Input2 ⊕ Input1 100 Result ← Input1 << Shift Amount 101 Result ← Input1 >> Shift Amount 110 Result ← Input1 >>> Shift Amount 111 Result == 0 ? Zero ← 1 : Zero ← 0 xxx ﺟﺪول :١ﻋﻤﻠ ﺮدﻫﺎی واﺣﺪ ﻣﺤﺎﺳﺒﻪ و ﻣﻨﻄﻖ • ﺗﻔﺎوت ﺷﯿﻔﺖ ﺑﻪ راﺳﺖ ﺣﺴﺎﺑﯽ (>>>) ٣و ﺷﯿﻔﺖ ﺑﻪ راﺳﺖ ﻣﻨﻄﻘ (>>) ۴در اﯾﻦ اﺳﺖ ﮐﻪ ﺑﯿﺖ ﺧﺎﻟ ﻣﺎﻧﺪه )ﭼﭗ ﺗﺮﯾﻦ ﺟﺎﯾ ﺎه( در ﺷﯿﻔﺖ ﺑﻪ راﺳﺖ ﻣﻨﻄﻘ ﺑﺎ ﺻﻔﺮ ﭘﺮ ﻣ ﺷﻮد ،وﻟ در ﺷﯿﻔﺖ ﺑﻪ راﺳﺖ ﺣﺴﺎﺑﯽ اﯾﻦ ﺟﺎﯾ ﺎه ﺑﺎ ﻣﻘﺪار ﺑﯿﺖ ﭘﺮارزش ﭘﺮ ﻣ ﮔﺮدد. ﻓﺎﯾﻞﻫﺎی ارﺳﺎﻟ ﺑﺮای اﯾﻦ ﺳﻮال ﻣ ﺑﺎﯾﺴﺖ ﺗﻤﺎﻣ ﻓﺎﯾﻞﻫﺎﯾﯽ ﮐﻪ ﺑﻪ وﺳﯿﻠﻪی ﻧﺮماﻓﺰار ﮐﻮارﺗﻮس اﯾﺠﺎد ﻣ ﺷﻮﻧﺪ را ارﺳﺎل ﮐﻨﯿﺪ. Arithmetic Logical ٣ ۴ ٢ .٢ ﻃﺮاﺣ ﺑﺎﻧﮏ ﺛﺒﺎت ﺗﻮﺿﯿﺢ ﺳﻮال ﯾ ﺑﺎﻧﮏ ﺛﺒﺎت ٨ﺑﯿﺘ ﺑﻪ ﻣﺎﻧﻨﺪ ﻣﺪار ﻧﺸﺎندادهﺷﺪه در ﺷ ﻞ ٢ﻃﺮاﺣ ﮐﻨﯿﺪ: ﺷ ﻞ :٢ﺑﺎﻧﮏ ﺛﺒﺎت .١اﯾﻦ ﻣﺎژول دارای دو ﭘﻮرت آدرس ورودی ﻣﺨﺼﻮص ﺧﻮاﻧﺪن ،ﯾ ﭘﻮرت آدرس ورودی ﺑﺮای ﻧﻮﺷﺘﻦ و ﯾ ﭘﻮرت دادهی ورودی ﺑﺮای ﻧﻮﺷﺘﻦ اﺳﺖ. .٢ﻋﻤﻞﮐﺮد ﻣﺪار ﺑﻪ اﯾﻦ ﺻﻮرت اﺳﺖ ﮐﻪ در ﻫﺮ ﻟﺤﻈﻪ ،دادهی ﻣﺘﻨﺎﻇﺮ ﺑﺎ Address Read1در Data Out1و دادهی ﻣﺘﻨﺎﻇﺮ ﺑﺎ Address Read2در Data Out2ﻗﺮار ﻣ ﮔﯿﺮد .ﻫﻤﭽﻨﯿﻦ در ﻟﺒﻪی ﻣﺜﺒﺖ ﭘﺎﻟﺲ ﺳﺎﻋﺖ در ﺻﻮرت ﻓﻌﺎل ﺑﻮدن ورودی ،Write Enableدادهی ﻣﻮﺟﻮد در ورودی Data Writeدر دراﯾﻪی ﻣﺘﻨﺎﻇﺮ ﺑﺎ Address Write ﻗﺮار ﻣ ﮔﯿﺮد. .٣رﯾﺴﺖ ﻣﺪار ﺑﻪ ﺻﻮرت آﺳﻨﮑﺮون ﻋﻤﻞ ﻣ ﮐﻨﺪ و ﺑﺎ آﻣﺪن ﺳﯿ ﻨﺎل رﯾﺴﺖ ﺗﻤﺎﻣ ﺛﺒﺎتﻫﺎ ﻣﻘﺪار ﺻﻔﺮ ﺑﻪ ﺧﻮد ﻣ ﮔﯿﺮﻧﺪ. ﻓﺎﯾﻞﻫﺎی ارﺳﺎﻟ ﺑﺮای اﯾﻦ ﺳﻮال ﻣ ﺑﺎﯾﺴﺖ ﺗﻤﺎﻣ ﻓﺎﯾﻞﻫﺎﯾﯽ ﮐﻪ ﺑﻪ وﺳﯿﻠﻪی ﻧﺮماﻓﺰار ﮐﻮارﺗﻮس اﯾﺠﺎد ﻣ ﺷﻮﻧﺪ را ارﺳﺎل ﮐﻨﯿﺪ. ٣
© Copyright 2026 Paperzz