Matakuliah
Tahun
Versi
: H0014/Elektronika Diskrit
: 2005
:1
Pertemuan 22
PRATEGANGAN PADA FET
1
Learning Outcomes
Pada akhir pertemuan ini, diharapkan mahasiswa
akan mampu :
Menjelaskan beberapa prategangan yang dapat
digunakan pada FET.
2
Outline Materi
•
•
•
•
•
Gate bias.
Self bias.
Voltage divider bias.
Source bias.
Current Source bias.
3
GATE BIAS
+ VDD
ID
RD
16 mA
Q2
2N5459
4 mA
RG
Q1
VGS
-VGG
-8 V
-2
-1
4
CONTOH
+ VDD = 20 V
RD = 2 K
RG = 1 M
FET pada gambar disamping mempunyai
harga IDSS = 16 mA dan VGS(off) = -8 volt.
Tentukan harga ID dan VDS dari rangkaian
ini.


V
GS

ID  IDSS . 1 

VGS ( off ) 

2
 4V 

ID  16mA. 1 


8
V


2
ID  (16mA ).(0.25 )
ID  4 mA
-4V
VDS = VDD – ID.RD = 20 – ( 4 mA )( 2K ) = 12 volt
5
SELF BIAS
+ VDD
RD
VG = 0
:
ID = IS
VS = IS.RS = ID.RS
VGS = VG - VS = 0 - VS
RG
RS
VGS = -VS  VGS = - ID.RS
6
CONTOH
Tentukanlah range dari nilai titik kerja
Q untuk rangkaian disamping ini.
+ VDD
RD = 500W
Dari lembar data dapat diketahui
bahwa untuk JFET tipe 2N5459
2N5459
RG = 1 M
RS = 500W
mempunyai :
VGS(off) = -2 V sampai –8 V.
IDSS = 4 mA sampai 16 mA.
7
JAWAB
ID(mA)
Jika diambil VGS=-4V, maka :
VGS
4
ID  

 8 mA
RS
500
16
14
12
10
Jika titik ( -4,8 ) dan titik asal ( 0,0 )
8
Q1
saling dihubungkan, perpotongannya
6
4
dengan kurva transkonduktansi akan
VGS
mendapatkan titik minimum Q2 dan
2
Q2
-8
-7
-6
-5
-4
-3
-2
-1
0
maksimum Q1.
Dari koordinat titik Q1 dan Q2 dapat diperoleh range titik
Q yaitu :
VGS(maks) = -3V
ID(maks)= 6 mA
VGS(min) = -0,75 V
ID(min) = 1,6 mA
8
JAWAB
Jika ID = 1,6 mA :
VDSS
= VDD - ID ( RD + RS )
= 10 V – ( 1,6 mA ) ( 1K )
= 8,4 V
Jika ID = 6 mA :
VDS
= VDD - ID ( RD + RS )
= 10 V – ( 6 mA ) ( 1K )
=4V
 VDS antara 4V sampai 8,4V
9
VOLTAGE DIVIDER BIAS
R2
VG 
VDD
R1  R 2
+VDD
R1
RD
VGS  VG  VS
VS  VG  VGS
RL
R2
RS
Vs
ID 
Rs
VG  VGS
ID 
RS
10
CONTOH
Gambarkan garis prategangan dc
VDD=30V
rangkaian gambar disamping ini,
RD=1,1K
R1=1,5M
jika digunakan JFET 2N5459
RL
RS=10K
R2=1,5M
ID
16 mA
VG  VGS
ID 
RS
R2
1,5
VG 
VDD 
x30  15V
R1  R 2
1,5  15
2N5459
4 mA
Q2
VGS
-8 V
Q1
-2
-1
VG
11
SOURCE BIAS
+VDD
RD
Pada prategangan sumber digunakan
tegangan -VSS yang bertujuan untuk
membenamkan ( swamp ) variasi dari
tegangan VGS yang menyebabkan ID tidak
stabil.
VSS  VGS
ID 
RS
RG
RS
-VSS
Agar variasi dari tegangan VGS dapat
diabaikan, maka tegangan catu VSS
harus >> VGS dan ini tidak mungkin
karena tegangan catu VSS harus besar
sekali.
12
CURRENT SOURCE BIAS
+VDD
RD
VEE  VBE
IC  I E 
RE
ID  IC
ID tidak tergantung kepada VGS
( tidak tergantung jenis FET )
ID
RG
IDSS(maks)
RE
Q1
-VEE
Q2
IDSS(min)
IC
13
VGS
CONTOH
+ 30V
8,2K
20K
Jika VGS = -2V tentukanlah VD dan VS.
10
VB 
x30V  10V
10  20
V  VBE 10  0,7
IE  B

 0,93mA
RE
10K
Karena ID = IE maka tegangan drain VD
10M
dapat dihitung menurut persamaan :
10K
10K
VD = VDD – ID.RD
VD= 30 V – ( 0,93 mA ) ( 8,2 K )
VGS
VD= 22,4 V
= VG – VS  VS = VG – VGS = VB – VGS = 10 V – (- 2V) = 12V
14