close

Enter

Log in using OpenID

elektronik mühendisliği mantık devreleri laboratua

embedDownload
TURGUT ÖZAL ÜNİVERSİTESİ
MÜHENDİSLİK FAKÜLTESİ
ELEKTRİK – ELEKTRONİK MÜHENDİSLİĞİ
MANTIK DEVRELERİ
LABORATUARI
Deney 4
Yarım Toplayıcı Devre ve Tam Toplayıcı Devre
Öğrenci
Adı & Soyadı:
Numarası:
1. Yarım Toplayıcı Devre
Girişine uygulanan iki biti toplayıp, sonucu toplam (sum) ve elde (carry) şeklinde veren toplayıcı
devresi, ‘yarım toplayıcı’ olarak isimlendirilir. Yarım toplayıcı devresi, doğruluk tablosundan elde
edilen fonksiyonların lojik devresinin çizilmesi ile oluşturulur. Oluşan devrede, ‘Toplam’ ve ‘Elde’
değerlerini temsil eden iki çıkış bulunur. Yarım toplayıcı çıkışlarındaki sadeleştirilmiş fonksiyonlar,
S = A'B+AB' ve C = AB şeklinde elde edilir. Girişlerin A ve B, çıkışların S ve C değişkenleri ile ifade
edildiği yarım toplayıcı devresi; farklı şekillerde oluşturulabilir (Şekil 1)
Şekil 1. Yarım Toplayıcı Devresi
1.Deneyin Yapılışı
Şekil 2. Yarım Toplayıcı Devresi

Yukarıda bağlantı şeması gösterilen devreyi board üzerine kurunuz.
Entegrelerin besleme bağlantılarını yapınız.
Devreye +5V besleme gerilimi uygulayınız.
A ve B anahtarlarının değerlerini değiştirerek S ve Co çıkışlarını gözleyiniz
Girişler
A
0
0
1
1
Çıkışlar
B
0
1
0
1
S
C0
2. Tam Toplayıcı Devre
Bir bitlik üç adet sayının toplamını gerçekleştiren ve sonucu S ve C olarak isimlendirilen iki çıkış
hattında gösteren düzenek, ‘Tam Toplayıcı’ olarak isimlendirilir. Girişlerden ikisi toplanacak
bitleri gösterirken, üçüncü giriş bir önceki düşük değerlikli basamaktan gelen eldeyi (carry) ifade
etmek için kullanılır.
Şekil 3. Tam Toplayıcı Devresi
Toplayıcı tasarımında, doğruluk tablosunda giriş değişkenlerinin alabileceği değerler
sıralandıktan sonra, kombinasyonlarda bulunan ‘1’ değerleri Boolean kurallarına göre toplanıp,
sonuçlar S ve Co kolonlarına yazılır. Devrede iki çıkış bulunduğundan, her bir çıkış için uygun olan
değerleri içeren sütunlar oluşturulur ve sütunlardaki değerler Karnaugh haritalarına taşınır.
Karnaugh haritalarından lojik eşitlikler elde edilir ve elde edilen eşitliklerin lojik şemaları çizilir.
2. Deneyin Yapılışı
Şekil 4. Tam Toplayıcı Devresi

Yukarıda bağlantı şeması gösterilen devreyi board üzerine kurunuz.
Entegrelerin besleme bağlantılarını yapınız.
Devreye +5V besleme gerilimi uygulayınız.
A, B ve Ci anahtarlarının değerlerini değiştirerek S ve Co çıkışlarını gözleyiniz.
ÖDEV1
1. Tam toplayıcı devreyi multisimde gerçekleyiniz.
2. Tam toplayıcı devrenin doğruluk tablosunu çıkarınız
Author
Document
Category
Uncategorized
Views
3
File Size
370 KB
Tags
1/--pages
Report inappropriate content