エレクトロニクス S i C J F E T による高速スイッチング電源 ＊ 初 川 聡・築 野 孝・藤 川 一 洋 志 賀 信 夫・ウ リ ン ト ヤ ・和 田 和 千 大 平 孝 High-Speed Switching Power Supply Using SiC RESURF JFETs ─ by Satoshi Hatsukawa, Takashi Tsuno, Kazuhiro Fujikawa, Nobuo Shiga, Tuya Wuren, Kazuyuki Wada and Takashi Ohira ─ We have developed a silicon carbide (SiC) junction field effect transistor (JFET) with a reduced surface field (RESURF) structure. This JFET is 2 mm × 2 mm in size and has ideal characteristics for high speed switching: a normal saturation current of about 250 A/cm2 at a gate voltage of 2 V, a specific on-resistance of about 13 mΩcm2, and a maximum breakdown voltage of over 200 V. Using this JFET, we have developed a novel harmonic canceling switch array (HCA) circuit which compounds phase shifted signal and demonstrated pulse width modulation (PWM). The carrier wave of 20.5 MHz, which was pulsewidth modulated with a 4.1 MHz input signal, was successfully demodulated. Keywords: RESURF JFET, high temperature characteristics, DC-DC converter, 4H-SiC 1. 緒 言 地球温暖化に対する国際的な意識が大きな高まりを見 ワーデバイスに適用する上で優れた特性を有することか せ、CO2 排出量削減の必要性が広く認識されてきており、 ら、より高耐圧、高速動作、低オン抵抗のデバイスを目指 また石油等の化石燃料資源の枯渇が近づきつつあることか して、SiC を用いたパワーデバイスの研究開発が精力的に ら、省エネルギー技術の開発が重要視されている。電気エ 行われている。 ネルギーは、非常に使い勝手のよいエネルギーであること SiC ショットキーバリアダイオード（SBD）が、ヨー から全エネルギーに占める割合は年々増加しており、それ ロッパのメーカから商品化されているのに加え、スイッチ を効率的に運用する技術の開発は、省エネルギーに向けて ングデバイスについても精力的に開発が続けられており、 の重要な柱と位置づけられている。電気エネルギーはさま 特に縦型 MOSFET の開発が盛んである。これは、Si の ざまな変換を受けて用いられる。その変換におけるキーと MOSFET の構造、プロセスをそのまま適用できることに加 なるデバイスが、電力機器向けの半導体素子すなわちパ え、大電流、高耐圧のデバイスとして期待が大きいからで ワーデバイスであり、省エネルギーのためにより優れたパ ある。それに対して接合型電界効果トランジスタ（JFET） ワーデバイスの登場が望まれるようになってきた。 では SiC のバルク移動度をそのまま活用でき、MOSFET に パワーデバイスは、高耐圧化、大電流化、高速・高周波 化されているが、そのほとんど全てが通常の半導体素子と おいて懸念される酸化膜信頼性に関する問題も回避できる という特長を有する。 同様にシリコン（Si）の上に作製されている。Si パワーデ 我々は、高速なスイッチングが期待できるデバイスとし バイス分野では、パワー用金属酸化物半導体電界効果トラ て、REduced SURface Field Junction Field Effect ンジスタ（MOSFET）、絶縁ゲート型バイポーラトランジ Transistor（RESURF JFET ：表面電界緩和接合型電界効 スタ（IGBT）などの素子が開発され、適用範囲が広がっ 果トランジスタ）の開発を進めてきた（1）～（4）。このデバイ てきた。しかし、その特性はすでに絶縁破壊電界や電子飽 スは、界面準位密度の影響を受けず、SiC 材料固有の移動 和速度等の物性値から導出される理論的限界に近づきつつ 度をそのままチャネル移動度に活用できる JFET であり、 あり、Si に変わる新しい半導体材料を用いた高性能デバイ 構造上の工夫により、低損失と高耐圧を両立できるという スの開発が望まれる。 特長を有するものである。 新しい半導体材料の有力候補がワイドバンドギャップ半 本報告では、SiC RESURF JFET の高速スイッチング性 導体である炭化珪素（SiC）である。SiC は研磨剤や放熱材 を生かした、Envelope Elimination and Restoration 料として用いられてきたが、高品質な単結晶の開発に伴い （EER）用高周波電源回路として用いる同相合成増幅器に 半導体としての研究が活発化してきた（1）。SiC は、Si に比 ついて報告する。 べて、絶縁破壊電界、電子飽和速度、熱伝導率が大きくパ 2 0 1 3 年 7 月・ S E I テ クニ カ ル レ ビ ュ ー ・ 第 1 8 3 号 −（ 135 ）− 2. SiC RESURF-JFET 図 3 に RESURF JFET のドレイン電流（Id）−ドレイン電 図 1 に本電源に用いる SiC RESURF JFET を示す。4H- 圧（Vds）のゲート電圧（Vgs）依存性を示す。ゲート電 SiC 基板上に 2mm 角のチップで作成した。1 チップには縦 圧が 2V の時のオン抵抗は 250m Ωとなった。また、図 4 0.48mm、横 1.9mm の長方形の 4 個の JFET が含まれてい にゲート電圧を-8V としてドレイン− ソース間をオフした る。各 JFET にはチャネル長 150µm のセルが 100 個含ま 場合の、ドレイン− ソース間耐電圧特性を示す。200V ま れる。1 チップあたりのチャネル長の合計は 60mm になる。 での良好な遮断特性が示されている。 Id [A] 1.9mm Vgs : 20 0.48mm 6V 4V Source 15 2V Gate Drain Chip size : 2mm × 2mm 10 拡大図 0V 5 -2V 0 -4V -6V 図 1 SiC RESURF JFET 0 2 4 6 8 10 Vds [V] 図 2 に図 1 の A − B 線での断面構造模式図を示す。表面 に、ソース電極、ドレイン電極、ゲート電極が形成されて 図 3 オン時特性 おり、ソース、ドレイン両電極間を流れる電流を、ゲート 電極の電位で制御する構造となっている。 RESURF JFET では、RESURF 構造のなかでも、電流通 路となる n 型の第 3 層を P 型の第 2 層と第 4 層とで挟み込 んだダブル RESURF 構造を採用している。オン／オフ制御 は、ゲートの電位に応じて、第 3 層の n 型チャネル層の空 乏層の厚みを制御して行なわれる。この空乏層はゲート電 位が 0 の場合でも若干広がってはいるが、通常、空乏層を 十分に広げ、オフとするためにはゲート電位をソースに対 して負にする必要がある。つまりこのデバイスはノーマリ オンデバイスとなる。 Id [nA] 5 VGS : -8V 4 3 2 1 A Source 2µm 2µm 6µm 6µm 6µm Source Gate Drain B Gate Source 第4層（p型） [0.25µm, 2×1017cm -3 ] 第3層（n型） [0.45µm, 2×1017cm -3 ] 第2層（p型） [10µm, 7.5×1015cm -3 ] 第1層（n型） [0.5µm, 5×1016cm -3 ] 4H-SiC基板（n型） 注入層（p型） [ドーズ量：3.9×1014cm -2 ] 注入層（n型） [ドーズ量：1.1×1014cm -2 ] 図 2 RESURF JFET 断面図 −（ 136 ）− SiC JFET による高速スイッチング電源 0 0 50 100 150 200 250 Vds [V] 図 4 オフ時特性 次に図 5 のスイッチング特性評価系で、RESURF JFET の動特性を評価した結果を図 6 に示す。ターンオフ時間 （Tr）およびターンオン時間（Tf）のいずれの場合も、2ns 程度の急峻なスイッチング特性が示されている。 す。入力された RF 信号を、振幅成分すなわち包絡線信号 と、位相信号とに分解し、包絡線信号を増幅した後、それ Id RL DUT Rg ためにパルス幅変調（Pulse Width Modulation ＝ PWM） されることが多い。 Vds Gate driver らの信号を合成している。包絡線信号増幅は線型性を保つ そのスイッチング素子には高速性と高耐電圧性が必要で あり、SiC RESURF JFET の適用に有望である。 Vgs EER の信号合 3 － 2 PWM 復号用同相合成増幅回路 成時の PWM 信号の復調には図 8 に示す分布型増幅器に ローパスフィルタを用いる手法があるが、出力伝送線路終 Testing Circuit 端抵抗で大きな損失が発生する問題があった。筆者らは図 9 に示す同相合成増幅器を考案し、終端抵抗およびローパス 図 5 スイッチング特性評価回路 フィルタなしでも PWM 信号を復調できることを確認した。 同相合成増幅器の原理は、図 10 に示すように入力側は分 Voltage [V] 布型増幅器と同様、各素子に位相差信号を入力するが、隣 Vds 60 接する素子への入力信号の位相差を PWM 搬送波周期の 40 1/n（n はスイッチング素子数）とする一方、位相差を与え 20 ず同相で出力信号を合成することにより PWM 搬送波およ 0 -20 び n-1 次高調波まで除去するものである。 100ns Vgs スイッチング素子の個数による出力の周波数成分の計算 値を図 10 に示す。図には n が 4 個、6 個、8 個、16 個の場 Voltage [V] 60 OffàOn (Tf) 60 Vds 40 20 0 0 -20 Vgs L2/2 -20 5ns 示されている。 Vds 40 20 合について図示しており、n-1 次高調波までの除去特性が OnàOff (Tr) Vgs 5ns Tr, Tf <2ns RL L2 T1 L2 T2 L2 T3 VDD L3 L2/2 L2 T4 L RL C Tn SiC JFET 図 6 スイッチング特性 Rs L1/2 L1 L1 L1 L1 L1/2 Filter Rs 図 8 分布増幅回路 3. 電源回路の原理 3 － 1 Envelope Elimination and Restoration（EER） EER とは、高周波線形増幅器を使用することなく、スイッ 出力信号を合成することでPWM搬送波 およびn-1次高調波まで除去 チングのみで電力増幅を行う高効率な回路であり、携帯電 話基地局に適用が期待されている。その概念図を図 7 に示 VDD L2 出力 T1 包絡線信号 PWM信号 包絡線 検波器 PWM 変調器 位相信号 RF信号 リミッタ 直流電源 （開発中） 同相合成 増幅器 包絡線 追従電力 最終段 RF出力 アンプ T2 T3 T4 Tn SiC JFET 入力 PWM L1/2 L1 L1 L1 L1 L1/2 Rs 図 9 同相合成増幅回路 図 7 EER 動作原理図 2 0 1 3 年 7 月・ S E I テ クニ カ ル レ ビ ュ ー ・ 第 1 8 3 号 −（ 137 ）− その出力結果を図 12 に示す。図 12（a）にはこの増幅器 スイッチング素子数nと周波数特性（20.5MHz除去時） シミュレーション結果 20.5MHz（包絡線信号から決まる搬送波周波数） 16 n=16 14 信号振幅率 の周波数特性を、図 12（b）には 20.5MHz の矩形波搬送波 信号を 4.1MHz の正弦波信号で変調した PWM 信号を入力 n-1次高調波まで除去 した場合の出力を示している。周波数特性で谷となってい 12 10 る 20.5MHz 信号が除去されて、変調前の正弦波が復調さ n=8 8 れて出力されていることが示されている。 n=6 6 n=4 4 5. 結 言 2 0 2M 10M 20M 100M SiC RESURF JFET の特徴である、高速スイッチング特 200M 性を生かした、画期的な同相合成増幅回路を開発した。さ 周波数（Hz） らに実回路にてその動作を確認し、携帯電話基地局への適 図 10 同相合成回路周波数特性 用可能性を確認した。 今後は、実際に電力増幅できる回路を作成し、種々の検 証を進める予定である。 4. 動作結果 EER 用同相合成増幅器の原理試作品を図 11 に示す。同 時 合 成 が 出 来 る よ う に ス イ ッ チ ン グ 素 子 で あ る SiC 6. 謝 辞 RESURF JFET を円周上に 8 素子配置し、円周の中心で各 本稿で述べた開発の一部は、NEDO（独立行政法人新エ JFET のドレインからの距離が等しくなるように、接続し ネルギー・産業技術総合開発機構）のイノベーション推進 た。これは、各 JFET の信号が同時に合成されるようにす 事業「高速スイッチング SiC パワートランジスタの開発」 るためである。 において実施したものである。 SiC JFET 等長 参 考 文 献 同相合成 （1） 荒井、吉田 編、 「SiC 素子の基礎と応用」 、オーム社（2003） （2） 藤川、増田、玉祖、柴田、原田、初川、徳田、三枝、並川、SEI テクニカルレビュー第 167 号、pp.109-114（2005） 入力 （3） 玉祖、澤田、藤川、原田、新開、徳田、増田、穂永、伊藤、築野、 並川、SEI テクニカルレビュー第 172 号、pp.40-46（2008） （4） 築野、伊藤、玉祖、藤川、澤田、初川、塩見、SEI テクニカルレ ビュー第 178 号、pp.89-93（2011） 伝送線路 図 11 試作同相合成増幅回路 20.5MHz 30V 10dB [50.00ns/div] 30V PWM信号（搬送波20.5MHz） 50ns 同相合成除去 200MHz 0 （a）周波数特性 （b）復号特性 図 12 試作同相合成増幅回路動作結果 −（ ）− 復号4.1MHz 正弦波 SiC JFET による高速スイッチング電源 執 筆 者 ---------------------------------------------------------------------------------------------------------------初 川 聡＊：パワーデバイス開発部 主席 築 野 孝 ：パワーデバイス開発部 グループ長 （博士（理学）） 藤 川 一 洋 ：パワーデバイス開発部 主席 （博士（エネルギー科学）） 志 賀 信 夫 ：パワーシステム研究所 技師長 ウ リ ン ト ヤ ：豊橋技術科学大学（博士（工学）） 和 田 和 千 ：豊橋技術科学大学（博士（工学）） 大 平 孝 ：豊橋技術科学大学 電気・電子情報工学系 教授 （工学博士） ------------------------------------------------------------------------------------------------------------------------------------＊主執筆者 2 0 1 3 年 7 月・ S E I テ クニ カ ル レ ビ ュ ー ・ 第 1 8 3 号 −（ 139 ）−
© Copyright 2024 Paperzz
