HB28B2000A8/HB28B1000A8 HB28B640A8/HB28B512A8

HB28B2000A8/HB28B1000A8
HB28B640A8/HB28B512A8
HB28B448A8/HB28B320A8
HB28B256A8/HB28B192A8
HB28B128A8/HB28B064A8
Flash ATA Card
2 GByte/1 GByte/640 MByte/512 MByte/448 MByte
320 MByte/256 MByte/192 MByte/128 MByte
64 MByte
ADJ-203-680 (Z)
暫定仕様
Rev. 0.0
’02. 3. 5
概要
HB 28 B20 00 A8 , HB 28 B1 00 0A 8, HB 28 B64 0A 8, HB 28 B51 2A 8, HB 28 B44 8A 8, HB 28 B32 0A 8, HB 28 B25 6A 8,
HB 28 B19 2A 8, HB 28 B12 8A 8, HB 28 B06 4A 8 は，PC カ−ド AT A スタンダ−ドに準拠したフラッシュ AT A カ
− ドで，小型 PC ，携帯型情報機器の大容量デ −タストレ− ジメディアとして最適です。本カ −ドは
0 .18 µmCMO S 5 12 M ビットフラッシュメモリを搭載しており，ISA (Ind us try St an dard Arch it ectu re)バスに準
拠したプロトコルでの 1 セクタ(51 2 b yt es )単位のシ−ケンシャルリ−ド/ ライトアクセスが可能です。PC カ
−ドスロットを備えている情報メディアとして，優れたパフォ−マンスを実現することが可能です。
特長
l PC カ−ド ATA スタンダ−ド準拠
― 68 ピン 2 ピ−スコネクタ，TypeII (厚さ 5 mm)
l 3.3V/5V 単一電源動作
l ISA バスに準拠したプロトコルでの 1 セクタ(512 bytes)単位でのシ−ケンシャルリ−ド/ライトアクセス
― セクタリ−ド/ライト転送レ−ト: 8M バイト/sec バ−スト
l カ−ド容量，最大 2G バイト
― 0.18µmCMOS 512M ビットフラッシュメモリを搭載
暫定仕様：この製品は暫定仕様につき今後規格変更の可能性がありますのでご検討の際は，営業
窓口にお問い合わせください。
HB28B2000/1000/640/512/448/320/256/192/128/064A8
l 3 種類のモ−ドアクセスをサポ−ト
― メモリカ−ドモ−ド
― I/O カ−ドモ−ド
― True IDE モ−ド
l 電源投入時にカ−ド内部で自己診断機能実施
l ECC (Error Correcting Code)内部処理による信頼性向上
l オ−トスリ−プ機能
カ−ドラインアップ*1
Type No.
Card density
Capacity* 4
HB28B2000A8
2 GB
2,050,965,504 byte
HB28B1000A8
1 GB
1,025,482,752 byte
HB28B640A8
640 MB
640,475,136 byte
HB28B512A8
512 MB
512,483,328 byte
HB28B448A8
448 MB
448,519,680 byte
HB28B320A8
320 MB
320,409,600 byte
HB28B256A8
256 MB
256,204,800 byte
HB28B192A8
192 MB
192,184,320 byte
HB28B128A8
128 MB
128,188,416 byte
HB28B064A8
64 MB
64,094,208 byte
【注】 1. ID に記載されるデ−タです。
総 Sector 数/
Sector 数/
card*3
4,005,792
2,002,896
1,250,928
1,000,944
876,015
625,800
500,400
375,360
250,368
125,184
track*2
63
63
63
63
63
56
48
32
32
32
Head 数
Cylinder 数
16
16
16
16
15
15
15
15
8
4
3974
1987
1241
993
927
745
695
782
978
978
2. 総 Track 数 = Head 数 × Cylinder 数
3. 総 Sector 数/card = Sector 数/track × Head 数 × Cylinder 数
4. 上記容量はファイルシステムによって使用される領域を含めた論理アドレス容量です。
2
HB28B2000/1000/640/512/448/320/256/192/128/064A8
カ−ドピン配置
Pin No.
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
Memory card mode
Signal name
I/O
GND
—
D3
I/O
D4
I/O
D5
I/O
D6
I/O
D7
I/O
-CE1
I
A10
I
-OE
I
—
—
A9
I
A8
I
—
—
—
—
-WE
I
RDY/-BSY
O
VCC
—
—
—
—
—
—
—
—
—
A7
I
A6
I
A5
I
A4
I
A3
I
A2
I
A1
I
A0
I
I/O card mode
Signal name
GND
D3
D4
D5
D6
D7
-CE1
A10
-OE
—
A9
A8
—
—
-WE
-IREQ
VCC
—
—
—
—
A7
A6
A5
A4
A3
A2
A1
A0
I/O
—
I/O
I/O
I/O
I/O
I/O
I
I
I
—
I
I
—
—
I
O
—
—
—
—
—
I
I
I
I
I
I
I
I
True IDE mode
Signal name
I/O
GND
—
D3
I/O
D4
I/O
D5
I/O
D6
I/O
D7
I/O
-CE1
I
A10
I
-ATASEL
I
—
—
A9
I
A8
I
—
—
—
—
-WE
I
INTRQ
O
VCC
—
—
—
—
—
—
—
—
—
A7
I
A6
I
A5
I
A4
I
A3
I
A2
I
A1
I
A0
I
3
HB28B2000/1000/640/512/448/320/256/192/128/064A8
Pin No.
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
4
Memory card mode
Signal name
I/O
D0
I/O
D1
I/O
D2
I/O
WP
O
GND
—
GND
—
-CD1
O
D11
I/O
D12
I/O
D13
I/O
D14
I/O
D15
I/O
-CE2
I
-VS1
O
-IORD
I
-IOWR
I
—
—
—
—
—
—
—
—
—
—
VCC
—
—
—
—
—
—
—
—
—
-CSEL
I
-VS2
O
RESET
I
-WAIT
O
-INPACK
O
-REG
I
BVD2
I/O
BVD1
I/O
D8
I/O
D9
I/O
D10
I/O
-CD2
O
GND
—
I/O card mode
Signal name
D0
D1
D2
-IOIS16
GND
GND
-CD1
D11
D12
D13
D14
D15
-CE2
-VS1
-IORD
-IOWR
—
—
—
—
—
VCC
—
—
—
—
-CSEL
-VS2
RESET
-WAIT
-INPACK
-REG
-SPKR
-STSCHG
D8
D9
D10
-CD2
GND
I/O
I/O
I/O
I/O
O
—
—
O
I/O
I/O
I/O
I/O
I/O
I
O
I
I
—
—
—
—
—
—
—
—
—
—
I
O
I
O
O
I
I/O
I/O
I/O
I/O
I/O
O
—
True IDE mode
Signal name
I/O
D0
I/O
D1
I/O
D2
I/O
-IOIS16
O
GND
—
GND
—
-CD1
O
D11
I/O
D12
I/O
D13
I/O
D14
I/O
D15
I/O
-CE2
I
-VS1
O
-IORD
I
-IOWR
I
—
—
—
—
—
—
—
—
—
—
VCC
—
—
—
—
—
—
—
—
—
-CSEL
I
-VS2
O
-RESET
I
IORDY
O
-INPACK
O
-REG
I
-DASP
I/O
-PDIAG
I/O
D8
I/O
D9
I/O
D10
I/O
-CD2
O
GND
—
HB28B2000/1000/640/512/448/320/256/192/128/064A8
カ−ドピン説明
Signal name
Direction
Pin No.
A10 to A0
I
8, 11, 12, 22, 23,
(PC Card Memory mode)
24, 25, 26, 27,
28, 29
A10 to A0
(PC Card I/O mode)
A2 to A0
27, 28, 29
(True IDE mode)
Description
本信号は，アドレスピンです。 A10 が最上位，A0
が最下位です。
本信号は，アドレスピンです。A0〜A2 のみ有効で
す。A3〜A10 は，ホスト側で GND レベルにして
ください。
BVD1
(PC Card Memory mode)
I/O
63
本信号は，カ−ド内部の電池電圧状態を出力しま
す，しかし，本カ−ドは電池を搭載していません
ので常に high レベルを出力します。
本信号は，-STSCHG 信号として動作し，アトリビ
-STSCHG
(PC Card I/O mode)
ュ−ト領域の configuration and status register の状
態変化をピン情報として出力します。
本信号は，マスタ/スレ−ブハンドシェ−クプロト
-PDIAG
(True IDE mode)
BVD2
(PC Card Memory mode)
コル用の Pass diagnostic 信号となります。
I/O
62
本信号は，カ−ド内部の電池電圧状態を出力しま
す，しかし，本カ−ドは電池を搭載していません
ので常に high レベルを出力します。
本信号は，スピ−カ出力です。しかし，本カ−ド
-SPKR
(PC Card I/O mode)
はディジタルオ−ディオ出力機能を持っていませ
んので，常に high レベルを出力します。
本信号は，マスタ/スレ−ブハンドシェ−クプロト
-DASP
(True IDE mode)
コル用の Disk active/slave present 信号となりま
す。
-CD1, -CD2
(PC Card Memory mode)
O
36, 67
-CD1 と-CD2 はカ−ド検出用信号です。-CD1 と
-CD2 はカ−ド内でグランドに接地されています
ので，ホスト側でカ−ドの挿入/抜去を検出するこ
とができます。
-CD1, -CD2
(PC Card I/O mode)
-CD1, -CD2
(True IDE mode)
-CE1, -CE2
(PC Card Memory mode)
Card Enable
I
7, 42
-CE1 および-CE2 は low アクティブのカ−ド選択
用信号です。 -CE1，-CE2，A0 の組み合わせによ
り，ワ−ド/バイト/奇数バイトアクセスが可能で
す。
-CE1, -CE2
(PC Card I/O mode)
Card Enable
-CE1, -CE2
(True IDE mode)
Alternate Status Register と Device Control
Register をアクセスする時に-CE2 を，その他タス
クファイルレジスタをアクセスするときに-CE1
をアサ−トしてください。
5
HB28B2000/1000/640/512/448/320/256/192/128/064A8
Signal name
Direction
-CSEL
I
(PC Card Memory mode)
-CSEL
(PC Card I/O mode)
-CSEL
(True IDE mode)
Pin No.
56
Description
本信号は使用しません。
本信号は，カ−ドがマスタ/スレ−ブを識別するた
めに用います。本信号が GND レベルならば，カ−
ドはマスタとして，オ−プンならスレ−ブとして
起動します。
D15 to D0
(PC Card Memory mode)
D15 to D0
(PC Card I/O mode)
D15 to D0
(True IDE mode)
GND
(PC Card Memory mode)
GND
(PC Card I/O mode)
GND
(True IDE mode)
-INPACK
(PC Card Memory mode)
I/O
41, 40, 39, 38, 本信号はデ−タピンです。 D0 は偶数バイトの最
37, 66, 65, 64, 6, 下位，D8 は奇数バイトの最下位です。
5, 4, 3, 2, 32, 31,
30
—
1, 34, 35, 68
O
60
Ground
本信号は，使用しません。ホスト側にてオ−プン
にしてください。
-CE と-IORD が low レベルで，かつアドレスバス
-INPACK
(PC Card I/O mode)
Input Acknowledge
上のアドレスがカ−ド内の I/O アドレスと一致し
たときに，本信号は low レベルになります。シス
テムインタフェ−スの入力バッファ制御用として
本信号を設けています。
本信号は，使用しません。ホスト側にてオ−プン
-INPACK
(True IDE mode)
-IORD
(PC Card Memory mode)
-IORD
(PC Card I/O mode)
にしてください。
I
44
本信号は，このモ−ドでは使用しません。
本信号は，タスクファイル領域レジスタのデ−タ
出力制御に用います。カ−ドを，I/O カ−ドモ−ド
設定後に本信号は有効になります。
-IORD
(True IDE mode)
本信号は，タスクファイル領域レジスタのデ−タ
出力制御に用います。カ−ドを，True IDE モ−ド
設定後に本信号は有効になります。
6
HB28B2000/1000/640/512/448/320/256/192/128/064A8
Signal name
Direction
-IOWR
I
(PC Card Memory mode)
-IOWR
(PC Card I/O mode)
Pin No.
45
Description
本信号は，このモ−ドでは使用しません。
本信号は，タスクファイル領域レジスタのデ−タ
入力制御に用います。カ−ドを，I/O カ−ドモ−ド
設定後に本信号は有効になります。
本信号は，タスクファイル領域レジスタのデ−タ
-IOWR
(True IDE mode)
入力制御に用います。カ−ドを，True IDE モ−ド
設定後に本信号は有効になります。
-OE
(PC Card Memory mode)
I
9
本信号は，アトリビュ−ト領域およびタスクファ
イル領域のレジスタのデ−タ出力制御に用いま
す。
-OE
(PC Card I/O mode)
本信号は，アトリビュ−ト領域レジスタのデ−タ
-ATASEL
(True IDE mode)
本信号は，ホスト側で常に GND レベルにしてくだ
RDY/-BSY
(PC Card Memory mode)
出力制御に用います。
さい。
O
16
本信号は RDY/-BSY ピンとしての動作をします。
電源投入時あるいはリセットアサ−ト時には，カ
−ド内部のイニシャライズ処理が終了するまで
RDY/-BSY ピンは low レベルとなりますので，本
信号が high レベルになったことを確認して以降の
カ−ドアクセスを実行してください。
本信号はアクティブロウの-IREQ ピンとしての動
-IREQ
(PC Card I/O mode)
作をします。カ−ドからシステムに対してソフト
ウェアサ−ビスを要求した場合に，割り込み要求
信号として low レベルを出力します。割り込み要
求信号がないときには，high レベルのままです。
本信号はアクティブハイの Interrupt Request とな
INTRQ
(True IDE mode)
-REG
(PC Card Memory mode)
Attribute memory select
-REG
(PC Card I/O mode)
ります。
I
61
本信号は，タスクファイル領域をアクセスすると
きに high レベル，アトリビュ−ト領域をアクセス
するときに low レベルにしてください。
本信号は，アトリビュ−ト領域およびタスクファ
イル領域にアクセスする場合，常に low レベルに
してください。
-REG
(True IDE mode)
本信号は，このモ−ドでは使用しません。ホスト
側より VCC にしてください。
7
HB28B2000/1000/640/512/448/320/256/192/128/064A8
Signal name
Direction
RESET
I
(PC Card Memory mode)
Pin No.
58
Description
本信号は，アクティブハイの RESET 信号となり
ます。本信号をアサ−トすることにより，カ−ド
内部にて初期化処理がされます。初期化の間，
RDY/-BSY 信号は low レベルになり，終了すると
high レベルになります。
本信号は，アクティブハイの RESET 信号となり
RESET
(PC Card I/O mode)
ます。本信号をアサ−トすることにより，カ−ド
内部にて初期化処理がされます。本モ−ド時，
RDY/-BSY 信号は使用できないため，ステ−タス
レジスタにて Ready, Busy 状態を確認します。
本信号は，アクティブロウの-RESET 信号となり
-RESET
(True IDE mode)
ます。本信号を low レベルにすることにより，カ
−ド内のすべてのレジスタはリセットされます。
本モ−ド時，RDY/-BSY 信号は使用できないため，
ステ−タスレジスタにて Ready, Busy 状態を確認
します。
VCC
(PC Card Memory mode)
VCC
(PC Card I/O mode)
VCC
(True IDE mode)
-VS1, -VS2
(PC Card Memory mode)
—
17, 51
+5 V, +3.3 V power.
O
43, 57
本信号により，カ−ド電源電圧を設定する情報を
ホスト側に与えます。本カ−ドでは-VS1 は GND
に，-VS2 はオ−プンとなっています。
-VS1, -VS2
(PC Card I/O mode)
-VS1, -VS2
(True IDE mode)
-WAIT
(PC Card Memory mode)
O
59
本信号は，アクティブロウの-WAIT 信号になりま
す。ただし，本カ−ドでは常に high レベルを出力
します。
-WAIT
(PC Card I/O mode)
IORDY
(True IDE mode)
-WE
(PC Card Memory mode)
本信号は，IORDY 信号となります。ただし，本カ
−ドでは常にハイインピ−ダンス状態です。
I
15
本信号は，アトリビュ−ト領域およびタスクファ
イル領域レジスタのデ−タ入力制御に用います。
-WE
(PC Card I/O mode)
本信号は，アトリビュ−ト領域レジスタのデ−タ
-WE
(True IDE mode)
本信号はこのモ−ドでは使用しません。ホスト側
8
入力制御に用います。
より VCC レベルにしてください。
HB28B2000/1000/640/512/448/320/256/192/128/064A8
Signal name
Direction
O
WP
(PC Card Memory mode)
Write Protect
-IOIS16
(PC Card I/O mode)
-IOIS16
(True IDE mode)
Pin No.
33
Description
本カ−ドはライトプロテクトスイッチを持ってい
ませんので，WP 信号は常に low です。
タスクファイル領域に対して 16 ビット(ワ−ド)ア
クセスをしたサイクルでアサ−トされます。
ワ−ドデ−タ転送サイクルを実行する場合，本信
号は，カ−ドによりアサ−トされます。本カ−ド
では，Feature コマンドによりバイトアクセスモ−
ドにセットしない限り，ワ−ドデ−タ転送サイク
ルとなります。
9
HB28B2000/1000/640/512/448/320/256/192/128/064A8
カ−ドブロック図
VCC
internal VCC
GND
A0 to A10
Reset IC
-CE1,-CE2
-OE/-ATASEL
-WE
-IORD
X'tal
-IOWR
-REG
RESET/-RESET
-CSEL
Controller
Flash
memory
bus
Flash memory
D0 to D15
BVD1/-STSCHG/-PDIAG
BVD2/-SPKR/-DASP
Control signal
RDY/-BSY/-IREQ/INTRQ
WP/-IOIS16
-INPACK
-WAIT/IORDY
-VS1
-VS2
OPEN
-CD1
-CD2
Note: -CE1, -CE2, -OE, -WE, -IORD, -IOWR, -REG, RESET, -CSEL, -PDIAG, -DASP pins are
pulled up in card.
-CE1, -CE2, -OE, -WE, -IORD, -IOWR, -REG pins are schmitt trigger type input buffer.
10
HB28B2000/1000/640/512/448/320/256/192/128/064A8
カ−ド機能説明
レジスタ構成
l アトリビュ−ト領域
― Configuration register
・ Configuration Option register
・ Configuration and Status register
・ Pin Replacement register
・ Socket and Copy register
― CIS (Card Information Structure)
l タスクファイル領域
― Data register
― Error register
― Feature register
― Sector Count register
― Sector Number register
― Cylinder Low register
― Cylinder High register
― Drive Head register
― Status register
― Alternate Status register
― Command register
― Device Control register
― Drive Address register
11
HB28B2000/1000/640/512/448/320/256/192/128/064A8
ホストアクセス仕様
1. アトリビュ−トアクセス仕様
CIS-ROM 領域あるいはコンフィギュレ−ションレジスタ領域をアクセスするときには，-REG を l ow レ
ベルにしてリ−ド/ ライトを行います。アクセスモ−ドとしては，PC カ−ドスタンダ−ドに規定されてい
るバイト/ワ−ド/奇数バイトの各アクセスが可能です。
Attribute Read Access Mode
Mode
-REG
Standby mode
×
-CE2
H
-CE1
H
A0
×
-OE
×
-WE
×
D8 to D15
High-Z
D0 to D7
High-Z
Word access (16-bit)
L
L
L
H
H
L
L
L
L
L
H
×
L
L
L
H
H
H
High-Z
High-Z
invalid
even byte
invalid
even byte
Odd byte access (8-bit)
L
L
H
×
L
H
invalid
High-Z
-CE2
H
-CE1
H
A0
×
-OE
×
-WE
×
D8 to D15
Don’t care
D0 to D7
Don’t care
Word access (16-bit)
L
L
L
H
H
L
L
L
L
L
H
×
H
H
H
L
L
L
Don’t care
Don’t care
Don’t care
even byte
Don’t care
even byte
Odd byte access (8-bit)
L
L
H
×
H
L
Don’t care
Don’t care
Byte access (8-bit)
【注】 ×: L or H
Attribute Write Access Mode
Mode
-REG
Standby mode
×
Byte access (8-bit)
【注】 ×: L or H
Attribute Access Timing Example
A0 to A10
-REG
-CE2/-CE1
-OE
-WE
D0 to D15
Dout
read cycle
12
Din
write cycle
HB28B2000/1000/640/512/448/320/256/192/128/064A8
2. タスクファイルレジスタアクセス仕様
タスクファイルレジスタは，I/O アドレス空間にマッピングされている場合と，メモリアドレス空間にて
マッピングされている場合があります。アクセスモ−ドとしては，PC カ−ドスタンダ−ドに規定されてい
るバイト/ワ−ド/奇数バイトの各アクセスが可能です。
(1) I/O address map
Task File Register Read Access Mode (1)
Mode
-REG -CE2 -CE1
Standby mode
×
H
H
Byte access (8-bit)
Word access (16-bit)
Odd byte access
(8-bit)
【注】 ×: L or H
Word access (16-bit)
Odd byte access
(8-bit)
【注】 ×: L or H
-IORD -IOWR
×
×
-OE
×
-WE
×
D8 to D15
High-Z
D0 to D7
High-Z
L
L
L
H
H
L
L
L
L
L
H
×
L
L
L
H
H
H
H
H
H
H
H
H
High-Z
High-Z
odd byte
even byte
odd byte
even byte
L
L
H
×
L
H
H
H
odd byte
High-Z
-OE
×
-WE
×
Task File Register Write Access Mode (1)
Mode
-REG -CE2 -CE1
Standby mode
×
H
H
Byte access (8-bit)
A0
×
A0
×
-IORD -IOWR
×
×
D8 to D15 D0 to D7
Don’t care Don’t care
L
L
L
H
H
L
L
L
L
L
H
×
H
H
H
L
L
L
H
H
H
H
H
H
Don’t care
Don’t care
odd byte
even byte
odd byte
even byte
L
L
H
×
H
L
H
H
odd byte
Don’t care
Task File Register Access Timing Example (1)
A0 to A10
-REG
-CE2/-CE1
-IORD
- IOWR
D0 to D15
Din
Dout
read cycle
write cycle
13
HB28B2000/1000/640/512/448/320/256/192/128/064A8
(2) Memory address map
Task File Register Read Access Mode (2)
Mode
-REG -CE2 -CE1
Standby mode
×
H
H
Byte access (8-bit)
Word access (16-bit)
Odd byte access
(8-bit)
【注】 ×: L or H
Word access (16-bit)
Odd byte access
(8-bit)
【注】 ×: L or H
-OE
×
-WE
×
-IORD -IOWR D8 to D15
×
×
High-Z
H
H
L
L
L
L
L
H
×
L
L
L
H
H
H
H
H
H
H
H
H
High-Z
High-Z
odd byte
even byte
odd byte
even byte
H
L
H
×
L
H
H
H
odd byte
High-Z
A0
×
-OE
×
-WE
×
-IORD -IOWR D8 to D15 D0 to D7
×
×
Don’t care Don’t care
H
H
H
H
H
L
L
L
L
L
H
×
H
H
H
L
L
L
H
H
H
H
H
H
Don’t care
Don’t care
odd byte
even byte
odd byte
even byte
H
L
H
×
H
L
H
H
odd byte
Don’t care
Task File Register Access Timing Example (2)
A0 to A10
-REG
-CE2/-CE1
-OE
-WE
D0 to D15
Dout
read cycle
14
D0 to D7
High-Z
H
H
H
Task File Register Write Access Mode (2)
Mode
-REG -CE2 -CE1
Standby mode
×
H
H
Byte access (8-bit)
A0
×
Din
write cycle
HB28B2000/1000/640/512/448/320/256/192/128/064A8
3. True IDE モ−ド
本カ−ドは True IDE モ−ドをサポ−トしています。-OE 信号を GND レベルに固定しておくことにより，
本モ−ドに設定されます。このとき，アトリビュ−ト領域へのアクセスはできなくなり，タスクファイル
レジスタは以下に示すアクセスのみが可能です。なお，Tru e IDE モ−ドにて起動直後におけるデ−タレジ
スタのアクセスは，ワ−ドアクセス(16 ビット)となっています。Set Featu re Co mman d で 8 ビットモ−ドを
設定することにより，8 ビットアクセスが可能となります。
True IDE Mode Read I/O Function
Mode
-CE2
-CE1
A0 to A2
-IORD
-IOWR
D8 to D15 D0 to D7
Invalid mode
L
L
×
×
×
High-Z
High-Z
Standby mode
H
H
×
×
×
High-Z
High-Z
Data register access
Alternate status access
Other task file access
【注】 ×: L or H
H
L
H
L
H
L
0
6H
1-7H
L
L
L
H
H
H
odd byte
High-Z
High-Z
even byte
status out
data
-CE1
L
A0 to A2
×
-IORD
×
-IOWR
×
D8 to D15
don’t care
D0 to D7
don’t care
True IDE Mode Write I/O Function
Mode
-CE2
Invalid mode
L
Standby mode
H
H
×
×
×
don’t care
don’t care
Data register access
Control register access
Other task file access
【注】 ×: L or H
H
L
H
L
H
L
0
6H
1-7H
H
H
H
L
L
L
odd byte
don’t care
don’t care
even byte
control in
data
True IDE Mode I/O Access Timing Example
A0 to A2
-CE
-IORD
-IOWR
-IOIS16
D0 to D15
Dout
read cycle
Din
write cycle
15
HB28B2000/1000/640/512/448/320/256/192/128/064A8
コンフィギュレ−ションレジスタ仕様
本カ−ドの状態を設定あるいは監視するために，以下の 4 つのレジスタをサポ−トしています。
これらのレジスタはメモリカ−ドモ−ド，I/O カ−ドモ−ド時に使用できます。True IDE モ−ド時には使
用できません。
1. Configuration Option register (Address 200H)
カ−ドのコンフィギュレ− ション状態を設定したり，カ−ドをソフト的にリセットしたりするためのレ
ジスタです。
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
SRESET
LevlREQ
INDEX
【注】 initial value: 00H
Name
SRESET
(HOST->)
R/W
Function
R/W このビットを"1"にセットすることにより，カ−ドハ−ドリセット(RESET ピンアサ−
ト)と同じリセット状態にします。このビットがクリアされることを除いては，カ−ド
ハ−ドリセットと同等です。その後，このビットを"0"に戻すと，カ−ドはリセット解
除状態になります。このビットはカ−ドハ−ドリセットによっても"0"になります。こ
のリセットが実行されますと，カ−ドコンフィギュレ−ション状態がリセットされ，
カ−ド内部でイニシャライズ処理が実行されますので，電源投入直後と同じシ−ケン
スを実行してください。
LevlREQ
(HOST->)
R/W このビットが"0"のとき，-IREQ ピン出力はパルス割り込みとなり，"1"のとき，レベル
INDEX
(HOST->)
R/W このビットを下表のように設定することにより，4 つのカ−ドモ−ドを選択すること
割り込みモ−ドとなります。
ができます。電源投入時およびカ−ドハ−ドリセット，カ−ドソフトリセット時には，
本ビットは"000000"となりメモリカ−ドモ−ドとなります。
5
0
0
0
0
INDEX bit assignment
INDEX bit
4 3 2 1 0
Card mode
0 0 0 0 0 Memory card
0 0 0 0 1
I/O card
0 0 0 1 0
I/O card
0 0 0 1 1
I/O card
16
Task File register address
0H to FH, 400H to 7FFH
xx0H to xxFH
1F0H to 1F7H, 3F6H to 3F7H
170H to 177H, 376H to 377H
Mapping mode
memory mapped
contiguous I/O mapped
primary I/O mapped
secondary I/O mapped
HB28B2000/1000/640/512/448/320/256/192/128/064A8
2. Configuration and Status register (Address 202H)
カ−ドの状態を表示するためのレジスタです。
bit7
bit6
bit5
bit4
CHGED
SIGCHG
IOIS8
0
【注】 initial value: 00H
Name
CHGED
(CARD->)
bit3
0
bit2
PWD
bit1
INTR
bit0
0
R/W
Function
R このビットは，Pin Replacement register の CRDY/-BSY ビットに"1"がセットされて
いることを示します。CHGED ビットが"1"にセットされているときに，本レジスタの
SIGCHG ビットが"1"で，カ−ドが I/O カ−ドモ−ドとしてコンフィギュレ−ションさ
れている場合に， -STSCHG ピンは low レベルとなります。
SIGCHG
(HOST->)
R/W このビットは，状態変化信号(-STSCHG ピン)をイネ−ブルあるいはディスエ−ブルす
るために，ホスト側より設定します。本カ−ドが I/O カ−ドモ−ドにコンフィギュレ
−ションされたとき，このビットに"1"がセットされると-STSCHG ピンは本レジスタ
の CHGED ビットにより制御され，"0"がセットされると-STSCHG ピンは high レベル
固定となります。
IOIS8
(HOST->)
PWD
(HOST->)
R/W 本カ−ドを 8 ビット I/O モ−ドとして使う場合に，本ビットをセットします。
R/W 本ビットを"1"にセットすることにより，本カ−ドはスリ−プ状態(パワ−ダウンモ−
ド)になります。このビットが変化したときには，Pin Replacement register の
RRDY/-BSY ビットは BUSY になり，これに伴う内部処理が終了するまでは RRDY/BSY ビットは Ready になりません。本カ−ドは自動的にアイドル状態からパワ−ダ
ウンモ−ドへ遷移し，コマンドを受け付けるとその状態から抜けます。
INTR
(CARD->)
R
本ビットは，割り込み要求の内部状態を出力します。本ビットの状態は，I/O カ−ド
モ−ドにコンフィギュレ−ションされているかいないかにかかわらず有効です。本ビ
ットは割り込み要求が発生した要因が処理されるまで状態を保持しています。割り込
みが Device Control Register の-IEN ビットでディスエ−ブルされた場合，本ビットは
"0"となります。
3. Pin Replacement register (Address 204H)
本レジスタにより，I/O カ−ドモ−ド時でもカ−ドの Ready/Busy 状態を知ることができます。
bit7
bit6
bit5
bit4
bit3
bit2
bit1
0
0
CRDY/-BSY
0
1
1
RRDY/-BSY
【注】 initial value: 0CH
bit0
0
Name
CRDY/-BSY
(HOST->)
R/W
Function
R/W 本ビットは，本レジスタの RRDY/-BSY ビットが変化したとき，"1"にセットされます。
RRDY/-BSY
(HOST->)
R/W ホストは本ビットをリ−ドすることにより，+READY ピンの状態を知ることができま
本ビットはホストにより書き換えることができます。
す。I/O カ−ドモ−ドにコンフィギュレ−ションされ+READY ピンが-IREQ ピンに置
き換わった場合でも，ホストは本ビットによりカ−ド内部の Ready/Busy 状態を知る
ことができます。
17
HB28B2000/1000/640/512/448/320/256/192/128/064A8
4. Socket and Copy register (Address 206H)
本レジスタはホストに組み込まれている類似のカ−ドを識別するために用います。ホストは，カ−ドの
Configuration Option register を設定する前に，本レジスタを設定する必要があります。
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
0
0
0
DRV#
0
0
0
0
【注】 initial value: 00H
Name
DRV#
(HOST->)
18
R/W
Function
R/W カ−ドのマスタ/スレ−ブ構成を実現しタスクファイルレジスタのアドレスマッピン
グを共有する場合に用います。
HB28B2000/1000/640/512/448/320/256/192/128/064A8
CIS informations
CIS アドレスはアトリビュ −ト領域の" 00 0H "番地から下記のように定義されており，読み出しのみ可能
です。
Address Data 7 6 5 4 3 2 1
0
Description of contents
CIS function
000H 01H CISTPL_DEVICE
Device info tuple
Tuple code
002H 04H TPL_LINK
Link length is 4 byte
Link to next tuple
Device
type, WPS, speed
Device
speed
Device
type
=
DH:
I/O
device
004H DFH Device type
W
WPS = 1: No WP
P
Device speed = 7: ext speed
S
006H 4AH EXT Speed
Speed
400 ns if no wait
Extended speed
mantissa
exponent
008H 01H 1x
2k units
2k byte of address space
Device size
00AH FFH List end marker
End of device
END marker
00CH 1CH CISTPL_DEVICE_OC
Other conditions device info Tuple code
tuple
00EH 04H TPL_LINK
Link length is 4 bytes
Link to next tuple
010H 02H EXT Reserved
VCC
MWAIT 3 V, wait is not used
Other conditions info field
012H D9H Device type
W Device speed Device type = DH: I/O device Device type, WPS, speed
WPS = 1: No WP
P
Device speed = 1: 250 ns
S
014H 01H 1x
2k units
2k byte of address space
Device size
016H FFH List end marker
End of device
END marker
018H 18H CISTPL_JEDEC_C
JEDEC ID common memory Tuple code
01AH 02H TPL_LINK
Link length is 2 bytes
Link to next tuple
01CH DFH PCMCIA’s manufacturer’s JEDEC Manufacturer’s ID code
JEDEC ID of PC Card
ID code
ATA
01EH 01H PCMCIA JEDEC device code
2nd byte of JEDEC ID
020H 20H CISTPL_MANFID
Manufacturer’s ID code
Tuple code
022H 04H TPL_LINK
Link length is 4 bytes
Link to next tuple
024H 07H Low byte of PCMCIA
HITACHI JEDEC
Low byte of
manufacturer’s code
manufacturer’s ID
manufacturer’s ID code
026H 00H High byte of PCMCIA
Code of 0 because other byte High byte of
manufacturer’s ID code
manufacturer’s code
is JEDEC 1 byte
manufacture’s ID
028H 00H Low byte of product code
HITACHI code for PC CARD Low byte of product code
ATA
02AH 00H High byte of product code
High byte of product code
19
HB28B2000/1000/640/512/448/320/256/192/128/064A8
Address
02CH
02EH
030H
032H
034H
036H
038H
03AH
03CH
03EH
040H
042H
044H
046H
048H
04AH
04CH
04EH
050H
052H
054H
056H
058H
05AH
05CH
05EH
Data
15H
15H
04H
01H
48H
49H
54H
41H
43H
48H
49H
00H
46H
4CH
41H
53H
48H
00H
35H
2EH
30H
00H
FFH
21H
02H
04H
7 6 5 4 3
CISTPL_VERS_1
TPL_LINK
TPPLV1_MAJOR
TPPLV1_MINOR
060H
01H
Reserved
20
2
1
List end marker
CISTPL_FUNCID
TPL_LINK
TPLFID_FUNCTION = 04H
R P
0
Description of contents
Level 1 version/product info
Link length is 15h bytes
PCMCIA2.0/JEIDA4.1
PCMCIA2.0/JEIDA4.1
‘H’
‘I’
‘T’
‘A’
‘C’
‘H’
‘I’
Null terminator
‘F’
‘L’
‘A’
‘S’
‘H’
Null terminator
‘5’
‘.’
‘0’
Null terminator
End of device
Function ID tuple
Link length is 2 bytes
Disk function, may be silicon,
may be removable
R = 0: No BIOS ROM
P = 1: Configure card at
power on
CIS function
Tuple code
Link to next tuple
Major version
Minor version
Info string 1
Info string 2
Vender specific strings
END marker
Tuple code
Link to next tuple
PC card function code
System initialization byte
HB28B2000/1000/640/512/448/320/256/192/128/064A8
Address
062H
064H
066H
Data 7 6 5 4 3 2 1
0
Description of contents
22H CISTPL_FUNCE
Function extension tuple
02H TPL_LINK
Link length is 2 bytes
01H Disk function extension tuple type Disk interface type
068H
06AH
06CH
06EH
01H
22H
03H
02H
070H
0CH Reserved
D U S V
072H
0FH
N P3 P2 P1 P0
074H
076H
078H
1AH CISTPL_CONFIG
05H TPL_LINK
01H RFS
RMS
07AH
03H
TPCC_LAST
07CH
00H
TPCC_RADR (LSB)
07EH
080H
02H
0FH
TPCC_RADR (MSB)
Reserved
S P C I
Disk interface type
CISTPL_FUNCE
TPL_LINK
Disk function extension tuple type
R
I
E
RAS
PC card ATA interface
Function extension tuple
Link length is 3 bytes
Single drive
No VPP , silicon, single drive
V = 0: No VPP required
S = 1: Silicon
U = 1: Unique serial #
D = 0: Single drive on card
P0: Sleep mode supported
P1: Standby mode supported
P2: Idle mode suppported
P3: Drive auto power control
N: Some c onf ig ex c ludes 3X7
E: Index bit is emulated
I: Twin IOIS16# data reg only
R: Reserved
Configuration tuple
Link length is 5 bytes
RFS: Reserved
RMS: TPCC_RMSK s iz e - 1 = 0
RAS: TPCC_RADR s iz e - 1 = 1
1 byte register mask
2 byte config base address
Entry with config index of 03H
is final entry in table
Configuration registers are
located at 200H in REG
space
I: Configuration index
C: Configuration and status
P: Pin replacement
S: Socket and copy
CIS function
Tuple code
Link to next tuple
Extension tuple type for
disk
Interface type
Tuple code
Link to next tuple
Extension tuple type for
disk
Basic ATA option
parameters byte 1
Basic ATA option
parameters byte 2
Tuple code
Link to next tuple
Size of fields byte
TPCC_SZ
Last entry of config
registers
Location of config
registers
Configuration registers
present mask
TPCC_RMSK
21
HB28B2000/1000/640/512/448/320/256/192/128/064A8
Address Data 7 6 5 4 3 2 1
0
082H 1BH CISTPL_CFTABLE_ENTRY
CIS function
Tuple code
084H
086H
Link to next tuple
Configuration table index
byte
TPCE_INDX
088H
08AH
08CH
08EH
090H
092H
094H
22
Description of contents
Configuration table entry
tuple
08H TPL_LINK
Link length is 8 bytes
C0H I
D Configuration index
Memory mapped I/O
configuration
I = 1: Interface byte follows
D = 1: Default entry
Configuration index = 0
40H W
R P B Interface type
W = 0: Wait not used
R = 1: Ready active
P = 0: WP not used
B = 0: BVD1 and BVD2 not
used
IF type = 0: Memory interface
A1H M
MS
IR IO T P
M = 1: Misc info present
MS = 01: Memory space info
single 2-byte length
IR = 0: No interrupt info
present
IO = 0: No I/O port info
present
T = 0: No timing info present
P = 1: VCC only info
01H R
DI PI AI SI HV LV NV
Nominal voltage only follows
R: Reserved
DI: Power down current info
PI: Peak current info
AI: Average current info
SI: Static current info
HV: Max voltage info
LV: Min voltage info
NV: Nominal voltage info
55H X
Mantissa
Exponent
Nominal voltage = 5 V
08H Length in 256 bytes pages (LSB) Length of memory space is 2
kB
00H
20H
Interface description field
TPCE_IF
Feature selection byte
TPCE_FS
Power parameters for VCC
VCC nominal value
Memory space
description structures
(TPCE_MS)
Length in 256 bytes pages (MSB)
X
R P RO A T
X = 0: No more misc fields Miscellaneous features
field TPCE_MI
R: Reserved
P = 1: Power down supported
RO = 0: Not read only mode
A = 0: Audio not supported
T = 0: Single drive
HB28B2000/1000/640/512/448/320/256/192/128/064A8
Address Data 7 6 5 4 3 2 1
0
096H 1BH CISTPL_CFTABLE_ENTRY
098H
09AH
06H
00H
TPL_LINK
I
D Configuration index
09CH
01H
M
MS
09EH
21H
R
DI PI AI SI HV LV NV
0A0H
0A2H
0A4H
B5H X
1EH X
4DH X
IR IO T P
Mantissa
Extension
Mantissa
Exponent
Exponent
Description of contents
Configuration table entry
tuple
Link length is 6 bytes
Memory mapped I/O
configuration
I = 0: No Interface byte
D = 0: No Default entry
Configuration index = 0
M = 0: No Misc info
MS = 00: No Memory space
info
IR = 0: No interrupt info
present
IO = 0: No I/O port info
present
T = 0: No timing info present
P = 1: VCC only info
Nominal voltage only follows
R: Reserved
DI: Power down current info
PI: Peak current info
AI: Average current info
SI: Static current info
HV: Max voltage info
LV: Min voltage info
NV: Nominal voltage info
Nominal voltage = 3.0 V
+0.3 V
Max average current over 10
msec is 45 mA
CIS function
Tuple code
Link to next tuple
Configuration table index
byte
TPCE_INDX
Feature selection byte
TPCE_FS
Power parameters for VCC
VCC nominal value
Extension byte
Max. average current
23
HB28B2000/1000/640/512/448/320/256/192/128/064A8
Address Data 7 6 5 4 3 2 1
0
0A6H 1BH CISTPL_CFTABLE_ENTRY
0A8H
0AAH
0AH TPL_LINK
C1H I
D Configuration INDEX
0ACH
41H
W
R P
B Interface type
0AEH
99H
M
MS
IR IO T P
0B0H
01H
R
DI PI AI SI HV LV NV
0B2H
0B4H
55H
64H
X
R
Mantissa
Exponent
S E IO AddrLine
0B6H
F0H
S
P L
24
M V B I
N
Description of contents
CIS function
Configuration table entry
Tuple code
tuple
Link length is 10 bytes
Link to next tuple
Configuration
table index
Contiguous I/O mapped ATA
byte TPCE_INDX
registers configuration
I = 1: Interface byte follows
D = 1: Default entry
Configuration index = 1
Interface description field
W = 0: Wait not used
TPCE_IF
R = 1: Ready active
P = 0: WP not used
B = 0: BVS1 and BVD2 not
used
IF type = 1: I/O interface
M = 1: Misc info present
Feature selection byte
MS = 00: No memory space TPCE_FS
info
IR = 1: Interrupt info present
IO = 1: I/O port info present
T = 0: No timing info present
P = 1: VCC only info
Nominal voltage only follows Power parameters for VCC
R: Reserved
DI: Power down Current info
PI: Peak current info
AI: Average current info
SI: Static current info
HV: Max voltage info
LV: Min voltage info
NV: Nominal voltage info
Nominal voltage = 5 V
VCC nominal value
S = 1: 16-bit hosts supported I/O space description field
E = 1: 8-bit hosts supported TPCE_IO
IO AddrLine: 4 lines decoded
Interrupt request
S = 1: Share logic active
description structure
P = 1: Pulse mode IRQ
TPCE_IR
supported
L = 1: Level mode IRQ
supported
M = 1: Bit mask of IRQs
present
V = 0: No vender unique IRQ
B = 0: No bus error IRQ
I = 0: No IO check IRQ
N = 0: No NMI
HB28B2000/1000/640/512/448/320/256/192/128/064A8
Address Data 7 6 5
0B8H FFH IRQ IR IR
7
Q Q
6 5
0BAH FFH IRQ IR IR
15 Q Q
14 13
0BCH 20H X
R P
4 3
IR IR
Q Q
4 3
IR IR
Q Q
12 11
RO A
2
IR
Q
2
IR
Q
10
T
1
0
IR IRQ0
Q
1
IR IRQ8
Q
9
Description of contents
CIS function
IRQ level to be routed 0 to 15 Mask extension byte 1
recommended
TPCE_IR
Recommended routing to any Maskextension byte 2
“normal, maskable” IRQ.
TPCE_IR
Miscellaneous features
X = 0: Nomore misc fields
field
R: reserved
P = 1: Power down supported TPCE_MI
RO = 0: Not read only mode
A = 0: Audio not supported
T = 0: Single drive
25
HB28B2000/1000/640/512/448/320/256/192/128/064A8
Address Data 7 6 5 4 3 2 1
0
0BEH 1BH CISTPL_CFTABLE_ENTRY
0C0H
0C2H
06H
01H
TPL_LINK
I
D Configuration index
0C4H
01H
M
MS
0C6H
21H
R
DI PI AI SI HV LV NV
0C8H
0CAH
0CCH
B5H X
1EH X
4DH X
26
IR IO T P
Mantissa
Extension
Mantissa
Exponent
Exponent
Description of contents
Configuration table entry
tuple
Link length is 6 bytes
Contiguous I/O mapped ATA
registers configuration
I = 0: No Interface byte
D = 0: No Default entry
Configuration index = 1
M = 0: No Misc info
MS = 00: No Memory space
info
IR = 0: No interrupt info
present
IO = 0: No I/O port info
present
T = 0: No timing info present
P = 1: VCC only info
Nominal voltage only follows
R: Reserved
DI: Power down current info
PI: Peak current info
AI: Average current info
SI: Static current info
HV: Max voltage info
LV: Min voltage info
NV: Nominal voltage info
Nominal voltage = 3.0 V
+0.3 V
Max average current over 10
msec is 45 mA
CIS function
Tuple code
Link to next tuple
Configuration table index
byte
TPCE_INDX
Feature selection byte
TPCE_FS
Power parameters for VCC
VCC nominal value
Extension byte
Max. average current
HB28B2000/1000/640/512/448/320/256/192/128/064A8
Address Data 7 6 5 4 3 2 1
0
0CEH 1BH CISTPL_CFTABLE_ENTRY
0D0H
0D2H
0FH TPL_LINK
C2H I
D Configuration INDEX
0D4H
41H
W
R P
B Interface type
0D6H
99H
M
MS
IR IO T P
0D8H
01H
R
DI PI AI SI HV LV NV
0DAH
0DCH
55H X
EAH R
Mantissa
Exponent
S E IO AddrLine
0DEH
61H
LS
AS
N range
Description of contents
CIS function
Configuration table entry
Tuple code
tuple
Link length is 15 bytes
Link to next tuple
Configuration
table index
ATA primary I/O mapped
byte TPCE_INDX
configuration
I = 1: Interface byte follows
D = 1: default entry follows
Configuration index = 2
Interface description field
W = 0: Wait not used
TPCE_IF
R = 1: Ready active
P = 0: WP not used
B = 0: BVS1 and BVD2 not
used
IF type = 1: I/O interface
M = 1: misc info present
Feature selection byte
MS = 00: No memory space TPCE_FS
info
IR = 1: Interrupt info present
IO = 1: I/O port info present
T = 0: No timing info present
P = 1: VCC only info
Nominal voltage only follows Power parameters for VCC
R: Reserved
DI: Power down Current info
PI: Peak current info
AI: Average current info
SI: Static current info
HV: Max voltage info
LV: Min voltage info
NV: Nominal voltage info
Nominal voltage = 5 V
VCC nominal value
I/O space description field
R = 1: Range follows
S = 1: 16-bit hosts supported TPCE_IO
E = 1: 8-bit hosts supported
IO AddrLines: 10 lines
decoded
LS = 1: Size of lengths is 1 I/O range format
description
byte
AS = 2: Size of address is 2
bytes
N Range = 1: Address range - 1
27
HB28B2000/1000/640/512/448/320/256/192/128/064A8
Address
0E0H
0E2H
0E4H
0E6H
0E8H
0EAH
0ECH
Data 7
F0H
01H
07H
F6H
03H
01H
EEH S
P L
M IRQ level
0EEH
20H
R P
RO A T
28
X
6
5
4
3
2
1
0
Description of contents
1st I/O base address (LSB)
1st I/O base address (MSB)
1st I/O length - 1
2nd I/O base address (LSB)
2nd I/O base address (MSB)
2nd I/O length - 1
S = 1: Share logic active
P = 1: Pulse mode IRQ
supported
L = 1: Level mode IRQ
supported
M = 0: Bit mask of IRQs
present
IRQ level is IRQ14
X = 0: Nomore misc fields
R: reserved
P = 1: Power down supported
RO = 0: Not read only mode
A = 0: Audio not supported
T = 0: Single drive
CIS function
1st I/O range address
1st I/O range length
2nd I/O range address
2nd I/O range length
Interrupt request
description structure
TPCE_IR
Miscellaneous features
field
TPCE_MI
HB28B2000/1000/640/512/448/320/256/192/128/064A8
Address Data 7 6 5 4 3 2 1
0
0F0H 1BH CISTPL_CFTABLE_ENTRY
0F2H
0F4H
06H
02H
TPL_LINK
I
D Configuration index
0F6H
01H
M
MS
0F8H
21H
R
DI PI AI SI HV LV NV
0FAH
0FCH
0FEH
B5H X
1EH X
4DH X
IR IO T P
Mantissa
Extension
Mantissa
Exponent
Exponent
Description of contents
Configuration table entry
tuple
Link length is 6 bytes
ATA primary I/O mapped
configuration
I = 0: No Interface byte
D = 0: No Default entry
Configuration index = 2
M = 0: No Misc info
MS = 00: No Memory space
info
IR = 0: No interrupt info
present
IO = 0: No I/O port info
present
T = 0: No timing info present
P = 1: VCC only info
Nominal voltage only follows
R: Reserved
DI: Power down current info
PI: Peak current info
AI: Average current info
SI: Static current info
HV: Max voltage info
LV: Min voltage info
NV: Nominal voltage info
Nominal voltage = 3.0 V
+0.3 V
Max average current over 10
msec is 45 mA
CIS function
Tuple code
Link to next tuple
Configuration table index
byte
TPCE_INDX
Feature selection byte
TPCE_FS
Power parameters for VCC
VCC nominal value
Extension byte
Max. average current
29
HB28B2000/1000/640/512/448/320/256/192/128/064A8
Address Data 7 6 5 4 3 2 1
0
100H 1BH CISTPL_CFTABLE_ENTRY
102H
104H
0FH TPL_LINK
C3H I
D Configuration INDEX
106H
41H
W
R P
B Interface type
108H
99H
M
MS
IR IO T P
10AH
01H
R
DI PI AI SI HV LV NV
10CH
10EH
55H X
EAH R
Mantissa
Exponent
S E IO AddrLine
110H
61H
30
LS
AS
N range
Description of contents
CIS function
Configuration table entry
Tuple code
tuple
Link length is 15 bytes
Link to next tuple
Configuration
table index
ATA secondary I/O mapped
byte TPCE_INDX
configuration
I = 1: Interface byte follows
D = 1: default entry
Configuration index = 3
Interface description field
W = 0: Wait not used
TPCE_IF
R = 1: Ready active
P = 0: WP not used
B = 0: BVS1 and BVD2 not
used
IF type = 1: I/O interface
M = 1: misc info present
Feature selection byte
MS = 00: No memory space TPCE_FS
info
IR = 1: Interrupt info present
IO = 1: I/O port info present
T = 0: No timing info present
P = 1: VCC only info
Nominal voltage only follows Power parameters for VCC
R: Reserved
DI: Power down Current info
PI: Peak current info
AI: Average current info
SI: Static current info
HV: Max voltage info
LV: Min voltage info
NV: Nominal voltage info
Nominal voltage = 5 V
VCC nominal value
I/O space description field
R = 1: Range follows
S = 1: 16-bit hosts supported TPCE_IO
E = 1: 8-bit hosts supported
IO AddrLines: 10 lines
decoded
LS = 1: Size of lengths is 1 I/O range format
description
byte
AS = 2: Size of address is 2
bytes
N Range = 1: Address range - 1
HB28B2000/1000/640/512/448/320/256/192/128/064A8
Address
112H
114H
116H
118H
11AH
11CH
11EH
Data 7
70H
01H
07H
76H
03H
01H
EEH S
P L
M IRQ level
120H
20H
R P
RO A T
X
6
5
4
3
2
1
0
Description of contents
1st I/O base address (LSB)
1st I/O base address (MSB)
1st I/O length - 1
2nd I/O base address (LSB)
2nd I/O base address (MSB)
2nd I/O length - 1
S = 1: Share logic active
P = 1: Pulse mode IRQ
supported
L = 1: Level mode IRQ
supported
M = 0: Bit mask of IRQs
present
IRQ level is IRQ14
X = 0: Nomore misc fields
R: reserved
P = 1: Power down supported
RO = 0: Not read only mode
A = 0: Audio not supported
T = 0: Single drive
CIS function
1st I/O range address
1st I/O range length
2nd I/O range address
2nd I/O range length
Interrupt request
description structure
TPCE_IR
Miscellaneous features
field
TPCE_MI
31
HB28B2000/1000/640/512/448/320/256/192/128/064A8
Address Data 7 6 5 4 3 2 1
0
122H 1BH CISTPL_CFTABLE_ENTRY
124H
126H
06H
03H
TPL_LINK
I
D Configuration index
128H
01H
M
MS
12AH
21H
R
DI PI AI SI HV LV NV
12CH
12EH
130H
B5H X
1EH X
4DH X
132H
134H
136H
14H CISTPL_NO_LINK
00H
FFH CISTPL_END
32
IR IO T P
Mantissa
Extension
Mantissa
Exponent
Exponent
Description of contents
Configuration table entry
tuple
Link length is 6 bytes
ATA secondary I/O mapped
configuration
I = 0: No Interface byte
D = 0: No Default entry
Configuration index = 3
M = 0: No Misc info
MS = 00: No Memory space
info
IR = 0: No interrupt info
present
IO = 0: No I/O port info
present
T = 0: No timing info present
P = 1: VCC only info
Nominal voltage only follows
R: Reserved
DI: Power down current info
PI: Peak current info
AI: Average current info
SI: Static current info
HV: Max voltage info
LV: Min voltage info
NV: Nominal voltage info
Nominal voltage = 3.0 V
+0.3 V
Max average current over 10
msec is 45 mA
No link control tuple
Link is 0 bytes
End of list tuple
CIS function
Tuple code
Link to next tuple
Configuration table index
byte
TPCE_INDX
Feature selection byte
TPCE_FS
Power parameters for VCC
VCC nominal value
Extension byte
Max. average current
Tuple code
Link to next tuple
Tuple code
HB28B2000/1000/640/512/448/320/256/192/128/064A8
タスクフアイルレジスタ仕様
タスクフアイルレジスタは，本カ−ドにデ−タ情報をリ−ド/ ライトする場合に用います。Co nfig urat io n
Op ti on regi st er の IND EX ビットにライトすることにより，これらのレジスタは下に示す 5 つのアドレスマ
ツプで動作させることができます。
Memory map (INDEX = 0)
-REG A10 A9 to A4 A3
1
0
×
0
A2
0
A1
0
A0
0
Offset
0H
-OE = L
Data register
-WE = L
Data register
Error register
Feature register
Sector count register
Sector count register
1
0
×
0
0
0
1
1H
1
0
×
0
0
1
0
2H
1
0
×
0
0
1
1
3H
1
0
×
0
1
0
0
4H
Cylinder low register
Cylinder low register
1
0
×
0
1
0
1
5H
Cylinder high register
Cylinder high register
1
0
×
0
1
1
0
6H
Drive head register
Drive head register
1
0
×
0
1
1
1
7H
Status register
Command register
1
0
×
1
0
0
0
8H
Dup. even data register Dup. even data register
1
0
×
1
0
0
1
9H
Dup. odd data register Dup. odd data register
1
0
×
1
1
0
1
DH
Dup. error register
Dup. feature register
1
0
×
1
1
1
0
EH
Alt. status register
Device control register
1
0
×
1
1
1
1
FH
Drive address register
Reserved
1
1
×
×
×
×
0
8H
Even data register
Even data register
1
1
×
×
×
×
1
9H
Odd data register
Odd data register
Contiguous I/O map (INDEX = 1)
-REG A10 to A4 A3
A2
A1
0
×
0
0
0
Sector number register Sector number register
A0
0
Offset
0H
-IORD = L
Data register
-IOWR = L
Data register
Error register
Feature register
0
×
0
0
0
1
1H
0
×
0
0
1
0
2H
Sector count register
Sector count register
0
×
0
0
1
1
3H
Sector number register
Sector number register
0
×
0
1
0
0
4H
Cylinder low register
Cylinder low register
0
×
0
1
0
1
5H
Cylinder high register
Cylinder high register
0
×
0
1
1
0
6H
Drive head register
Drive head register
0
×
0
1
1
1
7H
Status register
Command register
0
×
1
0
0
0
8H
Dup. even data register Dup. even data register
0
×
1
0
0
1
9H
Dup. odd data register
0
×
1
1
0
1
DH
Dup. error register
Dup. feature register
0
×
1
1
1
0
EH
Alt. status register
Device control register
0
×
1
1
1
1
FH
Drive address register
Reserved
Dup. odd data register
33
HB28B2000/1000/640/512/448/320/256/192/128/064A8
Primary I/O map (INDEX = 2)
-REG A10 A9 to A4 A3
0
×
1FH
0
A1
0
A0
0
-IORD = L
Data register
-IOWR = L
Data register
0
×
1FH
0
0
0
1
Error register
Feature register
0
×
1FH
0
0
1
0
Sector count register
Sector count register
0
×
1FH
0
0
1
1
Sector number register
Sector number register
0
×
1FH
0
1
0
0
Cylinder low register
Cylinder low register
0
×
1FH
0
1
0
1
Cylinder high register
Cylinder high register
0
×
1FH
0
1
1
0
Drive head register
Drive head register
0
×
1FH
0
1
1
1
Status register
Command register
0
×
3FH
0
1
1
0
Alt. status register
Device control register
0
×
3FH
0
1
1
1
Drive address register
Reserved
A2
0
A1
0
A0
0
-IORD = L
Data register
-IOWR = L
Data register
Error register
Feature register
Secondary I/O map (INDEX = 3)
-REG A10 A9 to A4 A3
0
×
17H
0
0
×
17H
0
0
0
1
0
×
17H
0
0
1
0
Sector count register
Sector count register
0
×
17H
0
0
1
1
Sector number register
Sector number register
0
×
17H
0
1
0
0
Cylinder low register
Cylinder low register
0
×
17H
0
1
0
1
Cylinder high register
Cylinder high register
0
×
17H
0
1
1
0
Drive head register
Drive head register
0
×
17H
0
1
1
1
Status register
Command register
0
×
37H
0
1
1
0
Alt. status register
Device control register
0
×
37H
0
1
1
1
Drive address register
Reserved
True IDE Mode I/O map
-CE2
-CE1
A2
1
0
0
1
0
0
1
0
0
1
0
0
1
0
1
1
0
1
1
0
1
1
0
1
0
1
1
0
1
1
34
A2
0
A1
0
0
1
1
0
0
1
1
1
1
A0
0
1
0
1
0
1
0
1
0
1
-IORD = L
Data register
Error register
Sector count register
Sector number register
Cylinder low register
Cylinder high register
Drive head register
Status register
Alt. status register
Drive address register
-IOWR = L
Data register
Feature register
Sector count register
Sector number register
Cylinder low register
Cylinder high register
Drive head register
Command register
Device control register
Reserved
HB28B2000/1000/640/512/448/320/256/192/128/064A8
1 . Dat a regi st er: 本レジスタは 1 6 ビット幅のリ−ド/ ライト可能なレジスタで，ホストとカ−ド間のセクタ
単位のデ−タ転送をするときに用います。本レジスタは PC カ−ドスタンダ−ドで定義されているワ−ド/
バイト/ 奇数バイトの各アクセスが可能ですが，リ−ド時は Erro r regi st er とライト時は Featu re regi st er と一
部アドレスを共有しています。
bit15 bit14 bit13 bit12 bit11 bit10 bit9 bit8 bit7 bit6 bit5 bit4 bit3 bit2 bit1 bit0
D0 to D15
2 . Erro r regi st er: 本レジスタはリ−ドオンリ−で，カ−ドアクセス時のエラ−内容を解析する場合に用い
ます。本レジスタは Status register および Alternate Status register の BSY ビットが"0" (Ready)のときに有効と
なります。
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
BBK
UNC
“0”
IDNF
“0”
ABRT
“0”
AMNF
bit
7
Name
BBK (Bad BlocK detected)
6
UNC (Data ECC error)
Function
Bad Block が検出されたときに本ビットがセットされます。
訂正不可能な ECC エラ−が検出されたときに本ビットがセットさ
れます。
4
IDNF (ID Not Found)
アクセス対象のセクタにエラ−がある場合およびそのセクタが存在
しない場合に本ビットがセットされます。
2
ABRT (ABoRTed command) カ−ドの状態(Not ready, Write fault 等)に起因してコマンドがアボ−
トしたか，あるいはサポ−トされていないコマンドが実行されたと
きに本ビットがセットされます。
0
AMNF
(Address Mark Not Found)
一般エラ−状態の場合に本ビットがセットされます。
3. Feature register: 本レジスタはライトオンリ−であり，ホストが本カ−ドに対して特定の機能を設定す
る場合に用います。
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
Feature byte
4. Sector count register: ホストとカ−ド間でリ−ド/ライト転送したいセクタ数を，ホストは本レジスタに
設定します。本レジスタの値を"00H"に設定した場合には，セクタカウントは 256 回となります。複数セク
タ転送の場合，もしコマンドが異常終了したとすると，本レジスタには未処理のセクタ数が格納されるよ
うになっています。本レジスタの初期値は"01H"です。
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
Sector count byte
5. Sector number register: セクタ転送を開始するセクタ番号を本レジスタに設定します。
bit7
bit6
bit5
bit4
bit3
bit2
bit1
Sector number byte
bit0
6. Cylinder low register: セクタ転送を開始するシリンダ番号の下位 8 ビットを設定します。
bit7
bit6
bit5
bit4
bit3
bit2
bit1
Cylinder low byte
bit0
7. Cylinder high register: セクタ転送を開始するシリンダ番号の上位 8 ビットを設定します。
bit7
bit6
bit5
bit4
bit3
bit2
bit1
Cylinder high byte
bit0
35
HB28B2000/1000/640/512/448/320/256/192/128/064A8
8. Drive head register: 本レジスタには，カ−ドのドライブ番号およびセクタ転送を開始するヘッド番号を
設定します。
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
1
LBA
1
DRV
Head number
bit
7
Name
1
6
LBA
Function
本ビットは"1"にセットしてください。
本ビットは Cylinder / Head / Sector (CHS)モ−ドで動作させるか
Logical Block Address (LBA)モ−ドで動作させるかを切り替えるた
めに用います。LBA=0 のときには CHS モ−ド，LBA=1 のときには
LBA モ−ドとなります。LBA モ−ドの場合，Logical Block Address
は下記のように対応しています。
5
1
4
DRV (DRiVe select)
LBA07-LBA00 : Sector Number Register D7-D0.
LBA15-LBA08 : Cylinder Low Register D7-D0.
LBA23-LBA16 : Cylinder High Register D7-D0.
LBA27-LBA24 : Drive / Head Register bits HS3-HS0.
本ビットは"1"にセットしてください。
マスタ/スレ−ブ構成の場合の選択用に本ビットを用います。Socket
and Copy register の DRV#ビットと本ビットが一致している場合に
本カ−ドがアクセスできるようになっています。
3 to 0
Head number
セクタ転送を開始するヘッド番号を設定します。ビット 3 が MSB で
す。
36
HB28B2000/1000/640/512/448/320/256/192/128/064A8
9 . St at us regi st er: 本レジスタはリ−ドオンリ−レジスタであり，コマンド実行時のカ−ド状態をホスト
に知らせます。本カ−ドが I/O カ−ドモ−ド(IND EX = 1 , 2 , 3 )でレベル割り込みモ−ドとしてコンフィギュ
レ−ションされているときには，本レジスタをリ−ドすることにより-IREQ 信号ピンはネゲ−トされます。
本レジスタはバイトアクセスを推奨します。ワ−ドアクセス時は，Al tern ate s tatu s regi st er をリ−ドするこ
とを推奨します。
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
BSY
DRDY
DWF
DSC
DRQ
CORR
IDX
ERR
bit
7
Name
BSY (BuSY)
Function
カ−ドの内部処理を実行しているときに，本ビットは"1"となってい
ます。本ビットは"1"のときには，本レジスタの他のビットは無効と
なります。
6
DRDY (Drive ReaDY)
カ−ドの内部処理を終了し，ホストからのアクセスを受け付け可能
状態になったときに，本ビットが"1"にセットされます。
5
DWF (Drive Write Fault)
カ−ド内部でライト不良が発生したときに，本ビットが"1"にセット
されます。
4
DSC (Drive Seek Complete)
3
DRQ (Data ReQuest)
ドライブシ−クが完了したときに，本ビットが"1"にセットされま
す。
ホストと Data register 間のデ−タ転送の準備が整ったときに，本ビ
ットが"1"にセットされます。
2
CORR (CORRected data)
カ−ドの内部処理において，訂正可能なエラ−が発生しそれを訂正
した場合，本ビットが"1"にセットされます。
1
IDX (InDeX)
0
ERR (ERRor)
本ビットは常に"0"にセットされます。
入力されたコマンド処理中にエラ−が発生した場合に，本ビットが
"1"にセットされます。エラ−の補足情報は Error register にセットさ
れます。本ビットは次のコマンド入力によりクリアされます。
1 0. Al tern ate s tatu s regi st er: 本レジスタは St at us regi st er と物理的に同じでビットアサインも同一です。た
だし，本レジスタをリ−ドしても-IREQ ピンがネゲ−トしない点は，Status register と異なります。
37
HB28B2000/1000/640/512/448/320/256/192/128/064A8
1 1. Co mman d regi st er: 本レジスタはライトオンリ−レジスタで，下に示したパラメ−タ設定後に本レジ
スタに該当するコマンドをライトすることにより，各コマンドが実行されます。
Used parameter
Command
Command code
FR
SC
SN
CY
DR
HD LBA
Check power mode
E5H or 98H
N
N
N
N
Y
N
N
Execute drive diagnostic
90H
N
N
N
N
Y
N
N
Erase sector
C0H
N
Y
Y
Y
Y
Y
Y
Format track
50H
N
Y
N
Y
Y
Y
Y
Identify Drive
ECH
N
N
N
N
Y
N
N
Idle
E3H or 97H
N
Y
N
N
Y
N
N
Idle immediate
E1H or 95H
N
N
N
N
Y
N
N
Initialize drive parameters
91H
N
Y
N
N
Y
Y
N
Read buffer
E4H
N
N
N
N
Y
N
N
Read multiple
C4H
N
Y
Y
Y
Y
Y
Y
Read long sector
22H or 23H
N
N
Y
Y
Y
Y
Y
Read sector
20H or 21H
N
Y
Y
Y
Y
Y
Y
Read verify sector
40H or 41H
N
Y
Y
Y
Y
Y
Y
Recalibrate
1XH
N
N
N
N
Y
N
N
Request sense
03H
N
N
N
N
Y
N
N
Seek
7XH
N
N
Y
Y
Y
Y
Y
Set features
EFH
Y
N
N
N
Y
N
N
Set multiple mode
C6H
N
Y
N
N
Y
N
N
Set sleep mode
E6H or 99H
N
N
N
N
Y
N
N
Stand by
E2H or 96H
N
N
N
N
Y
N
N
Stand by immediate
E0H or 94H
N
N
N
N
Y
N
N
Translate sector
87H
N
Y
Y
Y
Y
Y
Y
Wear level
F5H
N
N
N
N
Y
Y
N
Write buffer
E8H
N
N
N
N
Y
N
N
Write long sector
32H or 33H
N
N
Y
Y
Y
Y
Y
Write multiple
C5H
N
Y
Y
Y
Y
Y
Y
Write multiple w/o erase
CDH
N
Y
Y
Y
Y
Y
Y
Write sector
30H or 31H
N
Y
Y
Y
Y
Y
Y
Write sector w/o erase
38H
N
Y
Y
Y
Y
Y
Y
Write verify
3CH
N
Y
Y
Y
Y
Y
Y
【注】 FR: Feature register
SC: Sector Count register
SN: Sector Number register
CY: Cylinder register
DR: DRV bit of Drive Head register
HD: Head Number of Drive Head register
LBA: Logical Block Address Mode Supported
Y: 本コマンドにて有効なパラメ−タ
N: 本コマンドにて無効なパラメ−タ
38
HB28B2000/1000/640/512/448/320/256/192/128/064A8
1 2. Dev ice con tro l regi st er: 本レジスタはライトオンリ−レジスタであり，割り込み要求信号の制御およ
び ATA ソフトリセットの発行を行います。
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
×
×
×
×
1
SRST
nIEN
0
bit
7 to 4
Name
×
3
1
2
SRST (Software ReSeT)
Function
don't care
本ビットは"1"にセットしてください。
本ビットを"1"にセットすると，ATA ソフトリセットが実行されま
す。本リセットはハ−ドリセットと異なり Configuration registers は
初期化しません。本ビットが"0"にリセットされるまで，リセット状
態は解除されません。
1
nIEN (Interrupt ENable)
本ビットは-IREQ 信号のイネ−ブル制御用に用います。本ビットを
"0"にセットすると-IREQ はイネ−ブル，"1"にセットすると-IREQ は
ディスエ−ブルになります。
0
0
本ビットは"0"にセットしてください。
1 3. Dri ve Ad dres s regi st er: 本レジスタはリ−ドオンリ−レジスタであり，AT ディスクインタ−フェ−ス
とのコンパチビリティをとるためにあります。本レジスタはビット 7 が衝突を起こす可能性がありますの
で，本レジスタを I/O 空間にマッピングしないことを推奨します。
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
×
nWTG
nHS3
nHS2
nHS1
nHS0
nDS1
nDS0
bit
7
Name
×
Function
不定
6
nWTG (WriTing Gate)
不定
5 to 2
nHS3-0 (Head Select3-0)
1
nDS1 (Idrive Select1)
不定
0
nDS0 (Idrive Select0)
不定
この 4 ビットは Drive/Head register の Head Number の否定となり
ます。
39
HB28B2000/1000/640/512/448/320/256/192/128/064A8
ATA Command 仕様
本カ−ドがサポ−トする ATA command set を下表に示します。
ATA Command Set
No.
Command set
Code
FR
SC
1
Check power mode
E5H or 98H
—
—
2
Execute drive diagnostic
90H
—
—
3
Erase sector(s)
C0H
—
Y
4
Format track
50H
—
Y
5
Identify Drive
ECH
—
—
6
Idle
E3H or 97H
—
Y
7
Idle immediate
E1H or 95H
—
—
8
Initialize drive parameters
91H
—
Y
9
Read buffer
E4H
—
—
10
Read multiple
C4H
—
Y
11
Read long sector
22H, 23H
—
—
12
Read sector (s)
20H, 21H
—
Y
13
Read verify sector (s)
40H, 41H
—
Y
14
Recalibrate
1XH
—
—
15
Request sense
03H
—
—
16
Seek
7XH
—
—
17
Set features
EFH
Y
—
18
Set multiple mode
C6H
—
Y
19
Set sleep mode
E6H or 99H
—
—
20
Stand by
E2H or 96H
—
—
21
Stand by immediate
E0H or 94H
—
—
22
Translate sector
87H
—
Y
23
Wear level
F5H
—
—
24
Write buffer
E8H
—
—
25
Write long sector
32H or 33H
—
—
26
Write multiple
C5H
—
Y
27
Write multiple w/o erase
CDH
—
Y
28
Write sector
30H or 31H
—
Y
29
Write sector(s) w/o erase
38H
—
Y
30
Write verify
3CH
—
Y
【注】 FR: Feature Register
SC: Sector Count register
(00H to FFH)
SN: Sector Number register (01H to 20H)
CY: Cylinder Low/High register (to)
DR: Drive bit of Drive/Head register
HD: Head No.(0 to 3) of Drive/Head register
NH: No. of Heads
Y: Set up
—: Not set up
40
SN
—
—
Y
—
—
—
—
—
—
Y
Y
Y
Y
—
—
Y
—
—
—
—
—
Y
—
—
Y
Y
Y
Y
Y
Y
CY
—
—
Y
Y
—
—
—
—
—
Y
Y
Y
Y
—
—
Y
—
—
—
—
—
Y
—
—
Y
Y
Y
Y
Y
Y
DR
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
HD
—
—
Y
Y
—
—
—
Y
—
Y
Y
Y
Y
—
—
Y
—
—
—
—
—
Y
Y
—
Y
Y
Y
Y
Y
Y
LBA
—
—
Y
Y
—
—
—
—
—
Y
Y
Y
Y
—
—
Y
—
—
—
—
—
Y
—
—
Y
Y
Y
Y
Y
Y
HB28B2000/1000/640/512/448/320/256/192/128/064A8
1. Check Power Mode (code: E5H or 98H): 本コマンドはパワ−モ−ドをチェックするときに用います。
2. Execute Drive Diagnostic (code: 90H): 本コマンドによりカ−ド内部の自己診断を実行します。
3. Erase Sector(s) (code: C0H): 本コマンドにより該当セクタのデ−タをイレ−ズすることができます。
4 . Fo rmat Track (cod e: 5 0H): 選択された該当セクタに対して本コマンドを実行後に，Wri te Secto r コマン
ドに相当するダミ−転送サイクルを実施してください。ただし，本コマンドを実行しても該当セクタのデ
−タは変化しません。
5. Identify Drive (code: ECH): 本コマンドにより本カ−ドの属性情報(ID デ−タ)を知ることができます。
Identify Drive Information
Word address Default value
0
848AH
1
XXXX
2
0000H
3
00XXH
4
0000H
5
XXXX
6
XXXX
7 to 8
XXXX
9
0000H
10 to 19
XXXX
20
0002H
21
0002H
22
0004H
23 to 46
XXXX
47
0001H
48
0000H
49
0200H
50
51
52
53 to 58
59
60 to 61
62 to 255
0000H
0100H
0000H
XXXX
010XH
XXXX
0000H
Total bytes
2
2
2
2
2
2
2
4
2
20
2
2
2
48
2
2
2
2
2
2
12
2
4
388
Data field type information
General configuration bit-significant information
Default number of cylinders
Reserved
Default number of heads
Number of unformatted bytes per track
Number of unformatted bytes per sector
Default number of sectors per track
Number of sectors per card (Word7 = MSW, Word8 = LSW)
Reserved
Reserved
Buffer type (dual ported)
Buffer size in 512 byte increments
# of ECC bytes passed on Read/Write Long Commands
Firmware revision in ASCII etc.
Maximum of 1 sector on Read/Write Multiple command
Double Word not supported
Capabilities: DMA NOT Supported (bit 8), LBA supported
(bit9)
Reserved
PIO data transfer cycle timing mode 1
DMA data transfer cycle timing mode not Supported
Reserved
Multiple sector setting is valid
Total number of sectors addressable in LBA Mode
Reserved
6 . Idl e (cod e: E3 H o r 9 7H): 本コマンドを受け付けると，本カ−ドは BSY をセットして Idl e mo de に遷移
した後，BSY をクリアし割り込みを発生します。セクタカウント≠0 0H の場合，自動パワ−ダウンモ−ド
はイネ−ブルし，セクタカウント=00H の場合，自動パワ−ダウンモ−ドはディスエイブルします。
7. Idle Immediate (code: E1H or 95H): 本コマンドを受け付けると，
本カ−ドは BSY をセットして Idle mode
に遷移した後，BSY をクリアし割り込みを発生します。
8 . Ini ti ali ze Dri ve Parameters (cod e: 9 1H): 本コマンドよりホストは，トラック当りのセクタ数およびシリ
ンダ当りのヘッド数をセットできます。
9. Read Buffer (code: E4H): 本コマンドによりカ−ド内のセクタバッファからデ−タをリ−ドできます。
デ−タ転送は Read sector コマンドと同じプロトコルです。
10. Read Multiple (code: C4H): 本コマンドは Read sectors コマンドと基本的に同じです。Set multiple mode
コマンドで定義したセクタ数(ブロック)単位ごとに割り込みを発生させる点および DR Q がブロックの転送
要求時にのみ発生させる点が異なります。本カ−ドはブロックサイズ=1 セクタのみのサポ−トとなってい
ます。
1 1. Read Lo ng Secto r (cod e: 2 2H o r 2 3H): 本コマンドは Read s ect ors コマンドと基本的に同じです。Read
sector コマンドのデ−タ転送バイト数が 512 バイトであるのに対して，本コマンドでは 512 バイトの転送デ
−タと 4 バイトのランダムデ−タより成り立ちます。
41
HB28B2000/1000/640/512/448/320/256/192/128/064A8
12. Read Sector(s) (code: 20H, 21H): 本コマンドにより Sector number register で指定したセクタから Sector
count register で設定した 1〜256 セクタのデ−タを転送できます。
Sector count=00H は 256 セクタを意味しま
す。
1 3. Read Veri fy Secto r(s) (cod e: 4 0H o r 4 1H): 本コマンドは，DR Q が設定されずデ−タの転送が発生しな
い点を除いて，Read sectors コマンドと同等です。
14. Recalibrate (code: 1XH): 本コマンドは実質的に NOP コマンドですが，HDD 等の他媒体とのコンパチ
ビリティを保つためにあります。
15. Request Sense (code: 03H): コマンドがエラ−終了した場合，ホストは本コマンドにより拡張エラ−コ
−ドを知ることができます。
1 6. Seek (cod e: 7 XH): 本コマンドは実質的に NO P コマンドですが，HD D 等の他媒体とのコンパチビリ
ティを保つためにあります。
17. Set Features (code: EFH): 本コマンドによりカ−ドの特定の機能の設定が可能です。
Feature
Operation
01H
Enable 8-bit data transfers.
55H
Disable Read Look Ahead.
66H
Disable Power on Reset (POR) establishment of defaults at Soft Reset.
81H
Disable 8-bit data transfers.
BBH
4 bytes of data apply on Read/Write Long commands.
CCH
Enable Power on Reset (POR) establishment of defaults at Soft Reset.
18. Set Multiple Mode (code: C6H): 本コマンドは Read/Write Multiple コマンド実行前にブロックサイズを
指定するために使われます。
1 9. Set Sl eep Mo de (cod e: E6 H o r 9 9H): 本コマンドを受け付けると，本カ−ドは BSY をセットして Sl eep
mode に遷移した後，BSY をクリアし割り込みを発生します。
2 0. St an d By (cod e: E2 H o r 9 6H): 本コマンドを受け付けると，本カ−ドは BSY をセットして Sl eep
mode(ATA 規格の Standby mode に相当)に遷移した後，BSY をクリアし割り込みを発生します。
2 1. St an d By Immedi ate (cod e: E0 H o r 9 4H): 本コマンドを受け付けると，本カ−ドは BSY をセットして
Sleep mode(ATA 規格の Standby mode に相当)に遷移した後，BSY をクリアし割り込みを発生します。
22. Translate Sector (code: 87H): 本コマンドでは，シリンダ，ヘッダ，セクタ情報，論理アドレス情報，
イレ−ズ/プログラム回数情報等を返しますが，イレ−ズ/プログラム回数情報に関しては，本カ−ドはモニ
タ機能をサポ−トしておらず，常に 00H を返します。
2 3. Wear Lev el (cod e: F5 H): 本コマンドは，実質的に NO P コマンドです。Wear Lev el 機能がないため，
セクタカウントレジスタは常に 00H を返します。
2 4. Wri te Bu ffer (cod e: E8 H): 本コマンドによりカ−ド内のセクタバッファにデ−タをライトします。デ
−タ転送は Write sector コマンドと同じプロトコルです。
25. Write Long Sector (code: 32H or 33H): 本コマンドは Write sectors コマンドと基本的に同じです。Write
sector コマンドのデ−タ転送バイト数が 512 バイトであるのに対して，本コマンドでは 512 バイトの転送デ
−タおよび 4 バイトの無効デ−タより成り立ちます。
26. Write Multiple (code: C5H): 本コマンドは Write sectors コマンドと基本的に同じです。Set Multiple mode
コマンドで定義したセクタ数(ブロック)単位ごとに割り込みを発生させる点および DR Q がブロックの転送
要求時にのみ発生させる点が異なります。本カ−ドはブロックサイズ=1 セクタのみのサポ−トとなってい
ます。
2 7. Wri te Mu lt ip le wi th ou t Eras e (cod e: CD H): 本コマンドはプログラムの前のイレ−ズを行わない点を除
けば，Write Multiple Sector コマンドと基本的に同じです。
2 8. Wri te Secto r(s) (cod e: 3 0H o r 3 1H): 本コマンドにより，Secto r n umb er regi st er で指定したセクタから
Sector count register で指定した 1〜256 セクタのデ−タを転送できます。
セクタカウント=00H は 256 セクタ
を意味します。
2 9. Wri te Secto r(s) wi th ou t Eras e (cod e: 3 8H): 本コマンドはプログラムの前のイレ−ズを行わない点を除
けば，Write Sector コマンドと基本的に同じです。
30. Write Verify (code: 3CH): 本コマンドは各セクタライト直後にベリファイを行うという点を除いては，
Write sector コマンドと同等です。
42
HB28B2000/1000/640/512/448/320/256/192/128/064A8
セクタ転送の手順
Contiguous I/O map (INDEX = 1)の場合を例にとって，以下のフロ−チャ−トで説明します。
1. セクタリ−ド
Start
I/O Access, INDEX=1
Set the cylinder low / high register
Set the head No. of drive head register
(1)Set the logical sector number
Set the sector number register
Set "01H" in sector count register
Set "20H" in Command register
(2)
Read the status register
(3)
N
"58H"?
Y
Read 256 times the data register
(512 bytes)
(4)Burst data transfer
Read the status register
N
(5)
"50H"?
Y
Wait the command input
43
HB28B2000/1000/640/512/448/320/256/192/128/064A8
(1)
A0 to A10
(2)
4H 5H 6H 3H 2H 7H
(3)
7H
(4)
(5)
7H
0H
0H
58H
Data transfer
7H
7H
-CE1
-CE2
-IOWR
-IORD
D0 to D15
-IREQ
44
01H20H 80H
80H
50H
HB28B2000/1000/640/512/448/320/256/192/128/064A8
2. セクタライト
Start
I/O Access, INDEX=1
Set the cylinder low / high register
Set the head No. of drive head register
(1) Set the logical sector number
Set the sector number register
Set "01H" in sector count register
Set "30H" in command register
(2)
Read the status register
(3)
N
"58H"?
Y
Write 256 times the data register
(512 bytes)
(4) Burst data transfer
Read the status register
N
(5)
"50H"?
Y
Wait the command input
45
HB28B2000/1000/640/512/448/320/256/192/128/064A8
(1)
A0 to A10
(2)
4H 5H 6H 3H 2H 7H
(3)
7H
(4)
(5)
7H
0H
0H
58H
Data transfer
7H
7H
80H
50H
-CE1
-CE2
-IOWR
-IORD
D0 to D15
-IREQ
46
01H30H 80H
HB28B2000/1000/640/512/448/320/256/192/128/064A8
絶対最大定格
Parameter
Symbol
All input/output voltages
Vin, Vout
VCC voltage
VCC
Operating temperature range
Topr
Storage temperature range
Tstg
【注】 1. パルス幅 20ns 以下では–2.0V(min)
Value
–0.3 to VCC + 0.3
–0.3 to +6.5
0 to +60
–20 to +65
Unit
V
V
°C
°C
Note
1
推奨 DC 動作条件
Parameter
Operating temperature
VCC voltage
Symbol
Ta
VCC
Min
0
5.0 − 10%
Typ
25
5.0
Max
60
5.0 + 10%
Unit
˚C
V
3.3 − 5%
3.3
3.3 + 5%
V
Note
容量
(Ta = 25˚C, f = 1MHz)
Parameter
Input capacitance
Output capacitance
Symbol
Cin
Cout
Min
—
—
Typ
—
—
Max
35
35
Unit
pF
pF
Test conditions
Vin = 0 V
Vout = 0 V
システム性能
Item
Start up times (Reset to ready)
Start up times (Sleep to idle)
Data transfer rate to/from host
Controller overhead (Command to DRQ)
Data transfer cycle end to ready (Sector write)
Performance
100 ms (max)
2 ms (max)
8 MB/s burst
2 ms (max)
2 ms (typ)
47
HB28B2000/1000/640/512/448/320/256/192/128/064A8
DC 特性-1
(Ta = 0 to +60˚C, VCC = 5.0 V ± 10%)
Parameter
Input leakage current
Input voltage (CMOS)
Symbol
Min
I LI
—
VIL
—
VIH
4.0
Input voltage (schmitt trigger)
VIL
—
VIH
—
Output voltage
VOL
—
VOH
VCC – 0.8
【注】 1. プルアップ入力ピンは除く。
Typ
—
—
—
2.0
2.8
—
—
Max
±1
0.8
—
—
—
0.4
—
Unit
µA
V
V
V
V
V
V
Test conditions
Vin = GND to VCC
Note
1
I OL = 8 mA
I OH = –8 mA
DC 特性-2
(Ta = 0 to +60˚C, VCC = 3.3 V ± 5%)
Parameter
Input leakage current
Input voltage (CMOS)
Symbol
Min
I LI
—
VIL
—
VIH
2.4
Input voltage (schmitt trigger)
VIL
—
VIH
—
Output voltage
VOL
—
VOH
VCC – 0.8
【注】 1. プルアップ入力ピンは除く。
48
Typ
—
—
—
1.0
1.8
—
—
Max
±1
0.6
—
—
—
0.4
—
Unit
µA
V
V
V
V
V
V
Test conditions
Vin = GND to VCC
I OL = 8 mA
I OH = –8 mA
Note
1
HB28B2000/1000/640/512/448/320/256/192/128/064A8
DC 特性-3
(Ta = 0 to +60˚C, VCC = 5.0 V ± 10%)
Parameter Symbol
I SP1
Sleep/
standby
current
Sector
read
current
I CCR
(RMS)*1
Sector
write
current
I CCW
(RMS)*1
128MB/
192MB/
256MB
Typ
Max
0.5
1.0
320MB/
448MB/
512MB/
640MB
Typ
Max
0.7
1.5
1GB/
2GB
Typ
Max Unit Test conditions
1.0
2.0 mA CMOS level
(control signal
= VCC – 0.2 V)
(In Memory
card mode and
I/O card mode)
30
100
30
100
30
100
30
100 mA CMOS level
(control signal
= VCC – 0.2 V)
during sector
read transfer
40
100
60
100
60
100
60
100 mA CMOS level
(control signal
= VCC – 0.2 V)
during sector
write transfer
 CMOS level
120 mA/  120 mA/  120 mA/  120 mA/ 
50 µs*2
50 µs*2
50 µs*2
(control signal
50 µs*2
= VCC – 0.2 V)
64MB
Typ
Max
0.5
1.0
I CC
Read
write
(Peak)
current
peak
【注】 1. 128 セクタ転送時の RMS 動作電流の平均値。
2. 参考値
49
HB28B2000/1000/640/512/448/320/256/192/128/064A8
DC 特性-4
(Ta = 0 to +60˚C, VCC = 3.3 V ± 5%)
Parameter Symbol
64MB
Typ
Max
128MB/
192MB/
256MB
Typ
Max
320MB/
448MB/
512MB/
640MB
Typ
Max
1GB/
2GB
Typ
Max
Unit
Sleep/
standby
current
I SP1
0.3
1.0
0.3
1.0
0.4
1.5
0.5
2.0
mA
Sector
read
current
I CCR
(RMS)*1
20
75
20
75
20
75
20
75
mA
Sector
write
current
I CCW
(RMS)*1
30
75
50
75
50
75
50
75
mA

120 mA/
50 µs*2


I CC
Read
120 mA/  120 mA/  120 mA/
write
50 µs*2
50 µs*2
(Peak) 50 µs*2
current
peak
【注】 1. 128 セクタ転送時の RMS 動作電流の平均値。
2. 参考値
50
Test
conditions
CMOS level
(control signal
= VCC – 0.2 V)
(In Memory
card mode
and I/O card
mode)
CMOS level
(control signal
= VCC – 0.2 V)
during sector
read transfer
CMOS level
(control signal
= VCC – 0.2 V)
during sector
write transfer
CMOS level
(control signal
= VCC – 0.2 V)
HB28B2000/1000/640/512/448/320/256/192/128/064A8
AC 特性
(Ta = 0 to +60˚C, VCC = 5.0 V ± 10%, VCC = 3.3 V ± 5%)
Attribute Memory Read AC Characteristics
Parameter
Read cycle time
Address access time
-CE access time
-OE access time
Output disable time (-CE)
Output disable time (-OE)
Output enable time (-CE)
Output enable time (-OE)
Data valid time (A)
Address setup time
Address hold time
-CE setup time
-CE hold time
Symbol
tCR
ta(A)
ta(CE)
ta(OE)
tdis(CE)
tdis(OE)
ten(CE)
ten(OE)
tv(A)
tsu(A)
th(A)
tsu(CE)
th(CE)
Min
250
—
—
—
—
—
5
5
0
30
20
0
20
250 ns
Typ
—
—
—
—
—
—
—
—
—
—
—
—
—
Max
—
250
250
125
100
100
—
—
—
—
—
—
—
Unit
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
Attribute Memory Read Timing
tCR
A0 to A10
-REG
ta(A)
th(A)
tv(A)
ta(CE)
-CE2/-CE1
tsu(A)
tsu(CE)
th(CE)
ta(OE)
tdis(CE)
-OE
ten(OE)
tdis(OE)
ten(CE)
D0 to D15
Valid Output
-WE, -IOWR, -IORD : High Fix
51
HB28B2000/1000/640/512/448/320/256/192/128/064A8
Attribute Memory Wirte AC Characteristics
Parameter
Write cycle time
Write pulse time
Address setup time
Address setup time (-WE)
-CE setup time (-WE)
Data setup time (-WE)
Data hold time
Write recover time
Output disable time (-WE)
Output disable time (-OE)
Output enable time (-WE)
Output enable time (-OE)
Output enable setup time (-WE)
Output enable hold time (-WE)
-CE setup time
-CE hold time
Symbol
tCW
tw(WE)
tsu(A)
tsu(A-WEH)
tsu(CE-WEH)
tsu(D-WEH)
th(D)
trec(WE)
tdis(WE)
tdis(OE)
ten(WE)
ten(OE)
tsu(OE-WE)
th(OE-WE)
tsu(CE)
th(CE)
250 ns
Typ
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
Min
250
150
30
180
180
80
30
30
—
—
5
5
10
10
0
20
Max
—
—
—
—
—
—
—
—
100
100
—
—
—
—
—
—
Unit
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
Attribute Memory Write Timing
tCW
A0 to A10
-REG
tsu(CE-WEH)
-CE2/-CE1
tsu(A-WEH)
tsu(CE)
th(CE)
-OE
tsu(A)
-WE
tw(WE)
tsu(OE-WE)
tsu(D-WEH)
trec(WE)
th(OE-WE)
th(D)
Input Data
D0 to D15(Din)
tdis(OE)
tdis(WE)
ten(OE)
D0 to D15(Dout)
ten(WE)
-IOWR, -IORD : High Fix
52
HB28B2000/1000/640/512/448/320/256/192/128/064A8
I/O Access Read AC Characteristics
Parameter
Data delay after -IORD
Data hold following -IORD
-IORD pulse width
Address setup before -IORD
Address hold following -IORD
-CE setup before -IORD
-CE hold following -IORD
-REG setup before -IORD
-REG hold following -IORD
-INPACK delay falling from -IORD
-INPACK delay rising from -IORD
-IOIS16 delay falling from address
-IOIS16 delay rising from address
Symbol
td(IORD)
th(IORD)
tw(IORD)
tsuA(IORD)
thA(IORD)
tsuCE(IORD)
thCE(IORD)
tsuREG(IORD)
thREG(IORD)
tdfINPACK(IORD)
tdrINPACK(IORD)
tdfIOIS16(ADR)
tdrIOIS16(ADR)
Min
—
0
165
70
20
5
20
5
0
0
—
—
—
Typ
—
—
—
—
—
—
—
—
—
—
—
—
—
Max
100
—
—
—
—
—
—
—
—
45
45
35
35
Unit
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
I/O Access Read Timing
A0 to A10
thA(IORD)
tsuREG(IORD)
thREG(IORD)
-REG
tsuCE(IORD)
thCE(IORD)
-CE2/-CE1
tw(IORD)
-IORD
tdrINPACK(IORD)
tsuA(IORD)
-INPACK
tdfIOIS16(ADR)
tdrIOIS16(ADR)
tdfINPACK(IORD)
-IOIS16
th(IORD)
D0 to D15
Valid Output
td(IORD)
-WE, -OE, -IOWR : High Fix
53
HB28B2000/1000/640/512/448/320/256/192/128/064A8
I/O Access Write AC Characteristics
Parameter
Data setup before -IOWR
Data hold following -IOWR
-IOWR pulse width
Address setup before -IOWR
Address hold following -IOWR
-CE setup before -IOWR
-CE hold following -IOWR
-REG setup before -IOWR
-REG hold following -IOWR
-IOIS16 delay falling from address
-IOIS16 delay rising from address
Symbol
tsu(IOWR)
th(IOWR)
tw(IOWR)
tsuA(IOWR)
thA(IOWR)
tsuCE(IOWR)
thCE(IOWR)
tsuREG(IOWR)
thREG(IOWR)
tdfIOIS16(ADR)
tdrIOIS16(ADR)
Min
60
30
165
70
20
5
20
5
0
—
—
Typ
—
—
—
—
—
—
—
—
—
—
—
Max
—
—
—
—
—
—
—
—
—
35
35
Unit
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
I/O Access Write Timing
A0 to A10
thA(IOWR)
tsuREG(IOWR)
thREG(IOWR)
-REG
tsuCE(IOWR)
thCE(IOWR)
-CE2/-CE1
tsuA(IOWR)
tw(IOWR)
-IOWR
tdfIOIS16(ADR)
tdrIOIS16(ADR)
-IOIS16
tsu(IOWR)
D0 to D15
th(IOWR)
Data In
-WE, -OE, -IORD : High Fix
54
HB28B2000/1000/640/512/448/320/256/192/128/064A8
Common Memory Access Read AC Characteristics
Parameter
-OE access time
Output disable time (-OE)
Address setup time
Address hold time
-CE setup time
-CE hold time
Symbol
ta(OE)
tdis(OE)
tsu(A)
th(A)
tsu(CE)
th(CE)
Min
—
—
30
20
0
20
Typ
—
—
—
—
—
—
Max
125
100
—
—
—
—
Unit
ns
ns
ns
ns
ns
ns
Common Access Read Timing
A0 to A10
th(A)
tsu(A)
-REG
-CE2/-CE1
tsu(CE)
th(CE)
ta(OE)
-OE
tdis(OE)
D0 to D15
Valid Output
-WE, -IORD, -IOWR : High Fix
55
HB28B2000/1000/640/512/448/320/256/192/128/064A8
Common Memory Access Write AC Characteristics
Parameter
Data setup time (-WE)
Data hold time
Write pulse time
Address setup time
-CE setup time
Write recover time
-CE hold following -WE
Symbol
tsu(D-WEH)
th(D)
tw(WE)
tsu(A)
tsu(CE)
trec(WE)
th(CE)
Min
80
30
150
30
0
30
20
Typ
—
—
—
—
—
—
—
Max
—
—
—
—
—
—
—
Common Access Write Timing
A0 to A10
-REG
trec(WE)
tsu(CE)
-CE2/-CE1
tsu(A)
-WE
th(CE)
tw(WE)
tsu(D-WEH)
D0 to D15
th(D)
Data In
-IOWR, -IORD, -OE : High Fix
56
Unit
ns
ns
ns
ns
ns
ns
ns
HB28B2000/1000/640/512/448/320/256/192/128/064A8
True IDE Mode Access Read AC Characteristics
Parameter
data delay after IORD
data hold following IORD
IORD width time
address setup before IORD
address hold following IORD
CE setup before IORD
CE hold following IORD
IOIS16 delay falling from address
IOIS16 delay rising from address
Symbol
td(IORD)
th(IORD)
tw(IORD)
tsuA(IORD)
thA(IORD)
tsuCE(IORD)
thCE(IORD)
tdfIOIS16(ADR)
tdrIOIS16(ADR)
Min
—
0
165
70
20
5
20
—
—
Typ
—
—
—
—
—
—
—
—
—
Max
100
—
—
—
—
—
—
35
35
Unit
ns
ns
ns
ns
ns
ns
ns
ns
ns
True IDE Mode Access Read Timing
A0 to A2
thA(IORD)
thCE(IORD)
tsuA(IORD)
tsuCE(IORD)
-CE2/-CE1
tw(IORD)
-IORD
td(IORD)
tdrlOIS16(ADR)
-IOIS16
tdflOIS16(ADR)
th(IORD)
D0 to D15
Valid Output
-IOWR: High Fix, -OE: Low Fix, -WE: High Fix, A3 to A10: GND
57
HB28B2000/1000/640/512/448/320/256/192/128/064A8
True IDE Mode Access Write AC Characteristics
Parameter
Data setup before IOWR
Data hold following IOWR
IORD width time
Address setup before IOWR
Address hold following IOWR
CE setup before IOWR
CE hold following IOWR
IOIS16 delay falling from address
IOIS16 delay rising from address
Symbol
tsu(IOWR)
th(IOWR)
tw(IOWR)
tsuA(IOWR)
thA(IOWR)
tsuCE(IOWR)
thCE(IOWR)
tdfIOIS16(ADR)
tdrIOIS16(ADR)
Min
60
30
165
70
20
5
20
—
—
Typ
—
—
—
—
—
—
—
—
—
Max
—
—
—
—
—
—
—
35
35
Unit
ns
ns
ns
ns
ns
ns
ns
ns
ns
True IDE Mode Access Write Timing
A0 to A2
tsuA(IOWR)
tsuCE(IOWR)
-CE2/-CE1
thA(IOWR)
thCE(IOWR)
tw(IOWR)
-IOWR
tdrlOIS16(ADR)
-IOIS16
tdflOIS16(ADR)
D0 to D15
tsu(IOWR) th(IOWR)
Valid Output
-IORD: High Fix, -OE: Low Fix, -WE: High Fix, A3 to A10: GND
58
HB28B2000/1000/640/512/448/320/256/192/128/064A8
Reset Characteritics (メモリカ−ドモ−ド，I/O カ−ドモ−ド時のみに適用)
Hard Reset Characteristics
Parameter
Reset setup time
-CE recover time
VCC rising up time
VCC falling down time
Reset pulse width
Symbol
Min
Typ
Max
Unit
Test conditions
Note
tsu(RESET)
100
—
—
ms
trec(VCC)
1
—
—
µs
tpr
0.1
—
100
ms
tpf
3
—
300
ms
tw(RESET)
10
—
—
µs
th(Hi-ZRESET)
1
—
—
ms
ts(Hi-ZRESET) 100
—
—
ms
1
【注】 1. この規格は，活性状態に遷移する場合のみに適応されます。リセット信号が非活性状態でかつ，
カードがレディ状態である場合，即時，電源遮断シーケンスに移行可能です。
Hard Reset Timing
tpr
tpf
90%
Vcc
90%
trec(Vcc)
10%
10%
-CE1, -CE2
th(Hi-ZRESET)
tsu(RESET)
tw(RESET)
RESET
High-Z
Low
ts(Hi-ZRESET)
High-Z
59
HB28B2000/1000/640/512/448/320/256/192/128/064A8
Power on Reset Characteristics
電源投入時には，電源電圧が約 2.3V 以上になるとカ−ド内部で自動的にリセットがかかるようになって
います。
Parameter
Symbol
Min
Typ
Max
Unit
Test conditions
-CE setup time
tsu(VCC)
100
—
—
ms
VCC rising up time
tpr
0.1
—
100
ms
Power on Reset Timing
tpr
Vcc
tsu(vcc)
-CE1, -CE2
カ−ド使用時の注意点
l リセット時および電源遮断時には，すべてのレジスタ情報はクリアされます。
l 電源電圧が 2.5V 以下になりますと，自動的にすべてのカ−ド情報はクリアされてしまいます。
l True IDE モ−ドにてご使用の場合，カ−ドの活線挿抜はしないでください。
l パワ−オンリセット，カ −ドハ−ドリセット，カ−ドソフトリセット，AT A リセットおよびコマンド
実行後に，カ−ドが Bu sy 中はアクセスをしないでください。アクセスすることにより，カ−ドとして
使用できなくなることがあります。
l カ−ドの内部動作が完了するまでは，抜き取りまたは電源遮断を行わないでください。動作中に抜き取
りまたは電源遮断が発生した場合，デ−タ等が失われる可能性があります。
l カ−ド挿入前に，VC C を給電しないでください。-CD1 ，-CD2 によるカ−ド挿入確認後に，VC C 給電
を行ってください。
l メモリカ−ドモ−ド，I/O カ−ドモ−ド時はパワ−オンリセット中は-OE を h ig h に固定してください。
True IDE モ−ド時は常に-OE は GND に固定してください。
l 使用時に，Host 側に電源電圧検出回路を付加することを推奨します。
l Read エラーが発生した場合には，該当箇所に再度書きこみをしてください。エラーが回避できること
があります。
60
HB28B2000/1000/640/512/448/320/256/192/128/064A8
外形寸法図
Unit: mm
Surface A
54.0 ± 0.1
Surface A
5.0 (max)
85.6 ± 0.2
10.0 min
34 pin
Surface A
3.3 ± 0.1
1 pin
1.27 ± 0.1
35 pin
68 pin
1.27 ± 0.1
41.91
(Reference value)
Surface B
61
HB28B2000/1000/640/512/448/320/256/192/128/064A8
お取り扱い上のご注意
l カード挿入時は挿入方向の確認を行ってください。
l コネクタ部を破損させないように注意してください。
l 逆挿し込みをしないでください。破損します。
l 折り曲げる，落とすなどの強い衝撃を与えないでください。
l 改造，分解は行わないでください。
l 静電気，電気的ノイズの発生する場所に保管しないでください。
l カード内の重要なデータは必ずバックアップを取られることをお奨めします。
62
HB28B2000/1000/640/512/448/320/256/192/128/064A8
ご注意
1. 本書に記載の製品及び技術のうち「外国為替及び外国貿易法」に基づき安全保障貿易管理関連貨物・技
術に該当するものを輸出する場合，または国外に持ち出す場合は日本国政府の許可が必要です。
2. 本書に記載された情報の使用に際して，弊社もしくは第三者の特許権，著作権，商標権，その他の知的
所有権等の権利に対する保証または実施権の許諾を行うものではありません。また本書に記載された情
報を使用した事により第三者の知的所有権等の権利に関わる問題が生じた場合，弊社はその責を負いま
せんので予めご了承ください。
3. 製品及び製品仕様は予告無く変更する場合がありますので，最終的な設計，ご購入，ご使用に際しまし
ては，事前に最新の製品規格または仕様書をお求めになりご確認ください。
4. 弊社は品質・信頼性の向上に努めておりますが，宇宙，航空，原子力，燃焼制御，運輸，交通，各種安
全装置，ライフサポート関連の医療機器等のように，特別な品質・信頼性が要求され，その故障や誤
動作が直接人命を脅かしたり，人体に危害を及ぼす恐れのある用途にご使用をお考えのお客様は，事前
に弊社営業担当迄ご相談をお願い致します。
5. 設計に際しては，特に最大定格，動作電源電圧範囲，放熱特性，実装条件及びその他諸条件につきまし
ては，弊社保証範囲内でご使用いただきますようお願い致します。
保証値を越えてご使用された場合の故障及び事故につきましては，弊社はその責を負いません。
また保証値内のご使用であっても半導体製品について通常予測される故障発生率，故障モードをご考慮
の上，弊社製品の動作が原因でご使用機器が人身事故，火災事故，その他の拡大損害を生じないように
フェールセーフ等のシステム上の対策を講じて頂きますようお願い致します。
6. 本製品は耐放射線設計をしておりません。
7 . 本書の一部または全部を弊社の文書による承認なしに転載または複製することを堅くお断り致しま
す。
8. 本書をはじめ弊社半導体についてのお問い合わせ，ご相談は弊社営業担当迄お願い致します。
半導体グループ
〒100-0004 東京都千代田区大手町二丁目6番2号（日本ビル）(03) 3270-2111(大代)
北
海
道
支
社
東
北
支
社
関
東
支
社
新
潟
支
店
茨
城
支
店
半導体グループ松本営業所
横
浜
支
社
県
央
支
店
(011) 261-3131 (代)
(022) 223-0121 (代)
(03) 3212-1111 (代)
(025) 241-8161 (代)
(029) 271-9411 (代)
(0263) 36-6632
(045) 451-5000 (代)
(0462) 96-6800 (代)
沼
金
中
関
中
四
愛
九
津
営
業
沢
支
部
支
西
支
国
支
国
支
媛
支
州
支
■ 技術的なお問合せおよび資料のご請求は、上記の担当営業または下記へどうぞ。
〒100-0004 東京都千代田区大手町二丁目6番2号 (日本ビル)
株式会社日立製作所半導体グループビジネス企画本部
総合問合せ窓口
：半導体カスタマサービスセンタ E-Mail：csc＠sic.hitachi.co.jp
ドキュメント請求窓口：半導体ドキュメント管理室
E-Mail：document＠sic.hitachi.co.jp
所
店
社
社
社
社
店
社
(0559) 51-3530 (代)
(076)263-2351 (ダイヤル
イン )
(052) 243-3111 (大代)
(06) 6616-1111 (大代)
(082) 223-4111 (代)
(087) 831-2111 (代)
(089) 943-1333 (代)
(092) 852-1111 (代)
電話 (03) 5201-5220(直)
電話 (03) 5201-5189(直)
● 製品仕様は、改良のため変更することがあります。 Copyright © Hitachi, Ltd., 2001. All rights reserved. Printed in Japan.
(株)日立製作所半導体グループのホームページにおいて、製品情報を豊富にお届けしております。ぜひご覧ください。
http://www.hitachisemiconductor.com/jp/
Colophon4.0
63

Download Report