Analog 2.0 ドキュメンテーション Vol. 7 エンベロープ・ エンベロープ・ジェネレータの ジェネレータの製作 バージョン：1.0 作成日：2009 年 1 月 19 日 Analog2.0 ドキュメンテーション Vol.7 エンベロープ・ジェネレータの製作 目次 1. このドキュメント このドキュメントについて ドキュメントについて ................................................................ ......................................................................................... ......................................................... 3 2. 製作編： 製作編：エンベロープ・ エンベロープ・ジェネレータモジュール ジェネレータモジュールの ールの製作................................ 製作 ............................................ ............................................ 4 2.1. 製作の流れ ............................................................................................................... 4 2.2. 製作するモジュールの概要 ...................................................................................... 4 2.2.1. 機能 ................................................................................................................... 4 2.2.2. システム内での位置づけ .................................................................................. 5 2.2.3. 仕様 ................................................................................................................... 6 2.2.4. 回路 ................................................................................................................... 6 2.3. 部品の入手 ............................................................................................................... 7 2.3.1. 3. 部品入手時の注意点.......................................................................................... 9 2.4. 基板の製作 ............................................................................................................. 11 2.5. 基板へ部品を取り付け ........................................................................................... 12 2.6. パネル部品の取り付け ........................................................................................... 13 2.7. 基板の配線確認 ...................................................................................................... 16 2.8. 動作確認 ................................................................................................................. 17 解説編： 解説編：エンベロープ・ エンベロープ・ジェネレータ回路 ジェネレータ回路の 回路の動作原理 ............................................. ............................................. 18 3.1. ディジタル回路とは............................................................................................... 18 3.2. エンベロープ・ジェネレータ回路の状態 .............................................................. 19 3.3. タイマ IC................................................................................................................ 22 3.4. エンベロープ・ジェネレータ回路の状態の定義 ................................................... 23 3.5. エンベロープ・ジェネレータ回路のアナログ部の動作 ........................................ 24 3.6. エンベロープ・ジェネレータ回路のディジタル部の動作..................................... 25 Copyright (C) 2009 Naoki Iwakami. All rights reserved. 2 Analog2.0 ドキュメンテーション Vol.7 エンベロープ・ジェネレータの製作 1. このドキュメント このドキュメントについて ドキュメントについて このドキュメントは、アナログシンセサイザーシステム Analog2.0 のエンベロープ・ジェ ネレータモジュールの製作方法を解説します。 このドキュメントは、利用者がすでに以下のドキュメントを参考に製作を進めていること を前提に書かれています。 - vol.1 Analog2.0 の全体構成 - vol.2 パネルの製作 - vol.3 電源とライフラインの製作 - vol.4 ノイズジェネレータとミキサの製作 - vol.5 VCA の製作 - vol.6 VCO の制作 構成は以下のとおりです。 - 製作編：エンベロープ・ジェネレータモジュールの製作 - 解説編：ディジタル回路の基礎 Copyright (C) 2009 Naoki Iwakami. All rights reserved. 3 Analog2.0 ドキュメンテーション Vol.7 エンベロープ・ジェネレータの製作 2. 製作編： 製作編：エンベロープ・ エンベロープ・ジェネレータモジュールの ジェネレータモジュールの製作 2.1. 製作の 製作の流れ モジュール製作の流れは、毎度同じ以下の手順です。 - 部品の入手 - 基板の製作 - 基板へ部品を取り付ける - パネル部品の取り付け - 基板の配線確認 - 動作確認 2.3 以降のセクションで、この製作の流れをステップごとに解説します。 2.2. 製作する 製作するモジュール するモジュールの モジュールの概要 2.2.1. 機能 この記事では、エンベロープ・ジェネレータ(EG)モジュールを製作します。 EG は、図 2-1 のように、ゲート信号を入力にして、ADSR と呼ばれるエンベロープ情報を 出力します。 ゲート信号 Envelope Generator ADSR出力 図 2-1 エンベロープ・ エンベロープ・ジェネレータの ジェネレータの概念図 図 2-2 は、EG の入力と出力の関係を説明する図です。まず、ゲート入力のない初期状態で は、出力もゼロです。ゲート信号が立ち上がると、EG の動作が開始します。最初に、出力 は、ゼロから最大値まで立ち上がります。この立ち上がり時間は Attack Time (A) で設定 します。出力が最大値に達すると、減衰を開始します。この速さは Decay Time (D) で設 定します。ゲート入力がある間は、減衰後 Sustain Level (S) で設定したレベルに落ち着き ます。そして、ゲートをオフにすると、ゼロに向けて減衰します。この速さは、Release Time (R) で設定します。EG は、このように、時間的に変動する CV パタンを発生し、シンセサ イザーの音に変化を与えます。 Copyright (C) 2009 Naoki Iwakami. All rights reserved. 4 Analog2.0 ドキュメンテーション Vol.7 エンベロープ・ジェネレータの製作 入力：ゲート信号 Sustain level 出力：ADSR信号 Attack time Release time Decay time 図 2-2 エンベロープジェネレータの エンベロープジェネレータの入力と 入力と出力 2.2.2. システム内 システム内での位置 での位置づけ 位置づけ 図 2-3 に、Analog2.0 製作システムの構成の中での EG の位置づけを示します。EG は、 Analog2.0 のメインの制御モジュールで、VCF、VCA といった音加工モジュールの動作に 変化を与えます。 図 2-3 EG の位置づけ 位置づけ External Input ノイズ ジェネレータ LFO 今回製作 製作済み VCO + VCF Output VCA Envelope Generator ライフライン Gate CV 15V #1 電源 モジュール Gate CV Power 15V #2 Copyright (C) 2009 Naoki Iwakami. All rights reserved. 5 Analog2.0 ドキュメンテーション Vol.7 エンベロープ・ジェネレータの製作 パネルの中では、EG は図 2-4 のように位置づけられています。 図 2-4 パネル中 パネル中での位置 での位置づけ 位置づけ 2.2.3. 仕様 EG の仕様は以下のとおりです。 - 入力ゲートレベル : off 0V on 5V - 出力信号レベル : 0 to 8V (非反転出力) 0 to –8V (反転出力) - パラメータ : Attack Time / Decay Time / Sustain Level / Release Time 2.2.4. 回路 製作する EG の回路図は図 2-5 のとおりです。Eagle 回路は、別ファイル eg.sch としてパ ッケージに添付されています。 Copyright (C) 2009 Naoki Iwakami. All rights reserved. 6 Analog2.0 ドキュメンテーション Vol.7 エンベロープ・ジェネレータの製作 図 2-5 EG モジュールの モジュールの回路図 2.3. 部品の 部品の入手 それでは、いよいよ製作に入ります。製作に必要なパーツは以下のとおりです。製作にあ Copyright (C) 2009 Naoki Iwakami. All rights reserved. 7 Analog2.0 ドキュメンテーション Vol.7 エンベロープ・ジェネレータの製作 たっては、まずこれらのパーツを入手してください。このパーツリストには、モジュール 回路基板に載せるパーツだけでなく、パネルに取り付けるスイッチやジャックも含まれま す。なお、パーツリストには、ツマミが含まれていません。ツマミは、好みに合わせて適 宜入手してください。 表 2-1: EG の製作に 製作に必要な 必要な部品 部品番号 デバイス名 値/型番 備考 C1 積層セラミックコンデンサ 0.001µF セラミックコンデンサでも可 C2 積層セラミックコンデンサ 0.01µF セラミックコンデンサでも可 C3 電解コンデンサ C4 積層セラミックコンデンサ 0.1µF C5 電解コンデンサ 100µF C6 電解コンデンサ 22µF C7 積層セラミックコンデンサ 0.1µF セラミックコンデンサでも可 C8 積層セラミックコンデンサ 0.1µF セラミックコンデンサでも可 D1 ダイオード 1N4148 D2 ダイオード 1N4148 D3 ダイオード 1N4148 D4 ダイオード 1N4148 D5 ダイオード 1N4148 D6 ダイオード 1N4148 IC1 タイマ IC NE555 IC2 オペアンプ TL072 J1 3.5mm ピンジャック Non-Inv Out J2 3.5mm ピンジャック Inv Out JP1 ピンヘッダ 2.5mm ピッチ Int/Ext Gate SW JP2 ピンヘッダ 2.5mm ピッチ Lifeline JP3 ピンヘッダ 2.5mm ピッチ Non-Inv Out JP4 ピンヘッダ 2.5mm ピッチ Inv Out Q1 トランジスタ 2SC1815 Q2 トランジスタ 2SC1815 Q3 トランジスタ 2SC1815 Q4 トランジスタ 2SC1815 100µF セラミックコンデンサでも可 Copyright (C) 2009 Naoki Iwakami. All rights reserved. 8 Analog2.0 ドキュメンテーション Vol.7 エンベロープ・ジェネレータの製作 Q5 トランジスタ 2SC1815 R1 カーボン抵抗 1/4W 5% 470Ω R2 カーボン抵抗 1/4W 5% 2.2kΩ R3 カーボン抵抗 1/4W 5% 1kΩ B R4 カーボン抵抗 1/4W 5% 2.2kΩ R5 カーボン抵抗 1/4W 5% 4.7kΩ R6 カーボン抵抗 1/4W 5% 2.2kΩ R7 カーボン抵抗 1/4W 5% 100kΩ A R8 カーボン抵抗 1/4W 5% 10kΩ R9 カーボン抵抗 1/4W 5% 10kΩ R10 カーボン抵抗 1/4W 5% 10kΩ R11 カーボン抵抗 1/4W 5% 47kΩ R12 カーボン抵抗 1/4W 5% 2.2kΩ R13 カーボン抵抗 1/4W 5% 22kΩ R14 カーボン抵抗 1/4W 5% 100kΩ R15 カーボン抵抗 1/4W 5% 100kΩ A R16 カーボン抵抗 1/4W 5% 100kΩ R17 カーボン抵抗 1/4W 5% 1kΩ R18 カーボン抵抗 1/4W 5% 100kΩ A R19 カーボン抵抗 1/4W 5% 47kΩ R20 カーボン抵抗 1/4W 5% 1kΩ ボリューム ボリューム ボリューム ボリューム 2.3.1. 部品入手時の 部品入手時の注意点 部品は極力、秋葉原千石電商で入手できるもので構成されています。部品形状に制約があ る場合には千石電商の商品番号がパーツリストに記載されています。参考にしてください。 以下の部品については、入手の際に注意が必要です。 ボリューム 3.5mm ミニジャック Analog2.0 の基板は、パネルにじかに取り付けることを意識し て設計されています。パネルへの取り付けは、ボリュームを使 って行われます。そこで、パネルじか付けをする場合には、ボ リュームの形状に制約があります。端子のピッチが 2.5mm の 基板垂直取り付け型のボリュームを使ってください（図 2-6） 。 秋葉原の店舗では容易に入手できるタイプです。 なお、ボリュームには、軸の回転角と抵抗値の関係の違いによ り、A カーブ、B カーブ、C カーブの三種類があります。入手 の際留意してください。 3.5mm ミニジャックは、パネルに取り付けるため、 「首」の部 Copyright (C) 2009 Naoki Iwakami. All rights reserved. 9 Analog2.0 ドキュメンテーション Vol.7 エンベロープ・ジェネレータの製作 分がある程度長くないといけません。千石電商で入手できる 3.5mm ミニジャックはどれも首が短く、Analog2.0 でのパネ ル取り付けには向きません。Analog2.0 製作機では、マルツパ ーツ館の商品番号 J109 を使っています。秋葉原では、他に鈴 商の店頭で扱っているミニジャックに首の長いものが何種類 かあります。（2008.04 現在） ピンヘッダ 外部部品との接続箇所にはピンヘッダを使っています。2P の ものと 3P のものがあります。2P や 3P のピンヘッダは、入手 しにくいし不経済なので、ピン数の多い（例えば 20P など） ピンヘッダを切り詰めて作ってください（図 2-7）。 2x5 ボックスピンヘッダ できるだけ、リード線が L 字のタイプのものを使ってください。 ストレートタイプを使う場合、取り付けの際切り欠きの向きに 注意してください。 ツマミ ツマミは好みの分かれる部品なので、あえてこのドキュメント では型番を指定していません。好みに合わせて選定してくださ い。製作に使われているボリュームの軸径は 6mm で、これに 合うツマミなら使用することができます。参考までに、試作機 では、MAV B-15 という品番のものを使っています。 図 2-6 製作に 製作に使うボリューム Copyright (C) 2009 Naoki Iwakami. All rights reserved. 10 Analog2.0 ドキュメンテーション Vol.7 エンベロープ・ジェネレータの製作 図 2-7: 2P / 3P ピンヘッダ 2.4. 基板の 基板の製作 部品を入手したら、次に基板を製作します。プリント基板の作り方については、「vol.3 電 源の製作」ドキュメントの付録 A を参照してください。 今回製作する EG モジュールのプリントパタンは、 このドキュメントに添付してある eg.pdf ファイルを使います。Eagle 回路図ファイルとレイアウトファイルは、それぞれ eg.sch と eg.brd です。 図 2-8 は、今回製作するプリント基板の配線図です。 Copyright (C) 2009 Naoki Iwakami. All rights reserved. 11 Analog2.0 ドキュメンテーション Vol.7 エンベロープ・ジェネレータの製作 図 2-8 EG 基板の 基板の配線図 2.5. 基板へ 基板へ部品を 部品を取り付け 基板が出来上がったら、図 2-8 の配線図を参考に、部品を取り付けてゆきます。基本的な 配線方法は、ドキュメント vol.3 付録 B を参考にしてください。 Copyright (C) 2009 Naoki Iwakami. All rights reserved. 12 Analog2.0 ドキュメンテーション Vol.7 エンベロープ・ジェネレータの製作 図 2-9 は、部品の取り付けを完了した基板です。実装の参考にしてください。 2.6. パネル部品 パネル部品の 部品の取り付け 基板部品を取り付けたら、パネルに取り付ける部品（基板外の部品）を配線します。図 2-10 のように、ピンヘッダと、ミニジャックをリード線でつなぎます。非反転の出力は、ジャ ックに出した後、延長して VCF モジュールと VCA モジュールそれぞれの EG In 端子 にも接続します。VCF モジュールはまだ完成していないので、コネクタだけ準備して未接 続の状態にしておいてください。 JP1 のジャンパは、PC の部品などで使われているものが流用できます。（図 2-11） 図 2-10 の実体配線図では、接続を見やすくするためにあえて大きくリード線を取り回して いますが、実際の配線ではできるだけリード線がコンパクトになるように心がけてくださ い。図 2-12 の写真は、基板をパネルに実装したところの例です。図 2-13 は、パネルへの 実装を表側から見たところです。写真からもわかるように、基板はボリューム軸をナット で締めることによって固定します。 Copyright (C) 2009 Naoki Iwakami. All rights reserved. 13 Analog2.0 ドキュメンテーション Vol.7 エンベロープ・ジェネレータの製作 図 2-9 部品を取り付けた基板 けた基板 Copyright (C) 2009 Naoki Iwakami. All rights reserved. 14 Analog2.0 ドキュメンテーション Vol.7 エンベロープ・ジェネレータの製作 J1 Non-Inv Out VCF・VCAへ J2 Inv Out 図 2-10 パネル部品の配線 図 2-11 ジャンパの取り付け方 Copyright (C) 2009 Naoki Iwakami. All rights reserved. 15 Analog2.0 ドキュメンテーション Vol.7 エンベロープ・ジェネレータの製作 図 2-12 パネルへの パネルへの実装例 への実装例（ 実装例（裏側） 裏側） 2.7. 図 2-13 パネルへの パネルへの実装例 への実装例（ 実装例（表側） 表側） 基板の 基板の配線確認 ここまでで、EG モジュールの組み立ては完了です。いつものように、電源投入をする前に 必ず配線確認を行います。万一配線間違いがあると、正常に動作しないだけでなく、場合 によっては部品を破損してしまいます。以下のチェックリストを見ながら正しく配線され ているかどうか確認してください。 Copyright (C) 2009 Naoki Iwakami. All rights reserved. 16 Analog2.0 ドキュメンテーション Vol.7 エンベロープ・ジェネレータの製作 ［ ］ 抵抗器は正しい場所に正しい値が取り付けられているか？ ［ ］ コンデンサは正しい場所に正しい種類が正しい値で取り付けられているか？ ［ ］ 電解コンデンサは正しい向きに取り付けられているか？ ［ ］ ダイオードは正しい場所に正しい向きで取り付けられているか？ ［ ］ トランジスタは正しい場所に正しい向きで取り付けられているか？ ［ ］ IC は正しい場所に正しい向きで取り付けられているか？ ［ ］ ジャック・ピンヘッダは正しい場所に取り付けられているか？ ［ ］ 基板を裏返して、ハンダ付け箇所をチェックする。隣り合った銅箔パタンが、ハン ダでショートしているハンダブリッジが発生していないか？ ［ ］ ハンダ付けがイモハンダになっている箇所はないか？部品の本体をグラグラ揺らし てハンダ付け箇所のリードが動く場合、ほぼ確実にイモハンダです。イモハンダは 時間が経過すると、剥離してしまうので、見つけたらハンダ付けをやり直します。 図 2-14 正しいハンダ しいハンダと ハンダとイモハンダ 2.8. 動作確認 では、いよいよ動作確認です。今回は調整箇所がないため、動作確認のみとなります。動 作確認には、以下を準備してください。 - MInI Board または、ゲート信号を発生する装置 - アナログテスター 今回は、テスターにアナログのものを使います。ディジタルテスターは適しません。アナ ログテスターを持たない場合には、VCA からの音をたよりに動作確認を行ってください。 VCA からの音を聴くには、ミキサの Noise ボリュームを大きくして、VCA 出力をアンプに つなぎます。 Copyright (C) 2009 Naoki Iwakami. All rights reserved. 17 Analog2.0 ドキュメンテーション Vol.7 エンベロープ・ジェネレータの製作 動作確認は、次の手順で行ってください。 1. MInI Board を Analog2.0 に接続する 2. 電源を投入する 3. つまみを次のように設定する→ A：最小、D：最小、S：最大、R：最小 4. EG の出力にテスターをあてる。テスターのレンジは、12V よりも大きくする。 5. MInI Board の任意のキーを押し、ゲートを発生させる。これに伴い、EG の出力が 8V 程度まで上がることを確認する。 6. S を中点に動かし、ゲートを再度発生する。EG の出力が 4V 程度まで上がることを確 認する。 7. A の値を上げてゆきながら、何度かゲートを発生させる。EG の立ち上がりが徐々に遅 くなってゆくことを確認する。立ち上がりで、EG の出力が最大に達すると、急速に 4V 程度まで落ち込む。 8. A の値を適当にセットし、D の値を上げてゆきながら、何度かゲートを発生させる。立 ち上がり後最大値から S の値に落ちてゆくスピードが少しずつ遅くなってゆくことを 確認する。 9. R の値を上げてゆきながら、何度かゲートを ON/OFF させる。ゲート OFF からの出 力の減衰が序所に遅くなってゆくことを確認する。 正常動作を確認したら、EG の製作は完了です。これでいよいよ、CV/Gate を入れて音作 りや演奏ができるようになりました。 3. 解説編： 解説編：エンベロープ・ エンベロープ・ジェネレータ回路 ジェネレータ回路の 回路の動作原理 3.1. ディジタル回路 ディジタル回路とは 回路とは エンベロープ・ジェネレータは、今まで作ってきたモジュールと少し違い、ディジタル処 理部が含まれています。ディジタル処理とは、どのようなものでしょうか？ 処理、あるいは、回路を考える前に、信号を考えてみましょう。 アナログ信号とディジタル信号の違いは、単純には「アナログ信号は量で表現、ディジタ ル信号は 1/0 の状態で表現」といえます。ディジタル信号では、電圧の値そのものに意味は なく、1 または 0 の「状態」が意味を持ちます。つまり、たとえば、ディジタル信号では「6V より高い電圧を 1、低い電圧を 0」と割り当てると、電圧が 7V でも 9V でも同じ 「1」の 状態を意味しています。でも、アナログ信号では、7V と 9V は信号の違う値として扱われ ます。（図 3-1） Copyright (C) 2009 Naoki Iwakami. All rights reserved. 18 Analog2.0 ドキュメンテーション Vol.7 エンベロープ・ジェネレータの製作 9V High 7V High ディジタル信号 アナログ信号 図 3-1 ディジタル信号 ディジタル信号と 信号とアナログ信号 アナログ信号の 信号の違い 状態を持つという特徴は、ディジタル信号を扱うディジタル処理回路にも現れます。ディ ジタル回路は、状態を表現しているディジタル信号を入出力するので、回路自身も状態を 持っています。ディジタル信号処理回路の最小構成は通常２つの状態を持っています。そ れは、高い電圧を出力する H(High)状態、低い電圧を出力する L(Low)状態です。ディジタ ル回路の最小構成は、回路が H / L のどちらの状態にあるのかはっきりわかるように作られ ていて、その中間状態は使われません。そして、出力が変わることで何かの仕事をするわ けですから、何かをきっかけに状態が変化します。 漠然としていてわかりにくいかもしれません。ここでは、大枠として、 - ディジタル回路は、状態を持っている - ディジタル回路の状態は、何かをきっかけにして別の状態に変わるように作られている ということだけ覚えておいてください。そして、エンベロープ・ジェネレータで実例を見 てみましょう。 3.2. エンベロープ・ エンベロープ・ジェネレータ回路 ジェネレータ回路の 回路の状態 図 3-2 は、エンベロープ・ジェネレータ回路の構成の概要です。エンベロープ・ジェネレー タは、状態を制御するディジタル処理部と、ディジタル処理部からの情報を受けて、エン ベロープを性ウェイするコンデンサに充放電を行うアナログ部に分かれます。 アナログ処理部 ゲート ディジタル 処理部 充放電 制御情報 充放電 回路 バッファ 出力信号 図 3-2 エンベロープ・ エンベロープ・ジェネレータ回路 ジェネレータ回路の 回路の構成 Copyright (C) 2009 Naoki Iwakami. All rights reserved. 19 Analog2.0 ドキュメンテーション Vol.7 エンベロープ・ジェネレータの製作 この解説では、以下の順序で説明を進めてゆきます 1. エンベロープ・ジェネレータ回路が持つ状態とその遷移 2. 各状態でのアナログ部の振る舞い 3. ディジタル処理部による状態遷移の制御 このセクションでは、第 1 項目を解説します。 エンベロープ・ジェネレータは、どんな状態を持っているでしょうか？これは、セクショ ン 2.2.1 に出てきた、EG 動作を解説する図をもう一度見てみると理解しやすいかもしれま せん。この図を図 3-3 に再び掲載します。 入力：ゲート信号 Sustain level 出力：ADSR信号 Attack time Decay time Release time 図 3-3 エンベロープ・ エンベロープ・ジェネレータ動作 ジェネレータ動作の 動作の時間推移 図 3-3 をみてわかるように、エンベロープ・ジェネレータは、時間の変化に伴い、動きが以 下のように切り替わってゆきます。 1. 最初は、出力がない状態 2. Attack – 出力が上昇する（ゲート信号の立ち上がりがきっかけ） 3. Decay – 出力が下降する（出力が最大値に達するのがきっかけ） 4. Sustain – 出力が定常状態になる（出力が減衰して自然にそうなる） 5. Release – 出力が減衰する（ゲート信号の立下りがきっかけ） そして、5 の状態は、放っておくと自然に 1 の状態に戻ります。 Copyright (C) 2009 Naoki Iwakami. All rights reserved. 20 Analog2.0 ドキュメンテーション Vol.7 エンベロープ・ジェネレータの製作 この中で、12、23、45 のように、動きがはっきり切り替わるものと、34、51 のように、なんとなく境目がはっきりしない切り替わりとがあるのに気づくかもしれませ ん。実は、このはっきり切り替わる部分が、回路の状態を切り替えている部分です。つま り、エンベロープ・ジェネレータは、大きく分けて、以下の 3 つの状態を持っています(図 3-4)。 - 解放状態 - 立ち上がり状態 - 持続状態 入力：ゲート信号 出力：ADSR信号 解放状態 立ち上がり 持続状態 解放状態 状態 図 3-4 エンベロープ・ エンベロープ・ジェネレータの ジェネレータの３つの状態 つの状態 そして、ディジタル回路には、状態だけでなく、状態を遷移する「きっかけ」が存在する はずです。図 3-4 を改めてみてみると、遷移の起こるときには、それとわかるきっかけがあ ることがわかります。図 3-5 は、エンベロープ・ジェネレータ回路が、３つの状態をどの ようなきっかけで遷移してゆくかをあらわしています。エンベロープ・ジェネレータのデ ィジタル回路部は、この「きっかけ」を検知して、状態が変化する仕組みを実現していま す。 Copyright (C) 2009 Naoki Iwakami. All rights reserved. 21 Analog2.0 ドキュメンテーション Vol.7 エンベロープ・ジェネレータの製作 出力が最大に ゲートON 解放状態 立ち上がり状態 (R) (A) 到達 持続状態 (D, S) ゲート OFF ゲート OFF 図 3-5 エンベロープ・ エンベロープ・ジェネレータの ジェネレータの３状態の 状態の状態遷移 3.3. タイマ IC エンベロープ・ジェネレータ回路において、状態遷移を制御するのに中心的な役割を担う のは、NE555 という IC です。555 はタイマ IC と呼ばれ、内部は図 3-6 のように構成され ています。 図 3-6 タイマ IC 555 のブロックダイアグラム Copyright (C) 2009 Naoki Iwakami. All rights reserved. 22 Analog2.0 ドキュメンテーション Vol.7 エンベロープ・ジェネレータの製作 F/F はフリップフロップと呼ばれ、状態遷移を促す入力が入るまで、出力の状態を H また は L のままに保持します。555 の動作の詳細は、データシートを参照していただくとして、 ここでは以下の概要だけまとめておきます。エンベロープ・ジェネレータの動作を理解す るにはこれだけで十分です。 - 初期状態では Output = L - Trigger に負のパルスが入ると、F/F が立ち上がり Output = H となる。 - Threshold が 2/3 Vcc を上回ると、F/F がリセットされ、Output = L となる。 - Reset が L になると、回路の状態にかかわらず即座に F/F がリセットされ、Output=L となる。 Discharge は、Output と連動していて、Output=H の時 OFF、Output=L の時ＯＮ - となる。 3.4. エンベロープ・ エンベロープ・ジェネレータ回路 ジェネレータ回路の 回路の状態の 状態の定義 エンベロープ・ジェネレータには、３つの状態があるわけですが、前述のように、ディジ タル回路の最小単位は、H と L の２つの状態しか持ちません。３状態をあらわすには情報 が足りません。こういう場合には、複数の「２状態」を組み合わせて、状態の数を増やし ます。 エンベロープ・ジェネレータ回路の場合には、 - 555 の出力(および discharge の状態) - Q4 の出力 の二つを組み合わせて状態を決めています。表 3-1 に、これらの状態とエンベロープ・ジェ ネレータの状態の関係を示します。 表 3-1 555 および Q4 の状態と 状態とエンベロープ エンベロープ・ ジェネレータ回路状態の ロープ・ジェネレータ回路状態 回路状態の対応 555 出力 Q4 出力 EG 状態 L (ON) L 解放状態 H (OFF) H 立ち上がり状態 L (ON) H 持続状態 H (ON) L (この状態にはならない) (discharge) エンベロープ・ジェネレータ回路は、555 が H で Q4 が L の状態にはなりません。厳密に はほんの短時間なる場合がありますが、その状態になると、速やかに解放状態に移行して しまいます。 Copyright (C) 2009 Naoki Iwakami. All rights reserved. 23 Analog2.0 ドキュメンテーション Vol.7 エンベロープ・ジェネレータの製作 3.5. エンベロープ・ エンベロープ・ジェネレータ回路 ジェネレータ回路の 回路のアナログ部 アナログ部の動作 ここまでは、ディジタル回路部分の動きを理解する準備として、状態がどのように定義さ れているかを見ていったのですが、これまでの説明だけでは、それらの状態が、どのよう に ADSR 曲線を出力することに結びついているか、という点がすっきりしないかもしれま せん。 そこで、ディジタル処理部の詳細を見る前に、各状態におけるアナログ部の動きを追って みましょう。 エンベロープ・ジェネレータ回路のアナログ部とは、出力の ADSR 曲線を発生する部分で す。具体的には．．． エンベロープ・ジェネレータの出力は、C6 の電位をバッファして得ます。つまり、C6 の 充電状態がそのまま出力に対応しています。そこで、C6 に対する充放電状態を見れば、出 力の動きがわかります。 図 3-7 エンベロープ・ エンベロープ・ジェネレータの ジェネレータの充放電回路 Copyright (C) 2009 Naoki Iwakami. All rights reserved. 24 Analog2.0 ドキュメンテーション Vol.7 エンベロープ・ジェネレータの製作 図 3-7 は、エンベロープ・ジェネレータ回路のうち、C6 への充放電を行う部分を抜粋した ものです。この図を見ながら、充放電の動きを追ってゆきましょう。 立ち上がり状態では、C6 への充放電は以下のように行われます。 - ディスチャージは OFF で、D1・R7 を介した C6 の放電は行われません。 - 555 出力 Q は H で、D5・R15 を介して C6 に充電が行われます。 - Q4 は OFF で、H となっています。こうなると、D6・R18 経由の放電は行われません。 この組み合わせで、立ち上がり状態では、Attack time 調整のボリューム R15 を介して充 電が行われます。 持続状態では、以下のようになります。 - ディスチャージは ON で、C6 の電位が Sustain Level に達するまで D1・R7 を介した 放電が行われます。 - 555 出力 Q は L で、D5・R15 を介した充電は行われません。 - Q4 は OFF で、H となっています。こうなると、D6・R18 経由の放電は行われません。 この組み合わせで、持続状態では、Decay Time 調整のボリューム R7 を介した放電が行わ れます。 解放状態では以下のとおりです： - ディスチャージは ON ですが、C6 の電位が Sustain Level を下回っていれば D1 の放 電経路は使われません。 - 555 出力 Q は L に落ちているため、D5・R15 を介した充電は行われません。 - Q4 は ON 状態でアースと導通している。このとき、C6 に電荷が蓄積されていれば(= 電位が上がっていれば)、D6・R18 を介して放電されます。放電は、C6 の電位が 0 に なるまで続きます。 この組み合わせで、解放状態では、Release Time 調整のボリューム R18 を介して電位ゼ ロになるまで放電が行われます。 このようにして、エンベロープ・ジェネレータの ADSR のカーブが得られます。 3.6. エンベロープ・ エンベロープ・ジェネレータ回路 ジェネレータ回路の 回路のディジタル部 ディジタル部の動作 いよいよ、ディジタル部、つまり、回路の状態遷移がどのように行われるかを解説します。 図 3-8 は、エンベロープ・ジェネレータ回路のうち、状態遷移を制御する部分を取り出し Copyright (C) 2009 Naoki Iwakami. All rights reserved. 25 Analog2.0 ドキュメンテーション Vol.7 エンベロープ・ジェネレータの製作 た図です。動作を理解しやすいように、保護ダイオードやバイパスコンデンサは省略して あります。この部分の入力は、Q3 に入るゲート信号と、555 Threshold 端子に入るエンベ ロープ・ジェネレータ出力電圧です。出力は、状態の解説で触れたように、Q4 出力と 555 出力です。 図 3-8 エンベロープ・ エンベロープ・ジェネレータ回路 ジェネレータ回路の 回路の状態遷移コントロール 状態遷移コントロール部 コントロール部 それでは最初に、解放状態→立ち上がり状態への遷移を追ってみましょう。これは、ゲー ト信号の立ち上がりが契機です。ゲート信号が立ち上がると、まず、Q4 出力が立ち上がり ます。これが、R9・C1 を介して Q2 に入り、短時間だけ Q2 出力を L レベルに落とします。 これを 555 が trigger 入力で受け、出力 Q が立ち上がります。 ここで、Q4=H、555=H となり、立ち上がり状態へ遷移します。（図 3-9） 図 3-9 解放状態から 解放状態から立 から立ち上がり状態 がり状態への 状態への遷移 への遷移 次に、立ち上がり状態から持続状態への遷移を追ってみましょう。図 3-10 は、立ち上がり Copyright (C) 2009 Naoki Iwakami. All rights reserved. 26 Analog2.0 ドキュメンテーション Vol.7 エンベロープ・ジェネレータの製作 状態から持続状態へ切り替わるときの内部状態の移り変わりを示しています。立ち上がり 状態では、C6 への充電が進み、それに伴い、555 の threshold 入力で監視しているエンベ ロープ・ジェネレータ出力が上がってゆきます。Threshold 入力の値が 2/3 VDD を超え ると、555 の出力 Q は、L にリセットされます。これに伴い、discharge は ON になりま す。Q4 出力は、立ち上がったままのゲート信号を受けて、H で固定されています。この組 み合わせで、回路は持続状態になります。 図 3-10 立ち上がり状態 がり状態から 状態から持続状態 から持続状態への 持続状態への遷移 への遷移 図 3-5 をみてもわかるように、解放状態へ遷移する経路は、二つ存在します。一つは、持続 状態からの遷移で、もう一つは、立ち上がり状態からの遷移です。どちらも、ゲート OFF がきっかけになります。 表 3-1 をみるとわかるように、解放状態では、555 出力は L、Q4 出力も L です。 図 3-11 は、持続状態から解放状態への遷移を示しています。持続状態では、555 出力はす でに L なので、555 に対する操作は必要なく、Q4 出力を落とせば解放状態になります。Q4 出力は、入力のゲート信号と連動しているので、ゲート OFF するとそのまま Q4 は L とな り、解放状態に遷移します。 Copyright (C) 2009 Naoki Iwakami. All rights reserved. 27 Analog2.0 ドキュメンテーション Vol.7 エンベロープ・ジェネレータの製作 図 3-11 持続状態から 持続状態から解放状態 から解放状態への 解放状態への遷移 への遷移 図 3-12 は、立ち上がり状態から解放状態に遷移する場合です。この立ち上がり状態では、 555 出力は H なので、解放状態にするには、これを L に落とす必要があります。これは、 Q4 出力を 555 のリセット入力に入れることで実現しています。ゲート OFF すると、リセ ットが L に落ちるため、555 出力がリセットされて L に落ちます。他は持続状態からの遷 移と同じです。 図 3-12 立ち上がり状態 がり状態から 状態から解放状態 から解放状態への 解放状態への遷移 への遷移 Copyright (C) 2009 Naoki Iwakami. All rights reserved. 28
© Copyright 2026 Paperzz
![P1-2 表紙 [PDFファイル／3.13MB]](http://s3.paperzz.com/store/data/005439999_1-955846c23d58ee5b48e3d526f7b3df30-250x500.png)
