1 - 日本大学

2010年2月12
2010年
12日
日
修士論文発表会
＠３７館２０３号室
遷移故障におけるテストパターン数削減
指向制御ポイント挿入に関する研究
日本大学大学院生産工学研究科
数理情報工学専攻博士前期課程2年
湯本仁高
目次
 背景，目的
 遷移故障テスト方法
遷移故障
 ブロードサイド方式

 提案手法
制御ポイント挿入の戦略
 制御ポイント挿入箇所探索アルゴリズム

 まとめ
2010/2/12
修士論文発表会
2
LSIのテスト
テストパターン
０１１１００１１００
００１０１１００１１
テスター
０１００１１１１００
０００１１１０１００
デジタル機器
SoC（システムオンチップ）
LSI，VLSI
故障しているLSI
故障していないLSI
2010/2/12
修士論文発表会
3
背景
 LSIの大規模化・高集積化



テスト生成時間の増加
テストパターン数の増加
テストパタ
ン数の増加
故障モデルの多様化
 対策



2010/2/12
高品質なテストパターン生成
テスト容易化設計
テストパターン数の削減
修士論文発表会
4
目的
目的
遷移故障において制御ポイント挿入
するとでテストタン数を削減すると
することでテストパターン数を削減すること
どこに挿入すればいいのかが問題
提案手法
制御ポイト挿入箇所探索
制御ポイント挿入箇所探索アルゴリズムを提案する
ゴリズムを提案する
2010/2/12
修士論文発表会
5
テスト容易化設計
 テストポイント挿入(Test

Point Insertion)
テストパターン数削減に効果がある
テストパタ
ン数削減に効果がある
テストポイント
テストポイントにより擬似入出力付加
＊
組合せ回路
組合せ回路
＊
テストパターン
テ
タン
テストパターン
テスト
タン
０１１１XX
００XX１１
100
50
100
X
０１１１XX１１
０１１１XX
X１
１０X１１１０X
１X
X
００XX１１
１X００１X００
１XX０１X X０
X
１X００１X
X（ドントケア）が増加
2010/2/12
修士論文発表会
6
制御ポイント挿入の目的
 制御ポイント

擬似外部入力を追加する
 制御ポイント挿入の目的

回路の内部信号線の可制御性を向上させるため
G1
l
1を割当て困難
G2
z
x
全信号線が0でなければならない
2010/2/12
修士論文発表会
7
制御ポイント挿入の目的
 制御ポイント

擬似外部入力を追加する
 制御ポイント挿入の目的

回路の内部信号線の可制御性を向上させるため
CP
1
FF
sel
0
制御ポイント
1を割当て容易
0
G1
l´
l
1
G2
z
x
2010/2/12
修士論文発表会
8
遷移故障の定義
 遷移故障(立ち上がり遷移故障)

信号線に遅延が生じ値の遷移が遅れること
実動作のタイミング
正常時
0⇒1
1⇒1
1⇒0
信号線e:”0⇒1”
信号線e:
0⇒1
FF
クロック
通常動作
1
1
0
欠陥発生
FF
欠陥の影響における遅延
2010/2/12
立ち下がり遷移故障は立ち上がり遷移故障と同様に検出可能
9
修士論文発表会
遷移故障のテスト方法
故障検出方法(ブロードサイド方式)
障
ブ
PI１
PI２
PI３
立ち上がり遷移故障を仮定する
a
初期パタンで0を割当てる
初期パターンで0を割当てる
(PI 1 ,PI 2 ,PI 3 ,FF1,FF2,FF3)
⇓
( 0 , 1 , 1 , 1 , 0 , 1 )
組合せ回路部
scan_out
FF3
2パターンテスト
FF2
第1テストパターン：初期パターン
第1テストパタ
ン初期パタン
(故障箇所に0(1)を割当て)
第2テストパターン：遷移パターン
故障箇所
縮故障を検出
(故障箇所の0(1)縮退故障を検出)
FF1
scan_in
2010/2/12
修士論文発表会
10
遷移故障のテスト方法
故障検出方法(ブロードサイド方式)
障
ブ
０ PI１
１ PI２
１ PI３
a０
組合せ回路部
scan_out
１
FF3
2パターンテスト
FF2
０
FF1
１
１０１
第1テストパターン：初期パターン
第1テストパタ
ン初期パタン
(故障箇所に0(1)を割当て)
第2テストパターン：遷移パターン
故障箇所
縮故障を検出
(故障箇所の0(1)縮退故障を検出)
scan_in
2010/2/12
修士論文発表会
11
遷移故障のテスト方法
故障検出方法(ブロードサイド方式)
障
ブ
０ PI１
１ PI２
１ PI３
遷移パターンを回路応答から印加
遷移パタ
ンを回路応答から印加
０
a？
遷移パターンで0縮退を検出
０
１
組合せ回路部０
scan_out
(PI 1 ,PI 2 ,PI 3 ,FF1,FF2,FF3)
⇓
( 0 ， 1 ， 1 ， 0 ， 1 ， 0 )
FF3
2パターンテスト
FF2
第1テストパターン：初期パターン
第1テストパタ
ン初期パタン
(故障箇所に0(1)を割当て)
第2テストパターン：遷移パターン
故障箇所
縮故障を検出
(故障箇所の0(1)縮退故障を検出)
FF1
scan_in
2010/2/12
修士論文発表会
12
遷移故障のテスト方法
故障検出方法(ブロードサイド方式)
障
ブ
０ PI１
１ PI２
１ PI３
a１/０
０
１
組合せ回路部０
scan_out
FF3
2パターンテスト
FF2
第1テストパターン：初期パターン
第1テストパタ
ン初期パタン
(故障箇所に0(1)を割当て)
第2テストパターン：遷移パターン
故障箇所
縮故障を検出
(故障箇所の0(1)縮退故障を検出)
FF1
scan_in
2010/2/12
修士論文発表会
13
遷移故障のテスト方法
故障検出方法(ブロードサイド方式)
障
ブ
PI１
PI２
PI３
a１/０
遷移パターンより0縮退検出
遷移故障検出
組合せ回路部１/０
scan_out
FF3
2パターンテスト
FF2
第1テストパターン：初期パターン
第1テストパタ
ン初期パタン
(故障箇所に0(1)を割当て)
第2テストパターン：遷移パターン
故障箇所
縮故障を検出
(故障箇所の0(1)縮退故障を検出)
FF1
scan_in
2010/2/12
修士論文発表会
14
提案手法～制御ポイント挿入の戦略～
1時刻目
2時刻目
3時刻目
FF1
FF1
FF1
FF2
FF2
FF2
FF3
FF3
FF3
FF4
FF4
FF4
FF5
FF5
FF5
FF6 組合わせ回路部
FF6
FF6
2010/2/12
組合わせ回路部
修士論文発表会
15
提案手法～制御ポイント挿入の戦略～
1時刻目
2時刻目
3時刻目
FF1
0
FF1
0
FF1
0
FF2
1
1/0
FF2
FF2
0
FF3
1
立ち上がり遅延
FF3
0
0縮退
検出
FF3
0
FF4
1
FF4
1
FF4
1
FF5
0
FF5
1
FF5
1
FF6
1 組合わせ回路部
FF6
1
FF6
1
2010/2/12
0割当て
組合わせ回路部
修士論文発表会
16
提案手法～制御ポイント挿入の戦略～
1時刻目
2時刻目
3時刻目
FF1
0
FF1
0
FF1
0
FF2
1
1/0
FF2
FF2
0
FF3
1
立ち上がり遅延
FF3
0
0縮退
検出
FF3
0
FF4
1
FF4
1
FF4
1
FF5
0
FF5
1
FF5
1
FF6
1 組合わせ回路部
FF6
1
FF6
1
2010/2/12
0割当て
組合わせ回路部
修士論文発表会
17
提案手法～制御ポイント挿入の戦略～
1時刻目
2時刻目
3時刻目
FF1
0
FF1
0
FF1
0
FF2
1
1/0
FF2
FF2
0
FF3
1
立ち上がり遅延
FF3
0
0縮退
検出
FF3
0
FF4
1
FF4
1
FF4
1
FF5
0
X
FF5
1
X
1
CP
FF5
1
FF6
1
X
2010/2/12
0割当て
組合わせ回路部
FF6
1 組合わせ回路部
修士論文発表会
FF6
1
18
提案手法～全体アルゴリズム～
START
START
FFを1つ選択
遷移故障ATPG
２時刻目のFFの
値をXに設定
X抽出
テストパターン変形の注意点
テストパターン変更
変更
・故障検出
故障検出に影響を及ぼさない
影響を及さな YES
テストパターン圧縮
テストパターン数が
テストパタ
ン数が
最少となるFFを保持
設定したCPI数？
・制御ポイント挿入箇所候補以外
NO
のFFの値を保持する
CPI箇所探索
CPI
NO
回路中のFF数？
FINISH
YES
FINISH
2010/2/12
修士論文発表会
19
提案手法～制御ポイント挿入例～
諸定義
 PIi ：外部入力，PPIi：疑似外部入力，PPOi：疑似外部出力
 tα：G3の出力線のR故障(立ち下がり遷移故障)を検出可能
 tβ：PPI2のR故障(立ち上がり遷移故障)を検出可能
tβ
tα
0
X
X
0
0
X
X
X
1
0
PI1
PI2
PI3
PPI1
G1
G2
G4 G3 tβ/R故障
tα/R故障
PPI2
G5
rβ rα
1 1
PPO1
PPO2 1
1
値の衝突
2010/2/12
修士論文発表会
20
提案手法～STEP1～
制御ポイント挿入箇所候補であるFFを1つ選択する

制御ポイント挿入箇所候補はPPO1，PPO2
tβ
tα
0
X
X
0
0
X
X
X
1
0
2010/2/12
PI1
PI2
PI3
PPI1
PPI2
G1
G2
G4 G3 tβ/R故障
tα/R故障
修士論文発表会
G5
rβ rα
1 1
PPO1
制御ポイント挿入
PPO2 1 1
21
提案手法～STEP2～
制御ポイント挿入したFFのテストパターンをXに変更

制御ポイント挿入箇所：PPO1
tβ
tα
0
X
X
0
0
X
X
X
1
0
2010/2/12
PI1
PI2
PI3
PPI1
PPI2
G1
G2
G4 G3 tβ/R故障
tα/R故障
修士論文発表会
G5
rβ rα
1 1
PPO1 X X
PPO2 1
1
22
提案手法～STEP3-1～
遷移故障検出に影響を及ぼさないようにテストパターン変更
 tαテストパターンの変更
(X，X) PI1
(X，X) PI2
(X，X) PI3
(1 X ) PPI1
(1，
(0，0)
PPI2
(X，X)
G1
G4 (1，X )
(1
G2
((1，X )
PPO1
(1，X )
G3 G5
tα/R故障
PPO2
(1 1)
(1，1)
(tα， tα’):CPIによる信号線値の変化
tα:CPI挿入前
C 挿入前 tα’:CPI挿入後
C 挿入後
2010/2/12
修士論文発表会
23
提案手法～STEP3-2～
遷移故障検出に影響を及ぼさないようにテストパターン変更
 tβテストパターンの変更
(0，0 ) PI1
(X，X) PI2
(0，X) PI3
(0 0) PPI1
(0，
(X，0)
PPI2
(1，X )
G1
G4 (0 0)
(0，
G2
G3 ((1，X )
PPO1
(0，0 )
tβ/R故障
G5
PPO2
(1 1)
(1，1)
(tβ， tβ’):CPIによる信号線値の変化
tβ:CPI挿入前
C 挿入前 tβ’:CPI挿入後
C 挿入後
2010/2/12
修士論文発表会
24
提案手法～STEP4～
変更したテストパターンを圧縮する

制御ポイント挿入により追加されたビットも圧縮される
tβ
tα
0
X
X
0
0
X
X
X
1
X
0
1 1
2010/2/12
PI1
G1
PI2
PI3
PPI1
PPI2
G2
G4 G3 tβ/R故障
G5
tα/R故障
rβ rα
X
1 X
1
PPO1
PPO2 1
1
制御ポイント挿入により追加されたビット
修士論文発表会
25
まとめ
遷移故障テストパターン数削減するため
の制御ポイント挿入方法を提案した
例を用いて提案した制御ポイント挿入法
の有効性を示した
今後の課題
 1．大規模回路での評価
 2．制御ポイント挿入箇所探索アルゴリズム
の改善
2010/2/12
修士論文発表会
26

Download Report