Date
16M (x8/x16) フラッシュメモリ
LH28F160BJE-TTL90
2000. 4. 13
LHF16J02
❍ 本仕様書は弊社の著作権に係わる内容も含まれていますので、取り扱いには充分御注意頂くと共に、本仕様
書の内容を弊社に無断で複製しない様御願い申し上げます。
❍本製品の御使用に際しては本仕様書に記載された使用条件及び以下の注意事項を遵守願います。
本 仕様書記載の使用条件或いは以下の注意事項を逸脱した本製品の使用等に起因する損害に関して、弊社は
一切その責を負いません。
（注意事項）
①本製品は原則として下記の用途に使用する目的で製造された製品です。
尚、下記の用途であっても、②に記載の各種安全装置に使用される場合は②の注意事項を遵守願います。
又、下記の用途であっても、それが③に記載の各機器を構成する場合は御使用にならないで下さい。
・ＯＡ機器
・計測器
・家電製品
・通信機器(幹線以外)
・工作機器
・ＡＶ機器
② 特に高い信頼性が必要とされる下記の機器に本製品を使用される場合は、必ず事前に弊社販売窓口まで御
連 絡頂くと共に、これらのシステム・機器全体の信頼性及び安全性維持の為に御客様の責任において機器
側のフェールセーフ設計や冗長設計等の適切な措置を講じて頂く様御願い致します。
・運送関係(航空機，列車，自動車等)の制御又は各種安全性に係わるユニット
・大型電算機
・交通信号機
・その他各種安全装置等
・ガス漏れ検知遮断機
・防災防犯装置
等
➂機能、精度等において極めて高い信頼性が要求される以下の機器には御使用にならないで下さい。
・航空宇宙機器
・通信機器(幹線)
・生命維持に係わる医療機器
・原子力制御機器
等
➃上記①②③の何れに該当するか疑義がある場合は弊社販売窓口まで御確認願います。
❍本製品につき御不明な点が有りましたら事前に弊社販売窓口まで御連絡頂きます様御願い致します。
Rev. 1.26
LHF16J02
1
目 次
ページ
ページ
1 はじめに............................................................................ 3
5 設計上の留意事項 ........................................................ 28
1.1 特徴.............................................................................. 3
5.1 3本の出力制御 ........................................................ 28
1.2 製品概要...................................................................... 3
5.2 RY/BY#によるデバイス動作のポーリング......... 28
1.3 製品構成...................................................................... 4
5.3 電源のデカップリング .......................................... 28
1.3.1 パッケージ............................................................... 4
5.4 プリント基板でのVCCW配線 ................................ 28
1.3.2 ブロック構成 ........................................................... 4
5.5 VCC,VCCW,RP#の遷移 ............................................ 28
5.6 電源投入／遮断時の保護....................................... 29
2 操作の概要........................................................................ 8
5.7 消費電力 .................................................................. 29
2.1 データ保護.................................................................. 8
5.8 データ・プロテクション手法............................... 29
3 バス動作............................................................................ 9
6 電気的特性 .................................................................... 30
3.1 読み出し...................................................................... 9
6.1 絶対最大定格 .......................................................... 30
3.2 出力禁止...................................................................... 9
6.2 動作条件 .................................................................. 30
3.3 スタンバイ.................................................................. 9
6.2.1 容量 .................................................................... 30
3.4 リセット...................................................................... 9
6.2.2 AC入出力テスト条件 ....................................... 31
3.5 IDコード読み出し.................................................... 10
6.2.3 DC特性 ............................................................... 32
3.6 書き込み.................................................................... 10
6.2.4 AC特性-読み出し動作時.................................. 34
6.2.5 AC特性-WE#制御書き込み動作時.................. 37
4 コマンド定義.................................................................. 10
6.2.6 AC特性-CE#制御書き込み動作時................... 39
4.1 アレイ読み出しコマンド ........................................ 13
6.2.7 リセット動作..................................................... 41
4.2 IDコード読み出しコマンド.................................... 13
6.2.8 ブロック消去、フルチップ消去、ワード/バイ
4.3 ステータスレジスタ読み出しコマンド ................ 13
ト書き込み及びロックビット設定動作........ 42
4.4 ステータスレジスタ・クリア・コマンド ............ 13
4.5 ブロック消去コマンド ............................................ 14
4.6 フルチップ消去コマンド ........................................ 14
4.7 ワード/バイト書き込みコマンド ........................... 15
4.8 ブロック消去中断コマンド .................................... 15
4.9 ワード/バイト書き込み中断コマンド ................... 16
4.10 ブロック／パーマネント・ロックビット・セッ
ト・コマンド......................................................... 17
4.11 ブロック・ロックビット・クリア・コマンド .. 18
4.12 WP#によるブートブロックのロック .................. 18
Rev. 1.26
LHF16J02
2
LH28F160BJE-TTL90
16Mbit (1Mbit×16 / 2Mbit×8 )
ブートブロック・フラッシュメモリ
■低電源電圧動作
・VCC=VCCW=2.7V~3.6V 単一電源
■×8/×16ワード構成ユーザ変更可能
■高速読み出し
・90ns(2.7V~3.6V)
■動作温度範囲
・0°C~+70°C
■低電力動作
・スタンバイ電流 2µA(Typ. : VCC=3.0V)
・オート・パワーセーブ・モード
(スタティック・モードでのICCR削減)
・読み出し時消費電流 120µA
(Typ. : VCC=3.0V, TA=+25°C, f=32kHz)
■最適化されたブロック構造
・2個の4Kワード(8Kバイト) ブートブロック
・6個の4Kワード(8Kバイト) パラメータブロック
・31個の32Kワード(64Kバイト) メインブロック
・トップブート
■自動中断機能の充実
・ワード/バイト書き込みを中断して読み出し
・ブロック消去を中断してワード/バイト書き込み
・ブロック消去を中断して読み出し
■データ保護機能の強化
・VCCW≦VCCWLK時にはデータを完全保護
・電源投入／遮断時のブロック消去、フルチップ消
去、ワード/バイト書き込み及びロックビット設定
禁止機能
・コマンドとWP#によるブロック・ロック機能
・パーマネント・ロック機能
■自動ブロック消去、フルチップ消去、ワード/バイト
書き込み及びロックビット設定
・コマンド・ユーザ・インタフェース(CUI)
・ステータスレジスタ(SR)
■SRAM互換の書き込みインタフェース
■業界標準パッケージ
・48ピン TSOP (順ベンド)
■ETOXTM* 不揮発性フラッシュ技術
■書換回数を改善
・1ブロック当りのブロック消去回数 10万回
■CMOSプロセス(P型シリコン基板)を使用
■耐放射線設計はしておりません。
LH28F160BJE-TTL90は、VCC=VCCW=2.7V~3.6Vの低電圧単一電源動作と、大容量、低コスト、不揮発性且つ、
電 気的書き換え可能等の特徴を備え、広範囲のアプリケーションに適したブートブロック・フラッシュメモリで
す。
LH28F160BJE-TTL90は、低消費電力設計、独立してロック可能なブートブロック、パラメータブロック及びメ
イ ンブロックからなるブロック構成の採用、書き換え回数の改善といった特徴により、移動体通信等の電池駆動
製品、携帯機器やコンピュータ等、幅広い応用に適したフラッシュメモリです。
消去及び書き込み動作を高速に一時中断する機能により、コードとデータを共に同じフラッシュメモリに記憶
する応用にも最適です。
フ ラッシュメモリから直接、又はDRAMへ一旦ダウンロードしてコードを実行するネットワーク等の応用で
は、ハードウェアによる保護機能を用いると、不用意な書き換えからコードを保護する事が出来ます。
LH28F160BJE-TTL90は 、0.25µm ETOXTM* プロセス技術により製造されています。高密度実装に適した業界標
準パッケージ(48ピン TSOP)を採用しています。
*ETOXはIntel Corporationの登録商標です。
Rev. 1.26
LHF16J02
1 はじめに
本仕様書はLH28F160BJE-TTL90の仕様書です。第
1章ではフラッシュメモリの概要、第2,3,4,5章ではメ
モ リの構成と機能、第6章では電気的仕様を説明しま
す。
1.1 特徴
LH28F160BJE-TTL90 ブートブロック・フラッシ
ュメモリの主な特徴は
3
VCC=VCCW=3.0Vでブロック消去動作を行うと、
32Kワード/64Kバイト・ブロックの場合、標準で1.2s/
ブロック以内又、4Kワード/8Kバイト・ブロックの
場 合、標準で0.6s/ブロック以内に消去します。各ブ
ロックはそれぞれ10万回の消去が可能です。
VCC=VCCW=3.0V でワード/バイト書き込みを行う
と、32Kワード・ブロックの場合、標準で33µs/ワー
ド以内、64Kバイト・ブロックの場合、標準で31µs/
バ イト以内、4Kワード・ブロックの場合、標準で
36µs/ワード以内又、8Kバイト・ブロックの場合、標
準で32µs/バイト以内に実行されます。
・低電圧単一動作
・低消費電力
・中断機能の高速化
・ブートブロック構造
です。
1.2 製品概要
LH28F160BJE-TTL90は16/8ビット構成ユーザ変更
が可能な、1Mワード / 2Mバイトで構成された高性能
16M ビット・ブートブロック・フラッシュメモリで
す。16Mビットの記憶領域は2個の4Kワード / 8Kバイ
ト ・ブートブロック、6個の4Kワード / 8Kバイト・
パ ラメータブロック及び、31個の32Kワード / 64Kバ
イ ト・メインブロックから構成されており、各ブロ
ッ クは、それぞれ独立して消去、ロック、アンロッ
クが可能です。メモリマップを図3に示します。
LH28F160BJE-TTL90はVCCW ピンを独立させてい
る ので、VCCW≦VCCWLK時には完全なデータ保護が
可能です。
尚、御使用の際には以下の点に注意して下さい。
・VCCWLK(書き込み・消去禁止電圧)は1.0Vです。
・ 不用意な誤書き込みを防止する為に、読み出し
動 作時にはVCCW 電圧をVCCWLK 以下(GND)にす
る事を推奨致します。
コマンド・ユーザ・インタフェース(CUI)により、
システム・プロセッサとLH28F160BJE-TTL90内部と
の インタフェースが行われます。有効なコマンドを
CUI に書き込む事により、内蔵のライト・ステート
・ マシン(WSM)はブロック消去、フルチップ消去、
ワード/バイト書き込み及びロックビット設定に必要
なアルゴリズムを自動的に実行します。
WP#ピンをロウとする事により、ハード的に2つの
ブ ートブロックを同時にロックする事が可能です。
又 、各ブロックはそれぞれブロック・ロックビット
を 持っており、各ブロックを選択的にロック、アン
ロ ック可能です。ブロック・ロックビットがセット
さ れたブロックに対しての、ブロック消去、フルチ
ップ消去及び、ワード/バイト書き込み動作が禁止さ
れ ます。ブロック・ロックビットの変更を禁止する
パ ーマネント・ロックビットも備えています。以
後 、ブロック・ロックビット・セット、ブロック・
ロ ックビット・クリア及びパーマネント・ロックビ
ット・セットの総称をロックビット設定とします。
ステータスレジスタはブロック消去、フルチップ
消 去、ワード/バイト書き込み及びロックビット設定
動作が終了した時点のWSMの状態を示します。
RY/BY# ピンもまたWSMの状態を示し、ステータ
ス (ソフトウェア・ポーリングに対して)とステータ
ス のマスク(例えばバックグランドでのブロック消去
に 対する中断マスク)の状態をハードウェア信号とし
て出力します。RY/BY#を使ってステータス・ポーリ
ン グを行なう事により、CPUのオーバヘッドとシス
テムの消費電力を最小にする事が出来ます。RY/BY#
がロウの時は、WSMがブロック消去、フルチップ消
去、ワード/バイト書き込み及びロックビット設定動
作を実行中である事を示しています。RY/BY#がハイ
・インピーダンス状態の時は、WSMが新しいコマン
ド を受け入れる準備が出来ているか、ブロック消去
が一時中断されており且つワード/バイト書き込みが
実行されていないか、ワード/バイト書き込みが一時
中 断されているか、又はデバイスがリセット状態に
ある事を示しています。
Rev. 1.26
LHF16J02
4
LH28F160BJE-TTL90のアクセスタイムは使用温度
範囲0°C~+70°C､VCC電源電圧範囲2.7V~3.6Vの条件で
90ns (tAVQV) です。
1.3 製品構成
LH28F160BJE-TTL90は 自動パワーセーブ(APS)機
能 を備えており、デバイスが静止状態(アドレスの切
り 替えがない)にある時、消費電流を減少させます。
APS モードでのICCR 電流はVCC が3.0Vの時、標準で
2µA (CMOS) です。
LH28F160BJE-TTL90は 48TSOP (Thin Small Outline
Package, 1.2mm厚, 順ベンド)封止品です。端子配置を
図2に示します。
CE#ピンとRP#ピンが共にVIHの時、ICCCMOSスタ
ンバイ・モードになります。
RP#ピンがVILとなった時点から、リセット動作が
始まり、WSMとステータスレジスタは初期化され、
消 費電流が最小であるリセット・モードになりま
す 。又、リセット動作中はデータ保護状態になりま
す 。電源投入時/遮断時や変動時には、RP#ピンをVIL
に 保持し、ノイズ等からデータを保護し、制御回路
の初期化を行って下さい。
LH28F160BJE-TTL90ではRP#ピンをVIHに変化させ
てから読み出し可能となるまで、待ち時間tPHQVが必
要であり、RP#ピンをVIHに変化させてからコマンド
・ユーザ・インタフェース(CUI)への書き込みが可能
となるまで、ウェイクアップ・タイムtPHELが必要で
す。
既にデータが"0"のビットに、再度"0"を書き込む
オ ーバーライト・オペレーションは行わないで下さ
い 。オーバーライト・オペレーションを行うと、消
去出来ないビットが発生する恐れが有ります。
既 に、書き込みの行われているデータを"1"から
"0"に書き換える場合は、
1.3.1 パッケージ
1.3.2 ブロック構成
LH28F160BJE-TTL90は 、1つのフラッシュメモリ
に コードとデータを記憶出来る様、非対称のブロッ
ク 構成を採用しています。各ブロックは独立して
100,000 回まで消去が可能です。各ブロックのアドレ
ス配置を図3のメモリマップに示します。
ブ ートブロック：マイクロ・プロセッサのブート用
コード記憶領域として、4Kワード/8Kバイトのブー
ト ブロックを2個備えています。ブートブロックはマ
イ クロ・プロセッサのブートコードを不用意な書き
換 えから保護出来る様、ハードウェア(WP#)制御の
書 き換え保護(ロック)機能を有します。ブートブロ
ッ クの保護はVCCW、RP#、WP#及び、ブロック・ロ
ッ クビットにより制御されます。尚、本ブートブロ
ックは、WP#によるロック機能が付加されている事
を除けばパラメータブロックと同じです。
パ ラメータブロック：書き換え頻度の高い小容量パ
ラメータ(通常、EEPROMに記憶される)記憶用とし
て 、4Kワード/8Kバイトのパラメータブロックを6個
備えています。ソフトウェアによりEEPROMをエミ
ュ レートする事により、ワード単位でデータの書き
換 えを行う事が出来ます。パラメータブロックの保
護はVCCW、RP#及び、ブロック・ロックビットによ
り制御されます。
・"1"から"0"に書き換えたいビットのみに"0"
・既に"0"(書き込み状態)になっているビットには"1"
を書いて下さい。
( 例)データ"10111101"を"10111100"に書き換える場
合、"11111110"というデータを書き込む様にして
下さい。
メ インブロック：均等サイズに分割されたメインブ
ロ ックは、データとコードの記憶領域で、31個の
32Kワード/64Kバイト・ブロックから構成されてい
ます。メインブロックの保護はVCCW、RP#及び、ブ
ロック・ロックビットにより制御されます。
Rev. 1.26
LHF16J02
5
DQ0-DQ15
入力
バッファ
入出力
ロジック
IDコード
レジスタ
ステータス
レジスタ
データ・
レジスタ
出力
マルチプレクサ
出力
バッファ
VCC
BYTE#
CE#
WE#
OE#
RP#
WP#
コマンド・
ユーザ・
インタフェース
データ・
コンパレータ
アドレス
カウンタ
32Kワード
(64K バイト)
メインブロック
×31
メインブロック 29
Ｘ
デコーダ
メインブロック 30
アドレス
ラッチ
Ｙゲート
メインブロック 1
Ｙ
デコーダ
メインブロック 0
入力
バッファ
ブートブロック 0
ブートブロック 1
パラメータブロック 0
パラメータブロック 1
パラメータブロック 2
パラメータブロック 3
パラメータブロック 4
パラメータブロック 5
A-1-A19
ライト・
ステート・
マシン
RY/BY#
書き込み／消去
電圧切り替え
VCCW
VCC
GND
図 1. ブロック・ダイアグラム
A15
A14
A13
A12
A11
A10
A9
A8
A19
NC
WE#
RP#
VCCW
WP#
RY/BY#
A18
A17
A7
A6
A5
A4
A3
A2
A1
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48-LEAD TSOP
STANDARD PINOUT
12mm x 20mm
TOP VIEW
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
A16
BYTE#
GND
DQ15/A-1
DQ7
DQ14
DQ6
DQ13
DQ5
DQ12
DQ4
VCC
DQ11
DQ3
DQ10
DQ2
DQ9
DQ1
DQ8
DQ0
OE#
GND
CE#
A0
図 2. 48-TSOP(順ベンド) 端子配置図
Rev. 1.26
LHF16J02
6
表 1. 端子の説明
シンボル
タイプ
A-1,A0~A19
入力
DQ0~DQ15
名前と機能
メモリ・アドレス用アドレス入力：読み出し及び書き込み動作時のアドレス入力です。
アドレスは書き込みサイクル中内部でラッチされます。
A-1：バイト・モード(BYTE#=VIL)時、最下位アドレス入力です。ワード・モード
(BYTE#=VIH)時にはデータ入出力DQ15になります。
A15~A19：メインブロック選択アドレスです。
A12~A19：ブート／パラメータブロック選択アドレスです。
データ入出力：コマンド・ユーザ・インタフェース(CUI)書き込みサイクル中のデータ
及びコマンド入力及び、メモリ・アレイ、ステータスレジスタ及びIDコード読み出しサ
入力/出力 イクル中のデータ出力です。チップ非選択又は出力ディセーブルの時はフロート状態で
す。データは書き込みサイクル中内部でラッチされます。バイト・モード時には、
DQ8~DQ15は使用しません。その時、DQ15はアドレス入力(A-1)になります。
入力
チップ・イネーブル：デバイスのコントロール・ロジック、入力バッファ、デコーダ、
センス・アンプをアクティブにします。CE#がVILの時にアクティブになり、逆に、CE#
がVIHの時、デバイスは非選択となり、消費電力はスタンバイ・レベルに減少します。
RP#
入力
リセット：RP#がVILの時、アクティブとなり、内部は自動的にリセットされます。RP#
がVIHの時、デバイスは通常動作になります。RP#=VIL時には書き込み動作は禁止さ
れ、データは保護されます。リセット・モードから復帰後、デバイスはアレイ読み出し
状態となります。電源投入時には必ずVILにする必要が有ります。
OE#
入力
WE#
入力
WP#
入力
CE#
BYTE#
RY/BY#
VCCW
入力
出力イネーブル：読み出しサイクル中、デバイスの出力を制御します。OE#がVILの
時、アクティブとなります。
書き込みイネーブル：CUI及びアレイ・ブロックへの書き込みを制御します。WE#が
VILの時、アクティブとなります。WE#パルスの立上りエッジでアドレスとデータをラ
ッチします。
ライト・プロテクト：WP#がVILの時ブートブロックへの書き込み、消去は禁止されま
す。WP#がVIHの場合でも、ブロック・ロックビットがセットされているブートブロッ
クへの書き込み、消去は禁止されます。パラメータ／メインブロックへの書き込み、消
去はWP#に関わらずブロック・ロックビットの状態で決まります。
バイト・イネーブル：BYTE#をVILにする事により、デバイスはバイト・モード(×8)に
なります。この時DQ8-DQ14ピンはHigh Z状態となり、DQ15/A-1ピンは最下位のアドレ
ス入力A-1となります。BYTE#がVIHの時、デバイスはワード・モード(×16)になり、
DQ15/A-1ピンはデータ入出力DQ15となります。
レディー/ビジィー：内部ライト・ステート・マシン(WSM)の状態を出力します。VILが
出力されている場合は、WSMが動作中(ブロック消去、フルチップ消去、ワード/バイト
オープン
書き込み及びロックビット設定動作実行中)である事を示します。RY/BY#が"High Z"の
ドレイン
時はWSMが次のコマンド待ちであるか、ブロック消去中断中でワード/バイト書き込み
出力
を行っていないか、ワード/バイト書き込み中断中又はリセット・モードの何れかの状
態である事を示します。
ブロック消去、フルチップ消去、ワード/バイト書き込み及びロックビット設定電源：
ブロック消去、フルチップ消去、ワード/バイト書き込み及びロックビット設定用の電
源です。VCCW≦VCCWLK時はメモリの内容は変更されません。無効なVCCW電圧(6.2.3
DC特性を参照)でブロック消去、フルチップ消去、ワード/バイト書き込み及びロックビ
供給
ット設定動作を行うと、誤動作又は、デバイスを破壊する恐れが有ります。VCCW電圧
を12V±0.3Vで御使用されます場合、1ブロック当たりの書き換え回数は1000回となりま
す。又、VCCWピンに12V±0.3Vを印加する場合、累計で最大80時間までにして下さい。
VCC
供給
GND
NC
供給
デバイス電源：VCC≦VLKOの時、フラッシュメモリへの書き込み動作は禁止されます。
無効なVCC電圧(6.2.3 DC特性を参照)での使用は誤動作の原因となります。
グランド：グランド・ピンは全て残さず接続して下さい。
ノン・コネクション：内部は非接続です。接続／非接続どちらでも可能です。
Rev. 1.26
LHF16J02
[A19~A0]
FFFFF
FF000
FEFFF
FE000
FDFFF
FD000
FCFFF
FC000
FBFFF
FB000
FAFFF
FA000
F9FFF
F9000
F8FFF
F8000
F7FFF
F0000
EFFFF
E8000
E7FFF
E0000
DFFFF
D8000
D7FFF
D0000
CFFFF
C8000
C7FFF
C0000
BFFFF
B8000
B7FFF
B0000
AFFFF
A8000
A7FFF
A0000
9FFFF
98000
97FFF
90000
8FFFF
88000
87FFF
80000
7FFFF
78000
77FFF
70000
6FFFF
68000
67FFF
60000
5FFFF
58000
57FFF
50000
4FFFF
48000
47FFF
40000
3FFFF
38000
37FFF
30000
2FFFF
28000
27FFF
20000
1FFFF
18000
17FFF
10000
0FFFF
08000
07FFF
00000
7
[A19~A-1]
トップブート
4KW/8KB ブートブロック
0
4KW/8KB ブートブロック
1
4KW/8KB パラメータブロック 0
4KW/8KB パラメータブロック 1
4KW/8KB パラメータブロック 2
4KW/8KB パラメータブロック 3
4KW/8KB パラメータブロック 4
4KW/8KB パラメータブロック 5
32KW/64KB メインブロック
0
32KW/64KB メインブロック
1
32KW/64KB メインブロック
2
32KW/64KB メインブロック
3
32KW/64KB メインブロック
4
32KW/64KB メインブロック
5
32KW/64KB メインブロック
6
32KW/64KB メインブロック
7
32KW/64KB メインブロック
8
32KW/64KB メインブロック
9
32KW/64KB メインブロック 10
32KW/64KB メインブロック 11
32KW/64KB メインブロック 12
32KW/64KB メインブロック 13
32KW/64KB メインブロック 14
32KW/64KB メインブロック 15
32KW/64KB メインブロック 16
32KW/64KB メインブロック 17
32KW/64KB メインブロック 18
32KW/64KB メインブロック 19
32KW/64KB メインブロック 20
32KW/64KB メインブロック 21
32KW/64KB メインブロック 22
32KW/64KB メインブロック 23
32KW/64KB メインブロック 24
32KW/64KB メインブロック 25
32KW/64KB メインブロック 26
32KW/64KB メインブロック 27
32KW/64KB メインブロック 28
32KW/64KB メインブロック 29
32KW/64KB メインブロック 30
1FFFFF
1FE000
1FDFFF
1FC000
1FBFFF
1FA000
1F9FFF
1F8000
1F7FFF
1F6000
1F5FFF
1F4000
1F3FFF
1F2000
1F1FFF
1F0000
1EFFFF
1E0000
1DFFFF
1D0000
1CFFFF
1C0000
1BFFFF
1B0000
1AFFFF
1A0000
19FFFF
190000
18FFFF
180000
17FFFF
170000
16FFFF
160000
15FFFF
150000
14FFFF
140000
13FFFF
130000
12FFFF
120000
11FFFF
110000
10FFFF
100000
0FFFFF
0F0000
0EFFFF
0E0000
0DFFFF
0D0000
0CFFFF
0C0000
0BFFFF
0B0000
0AFFFF
0A0000
09FFFF
090000
08FFFF
080000
07FFFF
070000
06FFFF
060000
05FFFF
050000
04FFFF
040000
03FFFF
030000
02FFFF
020000
01FFFF
010000
00FFFF
000000
図 3. メモリマップ
Rev. 1.26
LHF16J02
2 操作の概要
LH28F160BJE-TTL90 ブートブロック・フラッシュ
メモリは、ライト・ステート・マシン(WSM)が内蔵
さ れている為、コマンドを書き込むだけで、ブロッ
ク消去、フルチップ消去、ワード/バイト書き込み及
び ロックビット設定動作を自動的に実行します。
LH28F160BJE-TTL90は 、 単 一 電 源 動 作 、 並 び に
SRAM 同様のインタフェース・タイミングによりプ
ロセッサの負荷を軽減します。
デ バイスの電源投入後、又はリセット・モードか
らの復帰後(3章 バス動作を参照)、デバイスはアレイ
読 み出しモードになります。外部制御端子を用い、
ア レイ読み出し、スタンバイ、出力禁止の状態を選
択する事が可能です。
8
ユ ーザは、ブロック消去、フルチップ消去、ワー
ド/バイト書き込み及びロックビット設定やポーリン
グ を実行する為のインタフェース・ソフトウェアを
デ バイス内のどのブロックへも格納する事が出来ま
す 。しかし、フラッシュメモリを書き換える期間、
このコードをシステムRAMへコピーし、その上で実
行 して下さい。書き換え動作終了後、アレイ読み出
し コマンドを発行すると、再びアレイ・データを読
み 出す事が可能になります。ブロック消去中断機能
を 用いるとブロック消去を一時中断し、消去中断中
以 外のブロックのデータを読み出したり、逆にデー
タを書き込んだり出来ます。又、ワード/バイト書き
込み中断機能により、ワード/バイト書き込みを一時
中 断し、書き込みを中断しているアドレス以外から
データを読み出す事が出来ます。
2.1 データ保護
ス テータスレジスタとIDコードはVCCW の電源電
圧 に関わらず、コマンド・ユーザ・インタフェース
(CUI)を介して読み出す事が出来ます。更に、VCCW
に 規定の電圧が印加されていれば、ブロック消去、
フルチップ消去、ワード/バイト書き込み及びロック
ビ ット設定も可能になります。メモリ内容を変更す
る 全ての機能、即ちブロック消去、フルチップ消
去、ワード/バイト書き込み及びロックビット設定、
ス テータスレジスタの操作は、CUIを介してWSMで
実 行され、ステータスレジスタを介して検証しま
す。
汎 用のマイクロ・プロセッサの書き込みタイミン
グ に従ってコマンドを書き込む事が出来ます。書き
込 みサイクル時、アドレスとデータはWE#ピン又は
CE#ピ ンの何れか立ち上がりが早い方の立ち上がり
エ ッジで内部にラッチされます。書き込まれた内容
は 、CUIからブロック消去、フルチップ消去、ワー
ド/バイト書き込み及びロックビット設定動作を実行
するWSMへ入力されます。WSMは書き込み/消去時
の パルスの印加回数や、検証動作等の一連のアルゴ
リ ズムを実行します。又、コマンドを書き込む事に
よ り、アレイ・データ、IDコード及びステータスレ
ジスタの情報を読み出す事が出来ます。
ブ ロック・ロック機能とWP#ピンにより任意のブ
ロ ックに対するブロック消去、フルチップ消去、ワ
ード/バイト書き込み動作を禁止出来るので、ノイズ
等 による誤動作からコードやデータを保護する事が
可能です。
RP#がVILの時又は、VCC端子電圧が書き込みロッ
クアウト電圧(VLKO)以下であれば、データ変更動作
全てが無効になり実行されません。
読み出し動作時に、VCCW端子電圧を書き込みロッ
クアウト電圧(VCCWLK)以下に切り替える回路設計に
す るとハードウェア・レベルのデータ保護が可能で
す。又、ブロック消去、フルチップ消去、ワード/バ
イ ト書き込み及びロックビット設定コマンドに2ステ
ッ プのコマンド入力方法を採用する事により、ソフ
トウェア・レベルでもデータ保護を行っています。
Rev. 1.26
LHF16J02
9
3 バス動作
3.4 リセット
フ ラッシュメモリは、読み出し、消去、書き込み
を ローカルCPUを介してシステム内で行う事が出来
ま す。フラッシュメモリとの入出力は全て、汎用の
マ イクロ・プロセッサのバス・サイクルに準じてい
ます。
RP#をVILにすると、LH28F160BJE-TTL90はリセッ
ト・モードに入ります。
3.1 読み出し
LH28F160BJE-TTL90には6つの制御端子(CE#, OE#,
WE#, RP#, BYTE#, WP#)が有ります。RP#がVIH であ
れば、VCCW電源電圧に関わらず、IDコード、ステー
タ スレジスタ、任意のアドレスのデータを読み出す
事が出来ます。
電 源立ち上げ時や、リセット・モードから復帰時
に は、デバイスは自動的に初期化され、アレイ読み
出 しモードになります。必要であれば、読み出しコ
マンド(アレイ読み出し、IDコード読み出し、ステー
タ ス レ ジ ス タ 読 み 出 し ) を CUI に 書 き 込 み ま す 。
LH28F160BJE-TTL90からデータを読み出す為には、
WE#及びRP#がVIH であり、CE#とOE#が論理的にア
ク ティブになっていなければなりません。CE#はデ
バイスを選択する制御ピンです。OE#はデータの入
出力(DQ0~DQ15)を制御する制御ピンです。OE#がア
ク ティブになると選択されたアドレスの内容が
DQ0~DQ15に出力されます。BYTE#はデバイスのI/O
イ ンタフェース・モードをバイト・モードにするか
ワ ード・モードにするかを制御します。図14,15に読
み出し時のバス・サイクル波形を示します。
3.2 出力禁止
OE#がVIHであると、デバイスの出力は禁止され、
出力ピン(DQ0~DQ15)はハイ・インピーダンス状態に
なります。
3.3 スタンバイ
読み出しモード時にRP#を少なくとも100ns継続し
て ロウにすると、メモリ・アレイは非選択状態とな
り 、出力はハイ・インピーダンス状態、内部回路は
オフとなり、ステータスレジスタは80Hにセットさ
れ ます。リセット・モードからの復帰後、CUIはア
レ イ読み出しモードになります。但し、リセットの
状 態から復帰し、最初のメモリ・アクセスが有効と
な るまで、待ち時間tPHQV 必要です。tPHQV 経過後
は、通常の操作が可能です。
ブ ロック消去、フルチップ消去、ワード/バイト書
き 込み及びロックビット設定中にRP#をロウにする
と 、実行中の動作は中止され、リセット・モードに
移 行します。書き換えが行われているブロックのメ
モ リ内容は部分的にしか消去又は書き込みが行われ
ま せんので、内容は保証されません。RY/BY#端子
は 、リセット動作が終了するまでロウを出力しま
す 。再度コマンドを発行するには、RP#がハイにな
ってから1µs(tPHWL)の待ち時間が必要です。
通 常のシステムでは、システムがリセット状態か
ら 抜けた後、フラッシュメモリからデータの読み出
し が行なわれます。その為、システム・リセット時
に はRP#を用いてフラッシュメモリをリセットしな
け れ ば な り ま せ ん 。 何 故 な ら 、 LH28F160BJETTL90は 、ブロック消去、フルチップ消去、ワード/
バ イト書き込み及びロックビット設定中は、ステー
タ スレジスタの情報を出力するので、メモリ・アレ
イ からデータの読み出しを行う事が出来ないからで
す 。 し か し 、 LH28F160BJE-TTL90の RP# を CPU の
RESET#信号と接続すると、システム・リセット時に
デ バイス内部の初期化が行われ、システムがリセッ
ト 状態から抜けた後、フラッシュメモリからデータ
の読み出しを行う事が出来ます。
CE#をVIHにすると、LH28F160BJE-TTL90はスタン
バイ・モードになります。
スタンバイ・モードでは、LH28F160BJE-TTL90の
回 路のほとんどの部分が停止状態になる為、消費電
力は大幅に減少します。OE#の状態に関わらず、出
力ピン(DQ0~DQ15)はハイ・インピーダンス状態にな
ります。ブロック消去、フルチップ消去、ワード/バ
イ ト書き込み及びロックビット設定中にCE#をVIHに
変 化させても、デバイスはその動作を中断せずに継
続 し、一連の動作が終了するまで動作時の電力を消
費します。
Rev. 1.26
LHF16J02
10
3.5 IDコード読み出し
[A19~A0]*
IDコードの読み出し動作により、メーカコード、
デ バイスコード、各ブロックのブロック・ロック情
報 及びパーマネント・ロック情報が読み出せます(図
4参照)。メーカコードとデバイスコードを利用する
事 により、各デバイスに適切なアルゴリズムを選択
す る様にシステム・プログラムを組む事が出来ま
す。
3.6 書き込み
コマンド・ユーザ・インタフェース(CUI)にコマン
ド を書き込む事によって、メモリ・アレイの内容や
ID コードの読み出し、ステータスレジスタの読み出
しやクリアを行なえます。VCCとVCCWが規定電圧の
時 には、CUIにコマンドを書き込む事によりブロッ
ク消去、フルチップ消去、ワード/バイト書き込み及
びロックビット設定を行う事が出来ます。
ブ ロック消去動作を行なうには、ブロック消去コ
マ ンドと消去ブロック内の任意のアドレスが必要で
す 。フルチップ消去動作を行うには、フルチップ消
去 コマンドとデバイス内の任意のアドレスが必要で
す。ワード/バイト書き込みにはワード/バイト書き込
み コマンドと書き込みアドレス及びデータが必要で
す 。パーマネント及びブロック・ロックビットのセ
ッ トを行なう為には、それぞれのコマンドとデバイ
ス 内の任意のアドレス(パーマネント・ロック)、も
し くは対象ブロック内の任意のアドレス(ブロック・
ロ ック)が必要です。ブロック・ロックビットのクリ
ア を行う為には、ブロック・ロックビット・クリア
・ コマンドとデバイス内の任意のアドレスが必要で
す。
CUI それ自体はメモリ・アドレス空間を占有しま
せ ん。WE#とCE#が共に有効になった時点で書き込
み が行われ、WE#かCE#(何れか先にハイになった方)
の 立ち上がりエッジでアドレスとデータはラッチさ
れ ます。汎用のマイクロ・プロセッサの書き込みタ
イ ミングでCUIに書き込み可能です。図16,17のWE#
及 び、CE#制御による書き込み動作波形を参照して
下さい。
トップブート
FFFFF
将来の拡張のため予約されています
FF003
FF002
ブートブロック0ブロック情報
FF001
FF000
将来の拡張のため予約されています
ブートブロック0
FEFFF
将来の拡張のため予約されています
FE003
FE002
ブートブロック1ブロック情報
FE001
FE000
将来の拡張のため予約されています
ブートブロック1
FDFFF
将来の拡張のため予約されています
FD003
FD002
パラメータブロック0ブロック情報
FD001
FD000
将来の拡張のため予約されています
パラメータブロック0
FCFFF
(パラメータブロック1〜4)
F9000
F8FFF
将来の拡張のため予約されています
F8003
F8002
パラメータブロック5ブロック情報
F8001
F8000
将来の拡張のため予約されています
パラメータブロック5
F7FFF
将来の拡張のため予約されています
F0003
F0002
メインブロック0ブロック情報
F0001
F0000
将来の拡張のため予約されています
メインブロック0
EFFFF
(メインブロック1〜29)
08000
07FFF
4 コマンド定義
将来の拡張のため予約されています
00004
VCCW 電源電圧がVCCWLK以下の時でも、ステータ
ス レジスタ、IDコード、メモリ・アレイの読み出し
は可能です。VCCW をVCCWH1/2にするとブロック消
去、フルチップ消去、ワード/バイト書き込み及びロ
ックビット設定動作を行う事が可能になります。
00003
パーマネント・ロック情報
00002
メインブロック30ブロック情報
00001
デバイスコード
00000
メーカコード メインブロック30
*：A-1アドレスはドント・ケアです。
デ バイスの動作は、CUIにコマンドを書き込む事
に より決まります。表3にLH28F160BJE-TTL90のコ
マンド定義一覧を示します。
図 4. IDコード・メモリマップ
Rev. 1.26
LHF16J02
11
モード
読み出し
出力禁止
スタンバイ
リセット
注
8
4
表 2.1. バス動作(BYTE#=VIH)(1,2)
RP#
CE#
OE#
WE# アドレス
VIH
VIL
VIL
VIH
X
VIH
VIL
VIH
VIH
X
VIH
VIH
X
X
X
VIL
X
X
X
X
IDコード読み出し
8
VIH
VIL
VIL
VIH
6,7,8
VIH
VIL
VIH
VIL
書き込み
図4
参照
X
モード
読み出し
出力禁止
スタンバイ
リセット
注
8
4
表 2.2. バス動作(BYTE#=VIL)(1,2)
RP#
CE#
OE#
WE# アドレス
VIH
VIL
VIL
VIH
X
VIH
VIL
VIH
VIH
X
VIH
VIH
X
X
X
VIL
X
X
X
X
IDコード読み出し
8
VIH
VIL
VIL
VIH
図4
参照
X
VCCW
X
X
X
X
DQ0~15
DOUT
High Z
High Z
High Z
RY/BY#(3)
X
X
X
High Z
X
注5
High Z
X
DIN
X
VCCW
X
X
X
X
DQ0~7
DOUT
High Z
High Z
High Z
RY/BY#(3)
X
X
X
High Z
X
注5
High Z
6,7,8
VIH
VIL
VIH
VIL
X
DIN
X
書き込み
注:
1. DC特性を参照して下さい。VCCW≦VCCWLKの時、メモリ内容の読み出しは出来ますが変更する事は出来ませ
ん。
2. Xは、制御ピンやアドレスに対してはVIL又はVIH、VCCWに対してはVCCWLK又はVCCWH1/2となる。VCCWLK電
圧に対するDC特性を参照して下さい。
3. ライト・ステート・マシン(WSM)がブロック消去、フルチップ消去、ワード/バイト書き込み及びロックビット
設定のアルゴリズムを実行中の時は、RY/BY#はVOLです。又、ブロック消去中断中(且つワード/バイト書き込
みを行なっていない時)、ワード/バイト書き込み中断中、リセット・モード時の様にWSMが待機中の時はHigh
Zとなります。
4. RP#がGND±0.2Vの時に消費電力は最小となります。
5. 4.2章のIDコード・データを参照して下さい。
6. ブロック消去、フルチップ消去、ワード/バイト書き込み及びロックビット設定の操作は、VCCW=VCCWH1/2且
つVCC=2.7V~3.6Vの時のみ正常動作します。
7. 書き込み動作中のDINの値は表3を参照して下さい。
8. OE#とWE#が両方共VILとなる様なタイミングでは使用しないで下さい。
Rev. 1.26
LHF16J02
12
表 3. コマンド定義(10)
第1バス・サイクル
必要バス・
(1)
コマンド
サイクル数 注 動作
アドレス(2) データ(3)
1
X
FFH
アレイ読み出し/リセット
書き込み
X
90H
IDコード読み出し
≧2
4 書き込み
2
X
70H
ステータスレジスタ読み出し
書き込み
1
X
50H
ステータスレジスタ・クリア
書き込み
2
X
20H
ブロック消去
5 書き込み
2
5 書き込み
X
30H
フルチップ消去
40H又は
2
X
ワード/バイト書き込み
5,6 書き込み
10H
第2バス・サイクル
動作(1)
アドレス(2) データ(3)
読み出し
読み出し
IA
X
ID
SRD
書き込み
書き込み
BA
X
D0H
D0H
書き込み
WA
WD
ブロック消去及び
ワード/バイト書き込み中断
1
5
書き込み
X
B0H
ブロック消去及び
ワード/バイト書き込み再開
1
5
書き込み
X
D0H
ブロック・ロックビット
・セット
2
8
書き込み
X
60H
書き込み
BA
01H
ブロック・ロックビット
・クリア
2
7,8 書き込み
X
60H
書き込み
X
D0H
パーマネント・ロックビット
2
9 書き込み
X
60H
X
F1H
書き込み
・セット
注:
1. バス動作は表2.1及び表2.2を参照して下さい。
2. X=デバイス内の任意のアドレス。
IA=IDコード・アドレス(図4参照)。
BA=ブロック消去又は、ブロック・ロックを行なうブロック・アドレス。
WA=ワード/バイト書き込みを行なうアドレス。
3. SRD=ステータスレジスタからのデータ。ステータスレジスタの各ビットの説明は表6を参照して下さい。
WD=WAに書き込むデータ。データはWE#又はCE#の立ち上がりが速い方の立ち上がりエッジでラッチされま
す。
ID=IDコード・データ(表4参照)。
4. IDコード読み出しコマンドにより、メーカコード、デバイスコードが読み出せます(4.2章参照)。
5. ロック状態のブロックに対しては、ブロック消去、フルチップ消去、ワード/バイト書き込み動作は禁止されて
います。又、WP#=VILの時にはブロック・ロックビットの状態に関わらず、2つのブートブロックに対してブ
ロック消去、フルチップ消去、ワード/バイト書き込み動作が禁止されます。RP#=WP#=VIHの時にロックされ
ていないブロックに対してブロック消去、フルチップ消去、ワード/バイト書き込みを行なって下さい。
6. 40H又は10Hのどちらのコマンドもワード/バイト書き込みセットアップ・コマンドとして認識します。
7. ブロック・ロックビット・クリア動作は、全てのブロック・ロックビットを同時にクリアします。
8. ブロック・ロックビット・セット/ブロック・ロックビット・クリアは、パーマネント・ロックビットがセット
されている状態では出来ません。
9. パーマネント・ロックビットは一度セットすると、クリアする事は出来ません。
10. ここに記載されていないコマンドは、将来の拡張の為に予約されており、使用出来ません。
Rev. 1.26
LHF16J02
13
4.1 アレイ読み出しコマンド
4.3 ステータスレジスタ読み出しコマンド
電 源立ち上げ直後や、リセット・モードからの復
帰後、LH28F160BJE-TTL90は自動的にアレイ読み出
し モードになります。又、コマンド・ユーザ・イン
タ フェース(CUI)にアレイ読み出しコマンド(FFH)を
書 き込む事によってもアレイ読み出しモードになり
ま す。新たに他のコマンドが書き込まれるまで、デ
バ イスはアレイ読み出しモードを継続し、メモリ・
アレイのデータを読み出す事が出来ます。RP#がVIH
であれば、アレイ読み出しコマンドはVCCW電圧に依
存 せずに機能します。一旦、ライト・ステート・マ
シン(WSM)がブロック消去、フルチップ消去、ワー
ド/バイト書き込み及びロックビット設定動作を開始
す ると、ブロック消去中断コマンドやワード/バイト
書 き込み中断コマンドを用いてそれらの動作を中断
す るか、又はそれらの動作が終了するまでの間、デ
バ イスはアレイ読み出しコマンドを認識しなくなり
ます。
ス テータスレジスタは、ステータスレジスタ読み
出 しコマンド(70H)をコマンド・ユーザ・インタフェ
ース(CUI)に書き込む事により、読み出す事が出来ま
す 。ステータスレジスタを読み出す事によりブロッ
ク消去、フルチップ消去、ワード/バイト書き込み及
び ロックビット設定動作の終了と正常終了したか等
の 情報を知る事が出来ます(表6参照)。このコマンド
を 書き込んだ後、他のコマンドをCUIに書き込むま
で 、ステータスレジスタの情報が出力されます。ス
テ ータスレジスタの出力は、OE#又はCE#(何れか後
で ロウになった方)の立ち下がりエッジでラッチされ
ますので、最新の情報を知る為には、OE#又はCE#を
VIH に遷移させる必要が有ります。RP#がVIH であれ
ば、ステータスレジスタ読み出しコマンドはVCCW電
圧に依存せずに機能します。
4.2 IDコード読み出しコマンド
ID コードの読み出しは、IDコード読み出しコマン
ド (90H)を書き込む事により可能になり、CUIに他の
コ マンドが書き込まれるまで、IDコード読み出しモ
ー ドを継続します。コマンドの書き込み後、図4に示
す アドレスからメーカコード、デバイスコード、ブ
ロ ック情報及びパーマネント・ロック情報を読み出
す 事が出来ます(各IDコードの値については、表4を
参照)。尚、RP#がVIH であれば、IDコード読み出し
コマンドはVCCW電圧に依存せずに機能します。
表 4. IDコード
アドレス
[A19~A0](2)
00000H
データ
[DQ7~DQ0](3)
B0H
デバイス・コード
00001H
E8H
ブロック・
ロック情報(4)
BA(1)+2
DQ0=0:アンロック
DQ0=1:ロック
コード
メーカ・コード
4.4 ステータスレジスタ・クリア・
コマンド
ライト・ステート・マシン(WSM)により"1"にセッ
ト さ れ た ス テ ー タ ス レ ジ ス タ の ビ ッ ト SR.5,SR.4,
SR.3,SR.1は、ステータスレジスタ・クリア・コマン
ド (50H)を書き込む事によって、唯一リセットする事
が可能です。ステータスレジスタのビットSR.5,SR.4,
SR.3,SR.1からはコマンド実行後のエラーの内容を知
る 事が出来ます(表6参照)。複数のブロックに対する
ブ ロック消去や複数データの連続書き込み等の操作
を 行う時には、実行前にこれらのビットをリセット
す る事により、コマンド実行中に発生したエラーの
内容を知る事が出来ます。
ス テータスレジスタをリセットする為には、コマ
ンド・ユーザ・インタフェース(CUI)にステータスレ
ジ スタ・クリア・コマンド(50H)を書き込みます。こ
の コマンドは、RP#がVIH であれば、VCCW 電圧に依
存 せずに機能しますが、ブロック消去中断中及び、
ワード/バイト書き込み中断中には機能しません。
DQ0=0:アンロック
パーマネント・
00003H
ロック情報(4)
DQ0=1:ロック
注:
1. BAはブロック情報を読み出したいブロック・ア
ドレスを選択します。IDコード・メモリマップ
は、図4を参照して下さい。
2. バイト・モード(BYTE#=VIL)時、アドレスA-1
は、ドント・ケアです。
3. ワード・モード(BYTE#=VIH)時、DQ15~DQ8に
は、"00H"が出力されます。
4. DQ7~DQ1は将来拡張の為に予約されています。
Rev. 1.26
LHF16J02
4.5 ブロック消去コマンド
ブロック消去は、2サイクルのコマンドにより実行
さ れ、一度に1ブロックに対してのみ実行出来ます。
ま ず、ブロック消去セットアップ・コマンド(20H)を
コ マンド・ユーザ・インタフェース(CUI)に書き込
み、次にブロック消去確認コマンド(D0H)を書き込み
ま す。正しくブロック消去コマンドを書き込めば、
ライト・ステート・マシン(WSM)により自動的に消
去 とベリファイ動作が処理され、指定したアドレス
を含むブロックのデータは、消去されてFFH(FFFFH)
と なります。ブロック消去コマンドを書き込んだ後
に 読み出しを行うと、ステータスレジスタの情報が
出 力されます(図5参照)。CUIに他のコマンドを書き
込 むまでステータスレジスタ読み出しモードのまま
です。ステータスレジスタのビットSR.7をチェック
する又は、RY/BY#の出力をチェックする事により、
ブロック消去の終了を知る事が出来ます。
14
書き込み、次にフルチップ消去確認コマンド(D0H)を
書 き込みます。確認コマンドを書き込んだ後、ライ
ト・ステート・マシン(WSM)は、自動的にアドレス
の 最下位のブロックから最上位のブロックへと消去
動 作を行います(ロックされているブロックは消去さ
れ ずにスキップされます)。尚、フルチップ消去中は
消 去中断コマンドを用いて、消去を中断する事は出
来 ません。2サイクルのフルチップ消去コマンドを書
き込んだ後、LH28F160BJE-TTL90に対して読み出し
を 行うと、ステータスレジスタの情報が出力されま
す (図6参照)。CUIに他のコマンドを書き込むまでス
テ ータスレジスタ読み出しモードのままです。ステ
ータスレジスタのビットSR.7をチェックする又は、
RY/BY#の出力をチェックする事により、フルチップ
消去の終了を知る事が出来ます。
ブ ロック消去終了時に、ステータスレジスタのビ
ットSR.5をチェックします。もし、ブロック消去エ
ラ ーが検出された場合、次の動作を実行する前にス
テータスレジスタをクリアして下さい。
フルチップ消去中にエラーが発生した場合、WSM
は その時点で消去動作を中止するので、残りのブロ
ッ クの消去動作は行われません。フルチップ消去終
了後、ステータスレジスタのビットSR.5をチェック
し ます。消去エラーが発生していた場合、ステータ
ス レジスタをクリアし、再度フルチップ消去コマン
ド を実行するか、ブロック消去コマンドを用いて、1
ブロックずつ消去を行って下さい。
この様な2ステップのコマンド・シーケンスを採用
す る事により、ブロック内のデータが誤って消去さ
れ るのを防いでいます。誤ったコマンド・シーケン
ス が入力されると、ステータスレジスタのビット
SR.4 とSR.5が"1"にセットされ、ブロック消去は行わ
れません。
この様な2ステップのコマンド・シーケンスを採用
す る事により、デバイス内のデータが誤って消去さ
れ るのを防いでいます。誤ったコマンド・シーケン
ス が入力されると、ステータスレジスタのビット
SR.4 とSR.5が"1"にセットされ、フルチップ消去は行
われません。
正 常にブロック消去を行う為には、電源電圧は
VCC=2.7V~3.6V且 つVCCW=VCCWH1/2である必要が有
り ます。電源端子に規定電圧が印加されていない場
合、ブロック消去は行われません。例えば、VCCW≦
VCCWLK 時にブロック消去を実行すると、SR.3とSR.5
が"1"にセットされます。
正 常にフルチップ消去を行う為に、電源電圧は
VCC=2.7V~3.6V且 つVCCW=VCCWH1/2にして下さい。
電 源端子に規定電圧が印加されていない場合、フル
チ ッ プ 消 去 は 行 わ れ ま せ ん 。 例 え ば 、 VCCW ≦
VCCWLK 時にフルチップ消去を実行すると、SR.3と
SR.5が"1"にセットされます。
又 、ブロック消去を行うには、対象となるブロッ
ク のブロック・ロックビットが解除されていなけれ
ば なりません。ブートブロックに対してブロック消
去 を行うには、更にWP#=VIH でなければなりませ
ん 。もし、ブロック・ロックビットがセットされて
いるブロック又は、WP#=VIL時にブートブロックに
対してブロック消去を行うと、SR.1とSR.5が"1"にセ
ットされ、ブロック消去は行われません。
WP#=VIH でフルチップ消去を行った場合、ブロッ
ク ・ロックビットがセットされていない、全てのブ
ロックが消去されます。WP#=VILでフルチップ消去
を 行った場合、パラメータブロックとメインブロッ
ク 領域のブロック・ロックビットがセットされてい
な い、全てのブロックが消去されます。フルチップ
消 去はブロック消去と違い、ロックされているブロ
ッ クが混じっていても、ステータスレジスタのビッ
トSR.1とSR.5は"1"にセットされません。但し、全ブ
ロ ックがロックされている時には、ステータスレジ
スタのビットSR.1とSR.5が"1"にセットされ、フルチ
ップ消去は行われません。
4.6 フルチップ消去コマンド
フ ルチップ消去コマンドを実行すると、ロックさ
れ ていない全てのブロックが消去されます。フルチ
ップ消去は2サイクルのコマンドにより実行されま
す 。まず、フルチップ消去セットアップ・コマンド
(30H)をコマンド・ユーザ・インタフェース(CUI)に
Rev. 1.26
LHF16J02
4.7 ワード/バイト書き込みコマンド
ワ ード/バイト書き込みは2サイクルのコマンド入
力で実行されます。まず、ワード/バイト書き込みセ
ッ トアップ・コマンド(スタンダード40H又は互換
10H)を書き込み、続く第2サイクルでアドレスとデー
タ(WE#の立ち上がりエッジでラッチされる)を書き
込みます。ライト・ステート・マシン(WSM)により
デバイス内部でワード/バイト書き込みとベリファイ
動 作が自動的に実行されます。コマンド書き込み
後 、自動的にステータスレジスタ読み出しモードに
な ります(図7参照)。コマンド・ユーザ・インタフェ
ース(CUI)に他のコマンドを書き込むまでステータス
レ ジスタ読み出しモードのままです。ステータスレ
ジスタのビットSR.7又は、RY/BY#の出力をチェック
する事により、ワード/バイト書き込みの終了を知る
事が出来ます。
内蔵のWSMによるベリファイ動作では、"0"を書
き 込む事が出来ずに"1"のままになっている誤書き込
み を検出します。ワード/バイト書き込み終了時に
は、ステータスレジスタのビットSR.4をチェックし
て 、書き込みエラーが発生していないか確認して下
さ い。もし、書き込みエラーが発生していた場合、
次 のコマンドを書き込む前にステータスレジスタを
クリアして下さい。
正 常にワード/バイト書き込みを行う為に、電源電
圧 はVCC=2.7V~3.6V且つVCCW=VCCWH1/2にして下さ
い。電源が規定電圧以外の場合、ワード/バイト書き
込みは実行されません。もし、VCCW≦VCCWLK時に
ワード/バイト書き込みを実行すると、ステータスレ
ジスタのビットSR.3とSR.4が"1"にセットされます。
ワ ード/バイト書き込みを行うには、該当ブロック
の ブロック・ロックビットがクリアされていなけれ
ばなりません。ブートブロックに対してワード/バイ
ト 書き込みを行う場合には、更にWP#=VIHにして下
さ い。もし、ロックされているブロックに対してワ
ード/バイト書き込みを行うと、SR.1とSR.4が"1"にセ
ッ トされます。誤動作を起こす可能性が有りますの
で、ワード/バイト書き込みをVIL<WP#<VIHで行わな
いで下さい。
4.8 ブロック消去中断コマンド
ブロック消去中断コマンド(B0H)を用いると、ブ
ロ ック消去を中断し、別のブロックの読み出しやワ
ード/バイト書き込みを行う事が出来ます。ブロック
消去中にコマンド・ユーザ・インタフェース(CUI)に
ブ ロック消去中断コマンドを書き込むと、ライト・
ステート・マシン(WSM)は内部処理アルゴリズム内
の 予め決められた所でブロック消去を中断します。
ブ ロック消去中断コマンドの実行後に読み出し動作
15
を 行なうと、ステータスレジスタの情報が出力され
ま す。ステータスレジスタのビットSR.6とSR.7をチ
ェ ックする事により、ブロック消去中断処理の終了
( 共に"1"にセットされている状態)を知る事が出来ま
す。その時、RY/BY#の出力は High Z となります。
又、ブロック消去中断に要する時間はtWHRZ2で規定
されています。
但 し、ブロック消去中断コマンドを入力した時点
で ブロック消去が完了していたら、アレイ読み出し
モ ードになります。その為、ブロック消去中断コマ
ン ドを入力した後は、必ずステータスレジスタ読み
出 しコマンド(70H)を入力し、ステータスを読み出し
て 、ブロック消去中断状態に入った事を確認して下
さい。
ブ ロック消去中断中にアレイ読み出しコマンドを
書 き込む事により、消去中断をしているブロック以
外からデータを読み出す事が出来ます。又、ワード/
バ イト書き込みコマンドを書き込む事により消去中
断 をしているブロック以外に対してデータの書き込
みが出来ます。更に、このワード/バイト書き込み動
作中にワード/バイト書き込み中断コマンドを使用し
て ワード/バイト書き込みを中断する事が出来ます。
ワ ード/バイト書き込み中断についての詳細な情報
は、4.9章を参照して下さい。ブロック消去中断中に
ワード/バイト書き込みをした場合は、ステータスレ
ジスタのビットSR.7は"0"に戻り、RY/BY#の出力は
VOL になります。しかし、ステータスレジスタのビ
ットSR.6は"1"を保持します。これはブロック消去が
中断中である事を示しています。
ブ ロック消去中断中に使用出来るコマンドには、
他 にステータスレジスタ読み出しコマンドとブロッ
ク 消去再開コマンドが有ります。ブロック消去再開
コマンドが実行されると、WSMは中断していたブロ
ッ ク消去を再開し、ステータスレジスタのビット
SR.6 とSR.7は自動的にクリアされ、RY/BY#はVOLと
な ります。ブロック消去再開コマンドの実行後に読
み 出しを行なうと、ステータスレジスタの情報が出
力 されます(図8参照)。ブロック消去の中断中も、
VCCW はVCCWH1/2に保持して下さい。RP#もVIH に保
持し、WP#も同様にVIL 又はVIH(ブロック消去中の
WP# と同電位)に保持して下さい。ブロック消去中断
中にワード/バイト書き込みを実行した場合は、ワー
ド/バイト書き込みが完了するまでブロック消去を再
開する事は出来ません。
ブ ロック消去再開コマンドを入力してから、ブロ
ッ ク消去中断コマンドを入力するまでの時間が短い
サ イクルを繰り返し行った場合、消去完了までに長
い時間要する事になります。
Rev. 1.26
LHF16J02
4.9 ワード/バイト書き込み中断コマンド
ワ ード/バイト書き込み中断コマンド(B0H)を用い
ると、実行中のワード/バイト書き込みを中断し、ワ
ード/バイト書き込み中のアドレス以外からデータを
読み出す事が出来ます。ワード/バイト書き込み動作
中に、ワード/バイト書き込み中断コマンドを書き込
むと、ライト・ステート・マシン(WSM)は内部処理
ア ルゴリズム内の予め決められた所でワード/バイト
書き込みを中断します。ワード/バイト書き込み中断
コ マンドの実行後に読み出しを行なうと、ステータ
ス レジスタの情報が出力されます。ステータスレジ
ス タのビットSR.2とSR.7をチェックする事によりワ
ード/バイト書き込み中断処理の終了(共に"1"にセッ
トされている状態)を知る事が出来ます。その時、
RY/BY# の出力は High Z となります。又、ワード/バ
イト書き込み中断に要する時間はtWHRZ1で規定され
ています。
但 し、ワード/バイト書き込み中断コマンドを入力
し た時点でワード/バイト書き込みが完了していた
ら 、アレイ読み出しモードになります。その為、ワ
ード/バイト書き込み中断コマンドを入力した後は、
必 ずステータスレジスタ読み出しコマンド(70H)を入
力し、ステータスを読み出して、ワード/バイト書き
込み中断状態に入った事を確認して下さい。
16
ワ ード/バイト書き込み中断時にアレイ読み出しコ
マンドを書き込む事により、ワード/バイト書き込み
中 断中のアドレス以外からデータを読み出す事が出
来ます。ワード/バイト書き込み中断中に使用出来る
コ マンドには、他にステータスレジスタ読み出しコ
マンドとワード/バイト書き込み再開コマンドのみで
す。ワード/バイト書き込み再開コマンドが実行され
ると、WSMは中断していたワード/バイト書き込み
を 再開し、ステータスレジスタのビットSR.2とSR.7
は 自動的にクリアされ、RY/BY#はVOLとなります。
ワード/バイト書き込み再開コマンドの実行後に読み
出 しを行なうと、ステータスレジスタの情報が出力
されます(図9参照)。ワード/バイト書き込みの中断中
もVCCW はVCCWH1/2に保持して下さい。RP#もVIH に
保持し、WP#もVIL かVIH(ワード/バイト書き込み中
のWP#と同電位)に保持して下さい。
ワ ード/バイト書き込み再開コマンドを入力してか
ら、ワード/バイト書き込み中断コマンドを入力する
ま での時間が短いサイクルを繰り返し行った場合、
ワード/バイト書き込み完了までに長い時間要する事
になります。
Rev. 1.26
LHF16J02
4.10 ブロック／パーマネント・ロック
ビット・セット・コマンド
LH28F160BJE-TTL90はブートブロック、パラメー
タ ブロック、メインブロックの全てにブロック・ロ
ッ クビットを備えており、ブロック・ロックビット
を セットする事により、該当ブロックの書き換えを
禁 止する事が出来ます。ブロック・ロックビット、
パ ーマネント・ロックビットとWP#の組合せによ
り 、フレキシブルなブロックのロックとアンロック
が 可能です。ブロック消去、フルチップ消去及びワ
ード/バイト書き込み動作はWP#ピン及びブロック・
ロ ックビットの状態で制限されます。ブロック・ロ
ッ クビットのセット、クリアはパーマネント・ロッ
ク ビットの状態で制限されます。パーマネント・ロ
ッ クビットがセットされていない場合、ブロック・
ロ ックビット・セット・コマンドを用いて全ブロッ
ク 個々にブロック・ロックビットをセットする事が
出 来ます。又、パーマネント・ロックビット・セッ
ト ・コマンドを書き込む事により、パーマネント・
ロ ックビットをセットする事が出来ます。パーマネ
ン ト・ロックビット・セット後は、ブロック・ロッ
ク ビットのセット、リセットを行う事は出来ません(
表5参照)。
17
ロ ックビット・セット動作終了時、ステータスレ
ジスタのビットSR.4をチェックして下さい。もし、
エ ラーが発生していた場合、次のコマンドを書き込
む 前にステータスレジスタをクリアして下さい。
尚、コマンド・ユーザ・インタフェース(CUI)は他の
コ マンドが書き込まれるまで、ステータスレジスタ
読み出しモードを続けます。
2ステップのコマンド・シーケンスを採用する事に
よ り、不意にロックビットがセットされる事を防い
で います。無効なコマンド・シーケンスが書き込ま
れ た場合、ステータスレジスタのビットSR.4とSR.5
が "1"にセットされます。ロックビット・セット動作
が 保 証 さ れ る 電 源 電 圧 は 、 VCC=2.7V~3.6V且 つ
VCCW=VCCWH1/2の時だけです。電源端子が規定電圧
範 囲外の場合、ロックビット・セット動作は正しく
行われません。
ブ ロック・ロックビット・セットを実行するに
は 、パーマネント・ロックビットがリセット状態で
あ る必要が有ります。もし、パーマネント・ロック
ビ ットがセットされている時に、ブロック・ロック
ビットのセットを実行すると、SR.1とSR.4が"1"にセ
ットされ、動作は失敗に終ります。
ブ ロック及びパーマネント・ロックビット・セッ
ト ・コマンドは2サイクルのコマンドにより実行され
ま す。ブロック又は、パーマネント・ロックビット
・ セットのセットアップ・コマンド(60H)を書き込
み 、続いて該当ブロック内の任意のアドレスと共に
ブ ロック・ロックビット・セット確認コマンド(01H)
を 書き込む又は、デバイス内の任意のアドレスと共
に パーマネント・ロックビット・セット確認コマン
ド(F1H)を書き込むと、デバイス内部のライト・ステ
ート・マシン(WSM)はブロック又は、パーマネント
・ ロックビット・セットに必要なアルゴリズムを実
行 します。2サイクルのコマンドが書き込まれた後、
読 み出しを行なうと、ステータスレジスタの情報が
出力されます(図10参照)。ステータスレジスタのビ
ットSR.7又は、RY/BY#の出力をチェックする事によ
り ロックビット・セット動作の終了を知る事が出来
ます。
Rev. 1.26
LHF16J02
4.11 ブロック・ロックビット・クリア・
コマンド
ブ ロック・ロックビット・クリア・コマンドは全
ブ ロックのブロック・ロックビットを一括してクリ
ア します。パーマネント・ロックビットがセットさ
れ ていない時、ブロック・ロックビット・クリア・
コマンドの実行が可能です(表5参照)。
18
もし、ブロック・ロックビット・クリア中にVCCW
や VCCが規定電圧範囲外に遷移したり、RP#の遷移の
為 に動作が中止した場合、ブロック・ロックビット
の 状態は不定となります。ブロック・ロックビット
を 正しい状態にするには、ブロック・ロックビット
・ クリア・コマンドを再度実行して下さい。尚、一
度 セットしたパーマネント・ロックビットをクリア
する事は出来ません。
ブロック・ロックビットのクリアは2サイクルのコ
マ ンド・シーケンスにより実行されます。最初にブ
ロ ック・ロックビット・クリア・セットアップ・コ
マ ンド(60H)を書き込みます。続けてブロック・ロッ
クビット・クリア確認コマンド(D0H)を書き込みま
す 。コマンド書き込み後、読み出しを行うと、ステ
ー タスレジスタの情報が出力されます(図11参照)。
ステータスレジスタのビットSR.7又は、RY/BY#の出
力 をチェックする事によりブロック・ロックビット
・クリア動作の終了を知る事が出来ます。
4.12 WP#によるブートブロックのロック
ブ ロック・ロックビット・クリア動作終了後、ス
テータスレジスタのビットSR.5をチェックして下さ
い 。もし、ブロック・ロックビット・クリア動作に
エ ラーが発生していた場合、次のコマンドを書き込
む 前にステータスレジスタをクリアして下さい。
CUI は他のコマンドが書き込まれるまで、ステータ
スレジスタ読み出しモードを続けます。
WP#=VIL の場合、ロックビットの設定状態に関わ
ら ず、2つのブートブロックがロックされます。ロッ
ク されたブートブロックに対して書き込み又は、消
去 が行われるとエラーとなり、結果はステータスレ
ジ スタに示されます。トップブートのデバイスでは
最 上位の2個のブートブロックが、又、ボトムブート
の デバイスでは最下位の2個のブートブロックがロッ
ク 可能です。WP#=VIHの場合、WP#によるロックは
解 除され、ブートブロックに対して、ブロック・ロ
ッ クビットが設定されていない場合、書き込み及
び 、消去を行う事が可能になります。WP#は2つのブ
ー トブロックのみに対して有効で、それ以外のブロ
ックには影響を及ぼしません。
2 ステップのコマンド・シーケンス(セットアップ
に 続く確認コマンド)によりブロック・ロックビット
が 不意にクリアされるのを防いでいます。無効なコ
マ ンド・シーケンスが入力された場合、ステータス
レジスタのビットSR.4とSR.5が共に"1"にセットされ
ま す。又、ブロック・ロックビット・クリア動作が
保 証 さ れ る 電 源 電 圧 は VCC=2.7V~3.6V且 つ
VCCW=VCCWH1/2の 時 だ け で す 。 も し 、 VCCW ≦
VCCWLK時にブロック・ロックビット・クリア・コマ
ン ドが実行されると、ステータスレジスタのビット
SR.3とSR.5が"1"にセットされます。電源端子が規定
電 圧範囲外の場合、ブロック・ロックビットは変更
さ れません。パーマネント・ロックビットが設定さ
れ ている時にコマンドを実行するとステータスレジ
スタのビットSR.1とSR.5が"1"にセットされ動作は失
敗に終わります。
WP#=VILとする事により、2個のブートブロックの
書き換えを禁止する事が出来ます。
LH28F160BJE-TTL90は ハードウェア(WP#ピン)に
よ りロック可能なブート・コード記憶用のブートブ
ロ ックを2個備えており、他のブロックを書き換える
場 合も、システムのカーネル・コードを確実に保護
する事が出来ます。
Rev. 1.26
LHF16J02
19
表 5. 書き込み禁止制御
動作
VCCW
ブロック消去 ≦VCCWLK
>VCCWLK
又は、
ワード/バイト
書き込み
フルチップ
消去
≦VCCWLK
>VCCWLK
ブロック・ ≦VCCWLK
ロックビット・ >VCCWLK
セット
ブロック・ ≦VCCWLK
ロックビット・ >VCCWLK
クリア
パーマネント・ ≦VCCWLK
ロックビット・ >VCCWLK
セット
パーマネント ブロック
・ロック ・ロック WP#
効
果
ビット
ビット
X
X
X
X 全ブロックに対して禁止
VIL
X
X
X 全ブロックに対して禁止
0
VIH
X
VIL ２つのブートブロックに対してのみ禁止
VIH 全ブロックに対して可能
1
VIL 禁止
VIH 禁止
X
X
X
X 全ブロックに対して禁止
VIL
X
X
X 全ブロックに対して禁止
VIH
X
X
VIL ロックされていないブロックだけが消去される。
２つのブートブロックとブロック・ロックビット
がセットされているブロックは消去されない。
VIH ロックされていないブロックだけが消去される。
ブロック・ロックビットがセットされている
ブロックは消去されない
X
X
X
X ブロック・ロックビットのセット不可能。
VIL
X
X
X ブロック・ロックビットのセット不可能。
0
VIH
X
X ブロック・ロックビットのセット可能。
1
X
X ブロック・ロックビットのセット不可能。
X
X
X
X ブロック・ロックビットのクリア不可能。
VIL
X
X
X ブロック・ロックビットのクリア不可能。
0
VIH
X
X ブロック・ロックビットのクリア可能。
1
X
X ブロック・ロックビットのクリア不可能。
X
X
X
X パーマネント・ロックビットのセット不可能。
VIL
X
X
X パーマネント・ロックビットのセット不可能。
VIH
X
X
X パーマネント・ロックビットのセット可能。
RP#
Rev. 1.26
LHF16J02
WSMS
BESS
7
6
20
表 6. ステータスレジスタの定義
ECBLBS
WBWSLBS
VCCWS
WBWSS
5
4
3
2
DPS
R
1
0
注意：
SR.7 = ライト・ステート・マシン・ステータス
(WSMS)
1 = 待機中
0 = 動作中
SR.6 = ブロック消去中断ステータス (BESS)
1 = ブロック消去中断中
0 = ブロック消去実行中又は、完了
SR.5 = ブロック消去、フルチップ消去及びブロック・
ロックビット・クリア・ステータス (ECBLBS)
1 = ブロック消去、フルチップ消去又は、ブロック
・ロックビット・クリアは失敗
0 = ブロック消去、フルチップ消去又は、ブロック
・ロックビット・クリアは成功
SR.4 = ワード/バイト書き込み及びロックビット・
セット・ステータス (WBWSLBS)
1 = ワード/バイト書き込み又は、ロックビット・
セットは失敗
0 = ワード/バイト書き込み又は、ロックビット・
セットは成功
SR.3 = VCCWステータス (VCCWS)
1 = VCCW"ロウ"検出、動作中止
0 = VCCW OK
SR.2 = ワード/バイト書き込み中断ステータス
(WBWSS)
1 = ワード/バイト書き込み中断中
0 = ワード/バイト書き込み実行中又は、完了
SR.1 = デバイス・プロテクト・ステータス (DPS)
1 = ブロック・ロックビット、パーマネント・
ロックビット又は、WP#によるロックを
検出、動作中止
0 = アンロック
SR.0 = 将来の拡張の為予約されている (R)
SR.7又は、RY/BY#の出力をチェックしてブロック消
去、フルチップ消去、ワード/バイト書き込み及びロッ
クビット設定動作が完了している事を確認してから、
SR.5やSR.4をチェックして下さい。
SR.7="0"の間、SR.6~0の値は無効です。
ブロック消去やフルチップ消去、ロックビット設定の
時に、SR.5とSR.4が共に"1"にセットされた場合は、誤
ったコマンド・シーケンスが書き込まれた事を示しま
す。それらのコマンドを再度実行して下さい。
SR.3はADコンバータとは異なり、VCCWレベルの連続
表示は行いません。ライト・ステート・マシン(WSM)
はブロック消去、フルチップ消去、ワード/バイト書き
込み及びロックビット設定コマンド・シーケンスが入
力された後にのみVCCWレベルをチェックし、その結果
を示します。SR.3はVCCWがVCCWH1/2の範囲で無い事
を正確に示すものでは有りません。
WSMはブロック消去、フルチップ消去、ワード/バイ
ト書き込み、ブロック・ロックビット設定コマンド・
シーケンスが書き込まれれた後にのみブロック・ロッ
クビット、パーマネント・ロックビット及び、WP#の
状態をチェックし、実行しようとした動作に対しての
結果をSR.1にセットします。
SR.0は将来の拡張の為予約されているので、ステータ
スレジスタをポーリングする時は、このビットをマス
クする必要が有ります。
Rev. 1.26
LHF16J02
21
スタート
70H書き込み
ステータスレジスタ
読み出し
バス動作
コマンド
書き込み
ステータスレジスタ
読み出し
備
考
データ=70H
アドレス=X
ステータスレジスタの情報
読み出し
SR.7をチェックする。
スタンバイ
0
SR.7=
1=WSM待機中
0=WSM動作中
1
書き込み
ブロック消去
セットアップ
データ=20H
書き込み
ブロック消去
確認
データ=D0H
20H書き込み
D0Hとブロック・
アドレスの書き込み
アドレス=消去するブロック内のアドレス
ステータスレジスタの情報
読み出し
ステータスレジスタ
読み出し
SR.7をチェックする。
No
0
SR.7=
アドレス=X
ブロック消去
中断
ブロック消去
中断ループ
Yes
スタンバイ
1=WSM待機中
0=WSM動作中
以後のブロック消去について繰り返す。
ステータス・チェックは各ブロック消去の後又は、一連のブロック消去の後に
1
行う事が出来る。
最後の動作の後にFFHを書き込み、デバイスをアレイ読み出しモードにする。
必要なステータスの
チェック
ブロック消去
完了
ステータス・チェックの手順
ステータスレジスタ情報
の読み出し(上記参照)
バス動作
コマンド
備
考
SR.3をチェックする。
SR.3=
1
スタンバイ
VCCW電源電圧範囲エラー
1=VCCWエラー検出
SR.1をチェックする。
0
1=デバイス·プロテクト検出
スタンバイ
SR.1=
1
デバイス・プロテクト
・エラー
必要で有れば、ブロック・ロックビット
設定を実行する。
0
スタンバイ
SR.4,5=
WP#=VIL、ブロック・ロックビットが
セットされている。
1
コマンド・シーケンス
・エラー
スタンバイ
0
SR.4,5をチェックする。
両方1=コマンド・シーケンス・エラー
SR.5をチェックする。
1=ブロック消去エラー
ステータスをチェックする前に複数ブロックの消去を行う場合、
SR.5=
0
1
ブロック消去エラー
ステータスレジスタ・クリア・コマンドでSR.5、SR.4、SR.3及び、SR.1をクリアする。
もし、エラーが検出されたら、コマンドの再実行又は、他の方法でエラー処理する
前に、ステータスレジスタをクリアする。
ブロック消去成功
図 5. ブロック消去フローチャート
Rev. 1.26
LHF16J02
22
スタート
70H書き込み
ステータスレジスタ
読み出し
バス動作
コマンド
書き込み
ステータスレジスタ
読み出し
備
考
データ=70H
アドレス=X
ステータスレジスタの情報
読み出し
SR.7をチェックする。
SR.7=
スタンバイ
0
1=WSM待機中
0=WSM動作中
1
書き込み
フルチップ消去
セットアップ
データ=30H
書き込み
フルチップ消去
確認
データ=D0H
30H書き込み
D0H書き込み
アドレス=X
アドレス=X
ステータスレジスタの情報
読み出し
SR.7をチェックする。
ステータスレジスタ
読み出し
スタンバイ
1=WSM待機中
0=WSM動作中
SR.7=
ステータス・チェックは各フルチップ消去の後に行う事が出来る。
0
最後の動作の後にFFHを書き込み、デバイスをアレイ読み出しモードにする。
1
必要なステータスの
チェック
フルチップ消去
完了
ステータス·チェックの手順
ステータスレジスタ情報
の読み出し(上記参照)
バス動作
コマンド
備
考
SR.3をチェックする。
SR.3=
1
スタンバイ
VCCW電源電圧範囲エラー
1=VCCWエラー検出
SR.1をチェックする。
0
1=デバイス·プロテクト検出
スタンバイ
SR.1=
1
設定を実行する。
0
スタンバイ
SR.4,5=
1
コマンド・シーケンス
・エラー
全ブロックがロックされている。
必要で有れば、ブロック・ロックビット
デバイス・プロテクト
・エラー
スタンバイ
SR.4,5をチェックする。
両方1=コマンド・シーケンス・エラー
SR.5をチェックする。
1=フルチップ消去エラー
0
ステータスをチェックする前にフルチップ消去を行う場合、
ステータスレジスタ・クリア・コマンドでSR.5、SR.4、SR.3及び、SR.1をクリアする。
SR.5=
1
フルチップ消去エラー
もし、エラーが検出されたら、コマンドの再実行又は、他の方法でエラー処理する
前に、ステータスレジスタをクリアする。
0
フルチップ消去成功
図 6. フルチップ消去フローチャート
Rev. 1.26
LHF16J02
スタート
23
バス動作
コマンド
70H書き込み
書き込み
ステータスレジスタ
読み出し
ステータスレジスタ
読み出し
読み出し
備
考
データ=70H
アドレス=X
ステータスレジスタの情報
SR.7をチェックする。
スタンバイ
SR.7=
0=WSM動作中
1
40H又は10H書き込み
ワード/バイト・データ
とアドレス書き込み
書き込み
ワード/バイト書き込み
セットアップ
書き込み
ワード/バイト書き込み
データ=40H又は、10H
アドレス=X
データ=書き込むデータ
アドレス=書き込むアドレス
ステータスレジスタの情報
読み出し
ステータスレジスタ
読み出し
SR.7をチェックする。
No
SR.7=
1=WSM待機中
0
0
ワード/
バイト書き込み
中断
ワード/バイト書き込み
中断ループ
Yes
スタンバイ
1=WSM待機中
0=WSM動作中
以後のワード/バイト書き込みについて繰り返す。
ステータス・チェックは各ワード/バイト書き込みの後又は、一連のワード/バイト
書き込みの後に行う事が出来る。
1
最後の動作の後にFFHを書き込み、デバイスをアレイ読み出しモードにする。
必要なステータスの
チェック
ワード/バイト書き込み
完了
ステータス・チェックの手順
ステータスレジスタ情報
の読み出し(上記参照)
バス動作
コマンド
備
考
SR.3をチェックする。
SR.3=
1
スタンバイ
VCCW電源電圧範囲エラー
1=VCCWエラー検出
SR.1をチェックする。
0
1=デバイス・プロテクト検出
スタンバイ
SR.1=
1
デバイス・プロテクト
・エラー
WP#=VIL、ブロック・ロックビットが
セットされている。
必要で有れば、ブロック・ロックビット
設定を実行する。
0
スタンバイ
SR.4=
1
0
ワード/バイト書き込み
エラー
SR.4をチェックする。
1=データ書き込みエラー
ステータスをチェックする前に複数のワード/バイト書き込みを行う場合、
ステータスレジスタ・クリア・コマンドでSR.4、SR.3及び、SR.1をクリアする。
もし、エラーが検出されたら、コマンドの再実行又は、他の方法でエラー処理する
ワード/バイト書き込み
成功
前に、ステータスレジスタをクリアする。
図 7. ワード/バイト書き込みフローチャート
Rev. 1.26
LHF16J02
スタート
B0H書き込み
24
バス動作
コマンド
書き込み
ブロック消去中断
備
考
データ=B0H
アドレス=X
ステータスレジスタの情報
読み出し
アドレス=X
ステータスレジスタ
読み出し
SR.7をチェックする。
スタンバイ
1=WSM待機中
0=WSM動作中
SR.7=
0
SR.6をチェックする。
スタンバイ
1=ブロック消去中断中
0=ブロック消去完了
1
書き込み
SR.6=
0
ブロック消去再開
データ=D0H
アドレス=X
ブロック消去完了
1
読み出し
読み出し又は、
書き込み ?
アレイ・データ読み出し
No
ワード/バイト
書き込み
ワード/バイト
書き込みループ
終了?
Yes
D0H書き込み
FFH書き込み
ブロック消去再開
アレイ・データ読み出し
図 8. ブロック消去中断／再開フローチャート
Rev. 1.26
LHF16J02
25
スタート
B0H書き込み
バス動作
コマンド
書き込み
ワード/バイト
書き込み中断
備
考
データ=B0H
アドレス=X
ステータスレジスタの情報
読み出し
ステータスレジスタ
読み出し
アドレス=X
SR.7をチェックする。
1=WSM待機中
スタンバイ
0=WSM動作中
SR.7=
0
SR.2をチェックする。
1=ワード/バイト書き込み中断中
スタンバイ
1
SR.2=
0=ワード/バイト書き込み完了
0
ワード/バイト
書き込み完了
書き込み
アレイ読み出し
書き込み
FFH書き込み
アドレス=X
書き込みを中断しているアドレス以外から
読み出し
1
データ=FFH
アレイ・データの読み出し。
ワード/バイト
書き込み再開
データ=D0H
アドレス=X
アレイ・データ読み出し
読み出し
終了?
No
Yes
D0H書き込み
FFH書き込み
ワード/バイト
書き込み再開
アレイ・データ読み出し
図 9. ワード/バイト書き込み中断／再開フローチャート
Rev. 1.26
LHF16J02
スタート
26
バス動作
コマンド
70H書き込み
書き込み
ステータスレジスタ
読み出し
ステータスレジスタ
読み出し
読み出し
備
考
データ=70H
アドレス=X
ステータスレジスタの情報
SR.7をチェックする。
スタンバイ
SR.7=
1=WSM待機中
0
0=WSM動作中
1
書き込み
ブロック又は
パーマネント・
ロックビット・
セット・セットアップ
書き込み
ブロック又は
パーマネント・
ロックビット・
セット確認
データ=60H
アドレス=X
60H書き込み
01Hとブロック・アドレス又は、
F1Hとデバイス・アドレスの
書き込み
データ=01H(ブロック)、
F1H(パーマネント)
アドレス=ブロック・アドレス(ブロック)、
デバイス・アドレス(パーマネント)
ステータスレジスタの情報
読み出し
ステータスレジスタ
読み出し
SR.7をチェックする。
スタンバイ
1=WSM待機中
0=WSM動作中
0
SR.7=
以後のロックビット・セットについて繰り返す。
ステータス・チェックは各ロックビット・セットの後又は、一連のロックビット・
1
セットの後に行う事が出来る。
最後の動作の後にFFHを書き込み、デバイスをアレイ読み出しモードにする。
必要なステータスの
チェック
ロックビット・セット
完了
ステータス・チェックの手順
ステータスレジスタの
情報読み出し(上記参照)
バス動作
スタンバイ
1
SR.3=
コマンド
VCCW 電源電圧範囲エラー
備
考
SR.3をチェックする。
1=VCCWエラー検出
SR.1をチェックする。
0
1=デバイス・プロテクト検出
スタンバイ
1
SR.1=
(ブロック・ロックビット・セット動作)
0
スタンバイ
1
SR.4,5=
コマンド・シーケンス
・エラー
パーマネント・ロックビットが
セットされている。
デバイス・プロテクト
・エラー
スタンバイ
SR.4,5をチェックする。
両方1=コマンド・シーケンス・エラー
SR.4をチェックする。
1=ロックビット・セット・エラー
0
ステータスをチェックする前に複数回のロックビット・セットを行う場合、
ステータスレジスタ・クリア・コマンドでSR.5、SR.4、SR.3及び、SR.1をクリアする。
1
SR.4=
ロックビット・セット
・エラー
もし、エラーが検出されたら、コマンドの再実行又は、他の方法でエラー処理する
前に、ステータスレジスタをクリアする。
0
ロックビット・セット
成功
図 10. ブロック／パーマネント・ロックビット・セット・フローチャート
Rev. 1.26
LHF16J02
スタート
27
バス動作
コマンド
70H書き込み
書き込み
ステータスレジスタ
読み出し
ステータスレジスタ
読み出し
読み出し
備
考
データ=70H
アドレス=X
ステータスレジスタの情報
SR.7をチェックする。
スタンバイ
SR.7=
1=WSM待機中
0
0=WSM動作中
1
60H書き込み
書き込み
ブロック・ロックビット
・クリア・セットアップ
データ=60H
ブロック・ロックビット
・クリア確認
データ=D0H
書き込み
D0H書き込み
読み出し
ステータスレジスタ
読み出し
スタンバイ
アドレス=X
アドレス=X
ステータスレジスタの情報
SR.7をチェックする。
1=WSM待機中
0=WSM動作中
最後の動作の後にFFHを書き込み、デバイスをアレイ読み出しモードにする。
SR.7=
0
1
必要なステータスの
チェック
ブロック・ロックビット
・クリア完了
ステータス・チェックの手順
ステータスレジスタの
情報読み出し(上記参照)
SR.3=
1
バス動作
コマンド
スタンバイ
VCCW電源電圧範囲エラー
備
考
SR.3をチェックする。
1=VCCWエラー検出
SR.1をチェックする。
0
スタンバイ
SR.1=
1
パーマネント・ロックビットが
セットされている。
デバイス・プロテクト
・エラー
スタンバイ
0
1=デバイス・プロテクト検出
SR.4,5をチェックする。
両方1=コマンド・シーケンス・エラー
SR.5をチェックする。
SR.4,5=
1
コマンド・シーケンス
・エラー
0
スタンバイ
1=ブロック・ロックビット・クリア・
エラー
ステータスレジスタ・クリア・コマンドでのみSR.5、SR.4、SR.3及び、SR.1は
クリアされる。
SR.5=
1
ブロック・ロックビット
・クリア・エラー
もし、エラーが検出されたら、コマンドの再実行又は、他の方法でエラー処理する
前に、ステータスレジスタをクリアする。
0
ブロック・ロックビット
・クリア成功
図 11. ブロック・ロックビット・クリア・フローチャート
Rev. 1.26
LHF16J02
5
設計上の留意事項
5.1 3本の出力制御
大 容量メモリ・アレイに応用する場合を考慮し
て 、本デバイスは、複数のメモリが接続し易い様
に 、3本の制御入力を備えています。この3本の制御
信号により、
a.メモリの消費電力を最小に出来る。
b.データバスの競合を無くす。
が実現出来ます。
こ れらの制御入力を効率的に利用するには、アド
レス・デコーダによりCE#をイネーブルにし、OE#を
全 てのメモリ・デバイス及びシステムのREAD#制御
信 号に接続します。この様に接続すると、選択され
た メモリ・デバイスだけがアクティブ状態になり、
非 選択メモリ・デバイスはスタンバイ・モードにな
ります。システム電源のオン/オフ時に誤書き込みを
避ける為に、RP#をシステムのPOWERGOOD信号へ
接続して下さい。又、POWERGOOD信号は、システ
ム・リセット時にトグルする必要が有ります。
5.2 RY/BY#によるデバイス動作の
ポーリング
RY/BY#はオープン・ドレイン出力である為、VCC
に プルアップ抵抗を介して接続した場合、ブロック
消去、フルチップ消去、ワード/バイト書き込み及び
ロ ックビット設定動作の完了をハードウェアにより
検 出出来ます。ブロック消去、フルチップ消去、ワ
ード/バイト書き込み及びロックビット設定コマンド
が書き込まれた後、RY/BY#はVOLに遷移し、ライト
・ステート・マシン(WSM)が内部アルゴリズムの実
行を終了した時、RY/BY#はハイ・インピーダンス状
態に遷移します。
RY/BY#はシステムのCPUもしくはコントローラの
割 り込み入力と接続する事が出来ます。デバイスが
次 のコマンドを受け付けられる状態であるか、ブロ
ック消去中断中で且つ、ワード/バイト書き込みが行
なわれていない状態、ワード/バイト書き込み中断中
もしくはリセット・モードにある時、RY/BY#はハイ
・インピーダンス状態となります。
28
5.3 電源のデカップリング
フ ラッシュメモリの電源スイッチング特性による
シ ステムへの悪影響を避ける為に、デバイスのデカ
ッ プリングに注意を払う必要が有ります。システム
設 計の際、スタンバイ電流、アクティブ電流、CE#
及びOE#の立ち上がり及び立ち下がりによって生じ
る遷移ピーク電流に注意して下さい。CE#及びOE#入
力 を適切に制御し、適切なデカップリング容量を選
択 する事で、遷移電圧のピークを抑制する事が出来
ま す。各フラッシュメモリ毎に、VCC-GND間及び
VCCW-GND間に0.1µFのセラミック・コンデンサを接
続 して下さい。高周波で低いインダクタンスを持つ
コ ンデンサを使用し、出来るだけパッケージ・リー
ド の近くに配置して下さい。更に、8つのデバイス毎
に4.7µFの電解コンデンサを、VCC-GND間の電力供給
接 続位置に取り付けて下さい。これらのコンデンサ
は、PCボード配線のインダクタンスによって生じる
急激な電圧低下を抑えます。
5.4 プリント基板でのVCCW配線
シ ステム上に実装されるフラッシュメモリ・デバ
イ スを、オンボードで書き換えする場合、プリント
基板の設計時、VCCW電源配線にも注意を払って下さ
い 。ブロック消去、フルチップ消去、ワード/バイト
書き込み及びロックビット設定時にはVCCW端子から
メ モリ・アレイに電流を供給する為、VCC 電源配線
と 同様に十分な幅の配線を使用し、レイアウトに際
し てもVCC 電源と同様の留意事項を考慮して下さ
い。適切なVCCW電源配線及びデカップリングを行う
事により、VCCW電圧のスパイク及びオーバーシュー
トを抑えて下さい。
5.5 VCC,VCCW,RP#の遷移
ブ ロック消去、フルチップ消去、ワード/バイト書
き込み及びロックビット設定動作は、VCCWとVCCが
そ れぞれVCCWH1/2、2.7V~3.6Vでない場合、或いは
RP# がVIH でない場合には保証されません。VCCW エ
ラ ーが検出された場合、実行中の動作に応じてステ
ータスレジスタのビットSR.4又はSR.5と共にSR.3に
"1" がセットされます。ブロック消去、フルチップ消
去、ワード/バイト書き込み及びロックビット設定中
に RP#がVILに遷移した場合、リセット動作が終了す
るまでRY/BY#はロウを出力します。リセット動作終
了 後、デバイスはリセット・モードに入ります。ブ
ロック消去、フルチップ消去、ワード/バイト書き込
み 及びロックビット設定中にリセットされた場合、
部 分的にデータが書き込み或いは消去されているの
で、再度コマンドを実行する必要が有ります。
Rev. 1.26
LHF16J02
29
5.6 電源投入／遮断時の保護
5.8 データ・プロテクション手法
LH28F160BJE-TTL90は電源の投入／遮断時に発生
す るノイズ等によってブロック消去、フルチップ消
去、ワード/バイト書き込み及びロックビット設定が
誤 って実行されない様に設計されています。電源投
入時に、LH28F160BJE-TTL90は自動的にアレイ読み
出しモードになります。電源投入時は、VCCW又は、
VCCの何れの電源が先に投入されても構いません。
御使用のシステムや動作環境により、WE#信号の
入 力レベル或いは電源の仕様値を超えるノイズ等が
原 因で、コマンドの誤認識による不意の書き換え動
作 が発生する場合が有ります。この様な不意の書き
換 えからデータを保護する為、システム設計時にお
い ては以下の機能を使用して、データ・プロテクシ
ョンを行なって頂く事を推奨します。
しかし、VCCWに規定電圧が印加されていて、且つ
VCC がVLKO以上になった場合、誤書き込みを生じな
い 様回路設計をする必要が有ります。コマンド書き
込み時には、WE#とCE#を共にVILにします。何れか
が VIHであれば書き込まれません。更に、2ステップ
に わたるコマンドの書き込みが正しく実行されなけ
れば、メモリ内容は書き換えられません。
■ 下記の何れかの手法を用いて、データ・プロテク
ションを行なう事が可能です。
又 、ブロック・ロック/アンロック機能により不注
意 によるデータの書き換えを防ぐ事が出来ます。
RP# 端子がVILの間は他の制御入力端子の状態に関わ
ら ず、デバイスは機能しませんので、この間はメモ
リの内容は完全に保護されます。
5.7 消費電力
携 帯用のシステムを設計する場合、動作時ばかり
で なくシステム停止時のデータ保持を含めた電池の
電 力消費を考慮に入れる必要が有ります。
LH28F160BJE-TTL90はシステム電源がオフの場合、
コ ードやデータを保持する為に電力を消費する事は
有 りません。フラッシュメモリが持つ不揮発性とい
う特徴により電池の長寿命化を図る事が出来ます。
1)ブロック単位のデータ・プロテクション手法
・ 任意のブロックのロックビットを設定する事によ
り 、そのブロックを書き換え不可とする事が出来
ます。2つのブートブロックに関しては、WP#をロ
ウ にする事によっても書き換え不可にする事が出
来 ます。これにより、例えばフラッシュメモリを
ロ ックした領域をプログラム領域、ロックしてい
ない領域をデータ領域に分ける事が出来ます。
・ ブロック・ロックビットの設定・解除方法の詳細
は、4.10章及び4.11章を参照下さい。
2)VCCW制御によるデータ・プロテクション手法
・VCCW 電圧をVCCWLK(ロックアウト電圧)以下にす
る 事により、フラッシュメモリの書き換えを不可
と する事が出来ます。 全ブロックがロックされる
事 により、完全なデータ・プロテクションになり
ます。
・ロックアウト電圧については、6.2.3章を参照下さ
い。
3)RP#によるデータ・プロテクション手法
・ 特に電源投入・遮断等、電源電圧遷移時にデータ
を 保護する為、RP#をロウとする事によりフラッ
シ ュはディセーブルになり、全ブロックを書き換
え不可とする事が出来ます。
・ RP#制御の詳細については、5.6章及び6.2.7章を参
照下さい。
Rev. 1.26
LHF16J02
30
＊警告: 絶対最大定格 を超えたストレスをデバイ
スに加えた場合非可逆破壊を起こす可能性が有り
ます。 動作条件 以外での動作は推奨出来ませ
ん。又 動作条件 以外での使用はデバイスの信
頼性に影響を与える場合が有ります。
6 電気的特性
6.1 絶対最大定格*
推奨動作温度
読み出し、ブロック消去、フルチップ消去、
ワード/バイト書き込み及び
ロック・ビット設定時........................0°C~+70°C(1)
保存温度
バイアス印加時.................................... -10°C~+80°C
無バイアス時...................................... -65°C~+125°C
入力電圧
(VCC,VCCWを除く)..................... -0.5V~VCC+0.5V(2)
VCC電源電圧 ......................................... -0.2V~+4.6V(2)
VCCW電源電圧 .................................. -0.2V~+13.0V(2,3)
出力短絡電流 ..................................................100mA(4)
注:
1. 本動作温度範囲は民生用規格です。
2. 全ての規定値はGNDを基準としています。入出力
端子に印加可能な最小DC電圧は -0.5V で VCC 及
び VCCW端子に対しては -0.2V です。入力信号遷
移時にパルス幅 20ns 未満のアンダーシュートに
対しては -2.0V です。入出力端子に印加可能な最
大DC電圧は VCC+0.5V で、入力信号遷移時にパ
ルス幅 20ns 未満のオーバーシュートに対しては
VCC+2.0V です。
3. VCCW端子に対する最大DC電圧は、パルス幅 20ns
未満のオーバーシュート時には +13.0V です。
VCCW電圧を12V±0.3Vで御使用されます場合、1
ブロック当たりの書き換え回数は1000回となりま
す。又、VCCWピンに12V±0.3Vを印加する場合、
累計で最大80時間までにして下さい。
4. 短絡時間は1s未満で、同時に1端子に限ります。
6.2 動作条件
記号
TA
VCC
項目
動作温度
VCC供給電圧(2.7V~3.6V)
温度及びVCC動作条件
Min.
Max.
0
+70
2.7
3.6
単位
°C
V
TA=+25°C, f=1MHz
Typ.
Max.
7
10
9
12
単位
pF
pF
テスト条件
周囲温度
6.2.1 容量(1)
記号
CIN
COUT
注:
1. 代表値
項目
入力容量
出力容量
条件
VIN=0.0V
VOUT=0.0V
Rev. 1.26
LHF16J02
31
6.2.2 AC入出力テスト条件
2.7
1.35
入力
1.35
測定点
出力
0.0
ACテスト入力は論理 "1" に対して 2.7V 、論理 "0" に対して 0.0V 。入力タイミングと出力タイミングは 1.35V を基準に測定。
入力の立ち上がりと立ち下がり時間は (10% to 90%) < 10ns。
図 12. AC入出力リファレンス波形
VCC=2.7V~3.6V
テスト条件に対する負荷容量値
CL(pF)
テスト条件
VCC=2.7V~3.6V
50
1.3V
1N914
RL=3.3kΩ
被試験
デバイス
CLは治具の容量も
含みます。
出力
CL
図 13. ACテスト負荷回路
Rev. 1.26
LHF16J02
32
6.2.3 DC特性
記号
ILI
入力負荷電流
注
1
ILO
出力リーク電流
1
ICCS
VCCスタンバイ電流
ICCAS
項目
VCCオート・パワーセーブ電流
ICCD
VCCリセット・パワーダウン
電流
ICCR
VCC読み出し電流
DC特性
VCC=2.7V~3.6V
Typ.
Max.
単位
±0.5
µA
±0.5
µA
2
15
µA
CMOSレベル入力
VCC=VCCMax.
CE#=RP#=VCC±0.2V
0.2
2
mA
TTLレベル入力
VCC=VCCMax.
CE#=RP#=VIH
2
15
µA
2
15
µA
15
25
mA
30
mA
5
5
4
17
12
17
mA
mA
mA
TTLレベル入力
VCC=VCCMax., CE#=GND
f=5MHz, IOUT=0mA
VCCW=2.7V~3.6V
VCCW=11.7V~12.3V
VCCW=2.7V~3.6V
4
12
mA
VCCW=11.7V~12.3V
1
6
mA
CE#=VIH
±2
10
±15
200
µA
µA
VCCW≦VCC
VCCW>VCC
0.1
5
µA
CMOSレベル入力
VCC=VCCMax.
CE#=GND±0.2V
0.1
5
µA
RP#=GND±0.2V
40
30
25
mA
mA
mA
VCCW=2.7V~3.6V
VCCW=11.7V~12.3V
VCCW=2.7V~3.6V
20
mA
VCCW=11.7V~12.3V
200
µA
VCCW=VCCWH1/2
1,3,6
1,5,6
1
1,6
ICCW
VCCワード/バイト書き込み及び
1,7
ICCE
ロックビット・セット電流
VCCブロック消去、フルチップ
1,7
ICCWS
ICCES
消去及びブロック・ロック
ビット・クリア電流
VCCワード/バイト書き込み又は
ブロック消去中断電流
ICCWS
VCCWスタンバイ又は
ICCWR
ICCWAS
読み出し電流
VCCWオート・パワーセーブ電流
1,2
1
1,5,6
1
ICCWD
VCCWリセット・パワーダウン
電流
ICCWW
VCCWワード/バイト書き込み
1,7
12
ICCWE
及びロックビット・セット電流
VCCWブロック消去、フルチップ
1,7
8
ICCWWS
ICCWES
消去及びブロック・ロック
ビット・クリア電流
VCCWワード/バイト書き込み
又はブロック消去中断電流
1
テスト条件
VCC=VCCMax.
VIN=VCC又はGND
VCC=VCCMax.
VOUT=VCC又はGND
10
CMOSレベル入力
VCC=VCCMax.
CE#=GND±0.2V
RP#=GND±0.2V
IOUT(RY/BY#)=0mA
CMOSレベル入力
VCC=VCCMax., CE#=GND
f=5MHz, IOUT=0mA
Rev. 1.26
LHF16J02
DC特性(続き)
VCC=2.7V~3.6V
Min.
Max.
注
7
-0.5
0.8
7
VCC
2.0
+0.5
3,7
0.4
記号
VIL
項目
入力"ロウ"電圧
VIH
入力"ハイ"電圧
VOL
出力"ロウ"電圧
VOH1
出力"ハイ"電圧
(TTL)
7
VOH2
出力"ハイ"電圧
(CMOS)
7
VCCWLK
VCCWH1
VCCWH2
33
VCCWロックアウト電圧
VCCW書き込み、消去動作時電圧
4,7
VCCW書き込み、消去動作時電圧
8
2.4
V
V
V
1.0
3.6
12.3
テスト条件
V
V
0.85
VCC
VCC
-0.4
2.7
11.7
単位
V
VCC=VCC Min.
IOL=2.0mA
VCC=VCC Min.
IOH=-2.0mA
VCC=VCC Min.
IOH=-2.5mA
VCC=VCC Min.
IOH=-100µA
V
V
V
VLKO
2.0
V
VCCロックアウト電圧
注:
1. 注無き電流値は全てRMS値です。Typ.値は表示されているVCC電圧でTA=+25°Cの時の値です。
2. ICCWSとICCESはデバイス非選択時の値です。消去中断モード中での読み出し或いはワード/バイト書き込み時の
電流値は、ICCWS又はICCESとICCR或いはICCWとの和です。
3. RY/BY#端子を含みます。
4. ブロック消去、フルチップ消去、ワード/バイト書き込み及びロックビット設定は、VCCW≦VCCWLK時には禁止
しています。規定電圧範囲外での動作は保証していません。
5. 自動パワーセーブ(APS)機能により、読み出し時にアドレスが300ns以上の間固定されていると自動的にパワー
セーブ・モードに入ります。
6. テスト条件に記載していない全ての端子について、CMOSレベル入力は、VCC±0.2V又はGND±0.2Vで、TTLレ
ベル入力は、VIL又はVIHです。
7. 代表値。
8. VCCW電圧を12V±0.3Vで御使用されます場合、1ブロック当たりの書き換え回数は1000回となります。又、
VCCWピンに12V±0.3Vを印加する場合、累計で最大80時間までにして下さい。
Rev. 1.26
LHF16J02
34
6.2.4 AC特性-読み出し動作時(1)
VCC=2.7V~3.6V, TA=0°C~+70°C
記号
項目
tAVAV
tAVQV
読み出しサイクル時間
出力遅延時間(アドレス)
tELQV
出力遅延時間(CE#)
tPHQV
出力遅延時間(RP#ハイ)
tGLQV
注
Min.
90
2
出力遅延時間(OE#)
2
tELQX
出力低インピーダンス時間(CE#)
3
tEHQZ
出力高インピーダンス時間(CE#ハイ)
3
tGLQX
出力低インピーダンス時間(OE#)
3
tGHQZ
Max.
90
単位
ns
ns
90
ns
600
ns
40
ns
0
ns
40
0
ns
ns
出力高インピーダンス時間(OE#ハイ)
3
tOH
アドレス,CE#,OE#-出力ホールド時間
3
15
tFVQV
出力遅延時間(BYTE#)
3
90
ns
tFLQZ
出力高インピーダンス時間(BYTE#)
3
25
ns
0
ns
ns
tELFV
3,4
5
ns
BYTE#ハイ又はロー時間(CE#ロー)
注:
1. AC入出力リファレンス波形の最大許容入力割合を参照して下さい。
2. CE#の立ち下がりからtELQV-tGLQV以内にOE#を立ち下げた場合、出力遅延時間はtELQVで定義されます。
tELQV-tGLQV以上の場合は、出力遅延時間はtGLQVで定義されます。
3. 代表値。
4. 読み出しサイクル中に×8/×16モードの切り換えを行う場合は、別途規定があります。
Rev. 1.26
LHF16J02
VIH
スタンバイ
デバイスと
アドレスの選択
アドレス(A)
35
有効データ
アドレス確定
VIL
tAVAV
VIH
CE#(E)
tEHQZ
VIL
VIH
OE#(G)
tGHQZ
VIL
tGLQV
VIH
tELQV
WE#(W)
VIL
tGLQX
tOH
tELQX
VOH
データ(D/Q)
(DQ0-DQ15)
HIGH Z
有効出力
VOL
HIGH Z
tAVQV
VCC
tPHQV
VIH
RP#(P)
VIL
図 14. 読み出し動作時のAC波形
Rev. 1.26
LHF16J02
VIH
スタンバイ
デバイスと
アドレスの選択
アドレス(A)
36
有効データ
アドレス確定
VIL
tAVAV
VIH
CE#(E)
tEHQZ
VIL
VIH
OE#(G)
tGHQZ
VIL
tELFV
tGLQV
tFVQV
VIH
BYTE#(F)
VIL
tELQV
tOH
tGLQX
VOH
データ(D/Q)
(DQ0~DQ7)
HIGH Z
tELQX
VOL
データ出力
有効出力
HIGH Z
tAVQV
tFLQZ
VOH
データ(D/Q)
(DQ8~DQ15)
HIGH Z
データ出力
HIGH Z
VOL
図 15. 読み出し動作時のBYTE#タイミング波形
Rev. 1.26
LHF16J02
37
6.2.5 AC特性-WE#制御書き込み動作時(1)
VCC=2.7V~3.6V, TA=0°C~+70°C
Max.
項目
書き込みサイクル時間
RP#リカバリー(ハイ)ｰWE#立ち下がり時間
tELWL
CE#セットアップｰWE#立ち下がり時間
tWLWH
WE#パルス幅
tSHWH
WP#セットアップ(VIH)ｰWE#立ち上がり時間
2
tVPWH
VCCWセットアップｰWE#立ち上がり時間
2
100
ns
tAVWH
アドレス・セットアップｰWE#立ち上がり時間
3
50
ns
tDVWH
データ・セットアップｰWE#立ち上がり時間
3
50
ns
tWHDX
WE#立ち上がりからのデータ・ホールド時間
0
ns
tWHAX
WE#立ち上がりからのアドレス・ホールド時間
0
ns
tWHEH
WE#立ち上がりからのCE#ホールド時間
10
ns
tWHWL
WE#パルス幅(ハイ)
30
tWHRL
tWHGL
WE#立ち上がりｰRY/BY#立ち下がり及びSR.7="0"時間
tQVVL
読み出し前の書き込みリカバリー時間
有効なSRD及びRY/BY#立ち上がり(High Z)からの
VCCWホールド時間
tQVSL
有効なSRD及びRY/BY#立ち上がり(High Z)からの
WP#(VIH)ホールド時間
tFVWH
BYTE#セットアップーWE#立ち上がり時間
注
Min.
90
1
記号
tAVAV
tPHWL
2
単位
ns
µs
10
ns
50
ns
100
ns
ns
100
0
ns
ns
2,4
0
ns
2,4
0
ns
5
50
ns
tWHFV
5
90
ns
WE#立ち上がりからのBYTE#ホールド時間
注:
1. ブロック消去、フルチップ消去、ワード/バイト書き込み及びロックビット設定動作中の読み出しタイミング特
性は、読み出し動作時と同じです。読み出し動作時のAC特性を参照して下さい。
2. 代表値。
3. ブロック消去、フルチップ消去、ワード/バイト書き込み及びロックビット設定の有効なAIN及びDINは表3を参
照して下さい。
4. ブロック消去、フルチップ消去、ワード/バイト書き込み及びロックビット設定が完了(SR.1/3/4/5=0)するまでの
間、VCCWはVCCWH1/2に保持しなければなりません。
5. 書き込みサイクル中に×8/×16の切り換えを行う場合は、別途規定があります。
Rev. 1.26
LHF16J02
アドレス(A)
AIN
AIN
4
5
6
}
}
3
}
2
}
}
}
1
VIH
38
VIL
tAVAV
VIH
tWHAX
tAVWH
CE#(E)
VIL
tWHEH
tELWL
tWHGL
VIH
OE#(G)
VIL
tWHQV1,2,3,4
tWHWL
VIH
WE#(W)
VIL
VIH
データ(D/Q)
High Z
tWLWH
tDVWH
tWHDX
DIN
有効
SRD
DIN
VIL
tPHWL
tFVWH
DIN
tWHFV
VIH
BYTE#(F)
VIL
RY/BY#(R)
(SR.7)
High Z
("1")
VOL
("0")
tWHRL
tSHWH
tQVSL
VIH
WP#(S)
VIL
VIH
RP#(P)
VIL
tVPWH
VCCWH1/2
tQVVL
VCCW(V) VCCWLK
VIL
注:
1. VCC パワーアップ及びスタンバイ
2. 各セットアップ・コマンドの書き込み
3. アドレスとデータ又は確認コマンドの書き込み
4. デバイス内部自動処理による遅延
5. ステータスレジスタの情報読み出し
6. アレイ読み出しコマンドの書き込み
図 16. WE#制御による書き込み動作時のAC波形
Rev. 1.26
LHF16J02
39
6.2.6 AC特性-CE#制御書き込み動作時(1)
VCC=2.7V~3.6V, TA=0°C~+70°C
Max.
項目
書き込みサイクル時間
RP#リカバリー(ハイ)ｰCE#立ち下がり時間
tWLEL
WE#セットアップｰCE#立ち下がり時間
tELEH
CE#パルス幅
tSHEH
WP#セットアップ(VIH)ｰCE#立ち上がり時間
2
tVPEH
VCCWセットアップｰCE#立ち上がり時間
2
100
ns
tAVEH
アドレス・セットアップｰCE#立ち上がり時間
3
50
ns
tDVEH
データ・セットアップｰCE#立ち上がり時間
3
50
ns
tEHDX
CE#立ち上がりからのデータ・ホールド時間
0
ns
tEHAX
CE#立ち上がりからのアドレス・ホールド時間
0
ns
tEHWH
CE#立ち上がりからのWE#ホールド時間
0
ns
tEHEL
CE#パルス幅(ハイ)
25
tEHRL
tEHGL
CE#立ち上がりｰRY/BY#立ち下がり及びSR.7="0"時間
tQVVL
読み出し前の書き込みリカバリー時間
有効なSRD及びRY/BY#立ち上がり(High Z)からの
VCCWホールド時間
tQVSL
有効なSRD及びRY/BY#立ち上がり(High Z)からの
WP#(VIH)ホールド時間
tFVEH
BYTE#セットアップ−CE#立ち上がり時間
注
Min.
90
1
記号
tAVAV
tPHEL
2
単位
ns
µs
0
ns
65
ns
100
ns
ns
100
0
ns
ns
2,4
0
ns
2,4
0
ns
5
50
ns
tEHFV
5
90
ns
CE#立ち上がりからのBYTE#ホールド時間
注:
1. CE#が書き込みパルス幅( CE#より長いWE#タイミング波形範囲での)を決定するシステムでは、全セットアッ
プ、ホールド、WE#不活性時間はCE#波形を基準にして測定して下さい。
2. 代表値。
3. ブロック消去、フルチップ消去、ワード/バイト書き込み及びロックビット設定の有効なAIN及びDINは表3を参
照して下さい。
4. ブロック消去、フルチップ消去、ワード/バイト書き込み及びロックビット設定が完了(SR.1/3/4/5=0)するまでの
間、VCCWはVCCWH1/2に保持しなければなりません。
5. 書き込みサイクル中に×8/×16の切り換えを行う場合は、別途規定があります。
Rev. 1.26
LHF16J02
アドレス(A)
AIN
AIN
4
5
6
}
}
3
}
2
}
}
}
1
VIH
40
VIL
tEHAX
tAVEH
tAVAV
VIH
tEHEL
CE#(E)
VIL
tELEH
tDVEH
tEHGL
VIH
OE#(G)
VIL
VIH
WE#(W)
VIL
VIH
データ(D/Q)
High Z
tEHQV1,2,3,4
tEHWH
tEHDX
tWLEL
DIN
有効
SRD
DIN
VIL
tPHEL
tFVEH
DIN
tEHFV
VIH
BYTE#(F)
VIL
RY/BY#(R)
(SR.7)
High Z
("1")
VOL
("0")
tEHRL
tSHEH
tQVSL
VIH
WP#(S)
VIL
VIH
RP#(P)
VIL
tVPEH
VCCWH1/2
tQVVL
VCCW(V) VCCWLK
VIL
注:
1. VCC パワーアップ及びスタンバイ
2. 各セットアップ・コマンドの書き込み
3. アドレスとデータ又は確認コマンドの書き込み
4. デバイス内部自動処理による遅延
5. ステータスレジスタの情報読み出し
6. アレイ読み出しコマンドの書き込み
図 17. CE#制御による書き込み動作時のAC波形
Rev. 1.26
LHF16J02
41
6.2.7 リセット動作
RY/BY#(R)
(SR.7)
High Z
("1")
VOL
("0")
VIH
RP#(P)
VIL
tPLPH
(A)アレイ読み出しモード時のリセット・タイミング
RY/BY#(R)
(SR.7)
High Z
("1")
VOL
("0")
tPLRZ
VIH
RP#(P)
VIL
tPLPH
(B)コマンド実行時のリセット・タイミング
2.7V
VCC
VIL
t2VPH
VIH
RP#(P)
VIL
(C)RP#立ち上げタイミング
図 18. リセット動作時のAC波形
AC特性-リセット動作
記号
項目
tPLPH
RP#パルス"ロウ"時間
tPLRZ
RP#"ロウ"-RY/BY#"High Z"及びSR.7="1"時間
(コマンド実行時)
注
2
1,2
VCC=2.7V~3.6V
Min.
Max.
100
30
単位
ns
µs
t2VPH
2,3
100
ns
VCC=2.7V到達-RP#"ハイ"時間
注:
1. ブロック消去、フルチップ消去、ワード/バイト書き込み及びロックビット設定中でない場合にリセットを実行
すると、100ns以内にリセットが完了します。
2. RY/BY#(SR.7)がハイ・インピーダンス状態("1")になる又は、RP#の"ハイ"になるの何れか遅い方から出力が有
効になるまでにはリセット時間tPHQVが必要です。tPHQVはAC特性-読み出し動作時を参照して下さい。
3. 電源が規定値に達して且つ安定してから、最低100nsの期間が必要です。
Rev. 1.26
LHF16J02
42
6.2.8 ブロック消去、フルチップ消去、ワード/バイト書き込み及びロックビット設定動作(3)
記号
tWHQV1
VCC=2.7V~3.6V, TA=0°C~+70°C
VCCW=2.7V~3.6V
Typ.(1)
Max.
項目
注
2
33
200
32Kワード・ブロック
ワード書き込み時間
tEHQV1
単位
µs
4Kワード・ブロック
2
36
200
27
µs
64Kバイト・ブロック
2
31
200
19
µs
8Kバイト・ブロック
2
32
200
26
µs
ブロック書き込み時間 32Kワード・ブロック
(ワードモード時)
4Kワード・ブロック
2
1.1
4
0.66
s
2
0.15
0.5
0.12
s
ブロック書き込み時間 64Kバイト・ブロック
(バイトモード時)
8Kバイト・ブロック
2
2.2
7
1.4
s
2
0.3
1
0.25
s
32Kワード・ブロック
64Kバイト・ブロック
2
1.2
6
0.9
s
4Kワード・ブロック
8Kバイト・ブロック
2
0.6
5
0.5
s
2
42
210
32
s
バイト書き込み時間
tWHQV2
tEHQV2
VCCW=11.7V~12.3V
Typ.(1)
Max.
20
ブロック消去時間
フルチップ消去時間
tWHQV3
2
56
200
42
µs
tEHQV3 ロックビット・セット時間
tWHQV4
2
1
5
0.69
s
tEHQV4 ブロック・ロックビット・クリア時間
tWHRZ1 読み出しの為のワード/バイト書き込み中断
4
6
15
6
15
µs
tEHRZ1
遅延時間
tWHRZ2
4
16
30
16
30
µs
読み出しの為のブロック消去中断遅延時間
tEHRZ2
注:
1. 標準値はTA=+25°CでVCC=3.0V, VCCW=3.0V又は12.0Vの場合で、ブロック・ロックビットがセットされていな
い場合です。デバイスの特性により変化します。
2. システムのオーバヘッドは含みません。
3. 代表値。
4. 中断コマンドを書き込んで(WE#又はCE#がハイになった時点)から、RY/BY#がHigh Zになる又はSR.7が"1"にな
るまでの時間です。
Rev. 1.26
追加情報
1
ブロック消去中断、再開コマンド
ブロック消去再開コマンドを書き込んでから、ブロック消去中断コマンドを書き込むまでの時間が 15ms より
も短く、かつそれらのコマンドを繰り返し書き込んだ場合、通常のブロック消去動作に比べて消去完了までの時
間が長くなります。
Rev. 0.11
i
A − 1 推奨動作条件
A − 1.1 電源投入時
電源投入時、図 A-1 のタイミングで電源、制御信号を入力することを推奨致します。図中のタイミング規定が
守られない場合は誤動作する可能性があります。
図 A-1. 電源投入時のタイミング
図中の AC 特性 tVR、tR、tF については次ページを参照して下さい。電源電圧範囲、動作温度、および次ペー
ジで規定されていない AC 特性については、納入仕様書に記載されている「電気的特性」を参照して下さい。
Rev. 1.10
ii
A − 1.1.1 立ち上がり、立ち下がり時間
記号
項目
注
Min.
Max.
単位
1
0.5
30000
µs/V
tVR
VCC 立ち上がり時間
tR
入力信号立ち上がり時間
1, 2
1
µs/V
tF
入力信号立ち下がり時間
1, 2
1
µs/V
注:
1. サンプル値であり、全数テストは実施していません。
2. 電源投入時に限らず通常動作時に対してもこの規定が適用されます。
RP# (RST#) に対する tR(Max.) および tF(Max.) は 50µs/V となります。
Rev. 1.10
iii
A − 1.2 グリッチ・ノイズ
図 A-2 (b) に示すような、VIH (Min.) 以下または VIL (Max.) 以上となるようなグリッチ・ノイズをアドレス、
データ、リセット、および制御信号に入力しない様御願い致します。許容されるグリッチ・ノイズを図 A-2 (a)
に示します。
図 A-2. グリッチ・ノイズの波形
VIH (Min.) および VIL (Max.) については、納入仕様書に記載されている「DC 特性」を参照して下さい。
Rev. 1.10
iv
A − 2 関連資料情報 (1)
ドキュメント No.
ドキュメント名
AP-001-SD
Flash Memory Family Software Drivers
AP-006-PT
SHARP フラッシュメモリのデータ保護方法
AP-007-SW
RP#, VPP 電位切り替え回路
注:
1. 資料御請求の際はお近くの SHARP 営業所まで御連絡下さい。
Rev. 1.10
© Copyright 2026 Paperzz
