NC-SYSTEMC - 日本ケイデンス・デザイン・システムズ社

NC-SystemC 04.7.14 15:14 ページ 1
DATASHEET
NC-SYSTEMC
NC-SystemCはOpen SystemC Initiative
(OSCI)
が標準化する
システム・レベル記述言語SystemC2.0.1及び、テスト記述を効率的
IP
に 行う拡 張ライブラリである SystemC verification library
Analog/
Mixed-signal
Acceleration/
Emulation
(SCV)
をサポートする高性能SystemCシミュレータです。完全なト
Accelerationon-demand
ランザクション・レベル・サポートやユニファイド・テスト・ジェネレーショ
Incisive AMS
Incisive Palladium accelerator/emulator
Unified test
generation
Incisive
Unified
Simulator
HDL Analysis
ンの機能に対応し、設計初期段階での抽象度の高い記述モデル
Assertions
から、RTLモデルの検証まで広範囲に適用可能です。Cadence
Comprehensive
coverage
NC-SystemCは、高速、かつ効率的なナノメータ・スケールICの検
Transaction
support
証を提供します。
Incisive Verification IP
Debug & analysis
NCVHDL
NCVerilog
Incisive XLD
Base
Incisive
Accelerated
XLD
team
team
verification
verification
NCSystemC
Simulation
3rd party
EDA support
NC-SystemC SIMULATOR
NC-SystemCは、業界初のSCVをサポートした、OSCI SystemC 2.0.1
要な特長です。また、モジュールの外からの参照によりSystemCモジュー
リファレンス・シミュレータと互換性を保持する商用シミュレータです。システ
ルが HDLに接続されることを許可します。トランザクションを信号にあるい
ム・レベル設計で利用されるSystemCモデルを高速にシミュレーションしま
はその逆の変換を行うトランザクタのようなテストベンチ・コンポーネントは、
す。SystemCを利用することで、
トランザクション・レベルなどの高い抽象度
内部のHDLデザイン・エレメントをSystemCから観測し、シミュレートする
から、現在、ハードウェア設計に利用されるRTL記述まで、同一言語で記
ためこの特長を利用します。これらのトランザクタの開発はHDLシミュレー
述することが可能です。抽象度の高いレベルで作成したテストベンチは、
タなしでも行うことが可能です。
RTLの検証にも再利用が容易で、ハードウェア設計の過程で最も時間を
費やされているテストベンチ記述を大幅に短縮することができます。
統合されたシミュレーションとデバッグ環境
NC-SystemCは、SystemCと、VerilogやVHDLの混在記述を、シングル・
NC-SystemCの統合されたシミュレーション及びデバッグ環境は、容易に複
カーネル・アーキテクチャにより、ケイデンスのHDLシミュレータと協調し、高速
数のシミュレーションを実行でき、モデルの構成に依存せず検証プロセスの
なシミュレーションを実現します。Incisiveは完全なトランザクション・レベル・
全てのポイントでデザインやテストベンチを解析可能です。また、設計及び
サポートやユニファイド・テスト・ジェネレーションの機能を持ち合わせた、包括
検証フローの全体を通じて、デザイン・ナビゲーション、ソース・ブラウジング、
的な検証環境を含んでいます。
トランザクション及び波形表示などを提供します。ユーザー定義のチェック
及び解析機能を有効にするため、全てのレベルで業界標準をベースにし
BENEFITS
たアプリケーション・プログラミング・インターフェース
(API)
が利用可能です。
●等価な RTL モデルと比較して 100 ∼ 1000 倍高速なシミュレーション・
プロジェクトに携わる全てのエンジニアは統一された環境を習得するだけ
パフォーマンスを提供
で、効率的に設計検証作業を行うことができます。
●システム・レベル検証を高速化
アーキテクチャ性能解析を可能に
機能カバレッジ解析
早期に高速な組み込みSW 開発を可能に
機能カバレッジの測定及び向上のために、強力なトランザクション解析機
LSIの評価及びシステムへの組み込みを促進
能が利用できます。Tcl/Tkインタープリタにテンプレートに基づくインター
●
●
●
●トランザクション・レベルのサポートによりテストベンチ開発期間を短縮
フェースを配し、大きなシミュレーション実行結果に対する、迅速な解析
●トランザクション表示機能やデバッグ環境を用いることによりデバッグ時間を削減
及びポストプロセスのクエリー記述を可能にします。シミュレーション及び
●トランザクション解析を行うことで機能カバレッジの測定が可能
デバッグ環境は、パイチャート
(円グラフ)、ガントチャート、ヒストグラム、
FEATURES
機能は、制約付きランダム、完全ランダムテスト用のセットを指定でき、す
Incisive Unified Simulator 完全互換
べての仕様上の機能条件を網羅したかを確認できます。例えば、通信デ
NC-SystemCはIncisive Unified Simulatorとの2つの統合パスを提供
バイス内で全てのルータへのパスが検査されたかどうかまたは、全ての
します。SystemC への HDL モジュールのインスタンス及び HDL への
ルータの入力が同時に同じ出力にパケットを送信したかを測定できます。
SystemCモジュールのインスタンスです。これは、複数の言語(SystemC、
また、プロセッサが特定の割り込みが特定の操作中に発生したかどうか
Verilog、VHDL)
が混在するデザインをIncisiveでシミュレーションする重
も確認できます。
その他の形式の統計データの視覚化を行います。トランザクション解析
NC-SystemC 04.7.14 15:14 ページ 2
アーキテクチャ及び性能の解析
SPECIFICATIONS
NC-SystemCのトランザクション解析機能はまたアーキテクチャ的な、ある
シミュレーション
いは性能の解析に利用することも可能です。Tclインターフェースとトランザ
●シングル・カーネル・シミュレーション・エンジン
クション探索機能はシステムの仕様に対しコンポーネントの性能が十分かど
●
SystemC(OSCI SystemC v2.0.1)
うか(例えば、サービス仕様のレンテンシーやクオリティに対しアービターの
●
SystemC Verification Library(OSCI SCV 1.0)
性能を評価する)確認する場合に有効です。結果は、グラフィカルまたは、
●コンパイル
表形式など様々なレポート形式で表示可能です。
●
理想のハードウェア・ソフトウェア協調設計
●
最大のパフォーマンスを引き出すためにホスト・プロセッサマシン・コード
へダイレクトに変換するネイティブ・コンパイレーション・テクノロジ
コンパイル時間を削減するインテリジェントなインクリメンタル・コンパイル
アーキテクチャ的精度の高いトランザクション・レベル・モデルはシステム内の
機能
全てのメモリ・ロケーションや通信プロトコルを記述します。検証済みのトラン
ザクション・レベル・モデルをRTLに対し100倍以上高速に実行可能なNC-
解析環境
SystemCの利用は、組み込みソフトウェア開発をRTL 開発と同時に進め
●デバッグとGUI
る場合、パーフェクトな環境といえます。Incisive Unified Simulatorの環
●
境では、組み込みソフトウェアはRTL検証に対し非常に有効なテストベンチ
●
であり、同一のシミュレーション環境でハードウェア・ソフトウェア協調設計を
●
行うことは、設計チームに対し、性能のボトルネックを特定し、ソフトウェアで
●
パッチを当てる代わりに、十分早期に効果的にハードウェア変更を加えるこ
●
とを可能にします。
●
ソースコード・ビューア
階層ナビゲーション及びブラウジング
シミュレーション中の変数の値のプロービングと表示
波形表示ウィンドウ
信号及びトランザクションを単一データベースに記録
トランザクション/信号の統合化表示
●機能カバレッジ解析を可能にするTcl / Tkスクリプト
インタラクティブ・コマンド・サポート
●
describe、value、scope、probeなどの主要なTclコマンドをサポートし、
●
ユーザーにシミュレーション情報にインタラクティブにアクセスすることを可能
●
シミュレーション実行におけるトランザクションの種類をカウント
トランザクションのタイプやアトリビュートの網羅性を解析
デザイン内の並列動作の確認 (例:デュアルポート・メモリに対する同
にします。単一のインターフェースと単一のコマンドセットを通してデザインと
インタラクティブにやりとりすることができます。テスト及び解析スクリプトはデ
時バーストライト)
リアルタイム・システムの性能解析
●
ザインが SystemC、Verilog、VHDLに 関 わらず、Incisive Unified
Simulatorで再利用可能です。
サードパーティ・サポート
●モデル
業界初のSystemC 及び SCV 商用シミュレータ
ケイデンスの検証 IP パートナー・プログラムを通してサード・パーティ・
●
NC-SystemCは、業界初のSCV及びSystemC2.0.1に対応したシミュレー
タです。設計の早期にトランザクション・レベルで記述されたSystemCシス
テム・レベル・モデル及びSCVを含むテストベンチをシミュレーションにより高
モデルをサポート
●ツール
●
速に検証可能です。モデル内のsc_objectは、ソースコードにsc_traceメ
30社以上のベリフィケーション・カンパニー・パートナーを持つケイデンス
のコネクション・プログラムを通して、サード・パーティ・ツールをサポート
ソッドを記述しなくても、probeコマンドやGUI上の操作によりSST2データ
ベースに記録可能です。また、コマンドラインやGUI上からのシミュレーショ
インターフェース
ン実行制御、ダイナミックな波形表示の更新にも対応しています。設計段階
●
PLI(IEEE 1364)
が進行し、SCVテストベンチとRTL(HDL)
モデル混在での検証を行う場
●
VPI(PLI 2.0, IEEE 1364)
合、シングル・カーネルによる高速シミュレーションを提供します。また、アクセ
●
OMI(IEEE 1499)
ラレーション・オンデマンドに対応し、Palladiumを利用したシミュレーショ
●
VHPI
ン・アクセラレーション環境下でもSCVテストベンチの利用が可能です。
●
コンパイルドSDF
プラットフォーム
●
Sun Solaris
●
HP-UX
●
IBM AIX
●
Linux
販売代理店
日本ケイデンス・デザイン・システムズ社
イノテック株式会社
ICソリューション本部
本社/〒222-0033 神奈川県横浜市港北区新横浜 3-17-6
TEL.
(045)
474-2290,2291,2293
(営) FAX.
(045)
474-2395
アカウント営業本部
TEL.
(045)
475-8410
〒222-8580 神奈川県横浜市港北区新横浜 3-17-6
FAX.
(045)
475-8415 URL http://www.cadence.co.jp/
URL http://www.innotech.co.jp/
関西営業所/〒550-0011 大阪市西区阿波座 1-4-4 野村不動産四ツ橋ビル
大阪支社/〒550-0011 大阪府大阪市西区阿波座 1-4-4 野村不動産四ツ橋ビル 14F
TEL.
(06)
4390-7371
TEL.
(06)
6539-0079
FAX.
(06)
4390-7372
FAX.
(06)
6539-0071
※登場する各製品等は各社の登録商標です。
GREY-2004-07-1.5K-V1