VLSI設計・若手夏の学校 - 琉球大学工学部情報工学科

VLSI設計・
若手夏の学校
「最近のデジタル機器の構成レビューと
LSI設計者が学ぶべきこと」
99/8/20
琉球大学工学部情報工学科
和田知久
[email protected]
http://bw-www.ie.u-ryukyu.ac.jp/~wada/
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
1
アウトライン
システムLSIとは？
n 最近のデジタル機器のアーキテクチャ
１） PCアーキテクチャ
２） MPEG2
３） 3次元グラフィックス
４）携帯電話
n システムLSI時代のLSIは．．．
n
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
2
システムLSIとは？
1997年8月23日の朝日新聞に....
メモリー
＋
演算素子
→
日本得意
『システムLSI』シフト
値崩れメモリー敬遠
本当に、メモリ＋演算素子で日本は得意なのか？
ということで、実際のシステム製品のアーキテクチャを見る。
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
3
[1] PCアーキテクチャ
n
LSIの進歩により、コストパフォーマンスが
劇的に進化。
●５万円PCの時代
n
コスト／パフォーマンスでワークステーショ
ンに勝利。
●LSIの集積度向上が直接低コスト化を実現
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
4
PentiumPCのアーキテクチャ
L2
Cache
Frame Memory
Video
Graphic
Controller
LAN
Modem
Pentium
Core
Chip
Set
HOST BUS 66MHz -> 100MHz
Main Memory
PCI 33MHz -> AGP 66MHz
ISA
Bridge
● HOST BUSの分離で、MPUと主記憶、ｸﾞﾗﾌｨｯｸの周波数が分離
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
5
PentiumII PCのアーキテクチャ
200-300MHz
L2
Cache
Pentium II
Frame Memory
100MHz -> 133MHz
Video
Graphic
Controller
Core
Chip
Set
AGP 66+MHz
Main Memory
100MHz(SD) ->
800MHz(RD)
USB
PCI 33MHz
LAN
Modem
● L2 BUSの分離し、MPU周波数の１／２に設定
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
6
近未来PCのアーキテクチャ
MPU+L2
Video
Rambus Memory
Main + Frame
Core Chip Set
Graphic Controller
PCI 33MHz
USB
IEEE1364
LAN
Modem
● 高速シリアル／低ピンカウントBUSで低ピン化
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
7
Direct RAMBUS
n
n
n
n
n
400MHz clockの両エッジデータ転送
18bitデータバス、アドレスバスも８ビットと少ない
最大２Byte x 800MHz = 1.6GB/s
現状の100MHz SDRAM, 64bitバス（800MB/s）の２倍
但し、Latencyが遅めで、既存アプリで性能上がらず。
RDRAM
Controller
RDRAM
Vtt
RAC
16+2 Data
8
Cntl, Addr
Vref
2
2
ClkFM
ClkTM
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
8
あるPentiumII PCマザーボード
PCI
バス
AGP
バス
電源系
Slot1
PentiumII
ソケット
ISA
バス
コア
チップセット
ブリッジ
チップ
DIMM
ソケット
PCを構成するLSI数は減った。ソケットが面積を決める。
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
9
PCアーキテクチャのトレンド
集積化され、LSI数が減る。
n USB, IEEE1394の高速シリアルインター
フェイスで低ピン化、ソケットも減る。
n Rambus採用での６４→１６ビットバス化
n 高性能＋小型化
n コスト的、技術的に難しいものは集積化さ
れにくい。（低コストDRAM、高速通信）
n
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
10
PentiumII PCでのLSI
n
n
n
n
n
n
n
n
n
n
n
MPU (1)
Cache SRAM (2)
コアチップセット(1-3)
DRAM (4-8)
BIOS (1)
I/Oコントローラ (1)
グラフィックCNTL(1)
フレイムバッファ(2)
LAN/MODEM (1)
SOUND (1)
電源系
INTEL / AMD
NEC / Toshiba....
INTEL / VIA
Samsung / Micron..
AMI / Phenix
???
Matrox / ATI / S3
Micron / NEC..
3Com etc.
Creative etc.
Maxim etc.
独壇場
集積される
ｸﾞﾗﾌｨｯｸｽを取りこむ
コストで日本苦しい
ソフトウエア
低コスト、集積される
独壇場、Intel参入
集積化されそう
まだ高性能化続く
集積される
安いが必要
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
11
PCでのLSI（
１）
n
まだしばらくLSI数が減る。
○微細化による高集積
○１ピンあたりの高バンド幅化でPKGのI/O数がネックにならない。
Rambus, USB, IEEE1394
n
n
n
LSIを設計できるのはIntelと限られたシステム力
のあるメーカに限られている。
メモリのコスト競争で日本がやられたら、PCから
日本製のLSIはなくなる（
かも？）。
何かの新しい機能を考えないとPCビジネスに参
入できない。
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
12
PCでのLSI（
２）
アーキテクチャとOSはIntelとマイクロソフト
がおさえている。
n PCでのLSIビジネスのシェアUPは困難。
システム力か独自技術力がKEY!
n 液晶と液晶関連LSIに希望あり。
n 最終製品（
システム）を規定するところが
結局は非常に有利。ゲーム機に期待。
n
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
13
[2] MPEG2
DVDやPCでの動画再生で、画像・音声の
圧縮･解凍の成功した標準
n その他
静止画用： JPEG
VHSクオリティ： MPEG１
ビデオ会議： H.26x
デジタルビデオテープ： DV
n
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
14
MPEG2画像系のアーキテクチャ
n
画像圧縮の簡単な原理
１）
以前の良く似た画像を見つけて、違いのみ
転送する。差のデータ量が小さい。
２）
画像の高周波成分をカットする。
３）
符号化を工夫してデータを減らす。
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
15
MPEG画像に関する基礎知識
n
n
n
n
コンピュータではRed,Green,Blueで画素を表す。
MPEG（Video）ではY(luminance),Cb,Cr(colordifference)
Y = 0.299R’ + 0.587G’ + 0.114B’
Cb=- 0.169R’ - 0.331G’ + 0.500B’
Cr= 0.500R’ - 0.419G’ - 0.081B’
人間はcolor成分に鈍感なので、Cb,CrはYの１／４サン
プル
画像の処理単位＝マクロブロック、８ｘ８画素
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
16
１）
差の小さいデータを探す。
n
Motion Estimation
○あるサーチ領域でエラー最小のMotion
Vectorを探す。
○画像の代りにMotion VectorとErrorを転送。
Motion
Vector
以前のフレイム
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
17
Motion Estimation
Input
Block
Block
Compare
Search
Window
Motion
Vector
-
Prediction
Error
Previous
Picture
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
18
Motion Estimationの基本計算式
平均絶対値誤差
N-1
N-1
MAD(x,y) = Σ Σ |S(m+x,n+y)-B(m,n)|
m=0 n=0
-p <= x, y <= p
n
n
(2p+1)x(2p+1)
Search Window
in previous picture
Input
NxN
Block
多数のアダーとコンパレータで実現できるが、
現実にはアルゴリズムの改良で、サーチウイン
ドウを広げ、H/Wを小さくしたものが主流。
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
19
２）
画像の高周波成分をカット
n
Transform Cordingとも言うが、原理は自
然の画像は空間的に高周波の成分を落と
しても質が低下しない。
n
低周波成分は荒く量子化できる。
n
Discrete Cosine Transformをし、DCT要
素を表現するビット数を減らす。
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
20
DCTの基本要素の例
実際は８ｘ８であるが、ここでは４ｘ４の例を
示す。
n 任意の画像を下記要素に分解する。
n
DC
高周波
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
21
８ｘ８ブロックの変換例
87.5
87.5
87.5
87.5
87.5
87.5
87.5
87.5
75
75
75
75
75
75
75
75
62.5
62.5
62.5
62.5
62.5
62.5
62.5
62.5
50
50
50
50
50
50
50
50
37.5
37.5
37.5
37.5
37.5
37.5
37.5
37.5
25
25
25
25
25
25
25
25
12.5
12.5
12.5
12.5
12.5
12.5
12.5
12.5
0
0
0
0
0
0
0
0
DCT
44 14 0 1 0 0 0 0
0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0
Scalar
Quantization
350 228 0 24 0 7 0 2
0
0 0 0 0 0 0 0
0
0 0 0 0 0 0 0
0
0 0 0 0 0 0 0
0
0 0 0 0 0 0 0
0
0 0 0 0 0 0 0
0
0 0 0 0 0 0 0
0
0 0 0 0 0 0 0
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
22
1D-DCTの基本計算
7
y(u)= 0.5 C(u) Σ {x(n) cos[(2n+1)uπ/16]}
n=0
cosとの掛け算の結果をROMに入れてる
と、ROMとアキュミュレータで実現できる。
n ２次元は繰り返しで求まる。
n Distributed Arithmeticと呼ばれる方法。
n
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
23
３）
符号化の工夫でデータ削減
n
Run-Length Encoding
0,0,0,0,0,5,0,0,-4,0,0,0,0,0,0,3
(5,5),(2,-4),(6,3)
n Variable-Length Encoding
出現確率の高いデータに対して、ビット長
の短いコードを割り当てて、平均コード長を
削減する。
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
24
MPEGでのLSI技術
n
n
n
n
n
n
多量の加算演算や特殊演算
DCTではROM演算
符号化も特殊
汎用MPUでは一見やりにくく見える。
信号処理の知識といかにH/Wにマッピングする
かがKEY。
H/W設計の工夫よりアルゴリズムの改善が効く。
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
25
三菱MPEG2エンコーダ
Host I/F
ME core
Coarse
ME
Video input
Video output
Fine
ME
Half-pel
n
Video
ME,DCT,VLC,IQ,IDCTを
H/Wサポート
n
Audio
Dolby DIgitalはS/W処理
2way VLIW
DCT/
IDCT
Inst RAM
Data RAM
Audio I/F
Q/IQ
VLC
Timing
info. gen
FIFO
SDRAM I/F
SDRAM
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
26
MPEG関係の今後
n
もっと圧縮したい！
●インターネットビデオカンファレンス
●携帯電話で動画を送る（携帯TV電話）
●HDTVサポート
n
新アルゴリズム
●Discrete Wavelet Transformによる
サブバンドコーディング等
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
27
[3] ３次元グラフィックス n
Nintendo64、PlayStationそしてPCで３次
元グラフィックスゲームが今や主流
n
映画やTV放送でも３次元グラフィックスは
当たり前
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
28
PCにおける３次元グラフィックス
200-300MHz
Frame Memory
Video
3D Graphics
Rendering
Controller
PCI /AGPカード
L2
Cache
Pentium II
Core
Chip
Set
Main Memory
PCI 33MHz,
AGP 66+MHz
● 今までの２次元グラフィックスカードがそのまま３次元グラフィックス
サポートに置き換わった。
● ただ処理内容は大きく異なる。
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
29
Nintendo６４
Cassette
ROM
64bit
MIPS
MPU
Rendering
Controller
Video
9bit, 500MHz
RDRAM
RDRAM
● ３Dグラフィックスではメモリアクセスが多く、
RambusDRAMでボトルネックを解消している。
●TVゲームではPCに比べて画素数が少なく、その点でメモリB/Wで楽。
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
30
３Dグラフィックスに関する基礎知識
n
３次元モデルを三角形等の図形要素でモデル化
n
陰線消去必要であり、２次元ディスプレイ座標
（ｘ、ｙ
）
に加えてDepthのｚが加わる。
n
ガラス等の半透明サポートのために、(R,G,B)に
加えてA(アルファ）
＝透過度が加わる。
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
31
OpenGL Machine(前半）
Lighting
Vertex(頂点）Normal(法線）Color(頂点の色） TexCord（模様座標）
Model / View
Matrix（座標変換）
TexGen
(模様生成）
n
Lighting（照明）
Coloring
n
Matrix
(座標変換）
n
Primitive Assembly（図形要素生成）
Clipping
Projection
Matrix （投影変換）
コンピュータ画面上に投影した三角形
Rasterization
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
32
ジオメトリ処理
n
n
頂点（Vx,Vy,Xz,Vw）の座標変換
法線(Nx,Ny,Nz)の変換
⇒ 浮動小数点加算･乗算のマトリックス演算： SIMD向き
n
色データ(R,G,B,A)に対する同じ処理
⇒ 浮動小数点加算･乗算： SIMD向き
n
ベクトル正規化、光源との距離、鏡面反射
⇒逆数、平方根、累乗：特殊計算
前半はヘビーな計算処理が主体、高性能MPU向き。
MMX Pentium in PC, 64bit RISC in Nintendo64.
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
33
128bit MPU for PlayStation2??
n
ISSCC99, TP15.1, SCE & Toshiba
● 2way 64bit superscalar MPU
● 10 IEEE single precision FMAC
● 4 IEEE single FDIV
● MPEG support--VLD, DCT/IDCT, IQ, CSC, VQ
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
34
OpenGL Machine（
後半）
色を線形補間して、画素に分解
グーロー・シェーデイング
Z-bufferにより見えない
ピクセルは書きこまない
Rasterization
（画素への分割）
(X,Y,Z) (Rf,Gf,Bf,Af)
(Xt,Yt)
Texel Generation
（点模様生成）
(Rt,Gt,Bt,At)
Texture Application
（点の色変更）
(X,Y)
Frame Buffer Test
（Depth-Test）
(R,G,B,A)
Blending
半透明ではブレンド
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
Texture
Memory
Z-buffer
Memory
Pixel
Memory
35
画素への分割
n
３頂点から画素へ分割
データ増加
n
グーロー・シェーディング
色（Rf,Gf,Bf,Af）を線形補間でつくる。
整数演算
n
フォン・シェーディング
法線ベクトルを各画素に対して計算
し、各画素の照明を計算する。
計算量大
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
36
テキスチャマッピング
テキスチャデータは各グリッドポイン
トにおける（RGB)データ。
(Rk,Gk,Bk) (Rl,Gl,Bl)
Uf
n 二アレスト(1点サンプル）
Vf
Rt = Rl
(Ri,Gi,Bi) (Rj,Gj,Bj)
n リニア（
４点サンプル）
Rt = (1-Vf){Uf･
Rj + (1-Uf)Ri} +
Vf {Uf･
Rl + (1-Uf)Rk}
n ミップマップ（
８点サンプル）
精度の異なる２つのテキスチャデー
タ間で補間
１つのピクセルに対して、多くのテキスチャデータが必要。
テキスチャメモリアクセスがボトルネック
n
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
37
Depth Test
n
n
TRUE
FALSE
n
Depth Testをするには
１) Z-bufferよりZdestを読み出す
２）ZsourceとZdestを比較
３）Zsource < Zdestならば
ZdestとPixelメモリを更新
Z-bufferに対してRead Modify
Writeが必要。
Z-bufferは各ピクセルに対して
32bit程度。
これはRGBAの３２ビットと同じ。
Z-bufferとPixelメモリは同一のフレイムメモリを使う場合が多く、
フレイムメモリのI/O BWがボトルネックになる。
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
38
ブレンド
n
SOURCE
DESTINATION
n
SOURCE図形上に半透明な
DESTINATION図形を描画する場合、
1) ピクセルメモリより(RGBA)を読み出す
2) 以下のような混合計算実行
Rrst = As・Rsrc + (1-As) Rdest
３）結果をピクセルバッファへ書き戻す
これも、Pixelメモリに対してRead Modify
Writeが必要。
フレイムバッファ（DRAM）を内蔵することでBW問題を解決。
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
39
PCでのメモリの用途
Pixelメモリ
Z-buffer
1000x1000x64bit=約8MB
200-300MHz
Frame Memory
Video
3D Graphics
Rendering
Controller
PCI /AGPカード
L2
Cache
Pentium II
Core
Chip
Set
Main Memory
テキスチャ
メモリ
PCI 33MHz,
AGP 66+MHz
16-32MBとかでかい
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
40
NeoMagic MagicMedia256AV
n
n
n
PC用途
DRAM内蔵、内部２５６ビットバス
BW=3.2GB/ｓ DirectRDRAMの２倍
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
41
三菱３DRAM
n
n
SUN GWS, アーケード３Dゲーム
Z-test、ブレンド機能を有するALUとDRAMを１チップ化
Read Modify WriteをWriteのみで実現
DRAM A
DRAM B
Video buf
Video buf
DRAM C
DRAM D
Video Data
256bit BUS
Pixel
Cache
ALU
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
42
３DグラフィックスでのLSI技術
n
n
ジオメトリ処理
● Floating演算のSIMDタイプの並列処理
● 逆数、平方根、累乗：
特殊計算
描画処理
● 整数演算
● メモリBWがボトルネック
⇒フレイムバッファとコントローラの１チップ化
● PCIがテキスチャ転送のボトルネック
⇒AGP倍速化
⇒ｸﾞﾗﾌｨｯｸｺﾝﾄﾛｰﾗをコアチップと集積
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
43
[4] 携帯電話、PHS
日本での加入者数は約５０００万加入で伸
びは鈍化しているが、さらに増加。
n 世界統一企画の次世代通信端末
IMT-2000開発中（CDMA方式）
。
n 小型化、低消費電力化（
低電圧化）が強く
要求される。
n
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
44
移動無線端末の推移
年代 ‘８０
‘
90
‘2000
アナログ
FDMA
TDMA
ベース
バンド部
高周波部
LSI
５V系
８V系
標準IC
デジタル
CDMA
３V系
５V系
デジタル系
G/A
アナデジ混載
カスタムLSI
３V / ２V系
３V系
流用設計
統合LSI
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
45
次世代携帯無線端末のLSI技術
n
n
n
n
n
CDMA方式で
●デジタル信号処理が複雑かつ大規模化（４倍）、高速
化（６倍）
動画転送を行うので
●MPEG4などの画像のCODEC必要
Rake受信
誤り訂正技術
●Interleave, Convolution Code, Viterbi Decode
外部インターフェース
●USB(Universal Serial Bus)、BlueToothなど
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
46
CDMA(符号分割多元接続 )方式
n
n
FDMA, TDMAとは異なり時間や周波数をわりあてない。
各ユーザをPseudo-Noise Random Sequenceで変調。
(Direct-Sequence Spread-Spectrum)
Power
Time
User 3
User 2
User 1
frequency
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
47
Random Waveformの性質
n
バイナリランダム波形 x(t)
＋１
ｔ
ー１
n
Autocorrelation
Rxx(τ)
Rxx(τ)=E{x(t) x(t+τ)}
∼∫x(t) x(t+τ)dt
0
n
Tc
この性質によりランダムノイズのような信号より所望
の信号を取り出せる。
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
48
Linear Feedback Shift Register
1
2
11
12
f(x) = 1 + a1X +a2X + … + a11X + a12X + X
13
ダイレクト
a12
Reg
a11
Reg
a1
a1
Reg
a2
Reg
PN output
Reg
PN output
a12
トランスポーズ
Reg
Reg
Reg
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
49
PNコードの同期
送信信号
∼ ０！
PN
generator
n
n
PN
generator
フェイズシフトによりPNコードをアラインする必要ある。
オートコリレーションの性質を使って、同期ロック
●ピリオド全体をスイープしてオートコリレーションを取り、
●しきい値と比較
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
50
Digital Correlator
N
n
R(k) = m=0
Σr(m)c(m+k)
シリアル
r(m)
+
Reg
Reg
c(m+k)
PN発生
パラレル
r(k+N)
c(0)
r(k+N-1)
Reg
r(k+N-2)
Reg
c(1)
Reg
c(2)
+
r(k+1)
Reg
c(k-1)
+
r(k)
c(k)
+
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
+
51
誤り訂正技術
n
ランダムエラーとバーストエラー
バーストエラー
ランダムエラー
バーストエラー
•インターリーブ
•フォワードエラーコントコレクションコード（FEC)
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
52
バーストエラー対策用インターリーブ
non-interleaved
１
２
３
４
５
６
７
８
９
１０１１１２１３１４１５
write
read
interleaved
１
６１１
２
７
１
２
３
４
５
６
７
８
９１０
１１１２１３１４１５
Interleaver
１２
９
３
８
１３
４
１４
５
１０１５
read
write
１
２
３
４
５
６
７
８
９１０
１１１２１３１４１５
de-interleaved
１
２
３
n
４
５
６
７
８
９
Deinterleaver
１０１１１２１３１４１５
以上のようにメモリを使って実現できる。
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
53
Forward Error Correction (FEC)
n
u
コンボリューションエンコーダで信号の冗長度を上げる。
Reg
Reg
0/000
u/x
S1
1/111
0/001
1/110
S２
S３
0/011
1/100
0/010
S４
1/101
x
入力 u=0
1
1
0
出力 x=000 111 100 010
1
0
110 011
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
54
Trellis Diagram
n
状態遷移図の時間的変化を示したもの
0/000
u/x
S1
000
11
1
000
11
1
000
11
1
000
11
1
S1
S２
S３
S３
1/100
0
10
0/011
00
1
S２
011
01
1
0
10
1/110
01
1
0
10
0/001
00
1
1/111
0
11
0
11
0/010
S４
010
S４
101
010
101
1/101
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
55
The Viterbi Decode Algorithm
ノイズを含む受信信号
000
11
1
1
010
000
11
1
1(2)
S２
11
1
3(6)
1(3)
3(7)
01
1
00
1
0(3)
2(5)
0
11
1(5)
010
101
0(4)
1(6)
0
10
0
10
0
11
2(4)
n
000
2(4)
0
10
1(3)
n
000
01
1
011
S４
000
11
1
2(3)
2
S３
110
00
1
S1
001
1(4)
2(6)
2(7)
2(5)
1(5)
010
101
1(4)
2(6)
過去の履歴で最もよさそうなふうにデコードする。
中間値と経路記憶のメモリ、加算器、比較器など実現は複雑
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
56
W-CDMAのBB系ブロック図
I
Q
A/D
&
Fil
D/A
(AFC)
D/A
(AGC)
受信系デジタル信号処理
Chip
(Finger)
Symbol
Perch
BCCH
(Viterbi)
Delay
Profile
Searcher
制御系
UIM
CPU
Peripheral
音声処理
CH
Dec
(Viterbi)
Rake
Timing
Control
AFC
Speech CODEC
(GSM-AMR)
アナログ
信号処理
D/A
Tone
A/D
AGC
電源制御
Flash ROM
MPU
PS_Cont.
RAM
I
Q
D/A
&
Fil
送信系デジタル信号処理
Modulation
(HPSK)
Formatter
Spreader
CH_Enc
Data FEC
(Turbo)
データ&I/F処理
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
MEM
I/F
57
携帯電話でのLSI技術
複雑なデジタル信号処理がいっぱい
n RFアナログ
n MPEG4などの画像コーデック
n USBやBlueToothなどのインターフェイス
n 低電圧・
低パワー
n
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
58
最近のデジタル機器からの教訓（
１）
n
自分たちのシステムを持たないと、
先行できないし、イノベーションも生きない！
⇒お客様に直接販売するシステム開発の一員としてLSIを作る。
n
大規模集積時のピンボトルネックを
高速シリアルデータ転送で解決！
⇒高速転送、アナログ設計も重要！
⇒最近のISSCCのペーパーの多くはアナログぽい。
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
59
最近のデジタル機器からの教訓（
２）
n
μP + S/W + 大型専用マクロ（＝IP？）
●S/WでできることはS/Wでフレキシブルにやる。
●S/WでやれないことはH/Wでやる。
⇒ASIC ｖｓ μPではなく、同時に集積される時代になった。
⇒大きな機能を実行するH/Wマクロが最高性能を決める。
⇒LSIの進歩とともにそれら新マクロはS/W化。
⇒アーキテクチャ屋はユニットの配置/組合せ/数を最適化し、
LSI屋は新ユニットを提供する必要ある。
n
多量な処理は大パラレル演算
⇒類似処理の並列度が高い場合、
SIMDプロセッサ有効
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
60
最近のデジタル機器からの教訓（
３）
n
フレイムバッファのような高メモリBWが必要時にメモリ集
積が大きなメリットに！
⇒大きく成功しているのは、
BWによる性能UPと小面積の２つの
ニーズのあるアプリケーション。
n
DCT, FFT, FIRなど複雑演算器を多数つかう複雑な信
号処理が実現できる。
⇒簡単な処理はS/W化してゆく。
⇒新IP開発には、信号処理のアルゴリズムの勉強必要。
⇒低レベル（回路レベル）の最適化ではシステムレベルの
最適化にかなわない。
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
61
システムLSI時代のLSIは．．．
n
n
n
n
MPU＋メモリという簡単な定義ではない。
アプリケーションによって千差万別の構成。
きらりと光るシステムLSIには特徴がある。
●高周波I/Oによるピンボトルネック解消
●特殊複雑H/Wが性能のKEY
●メモリ内蔵によるI/O BWの大幅改善
●複雑な信号処理アルゴリズム
相当複雑な信号処理･演算が可能
焦点は回路でなく、アルゴリズム
VLSI設計・若手夏の学校 99/8/20, 和田＠琉大情報
62

Download Report