JAPAN SEMICONDUCTOR TECHNOLOGY FORUM LETTER 通刊105号 第1９期第３回例会報告 2002 年 11 月 27日／後楽園会館 90nm 量産のキープロセスを本音で討議 11 月 27 日（水）午後 1 時より後楽園会館において、第 19 期第３回 JST フォーラムが『90nm 世代の Cu/Low-k 多層配線技 術：量産目前の本音を語る』と題して、会員会社から 57 名の 参加者を得て開催された。 冒頭、JST フォーラム顧問の井川彪氏（NTT エレクトロニクス ㈱顧問）より開会の辞が述べられた。今年の上半期の半導体業 組み合わせの配線が導入された。しかし、Low-k 化が進むに 界は各社の努力によって比較的順調に推移した。ただ今後の つれ Low-k 材料の持つ機械的強度に起因する不良が露呈した。 パソコン、通信、携帯などの動きはよく見えないし、国内およ また、Cu ビア / 配線においては SIV（Stress-Induced Voiding： び米国の景気動向は不透明である。下期のビジネスは厳しい 応力誘起ボイド）が問題となった。このため、90nm の材料を 状況にあるが、日本の半導体業界には LSI を中心とした大きな 選ぶに際して、デバイスプロセス、チップの信頼性確保を優先 動きがあった。大手半導体企業間の連携とブロック化、半導 した。有機、無機の Low-k 材料と物性比較した結果、機械的強 体専門会社の分離・独立といった形で大きく変わろうとしてい 度の高い CVD SiOC を層間絶縁膜として選択した。CVD SiOC る。300nm ラインの設備投資を行うという発表もあり、活気 と余裕が少し戻ってきている。今回の再編について、IDM の 第１９期第３回プログラム 解体ととらえる向きもあるが、IDM が今日までの半導体技術 ● 開会の辞 の研究・開発を支えてきた。今後は、各社間の連携、産学官の ● コーディネートにあたって 技術者の交流が活発になり、新しい枠組みの中で成果が表れ ● プレゼンテーション るだろうと期待している。今年は我が国から２人がノーベル 賞を受賞し、日本の高い技術が評価された。最近、90nm に関 井川 彪氏 『SiOC 系材料を用いた Cu/Low-k プロセスインテグ レーション』 深瀬 匡氏 する半導体プロセス技術の開発成果が次々発表されてきてい る。今回は、90nm 半導体プロセス開発の最先端で活躍してい る講師の方々の話を伺ってから、会場全体で根本の討議を行 いたい。今回の討議が日本の半導体の再生につながることを 祈り、活発な討議を期待したいと締めくくった。 この後、コーディネータの柴田英毅（㈱東芝 セミコンダクター 社 SoC 研究開発センター高性能 CMOS デバイス技術開発部主 幹）、関根誠（NEC エレクトロニクス㈱先端プロセス事業部先 端配線技術グループ シニアプロセスエンジニア）両氏の司会 進行で講演に入った。 機械的強度を重視し CVD SiOC を採用 『 PAE 系材料を用いた Cu/Low-k プロセスインテグ レーション』 して講演を行った。180、130nm のデバイスで Cu と Low-k の 宮嶋 基守氏 『SiOC 系材料・プロセス・装置 ―― Applid Materials の Low-k 層間絶縁膜』 有賀美知雄氏 『有機系 Low-k 材料およびプロセス』 井田 康暢氏 『Cu めっきプロセスソリューション ―― 90nm 以降に向けて』 秋山 隆氏 『Cu-CMP 装置・プロセス』 最初に深瀬匡氏（NEC エレクトロニクス㈱先端プロセス事業 部先端配線技術グループ シニアプロセスエンジニア）が『SiOC 系材料を用いた Cu/Low-k プロセスインテグレーション』と題 柴田 英毅氏 辻村 学氏 ● 総合討議（司会：柴田 英毅氏・ 関根 誠氏） ● 総括 関根 誠氏 の適用課題としては①エッチング、プラズマ照射での変質② 微細なビアホールや溝を垂直加工形状にし、低ダメージ条件 と両立しなくてはいけない③密着性劣化や吸湿性対策が必要。 これらに対しては、①アッシング条件の低温・低圧化で垂直形 状を実現②プラズマダメージをなくすことで配線間容量を低 顧 問 減③構造の最適化で PTC（Pressure Cooker Test）試験後も容 井川 彪氏 量が増加しない構造とする、などができた。微細 Cu ビア形成 の課題としては① SIV 不良対策はデバイスの長期信頼性を保 証するために必要である②微細配線・ビアで Cu 埋め込み技術 が重要となる。SIV は時間の経過とともに Cu のストレスによ りボイドが形成され、ビアや配線が断線に至るものであるが、 シングルダマシン構造の方がデュアルダマシン構造より不良 耐性がある。SIV 不良は時間とともに増加し、ビアサイズが小 さくなるほど増加する。次世代では SIV の物理的現象の理解 を正確に行い、抜本的な対策を施さねばならない。高感度・非 破壊の微細欠陥検出技術が必要であるが、OBIRCH 法により 電気的測定で見つからない不良を検出できる。また、スパッ タとメッキの条件を最適化することでボイドのない Cu プラグ を実現できる、と締めくくった。 SiLK の全面採用で歩留り・信頼性を両立 コーディネータ / 柴田 英毅氏 コーディネータ / 関根 誠氏 次に宮嶋基守氏（富士通㈱ LSI 事業本部次世代 LSI 開発事業 部プロセス開発部プロジェクト課長）が『PAE 系材料を用い は、BLACK DIAMOND Ⅰ、BLOk Ⅰという膜を開発し解決した。 た Cu/Low-k プロセスインテグレーション』について講演した。 トリメチルシランを用いて、エッチング耐性、アッシング耐性 高性能な CMOS を提供するために 180nmNode から FSG 膜で という膜の安定性を確保している。BLACK DIAMOND Ⅰは Cu 配線を使っている。130nmNode では SiLK を用いたハイブ メチル基終端により Si-O ネットワークを大きく取ることで低 リッ ド構造の プロセ スで立 ち上げて いる。90nm Node では い k 値を達成している。また、バリア膜は環状のネットワーク SiLK を全面に用いている。SiLK を用いた 90nm Node の Dual を介 するこ とで k 値を 下げ ている。TMS によ る SiOC 膜 は Damascene 配線は、ビアサイズの依存性が応力的になくなる、 アッシングダメージ、配線間リーク電流も少ない。Low-k 膜 130nmNode で既になじみがあった点などから採用した。工程 成膜装置としてはツインチャンバの PRODUCER を用いてい 上の問題点としては、SiLK は機械的強度が低い材料であるた るが、ハイエンド 130nm、90nm では BLACK DIAMOND Ⅰと め CMP を適正化する必要がある。配線の歩留りと信頼性にお BLOk Ⅰの組み合わせ対応し、65nm では BLACK DIAMOND Ⅱ いて、SiLK は熱膨張係数が高く、機械的強度に劣るが、配線の と BLOk Ⅱ、その先は BLACK DIAMOND Ⅲを開発するという 歩留りと信頼性の点においては特に問題になる点はないと思 形で、3 世代以上にわたってメインフレームとして成膜可能と われる。90nm Node の CMOS 用に下層に SiLK を用いた配線 なっている、と述べた。 を開発した。各種試験（BT 試験、PTHS テストなど）を行っ た結果では、SiLK に起因した不良は今のところない。このよ SiLK の優位性・量産適合性を強調 うに、SiLK により歩留りと信頼性を両立できる配線構造が開 引き続き『有機系 Low-k 材料およびプロセス』について井田 発できた。 康暢氏（ダウ・ケミカル日本㈱電子材料事業本部半導体材料担 BLACK DIAMOND と BLOk の組合せで対応 続いて有賀美知雄氏（アプライドマテリアルズジャパン㈱ DSM 製品事業部成田アプリケーションラボラトリー次長）が 『SiOC 系材料・プロセス・装置―― Applid Materials の Low-k 層間絶縁膜』と題し講演した。第 1 世代の Low-k 膜は 130nm で使われ始めた。Cu/Low-k の課題としてはレジスト、エッチ ング・ダメージ耐性、機械的強度、CMP、パッケージング、 Cu のリライアビリティーなどの諸点がある。これらに対して プレゼンテータ / 秋山 隆氏 プレゼンテータ / 辻村 学氏 当部長） が講演を行った。96 年後半、SiLK が開発された。 2000 年に富士通、ソニー、IBM が Cu/ SiLK を採用した。2001 年、130nm での Cu/ SiLK による製造、同時に Porous SiLK を 先の材料として検証し始める。SiLK の特性としては①温度： 図り、低ディフェクトを達成できる。 2005 年に技術障壁：開発協力が不可欠 450℃ まで耐性がある②電気的：等方性誘電率 2.6、絶縁破壊 最後に辻村学氏（㈱荏原製作所 執行役員 精密・電子事業本 部副本部長 技術統括） が『Cu-CMP 装置・プロセス』につい 電界 4MV/cm 以上、水分吸収が少ない③機械的：靭性が高い て講演を行った。CMP にとって「研磨すべき対象がどう変わ ④ integration：ケミカル耐性、エッチング選択比が高い、アミ るかが重要である。平坦化に重要なパラメータとしては、初 ンを形成しない、などがある。他の材料は、機械的物性とし 期段差、均一性、Void、Scratch 耐性などがあるが、Low-k で て、硬くてもわれてしまう、接着がよくないなどのケースがあ はさらに強度、硬度、密着性などが材料によって大きく変わっ り、誘電率が高くなると靭性が高くなる。SiLK は無機系材料 てくる。また、配線幅が狭くなると平坦化性能が厳しくなる より硬さ、モジュラスが低いが、割れにくく、タフネスが高く し、研磨量が増えるのに研磨圧力を下げて研磨速度を上げる 保てるという特長を持つ。Porous SiLK の課題はポア径を下 必要が生じることになるので、研磨方法も変わらざるを得な げることである（現在、平均径 5nm 以下ができつつある）。 い。装置は①ウェハが 300mm になるので無人化、信頼性の向 SiLK は有機系として初めての材料であり、oxide と同じような 上② APC から e-manufacturing、が要求される。CMP は、研 プロセ スは組めな いが、エ ッチング選択 比を高くで きるメ 磨面を酸化し機械的にその部分を削るのが基本である。圧力 リットがある。130 ∼ 90nm で実績ができつつある。また、今 と速度は比例するので、均一性を向上させるには圧力をコン のツールを使用可能な先の見える材料である、と述べた。 トロールする必要がある。300mm での Cu の研磨試験には 2 分 90nm以降のCuめっきプロセスソリューション で 17 万円というように開発費がかかる。課題としては①洗浄 続けて秋山隆氏 （Novellus Systems Inc. Electrofill Business Unit, Key Account Technology Senior Technologist）が『Cu 頼性の確保④廃液処理、などがある。300mm に対しては、廃 めっきプロセスソリューション―90nm 以降に向けて』と題し e-manufacturing 化が要求される。信頼性の高い安価な装置を 講演した。ビアの開口部は狭くなっている（0.17 μ m のビアで 提供するためにも、デバイスメーカとの開発協力が必要にな 開口部 0.07 μ m）が、短時間でボトムアップを開始し、高い ると思われる、と述べた。 ボトムアップレートを達成することが求められている。従来 のやり方では難しいが、high Cu メッキ液でアクセラレータ濃 ② 10nm のモニタリング③ Cu 欠陥のカテゴライズ化による信 液処理なども含めた上で、無人化、信頼性向上、APC を含む 完成度高まる SiLK、SiOC 系 度を高めることでトップセンターのボイドのリスクを軽減で ―本 当に ITRS ロー ドマッ プを指 標にす べきか ？ きる。ただ、濃度を上げすぎるとよくない。電流値は中間値 この後、コーディネータの柴田、関根両氏の司会進行によ を選択する必要がある。メッキ液を変えることで既存のハー ドウエアを延長して使用できる。Low Acid の時代ではウェハ り、『本音に迫る― 90nm 世代の Cu/Low-k 多層配線量産技術』 と題して総合討議を行った。討議は講師と参加者との質疑応 の一部に膜の急激な盛り上がりが存在するが、メッキ液を流 答という形で進行した。SiLK については参加者の関心が大変 すインサートリングのデザインを改良することで抑制できる。 高く、多くの質問が出された。SiLK についての討議としては メッキ膜を安定して作るには、bath の改善が必要である。微 ①強度は密着性さえ確保できれば問題はない。② SiOC 系との 細なビ アやトレン チを、短 時間でボトム アップを開 始する 比較において、密着性の点で劣るのではないかという質問に Rapid Fill Acceleration で埋め込める。シードの薄膜化に対応 は、問題はないと答えられた。一方、BLACK DIAMOND はイ して terminal effect があるが、電気抵抗の高い Low Acid bath オン性を高めることによりダメージレスであり、他の SiOC 系 で乗り越えられる。そのための、bath の安定性を強化するた 材料に比べデメリットへの対応がトータルにできると述べら めの SAC を紹介した。ディフェクトの管理は Leveler を含む れた。SiLK も SiOC 系材料も量産に近い完成度に来ていると ３コンポーネントのメッキ液で plating waveform の最適化を いうのが大方の見方のようであった。また、Low-k は MPU の プレゼンテータ / 井田 康暢氏 プレゼンテータ / 有賀 美知雄氏 プレゼンテータ / 深瀬 匡氏 プレゼンテータ / 宮嶋 基守氏 information ようなハイエンドのものから立ち上げるようだが、もう少し、 ローエンド、一般向けのものに使っていく方向も考えた方が 事務局便り いいのではないかという意見もあった。CMP とメッキに関し 2002 年もいよいよ残り少なく、このフォーラムレターが会 ては、異なる膜厚、硬度の物を削る、メッキ液の抵抗値を変え 員のお手元に届く頃は既に新年がスタートしていることと存 るといったことが頻発する状況では、その都度、違う装置や メッキ液にするのかという複数の不安視する声には、同一装 置で対応するつもりであると述べられた。CMP については超 低圧研磨が求められており、今後ケミカル要素が強くなると じます。このお便りを年賀状と思い、会員の皆様の旧年中の ご支援ご協力に心より御礼を申し上げます。 「JST フォーラムの例会が最近面白くなった」との有難いお 言葉を頂戴しております。「技術回帰」を運営方針の前面に打 考えられる。また、リソグラフィーのフォーカスマージンが ち出し展開して戴いた、顧問、世話人、運営委員の先生方、さ 厳しくなるので、平坦度は 90nm で 30 ∼ 40nm、65nm で 20nm らにコーディネータの皆様方の絶大なご尽力の賜物です。事 程度が要求されると述べられた。SiLK は高いという話もあ り、コストを下げることが求められるが、これについては①装 置の値段を下げる②歩留りを上げる：ゴミ、コンタミを減らす ことが必須③配線系、設計、リソなどをトータルなバランスで 務局としてこれほどの喜びは他にありません。 半導体産業という巨大な世界に「JST フォーラム」を通して 関わることが出来ることを真に誇りに思います。キラリと光 る場の創出を目指し、ささやかですが業界の変革と発展に貢 安くしていく④工程数を減らし、すっきりしたプロセスにす 献したいと念願致しております。 る⑤技術の継続性を確保する、などの対応策が述べられた。 これからも引き続きご指導ご鞭撻を賜りたく、会員の皆様 最後にコーディネータの関根氏が総括した。Low-k 材料とし の益々のご健勝を祈りながら、事務局一同心よりお願い申し て、SiLK 、SiOC 系は完成度が高くなっている。今後、機械的 上げます。 ［事務局 元山 裕孝］ 強度はもっと弱くなっていくので、材料開発、構造はこのあた りを 考慮しな くてはいけ ない。コ スト低減 への取り 組み、 Low-k の必要性、ITRS の信ぴょう性の検証といったことは継 続されて討議されるべき事柄であるなどと述べ閉会した。 ■連絡・問合せ先 〒 113-0033 東京都文京区本郷 2-40-14 山崎ビル TEL.03(5689)5611 FAX.03(5689)5622 http：//w ww .s cience-forum.co.jp
© Copyright 2024 Paperzz
