－ Quartus II － Parallel Flash Loader クイック・ガイド ver.9.0 2009 年 7 月 1． はじめに MAX® II CPLD はパラレル・フラッシュ・ローダ （以下 PFL） と呼ばれる独自の機能を備えています。PFL は、MAX II デバ イスでカスタム JTAG コマンドを実装してボード管理を簡素化し、ボード上の JTAG 非準拠デバイス（標準フラッシュ・メモリ・デ バイスなど）のコンフィギュレーションを可能にします。 下記に MAX II デバイスを使用して JTAG 非準拠フラッシュ・デバイスをプログラムする方法を示します。この実装は MAX II デバイス内の JTAG ステート・マシンを使用して MAX II デバイスのプログラマブル・ロジックにアクセスし、フラッシュ・メモ リ・ドライバおよびアドレス・デコーダ・ファンクションを実装します。プログラミング・インストラクションは接続されている I/O ピンを 通して、フラッシュ・デバイスに直接ロードされます。 上記の書き込み後、次の電源立ち上げのタイミングで標準フラッシュ・メモリ・デバイスから FPGA へのコンフィギュレーション を開始します。 パラレル・フラッシュ・ローダ・メガファンクションは Quartus® II ソフトウェア バージョン 5.0 以降でサポートされています。 ※ パラレル・フラッシュ・ローダの詳細は、アルテラのホームページ （http://www.altera.co.jp）で公開中の以下の資料 をご覧ください。 『AN 386: Using the Parallel Flash Loader with the Quartus II Software』 JTAG インタフェース Quartus II PFL （コンフィギュレーション・ アルテラ FPGA データ） Passive Serial または Fast-Passive Parallel インタフェース フラッシュ インタフェース CFI フラッシュ・メモリ Page 1 of 14 Altima Corporation Quartus II － Parallel Flash Loader クイック・ガイド 2． 機能概要 2-1. 動作フロー ① MAX II デバイスに PFL 回路を含んだデザインをプログラミングします。 MAX II プログラミング・ファイル PFL アルテラ FPGA CFI フラッシュ・メモリ ② MAX II デバイスに PFL デザインを組み込むことで JTAG から PFL を経由してフラッシュ・メモリにアクセスが可能 になり、そのフラッシュ・メモリに対してアルテラ FPGA 用のプログラミング・データを書き込みます。 コンフィギュレーション・ データ PFL アルテラ FPGA CFI フラッシュ・メモリ ③ MAX II デバイス内に PFL のデザインがあることによりアルテラ FPGA とフラッシュ・メモリ間で Passive Serial もしく は Fast-Passive Parallel アクセスが可能となります。再コンフィギュレーション時に、フラッシュ・メモリからアルテラ FPGA への書き込みが行われます。書き込みシーケンスも PFL に搭載されていますので、自動的にコンフィギュレー ションが行われます。 PFL アルテラ FPGA CFI フラッシュ・メモリ ver. 9.0 2009 年 7 月 Page 2 of 14 Altima Corporation Quartus II － Parallel Flash Loader クイック・ガイド 2-2. 操作フロー 以下に PFL の基本操作フローを示します。 ステップ 1. PFL デザインを含んだ MAX II デバイス用 のプログラミング・ファイル(.pof)作成 ステップ 2. アルテラ FPGA 用のプログラミング・ファイル (.sof) の作成 ステップ 3. .sof からフラッシュ・メモリ用のプログラミング・ ファイル (.pof) に変換 ステップ 4. プログラミング ※ ver. 9.0 2009 年 7 月 各ステップの操作方法は次頁『操作方法』をご覧ください。 Page 3 of 14 Altima Corporation Quartus II － Parallel Flash Loader クイック・ガイド 3． 操作方法 ステップ 1. PFL デザインを含んだ MAX II デバイス用のプログラミング・ファイル(.pof)作成 PFL を使用する場合には、デザインの中に PFL モジュール・デザインが含まれる必要があります。PFL デザインを使用す るためには Quartus II の MegaWizard™ Plug-In Manager を使用し、デザインに altparallel_flash_loader を追加します。追加 後 コンパイルを実行し、MAX II デバイスの PFL モジュール対応のプログラミング・ファイル(.pof) を生成します。 操作手順は以下のとおりです。 ① PFL モジュール・デザインの生成 1. Quartus II の Tools メニュー ⇒ MegaWizard Plug-In Manager を選択し、起動します。 2. [page 1] “Create a new custom megafunction variation” を選択し、 “Next” をクリックします。 ver. 9.0 2009 年 7 月 Page 4 of 14 Altima Corporation Quartus II － Parallel Flash Loader クイック・ガイド 3. [page 2a] “Select a megafunction from the list below” 項から JTAG-accessible Extension ⇒ Parallel Flash Loader を 選択し、“Next” をクリックします。 使用デバイスのファミリ名 開発言語を選択 モジュール名と保存先 4. [page 3 of 7] 各パラメータを選択し、“Next” をクリックします。 a) b) c) d) e) ver. 9.0 2009 年 7 月 Page 5 of 14 Altima Corporation Quartus II － Parallel Flash Loader クイック・ガイド a) PFL 回路の選択 — Flash Programming and FPGA Configuration : JTAG ポートからフラッシュ・メモリへのプログラミング用の 回路と Flash から FPGA へコンフィギュレーションするための回路を作成 — — Flash Programming : JTAG ポートからフラッシュ・メモリへのプログラミング用の回路のみを作成 FPGA Configuration : フラッシュ・メモリから FPGA へコンフィギュレーションするための回路のみを 作成 b) フラッシュ・デバイスの接続数を選択 c) フラッシュ・デバイスの選択 d) フラッシュ・デバイスとのデータ幅を選択 e) PFL がフラッシュ・デバイスにアクセスする必要がないときに、フラッシュ・デバイスとインタフェースするすべてのピ ンをトライステートにします 5. [page 4 of 7] 各パラメータを選択し、“Next” をクリックします。 f) g) f) Speed（速度） または Area（論理規模） のどちらで最適化を行うかを選択 g) Speed で最適化を行ったときに実装される FIFO のサイズを選択 ver. 9.0 2009 年 7 月 Page 6 of 14 Altima Corporation Quartus II － Parallel Flash Loader クイック・ガイド 6. [page 5 of 7] 各パラメータを選択・入力し “Next” をクリックします。 h) i) j) k) l) m) n) o) p) h) コンフィギュレーションオシレータの周波数設定 i) フラッシュ・デバイスのアクセス・タイムを入力 j) オプションビット・アドレスを入力 k) コンフィギュレーションのモードを選択 l) コンフィギュレーションが失敗した際の処置設定 — Halt : コンフィギュレーションの中止 — Retry same page : 再度、そのページのコンフィギュレーションを実行 — Retry from fixed address : 指定したアドレスからの再コンフィギュレーションを実行 m ) 上記 l） の Retry from fixed address のアドレス指定 n) 再コンフィギュレーション・ピンの有無 o) 入力クロックと出力クロックの分周比率を設定 p) FPGA コンフィギュレーション中のフラッシュ・メモリのリード・モードにおけるアクセス・タイムの改善仕様を選択 ver. 9.0 — Normal Mode : すべてのフラッシュ・メモリに対応 — Intel Burst Mode : インテル社製 StrataFlash® P30/P33 に対応 — Spansion Page Mode : スパンシオン社製 GL ファミリに対応 — Numonyx Burst Mode : ニューモニクス社製 M58BW に対応 2009 年 7 月 Page 7 of 14 Altima Corporation Quartus II － Parallel Flash Loader クイック・ガイド 7. ② [page 6 of 7] / [page 7 of 7] EDA ページで Next をクリックし、Summary ページで “Finish” ボタンをクリックします。 コンパイルの実行 PFL をユーザ・デザインに取り込んだ後、コンパイルを実行します。コンパイル実行前に、ピン・アサイン、未使用ピンの 設定、ロジック・オプションなどを行っておくと作業が潤滑に進みます。 コンパイルは、Processing メニュー ⇒ “Start Compilation” または、ツール・バーの ボタンをクリックします。コン パイルが完了すると、MAX II デバイス用のプログラミング・ファイル（《リビジョン名》.pof）が生成されます。 ※ コンパイル実行前に行う設定に関しては、FPGA/CPLD 関連アルティマ技術情報サイト 「EDISON」 にて公開中 の資料各種をご参照ください。 『Quartus II はじめてガイド - コンパイル』 『Quartus II はじめてガイド - ピン・アサインの方法』 『Quartus II はじめてガイド - Device & Pin Options 設定方法』 『Quartus II はじめてガイド - Assignment Editor の使い方』 『Quartus II はじめてガイド - よく使用する Logic Option 設定方法』 『Quartus II はじめてガイド - デバイスの未使用ピンの状態とその処理』 ver. 9.0 2009 年 7 月 Page 8 of 14 Altima Corporation Quartus II － Parallel Flash Loader クイック・ガイド ステップ 2. アルテラ FPGA 用のプログラミング・ファイル (.sof) の作成 アルテラ FPGA 用デザインを作成後にコンパイルを実行すると、アルテラ FPGA 用のプログラミング・ファイル（《リビジョン 名》.sof） ファイルが生成されます。 ステップ 3. .sof からフラッシュ・メモリ用のプログラミング・ファイル (.pof) を生成 ステップ 2. で生成したアルテラ FPGA 用のプログラミング・ファイル（.sof） から、フラッシュ・メモリ用のプログラミング・ファ イル（.pof） を以下の手順で生成します。 ① Quartus II の File メニュー ⇒ “Convert Programming Files” をクリックします。 ② Programming File type のプルダウン・リストより Programmer Object File (.pof) を選択します。 プルダウン・リスト ③ Configuration device のプルダウン・リストより、使用するフラッシュ・メモリのタイプを、Mode よりコンフィギュレーション・モ ードを選択します。 ver. 9.0 2009 年 7 月 Page 9 of 14 Altima Corporation Quartus II － Parallel Flash Loader クイック・ガイド ④ File name にファイル名を入力し、ブラウズ・ボタンにおいて保存先を指定します。 ⑤ Input files to convert 項に変換対象のプログラミング・ファイル（.sof）を選択します。 1. Input files to convert 項の “SOF Data” 行をクリックしハイライトします。 2. “Add File” ボタンをクリックし、ステップ 2. で生成したプログラミング・ファイル（.sof） ファイルを選択します。 【補足① ： スタート・アドレス、エンド・アドレスの設定】 .sof ファイルを格納するアドレスのスタート・アドレス、エンド・アドレスを指定することが可能です。上記 ステップ 3. ⑤ の 作業の際に、”propaties” ボタンをクリックし、表示された SOF DATA Properties ウィンドウ内の Address mode for selected pages 項のプルダウン・リストより以下のモードを選択してください。 — Auto ： Quartus II が自動的にスタート・アド レスを決定します — Block ： スタート・アドレス、エンド・アドレ スの双方を指定することができま す。 — Start ： スタート・アドレスのみ指定するこ とができます。 ver. 9.0 2009 年 7 月 Page 10 of 14 Altima Corporation Quartus II － Parallel Flash Loader クイック・ガイド ⑥ “Options” ボタンをクリックし、フラッシュ・メモリに書き込むオプションビット・アドレスを設定します。 ※ このとき、アドレスが .sof を格納するアドレス（補足① 参照）と重複した場合はエラーが発生しプログラミング・ファ イルを生成できません。 ※ オプションビット・アドレスの設定は７ページ参照 ステップ 4. プログラミング Quartus II のプログラマより、プログラミングを行います。Quartus II 上の Tools メニュー ⇒ Programmer または、 クリックし、プログラマを起動します。 ver. 9.0 2009 年 7 月 Page 11 of 14 Altima Corporation を Quartus II － Parallel Flash Loader クイック・ガイド ① Hardware Setup、および Mode を指定します。 ② “Add File” ボタンをクリックし、MAX II 用のプログラミング・ファイル(.pof) を選択します。 ③ エントリーした MAX II 用のプログラミング・ファイル(.pof) を右クリック ⇒ Attach Flash Device を選択します。Select Flash Device ダイアログボックスより、使用するフラッシュ・メモリを選択し “OK” ボタンをクリックします。 ver. 9.0 2009 年 7 月 Page 12 of 14 Altima Corporation Quartus II － Parallel Flash Loader クイック・ガイド ④ 前頁 ② で追加した項目を右クリック ⇒ Change File より、フラッシュ・メモリ用のプログラミング・ファイル(.pof) を選択し、 ファイルを結合します。 ⑤ オプションを 設定後、“Start” ボタンをクリックし、プログラミングを開始します。 ※ ver. 9.0 Programmer の操作に関する詳細は、fPGA/CPLD 関連アルティマ技術情報サイト 「EDISON」 にて公開中の 資料 『Quartus II はじめてガイド - デバイス・プログラミング方法』 をご参照ください。 2009 年 7 月 Page 13 of 14 Altima Corporation Quartus II － Parallel Flash Loader クイック・ガイド 弊社より資料を入手されましたお客様におかれましては、下記の使用上の注意を一読いただいた上でご使用ください。 1. 本資料は非売品です。許可無く転売することや無断複製することを禁じます。 2. 本資料は予告なく変更することがあります。 3. 本資料の作成には万全を期していますが、万一ご不明な点や誤り、記載漏れなどお気づきの点がありましたら、弊社までご一報いただければ幸いです。 4. 本資料で取り扱っている回路、技術、プログラムに関して運用した結果の影響については、責任を負いかねますのであらかじめご了承ください。 5. 本資料は製品を利用する際の補助的な資料です。製品をご使用になる場合は、英語版の資料もあわせてご利用ください。 横浜本社 〒222-8563 大阪営業所 〒532-0011 名古屋営業所 〒460-0003 宇都宮営業所 〒321-0953 ver. 9.0 横浜市港区新横浜 1-5-5 マクニカ第二ビル TEL 045-476-2155 FAX 045-476-2156 大阪市淀川区西中島 6-1-3 アストロ新大阪第二ビル 7 階 TEL 06-6307-7670 FAX 06-6307-7671 名古屋市中区錦 1-6-5 名古屋錦シティビル 7 階 TEL 052-202-1024 FAX 052-202-1025 宇都宮市東宿郷 4-2-24 センターズビル 7 階 TEL 028-637-4488 FAX 028-637-4489 2009 年 7 月 Page 14 of 14 Altima Corporation
© Copyright 2024 Paperzz
