Cadence Verification IP for Memories メモリベンダ認証済みの最大、かつ、広範囲なメモリモデルポートフォリオ メモリサブシステムは、あらゆる SoC のコアコンポーネントであり、パフォーマンスや最終製品のコストに影 響を及ぼす可能性があります。ケイデンスは、信頼ある殆ど全てに近いメモリタイプの Verification IP を提供 します。これらのベンダ認証済みのメモリモデルが、包括的な検証ソリューション、全ての検証言語、先進的 なメソドロジを持つシームレスなインテグレーションを提供し、全ての主要なシミュレータをサポートします。ケ イデンスのメモリモデルを利用する事で、エンジニアリングチームは、製品品質を保証しながら、IP、SoC、そ してシステムレベル検証を加速させる事ができます。 Cadence VIP for Memories ケイデンスのメモリモデル Verification IP (VIP) は、メ モリインタフェース、及び、システムの正当性を検証す るための業界標準のソリューションです。メモリモデル VIP は、お客様にシミュレーション中の観測、及び、シ ステムレベルのデータトランザクションに関する操作を 可能にする事により、検証を劇的に向上させます。こ のアプローチは、リグレッションの最適化、及び、お客 様の全ての検証プロセスを加速させるための鍵となり ます。 最新ポートフォリオでは、eMMC4.5、Logical Block Addressing NAND、Low-Latency DRAM、SD4.0、 Toggle NAND を含むメモリ、プロトコルのサポート範 囲を拡大させています。また、アサーションや誤りのあ るデータトランザクション、論理アドレスマッピング、エ ラー挿入をキャッチするためのコールバック、及び、ト ランザクションログのようなデバッグを支援するための 幅広い先進的な検証機能もサポートしています。 利点 y 高品質、ベンダ認証済みのメモリモデルによりリス クを軽減 y 標準規格のインタ-フェース検証から解放される事 で、少ない(貴重な)リソース を価値のある自社製品資産の検証に当てる事が できます y 品質を確かなものにするために、ケイデンスの幅 広い検証知識を活用できます y 全ての主要な検証ツール、言語、メソドロジをサポー トします 特徴 Modeling/simulation ケイデンスのメモリモデル VIP は、メモリをモデリング、 シミュレートするための最も完全なソリューションを提供 します。ケイデンスは、あらゆる検証環境において、数 百社以上の最先端企業をサポートするあらゆるメモリデ バイスに対応した最高品質のモデルを提供し続けます。 ケイデンスのモデリング環境は、メモリをモデリングする ためにパワフル、かつ、効率的なアプローチを利用しま す。ランタイム時は、シミュレーション毎に一つのポートフ ォリオを必要とします。様々なメモリクラスとアーキテクチ ャの通常機能は、最適化された C モデルのセット内で処 理されます。あらゆるメモリデバイス特有のベンダ認証 済 み の 機 能 、 及 び 、 タ イ ミ ン グ は 、 Specification of Modeling Architecture(SOMA) ファイルの中に定義さ れます。モデルオブジェクトがシミュレーション環境にリ ンクされれば、様々なメモリタイプのモデリング、その特 有のメモリデバイスに対応した適切な SOMA ファイルを 参照するのと同じくらい単純な作業となります。そのモデ リング環境は、メモリベンダによって規定された全てのタ イミングとプロトコル要件を自動的にモニタします。 メモリモデルオブジェクトは、全ての主要なシミュレーショ ン、検証環境に対応しています。そして、ケイデンスは、 eMemory.com で 6000 種類以上の包括的なオンライン データベースを保持しています。 y 先進的な検証、及び、デバッグ機能を活用できま す y 複数のメモリベンダに対して、横断的にデザイン機 能を検証する事ができます Advanced verification ケイデンスのメモリモデル VIP は、あらゆるシステムレベ Cadence Verification IP for Memories ル検証環境において多大な利益をもたらします。最も 基本的なレベルでは、Read、Write、Save、Preload を 提供するコマンドを通じて、メモリへアクセスするため のダイレクトアクセスを提供します。また、シミュレーシ ョン中のあらゆる時刻でメモリの内容を比較できます。 先進的な検証では、ケイデンスのメモリモデル VIP は、 堅牢なアサーション、エラー挿入、トランザクションコー ルバック、アサーションレポート、そしてシステムメモリ の生成をサポートします。 コールバックは、誤ったデータトランザクションや未初 期化メモリアクセス、冗長な読み出し、データの上書き に起因する困難なバグをキャッチします。強力なアサ ーション機能により、誤ったデータトランザクションが 発生した時、数千サイクルかけて観測可能な出力 まで誤りデータが伝搬するのを待つことなく、発生し たその時点で捕えることが可能です。トランザクショ ンコールバックは、スコアボーティングやカバレッジ解 析を可能にします。 ビルドインのアドレスマネージャは、連続的なメモリアド レス空間、もしくは、“システムメモリ”の形成において、 幾つものディスクリートメモリコンポーネントの組み立 てを容易にします。 ケイデンスのメモリモデル VIP では複数ベンダ対応に より、メモリベンダ 1 社以上の様々なメモリでお客様の デザインを検証できます。ランタイム時は、メモリパー ツをダイナミックに変更可能であり、別のメモリパーツ でデザインを検証する事も出来ます。これにより、将来 新しいメモリサプライヤーからのソース供給に備える 事が出来ます。そして、これは機能、供給力、コストに 影響を及ぼす可能性があります。 Debugging ケイデンスのメモリモデル環境は、モデルのコンフィギ ュレーションに PureView を利用します。PureView も またシミュレーション後の解析において、メモリの内容 を確認、及び、編集する事が出来るパワフルなデバッ グツールです。デバイスのトランザクション履歴、及び、 特定のメモリロケーションに対応した全てのトランザク ションを表示するヒストリウィンドウ画面により、簡潔な メモリトランザクションデータ表示を提供します。 また、PureView は、波形情報、メモリデータ、及び、メ モリトランザクションの同期表示を可能にする主要なデ バッグツールと共に、波形デバッグを加速させます。 Architecture ケイデンスのメモリモデルポートフォリオは、様々なテ www.cadence.co.jp クノロジ、様々なベンダから認証を受けた、包括的なシミ ュレーションモデルを含んでいます: Cadence Verification IP for Memories Simulation/verification tools • Verilog HDL: Cadence Incisive® Enterprise Simulator, VCS, ModelSim • VHDL: Incisive Enterprise Simulator, ModelSim • Specman Elite • C/C++ • SystemC また、新しいモデルも a-la-carte ライセンスとして利用 可能です: • Specman e • OpenVERA More Information ・VIP Catalog に関する詳しい情報はこちらから入手 して下さい http://www.cadence.com/products/fv/verification_ip ・Verification IP の実践的なデモを Xuropa のサイト で提供しています www.xuropa.com/cadence メモリモデルにおけるケイデンスのサポート範囲は、拡 大し続けています。このリストに記載がないモデルの 情報については、ケイデンス営業までお問い合わせ下 さい。 Language/Tool Support ケイデンスの Verification IP は、全ての主要な EDA ツ ールと言語、及び、全ての検証メソドロジ(UVM、VMM、 OVM、eRM、等)をサポートしています。我々の世界ク ラスのサポートチームが、お客様がケイデンス製品へ の投資により最適な価値を継続的に引き出す事を確 かなものとするために懸命にサポートします。 Languages • Verilog • SystemVerilog • VHDL • C/C++ • SystemC™ • Specman e • OpenVERA www.cadence.co.jp Cadence Services and Support ・ケイデンスのアプリケーションエンジニアが、お客様 のご質問にお電話、メール、及び、インターネットで お答えします。技術的なサポートやトレーニングも 提供可能です ・実経験を持つケイデンス認定インストラクタが、70 種類以上のコースを用意してお待ちしております ・25 種類以上のインターネットラーニングシリーズ (iLS)オンラインコースにより、インターネットを通じ てお客様ご自身のコンビュータで、フレキシブルな トレーニングを提供します ・ケイデンスオンラインサポート(COS)により、最新の ソリューション、技術ドキュメント、ソフトウェアダウ ンロード等の情報に 24 時間アクセス可能です 販売代理店 日本ケイデンス・デザイン・システムズ社 本社／〒222-0033 神奈川県横浜市港北区新横浜 2-100-45 営業本部 TEL.(045)475-8410 FAX.(045)475-8415 〒541-0054 大阪府大阪市中央区南本町 2-6-12 サンマリオン NBF タワー16F TEL.(06)6121-8095 FAX.(06)6121-7510 URL http://www.cadence.co.jp/ © 2011 Cadence Design Systems, Inc. All rights reserved worldwide. CadenceおよびCadenceロゴ は、Cadence Design Systems, Inc.の登録商標です。 その他記載されている製品名および会社名は、各社の商標または登録商標です。 ＊ 掲載の内容は、2011 年 8 現在のものです。 イノテック株式会社 IC ソリューション本部 〒222-8580 神奈川県横浜市港北区新横浜 3-17-6 TEL.(045)474-2290,2291,2293（営） FAX.(045)474-2395 〒541-0054 大阪府大阪市中央区南本町 2-6-12 サンマリオン NBF タワー16F TEL. （06）6121-7703（営） FAX. （06）6121-7720 URL http://www.innotech.co.jp/
© Copyright 2024 Paperzz
