AK5406

ASAHIKASEI
[AK5406]
AK5406
80MSPS Triple ADC for Displays
概要
AK5406 は 10-bit80MHｚの ADC を持つ RGB グラフィックス、D 端子信号処理用デバイスです。
内部には３ｃｈの ADC と VREF、PLL、プログラマブルゲインアンプ、自動的に任意の設定値に
クランプレベルを保持する黒ループ機能を持っています。
特徴
z
ADC 80MSPS MAX
z
パワーダウン機能
（内部 10 ビット、出力８ビット）
z
低消費電力
z
０．５V～１．０V 入力範囲
z
３．３±０．３Ｖ
z
黒ループ（自動オフセット調整）機能
z
CMOS
z
低クロックジッター
z
動作温度範囲 -40 ～ 85℃
z
同期分離機能内蔵
z
パッケージ
z
ペデスタル及び中点クランプ機能
AVDD
BIAS BYPASS
AVSS
PVDD
10bit
ADC
10
80-LQFP
DVDD DVSS
VREF
RIN
CLAMP
PGA
GIN
Rch と同じ
BIN
Rch と同じ
CLAMP
COAST
SOGIN
VSYNC
HSYNC
BLACK
LOOP
8
ROUT7～0
8
GOUT7～0
8
BOUT7～0
DTCLK
SOGOUT
Sync Processing
VSYNCO
HSYNCO
TEST2
Control Serial I/F
TEST
FLT
SDA
SCL
A0 RESETN
図１．ブロック図
MS0592-J-01
1
2008/03
ASAHIKASEI
[AK5406]
■ ブロック図説明
表１．ブロック説明
ブロック
機能
CLAMP
クランプ期間に入力信号のペデスタルレベルをクランプします。
PGA
プログラマブル・ゲイン・アンプです。
8 ビットの分解能を持ち、ＡＤＣのフルスケール入力範囲を０.５Ｖ～１Ｖの範
囲で設定可能です。
ADC
10 ビット 80MSPS のＡ／Ｄコンバータです。
BLACK LOOP ペデスタルレベルを黒設定値に収束させるループです。
レジスタ設定により無効にする事も可能です。
VREF
内部リファレンス電圧を発生します。
Control Serial I/F Ｉ２Ｃインターフェース（400kHz）を持つコントロールレジスタです。
Sync Processing 水平／垂直同期信号入力からＡＤＣ動作クロックなどのタイミングを生成し
ます。
SLICER
Sync-On-Green 信号中の同期信号部分をスライスするコン
パレータです。
水平同期信号からピクセルクロックを生成する PLL です。
PLL
COAST GEN VSYNC より COAST 信号を生成します。
CLAMP GEN HSYNC より CLAMP 信号を生成します。
CLP COAST CLAMP 信号に COAST 処理を行います。
SYNC SEP SLICER 出力から VSYNC を分離します。
CLAMP SEL
CLAMP
1
0
CLAMP GEN
SOGIN
SLICER
To CLP
CLP COAST
1
0
SOGOUT
SOGOUT SEL
HSYNC
HSYNC SEL
1
0
HSYNCO
PLL
COAST GEN
1
DTCLK
0
COAST
COAST SEL
1
1
Sync
0
Separator
HSYNC SEL
0
COASTGEN SEL
1
0
VSYNC
VSYNCO
VSYNC SEL
図２． Sync Processing
MS0592-J-01
2
2008/03
ASAHIKASEI
[AK5406]
■ ピン配置
N
T
E
S
E
R
O
C
N
Y
S
V
T
U
O
G
O
S
O
C
N
Y
S
H
K
L
C
T
D
S
S
V
D
D
D
V
D
7
T
U
O
R
6
T
U
O
R
5
T
U
O
R
4
T
U
O
R
3
T
U
O
R
2
T
U
O
R
1
T
U
O
R
0
T C C
U N N
O
R
D
D
V
D
S
S
V
D
7
T
U
O
G
80 79 78 77 76 75 74 73 72 71 70 69 68 67 66 65 64 63 62 61
GOUT6
GOUT5
GOUT4
GOUT3
GOUT2
GOUT1
GOUT0
NC
NC
DVSS
DVDD
BOUT7
BOUT6
BOUT5
BOUT4
BOUT3
BOUT2
BOUT1
BOUT0
NC
1
60
2
59
3
58
4
57
5
56
6
55
7
54
8
53
9
52
10
８０ＬＱＦＰ
51
11
（TOP VIEW）
50
12
49
13
48
14
47
15
46
16
45
17
44
18
43
19
42
20
41
AVSS
AVDD
BYPASS
SDA
SCL
A0
RIN
AVSS
AVDD
AVDD
AVSS
SOGIN
GIN
AVSS
AVDD
AVDD
AVSS
BIN
AVDD
AVSS
21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40
S
S
V
A
D
D
V
A
T
S
E
T
S
A
I
B
S
S
V
A
D
D
V
P
C C T
D
S N N S
D T S Y Y A
V S S O
V L
P F A V H C
S
S
V
A
D
D
V
P
2
T
S
E
T
S
S
V
A
P
M
A
L
C
D
D
V
D
S
S
V C
D N
図３．ピン配置図
MS0592-J-01
3
2008/03
ASAHIKASEI
[AK5406]
■ ピン機能
表２．ピン機能
ピン名
出力ピン
I/O
機能
水平同期出力ピンです。
Hsync 入力を内部タイミングで再構成した出力です。DTCLK に
位相同期します。
クロック位相調整レジスタの設定により DTCLK の位相が変化し
た場合、この出力位相も同期して変化します。
垂直同期出力ピンです。
VSYNC 入力、または Sync Separator 出力を出力します。
Sync-on-Green スライスコンパレータ出力ピンです。
64
HSYNCO
DO
62
VSYNCO
DO
63
SOGOUT
DO
２
シリアルＩ／Ｆ（ＩＣ）ピン
57
SDA
DI/
DO
56
SCL
DI
55
Ａ０
DI
61
RESETN
DI
データピン
68
ＲＯＵＴ７
DO
～75 ～ＲＯＵＴ０
80,
ＧＯＵＴ７
1～7 ～ＧＯＵＴ０
12
ＢＯＵＴ７
～19 ～ＢＯＵＴ０
データ I/O ピンです。
クロック入力ピンです。
アドレスを設定する入力ピンです。
レジスタ初期化信号入力ピンです。（アクティブロー）
ＲＥＤチャネル ADC 出力ピンです。
ＧＲＥＥＮチャネル ADC 出力ピンです。
ＢＬＵＥチャネル ADC 出力ピンです。
Bit7 が MSB です。DTCLK に同期して出力されます。クロック位
相調整レジスタの設定により DTCLK の位相が変化した場合、こ
れらの出力位相も同期して変化します。
データクロックピン
65
ＤＴＣＬＫ
入力ピン
54
ＲＩＮ
48
ＧＩＮ
43
ＢＩＮ
DO
データと HSYNCO のストローブクロック出力ピンです。PLL によ
り発生され内部 ADC のサンプリングクロックに同期します。位相
はクロック位相調整レジスタの設定に合わせて変化します。
HSYNCO やデータと位相同期します。
AI
ＲＥＤチャネルアナログ入力ピンです。
ＧＲＥＥＮチャネルアナログ入力ピンです。
ＢＬＵＥチャネルアナログ入力ピンです。
0.5V～1.0V がフルスケールです。ＡＣカップリングして入力した
信号はクランプされます。
水平同期入力ピンです。
内蔵ＰＬＬによりＤＴＣＬＫを発生するためのレファレンスクロック
入力です。（レジスタ設定により Sync-On-Green 信号をＳＯＧＩＮ
ピンより入力しレファレンスクロックとする事も可能です）
極性はレジスタ設定により変更可能です。リーディングエッジが
使用されトレーディングエッジは無視されます。シュミットトリガ入
力です。
垂直同期入力ピンです。
30
HSYNC
DI
31
VSYNC
DI
MS0592-J-01
4
2008/03
ASAHIKASEI
49
SOGIN
[AK5406]
AI
Sync-on-Green 入力ピンです。
Sync-on-Green 信号から同期信号を抽出するコンパレータの入
力ピンです。コンパレータのしきい値はレジスタ設定により可変で
す(10～320mV、10mV ステップ)。このピンを使用しないときは
AVDD に接続するか、1nF のキャパシタを介して AVSS に接続し
ます。
38
TEST
DI
テストピンです。
AVSS に接続します。プルダウン抵抗を内蔵しています。
29
COAST
DI
クロック制御 COAST 入力ピンです。
COAST 入力により、ＰＬＬは水平同期信号への同期をやめ自走
発振をします。このピンを使用せず VSYNC から内部で作られるタ
イミングを使用する事も可能です。このピンを使用しないときは
AVSS に接続します。
24
CLAMP
DI
外部クランプ入力ピンです。
ビデオ入力を内部設定値にクランプするタイミングを指定する入
力ピンです。
26
TEST2
DI
テストピンです。
内部では MOS SW を介し、PVDD に接続されています。
PVDD に接続してください。
デカップリングキャップ等接続ピン
58
BYPASS
AO
レファレンス電圧のバイパスキャップ接続ピンです。対ＡＶＳＳ間
に 0.1uF のキャパシタを接続してください。
37
ＢＩＡＳ
AO
内部アナログ回路用バイアス電流ピンです。対ＡＶＳＳ間に６．８ｋ
Ω±１％の抵抗を接続してください。
33
FLT
AO
PLL 用外部フィルタ接続ピンです。パワーダウン時はＰＶＤＤに
LSI 内部で固定されます。
電源ピン
39 42 ＡＶＤＤ
PWR
アナログ用電源ピンです。
45 46
51 52
59
11
ＤＶＤＤ
PWR
デジタル用電源ピンです。
23 67
78
27
ＰＶＤＤ
PWR
ＰＬＬ用電源ピンです。
34 35
25 28 ＡＶＳＳ
PWR
アナログ用グランドピンです。
32 36
40 41
44 47
50 53
60
10,22 ＤＶＳＳ
PWR
デジタル用グランドピンです。
66,79
NC ピン
8,9,
NC
NC
NC ピンです。オープンにしてください。
20,21
76,77
AＩ：アナログ入力ピン
ＡＯ：アナログ出力ピン
ＤＩ：デジタル入力ピン
ＤＯ：デジタル出力ピン
ＰＷＲ：電源/グランドピン
ＤＩピンにはＨｉ－Ｚ入力をしないでください。
SDA ピンを除くＤＯピンは設定により Hi-Z 出力が可能です。
MS0592-J-01
5
2008/03
ASAHIKASEI
[AK5406]
■ 絶対最大定格
表３．絶対最大定格
項目
（AVSS、DVSS =0V：すべての電圧はグランドに対する値です。）
記号
MIN
MAX
単位
アナログ
AVDD
-0.3
4.5
V
デジタル
DVDD
-0.3
4.5
V
ＰＬＬ
PVDD
-0.3
4.5
V
±10
mA
備考
電源電圧
入力電流
（電源ピンを除く）
IIN
アナログ入力電圧
VINＡ
AVSS-0.3
AVDD+0.3
V
デジタル入力電圧
VINL
AVSS-0.3
AVDD+0.3
V
RIN, GIN, BIN,
SOGIN
SDA, SCL, A0,
RESETN
VSYNC, HSYNC,
デジタル入力電圧
VINL2
AVSS-0.3
PVDD+0.3
V
CLAMP, COAST,
TEST, TEST2
ROUT,GOUT,BOUT
ＨＩ－Ｚ時入力電圧
（データ出力ピン）
VＯNL
DVSS-0.3
DVDD+0.3
,HSYNCO,VSUNCO
V
,SOGOUT,
ＤＴＣＬＫ
保存温度
Tstg
-65
150
℃
(注)これらの限界以上での動作は素子の永久破壊を引き起こす可能性があります。
この極限状態では通常動作は保証されません。
■ 推奨動作条件
電源立ち上げ時、RESETN ピンを用いてＬＳＩを必ずリセットして下さい。
表４．推奨動作条件
項目
（AVSS、DVSS = 0V：すべての電圧はグランドに対する値です。）
記号
MIN
TYP
MAX
単位
アナログ
AVDD
3.0
3.3
3.6
V
デジタル
DVDD
3.0
3.3
3.6
V
ＰＬＬ
PVDD
3.0
3.3
3.6
V
動作温度範囲
Ta
-40
85
℃
電源電圧
MS0592-J-01
6
2008/03
備考
ASAHIKASEI
[AK5406]
■ 電気的特性
１）アナログ特性
（AVDD=DVDD=PVDD=3.3V、AVSS = DVSS = 0V、 Ta=25℃、特記無き場合には
サンプリング周波数＝80MSPS、入力信号周波数＝１MHｚ、入力信号振幅 = -2dBFS）
表５．
項目
記号
条件
MIN
TYP
MAX
単位
0.5
V
入力レンジ
最大ゲイン時
IRNG1
最小ゲイン時
IRNG2
入力フルスケール
マッチング
IRNGM
1.0
V
最小ゲイン時
10
%FS
スタティック特性
微分直線性
DNL
（注 1）
±0.5
±1.0
LSB
積分直線性
INL
（注 1）
±1.0
±3.0
LSB
オフセット
VOF
±47
LSB
ダイナミック特性
S/N
クロストーク
PLL ジッタ
SNR
46
dB
CT
入力周波数=7.5MHz
55
dBc
TJ
（注 2）
300
ps rms
180
mA
24
mA
mA
消費電流
アナログ
IA
デジタル
ID
PLL
IP
15
トータル
IT
219
（注 3）
290
mA
パワーダウン時
IPD
（注 4）
1.5
2.6
mA
（注 1） PGA ゲイン:80H（アドレス:08H,09H,0AH）
（注 2） fH=33.75kHz, PLL Div : 2200(897H), PLL VCO :2H PLL CP : 3H CLK=74.25MHz
（注 3） DTCLK ピン負荷容量:15pF、ROUT, GOUT, BOUT, HSYNCO, VSYNCO ピン負荷容量:5pF
（注 4）パワーダウン時、SOG スライサー及びスライサー用 VREF、Ｉ２Ｃコントロール回路
は動作しています。
MS0592-J-01
7
2008/03
ASAHIKASEI
2)
[AK5406]
デジタル入出力 DC 特性
表６
（AVDD=DVDD=PVDD=3.0～3.6V、AVSS = DVSS = 0V、Ta= -40～85℃）
項目
記号
条件
MIN
TYP
MAX
単位
高レベル入力電圧
VIH
A0, RESETN ピン
0.7AVDD
V
低レベル入力電圧
VIL
A0, RESETN ピン
0.3AVDD
V
VSYNC, HSYNC,
0.7PVDD
V
高レベル入力電圧
VIHP
COAST、CLAMP ピン
VSYNC, HSYNC,
0.3PVDD
V
低レベル入力電圧
VILP
COAST、CLAMP ピン
HSYNC,VSYNC,CLAM
±10
uA
入力端子リーク電流 ILIKG
P, COAST ピン
ROUT, GOUT, BOUT,
HSYNCO,
VSYNCO,
DVDD-0.5
V
高レベル出力電圧
VOH
SOGOUT ピン
IOH=-1mA
ROUT, GOUT, BOUT,
HSYNCO,
VSYNCO,
0.5
V
低レベル出力電圧
VOL
SOGOUT ピン
IOL=1mA
DTCLK ピン
DTCLK ピン
DVDD-0.5
V
VOHC
IOH= -4mA
高レベル出力電圧
DTCLK ピン
DTCLK ピン
0.5
V
VOLC
IOL= 4mA
低レベル出力電圧
ROUT, GOUT, BOUT
HSYNCO,
VSYNCO,
±10
uA
Hi-Z リーク電流
IOZ
SOGOUT,DTCLK ピン
の Hi-Z 出力時
２
ＩＣ
VＩH2 SDA、SCL ピン
0.7AVDD
V
高レベル入力電圧
Ｉ２Ｃ
VＩL2 SDA、SCL ピン
0.3AVDD
V
低レベル入力電圧
SDA ピン、
Ｉ２Ｃ
0.4
V
VOL2
IOL=3mA
低レベル出力電圧
MS0592-J-01
8
2008/03
ASAHIKASEI
[AK5406]
３）スイッチング特性
（AVDD=DVDD=PVDD=3.0～3.6V、AVSS = DVSS = 0V、Ta= -40～85℃、
表７．
DTCLK ピンの負荷容量＝15pF
項目
記号
ROUT,GOUT,BOUT,HSYNCO 負荷容量＝5pF）
条件
MIN
TYP
MAX
単位
変換速度
最大 fsmax
最小
80
fsmin
DTCLK デューティー
データスキュー
9
MSPS
58
%
-1.0
4.0
ns
15
110
kHz
42
tskw
DTCLK 出力の立
下りに対して（注 1）
HSYNC 入力周波数
リセットタイミング
MSPS
trst
電源立ち上げ後
50
1
us
（注 1） 1/2VDD 基準です
DTCLK
ROUT7～0,
tskw
GOUT7～0,
BOUT7～0,
HSYNCO
図４．出力タイミング
PWR
trst
RESETN
図５．リセットタイミング
MS0592-J-01
9
2008/03
ASAHIKASEI
[AK5406]
４）シリアル I/F スイッチング特性
表８．
（AVDD=DVDD=PVDD=3.0～3.6V、AVSS = DVSS = 0V、Ta= -40～85℃）
項目
Bus Free Time
Hold Time
(Start Condition)
Clock Pulse
Low Time
Input Signal
Rise Time
Input Signal
Fall Time
Setup Time
(Start Condition)
Setup Time
(Stop Condition)
記号
条件
MIN
TYP
MAX
単位
tBUF
1.3
us
tHD:STA
0.6
us
tLOW
1.3
us
tR
300
ns
tF
300
ns
tSU:STA
0.6
us
tSU:STO
0.6
us
上記 I2C バスに関するタイミングは I2C バスの規格でありデバイスの制約によるものではあ
りません。詳細に関しては I2C バス規格を参照してください。
tBUF
tHD:STA
tR
tF
tSU:STO
SDA
tF
tR
SCL
tLOW
tSU:STA
図６．シリアル制御タイミング
MS0592-J-01
10
2008/03
ASAHIKASEI
表９．
[AK5406]
（AVDD=DVDD=PVDD=3.0～3.6V、AVSS = DVSS = 0V、Ta= -40～85℃）
項目
記号
条件
MIN
Data Setup Time
tSU:DAT
100（注 1）
Data Hold Time
tHD:DAT
0.0
tHIGH
0.6
Clock Pulse
High Time
TYP
MAX
ns
0.9（注 2）
（注 2）tLOW を延長しないバス上で使用する場合（tLOW＝最小規格で使用する場合）、
この条件を満足する必要があります。
tHD:DAT
SDA
tSU:DAT
SCL
図７．シリアル制御タイミング（その２）
MS0592-J-01
11
us
us
（注 1）I2C バス標準モードで使用する場合 tSU:DAT≧250ns を満たす必要があります。
tHIGH
単位
2008/03
ASAHIKASEI
[AK5406]
■ 機能説明
ADC
10 ビット 80MSPS の A/D コンバータです。ただし出力は８ビットです。
リセット操作
電源投入後必ずリセット操作を行います。リセットパルスは非同期です。１μsec 以上の
幅を持たせます。
リセット直後、レジスタはデフォルト値にセットされます。
PLL 機能
入力される Hsync を基準に PLL にてピクセルクロックを再生します。 PLL パラメータとしてチャ
ージポンプ電流を調整することにより、本デバイスは 9MH から 80MHz の周波数に対応します。
チャージポンプ電流は以下の計算式にしたがって計算し、最寄の設定値を Address
0x03
bit5:3 に指定します。
AK5406
PLL
CPcurrent 電流(CPI)計算
CPI = ((2π*fH)/NFRatio)^2*C*N*P / Kvco;
fH：PLL レファレンス信号（水平同期信号周波数、単位は Hz です）
NFRatio：自然各周波数を設定します。
レファレンス信号分周します、13 を設定します。
C: 0.082uF
N: PLL 分周比
(Register Address
0x01, 0x02 で設定する値です)
P: 4:<9-32MHz>, 2:<32-64MHz>, 4:<64-80MHz> クロック周波数のレンジです。
Kvco：130MHz
PLL コースト機能
入力される Hsync を基準に PLL にてピクセルクロックを再生します。その PLL の追従動作
を止め VCO の自走に任せて動作させるモードです。モードとして、入力される Vsync の前後指
定した Hsync パルス数だけコーストする方法とコーストピンにそのタイミングを知らせる信号を直
接入力する方法の２通りがあります。（タイミングチャート３）コーストタイミング参照）
クランプ機能
AC カップリングされて入力される信号の基準レベルを LSI 内部の基準レベルに合わせる機
能です。入力信号の基準レベルが入力されている期間を指定する必要があり、外部より
CLAMP ピンで指定するか、レジスタによって指定するかを選択する事が可能です。レジスタ
でクランプ期間を指定する場合は HSYNC のトレーリングエッジからの位置と期間をレジスタに
設定します。（タイミングチャート４）クランプタイミング１参照）
デフォルト設定では、クランプ期間中にアナログクランプ回路（CLAMP ブロック）と黒ループ
回路（BLACK LOOP ブロック）が同時に動作しますが、レジスタ設定を変更する事により、ク
ランプ期間中の前半にアナログクランプ、後半に黒ループ回路を動作させる事も可能です。
MS0592-J-01
12
2008/03
ASAHIKASEI
[AK5406]
（タイミングチャート５）クランプタイミング２参照）
クランプについても PLL と同様にコーストさせることが可能です。（タイミングチャート６）ク
ランプコースト参照）
また、RGB 信号に対応して最低値をクランプする場合と、YUV 信号に対応して中央値をクラ
ンプする場合をレジスタにて選択する事が可能です。（レジスタアドレス 10H 参照）
ゲイン調整機能
PGA（プログラマブルゲインアンプ）により、ADC のフルスケールを０.５～１V の範囲で調整
可能です。PGA は 8 ビットの分解能を持ちます。
同期分離機能
内部 SLICER 出力から VSYNC を抽出します。
黒ループ機能、オフセット調整機能
クランプ期間に黒ループが動作することで内部回路のオフセットを除去し、クランプレベル
を設定値に保つ事が可能です。黒レベルは黒ループの収束値設定レジスタにより３チャネル
独立に－４～＋２０の範囲で任意に設定可能です。この黒ループはクランプ期間常に動作さ
せる使い方のほかに、レジスタにより動作／状態保持を制御可能です。
また、黒ループを完全に無効にする事も可能です。この場合のみ、チャネルオフセット調整
レジスタが有効となり、外部からのオフセット調整が可能となります。ゲイン・オフセットコントロ
ール図は最低値クランプ時での関係を示します。
OFFSET = 1FFH
OFFSET = 0FFH
１．０
入力レンジ電圧｛Ｖ｝
OFFSET = 000H
０．５
OFFSET = 1FFH
OFFSET = 0FFH
０．０
OFFSET = 000H
00H
Ｇａｉｎ
FFH
図８．ゲイン・オフセットコントロール
MS0592-J-01
13
2008/03
ASAHIKASEI
[AK5406]
ＣｏｎｔｒｏｌＳｅｒｉａｌＩ／Ｆ
Ｉ２Ｃシリアルインターフェースを持つコントロールレジスタです。ＳＤＡピンは外部にプルアッ
プ抵抗を接続して使用します。ＳＤＡライン上のデータはＳＣＬの立ち上がりエッジで取り込ま
れます。また、ＳＤＡライン上のデータは必ずＳＣＬがＬＯの時のみ変化します。ＳＣＬがＨＩの状
態でＳＤＡが変化した場合、立下り変化ならばスタートコンディション、立上り変化ならばストッ
プコンディションを表します。
MS0592-J-01
14
2008/03
ASAHIKASEI
[AK5406]
［Ｉ２Ｃスレーブアドレス］
Ｉ２Ｃスレーブアドレスは A0 ピンの設定により１００１１００又は１００１１０１のいずれかを選択
可能です。
Ｉ２Ｃアドレス
表１０．
A0 ピン
Ｉ２Ｃスレーブアドレス
LO
１００１１００
HI
１００１１０１
［Ｉ２Ｃライトシーケンス］
１バイト目に AK5406 のライトモードのスレーブアドレスを受信すると、２バイト目にサブ
アドレス、３バイト目以降にデータを受信します。ライトシーケンスには１バイトずつライトする
シーケンスと複数バイト連続してライトするシーケンシャルライトオペレーションがあります。
（ａ）１バイトライトシーケンス
S
Slave
Address
8b
W A
Sub
Address
A
Data
8b
1b
8b
1b
A Stp
1b
図９ａ
１バイトライトシーケンス
（ｂ）複数バイト（ｍバイト）ライトシーケンス（シーケンシャルライトオペレーション）
S
Slave
Address
8b
W A
Sub
A
Address(n)
Data(n)
8b
8b
1b
1b
A Data(n+1) A
1b
図９ｂ
8b
Data(n+m) A Stp
1b
8b
1b
シーケンシャルライト
（ｃ）リードシーケンス
１バイト目に AK5406 のリードモードのスレーブアドレスを受信すると、２バイト目以降
はデータの送信を行います。
S
Slave
Address
8b
W A
1b
Sub
A rS Slave
Address(n)
Address
8b
R A
8b
1b
1b
図９ｃ
Data1
A
Data2
A
Data n
8b
1b
8b
1b
8b
A Stp
1b
リードシーケンス
上記それぞれの意味は次の通りです。
Ｓ，ｒＳ
ＳｔａｒｔＣｏｎｄｉｔｉｏｎ
Ａ
０：Ａｃｋｎｏｗｌｅｄｇｅ
(SDA Low)
Ａ
１：ＮｏｔＡｃｋｎｏｗｌｅｄｇｅ
(SDA High)
Ｓｔｐ
ＳｔｏｐＣｏｎｄｉｔｉｏｎ
Ｒ／Ｗ
１：Ｒｅａｄ，０：Ｗｒｉｔｅ
マスタデバイスによる出力です。通常はマイコンが出力するものです。
スレーブデバイスによる出力です。AK5406 が出力するものです。
MS0592-J-01
15
2008/03
ASAHIKASEI
[AK5406]
■ タイミングチャート
参照レジスタアドレス
07H : （HSYNCO WIDTH）
0EH : HSYNC POL, HSYNCO POL
１）出力タイミング
リーディングエッジ
HSYNC
R(GB)IN
パイプラインディレイ（12 クロック）
PX0
PX1
PX2
(ADCLK)
DTCLK
R(G,B)OUT
D0
HSYNCO
D1
D2
D3
2 クロック
レジスタ(HSYNCO WIDTH)の設定値－1
図１０
出力タイミング
２）４：２：２出力モードタイミング
リーディングエッジ
HSYNC
R(GB)IN
パイプラインディレイ（１２クロック）
PX0
PX1
PX2
(ADCLK)
DTCLK
GOUT
Y0
Y1
Y2
ROUT
U0
V1
U2
HSYNCO
2 クロック
U/V 交互出力
レジスタ(HSYNCO WIDTH)の設定値－1
図１１
４：２：２出力モードタイミング
参照レジスタアドレス
15H : 出力フォーマット
MS0592-J-01
16
2008/03
ASAHIKASEI
３）
[AK5406]
参照レジスタアドレス
0FH : COAST SEL, COAST POL
12H : PRE COAST
13H : POST COAST
COAST タイミング
COAST ピンを使わない場合
VSYNC
HSYNC
(CSYNC)
m
m-1 m-2
3
2
1
1
2
3
n-2 n-1 n
8 ピクセルクロック期間
COAST
(内部信号)
レジスタ（PRE-COAST）設定値(m)
8 ピクセルクロック期間
レジスタ（POST-COAST）設定値(n)
COAST 期間
図１３
COAST タイミング
（注）前フィールドのライン数を用いて PRE COAST をカウントしているため、インターレース
信号の場合は奇フィールドと偶フィールドで COAST 期間に若干の違いが生じる場合がありま
す。
※５２５ｉの場合の COAST 例
［フィールド１］
Line No.
524
525
1
2
3
4
5
6
7
8
9
10
11
12
VSYNC
HSYNC
(CSYNC)
257
258
ライン数保持
(内部信号)
259 260 261 262 263 264
1
2
265
COAST
(内部信号)
3
4
5
6
7
8
272
273
274
264
265-6=259
［フィールド２］
Line No.
261
262
263
264
265
266
267
268
269
270
271
VSYNC
HSYNC
(CSYNC)
258
ライン数保持
(内部信号)
COAST
(内部信号)
259 260 261 262 263 264 265
1
264
2
3
4
5
6
265
264-6=258
等価パルス期間
垂直同期期間
等価パルス期間
（レジスタ PRE COAST=6, POST COAST=5 の場合）
図１４
MS0592-J-01
COAST タイミング（５２５ｉの場合の COAST 例）
17
2008/03
7
8
ASAHIKASEI
[AK5406]
COAST ピンを使う場合
COAST ピンに入力された信号がそのまま内部 COAST 信号として使用されます。
COAST しない通常のリーディングエッジ
COAST したいリーディングエッジ
HSYNC
COAST
図１５
COAST タイミング（COAST ピン使用例）
参照レジスタアドレス
0FH : CLAMP SEL, CLAMP POL
05H : CLP PLACE
06H : CLP DURATION
４） CLAMP タイミング 1
CLAMP ピンを使わない場合
トレーリングエッジ
HSYNC
ADCLK
(内部信号)
CLAMP
(内部信号)
レジスタ（CLP PLACE）の設定値(m)
図１６
レジスタ（CLP DURACTION）の設定値(n)
クランプタイミング
CLAMP ピンを使う場合
外部より CLAMP 信号を CLAMP ピンに入力します。
CLAMP ピンに入力された信号は ADCLK で同期され、そのまま内部 CLAMP 信号として使用され
ます。
CLAMP
ADCLK
(内部信号)
内部 CLAMP
図１７
MS0592-J-01
クランプタイミング
18
2008/03
ASAHIKASEI
[AK5406]
５） CLAMP タイミング２
レジスタ（LOOP DISABLE）にゼロ以外の値（ｍ）を設定する事によりクランプ期間を２分割し、前
半（ｍピクセルクロック分）をクランプ回路動作期間、残りの後半を黒ループ動作期間にする事が
可能です。ｍ＝０（リセット値）の場合はクランプ回路も黒ループも全クランプ期間中動作します。
CLAMP
(内部信号)
ADCLK
(内部信号)
1
2
m-2
m-1
m
黒ループ動作
クランプ回路動作
レジスタ（LOOP DISABLE）の設定値
図１８
クランプタイミング（その２）
参照レジスタアドレス
26H : PRE CLPCOAST
27H : POST CLPCOAST
６） CLAMP 用 COAST タイミング
VSYNC
HSYNC
(CSYNC)
m
m-1
3
2
1
1
2
3
n
COAST
(内部信号)
レジスタ（PRE-CLPCOAST）設定値(m)
レジスタ（POST-CLPCOAST）設定値(n)
CLAMP COAST 期間
図１９
クランプコーストタイミング
（注）前フィールドのライン数を用いて PRE CLPCOAST をカウントしているため、インターレ
ース信号の場合は奇フィールドと偶フィールドで COAST 期間に若干の違いが生じる場合があ
ります。
詳細は「３」COAST タイミング」を参照してください。
MS0592-J-01
19
2008/03
ASAHIKASEI
[AK5406]
■ コントロールレジスタ
表１１レジスタマップ
Sub
R/W
Adrs
Or RO Bits
Default
Value
Register
Name
Function
10101110
01101001
1101****
01******
**001***
10000***
10000000
CHIPＩＤ
PLL DIV（MSB）
PLL DIV（LSB）
PLL VCO
PLL CP
PHADJ
CLP PLACE
デバイスの ID
PLL 分周比上位８ビット[11:4]
PLL 分周比下位４ビット[3:0]
Bit [7:6] ＰＬＬ VCO レンジ
Bit [5:3] ＰＬＬチャージポンプ電流
クロック位相調整 (1LSB = T/32)
クランプ位置
００H
０１H
０２H
０３H
RO
R/W
R/W
R/W
０４H
０５Ｈ
R/W
R/W
7:0
7:0
7:4
7:6
5:3
7:3
7:0
０６Ｈ
０７Ｈ
R/W
R/W
7:0
7:0
10000000
00100000
CLP DURATION
HSYNCO WIDTH
クランプ期間
HSYNCO パルス幅
０８Ｈ
R/W
7:0
10000000
RED GAIN
Red チャネルゲイン調整
０９Ｈ
０AH
R/W
R/W
7:0
7:0
10000000
10000000
GREEN GAIN
BLUE GAIN
Green チャネルゲイン調整
Blue チャネルゲイン調整
０Ｂ-0DＨ
RO
7:0
00000000
０ＥＨ
R/W
6
*1******
HSYNC POL
5
**0*****
HSYNCO POL
3
****0***
HSYNC SEL
2
0
*****0**
*******0
VSYNC POL
VSYNC SEL
7
0*******
CLAMP SEL
6
5
*1******
**0*****
CLAMP POL
COAST SEL
3
1
****1***
******1*
COAST POL
PDN
7:3
2
10111***
*****0**
SOGTH
RED CLP LVL
1
******0*
GREEN CLP LVL
0
*******0
BLUE CLP LVL
０ＦＨ
１０H
R/W
R/W
MS0592-J-01
リザーブ
20
Bit 6 : 入力 HSYNC 極性設定
( 0 : Low 1 : Hi )
Bit 5 : 出力 HSYNCO 極性設定
( 0 : Hi 1 : Low )
Bit 3 : Hsync 選択
( 0 : HSYNC 1: Sync-on-Green )
Bit 2 : VSYNCO 反転 ( 0 : INV 1 : No INV )
Bit0 : VSYNC 選択（パワーダウン（PDN=0）時、0）
（0 : VSYNC 1 : Sync Separator Signal ）
Bit 7: クランプ信号選択
( 0:HSYNC 1:CLAMP pin )
Bit 6: クランプ極性 ( 0 : Hi 1 : Low )
Bit 5: Coast 選択
( 0 : COAST Pin 1 : VSYNC )
Bit 3: Coast 極性設定 ( 0 : Low 1 : Hi )
Bit 1: パワーダウン
( 0 : パワーダウン 1 : 通常動作 )
Sync-on- Green のしきい値設定
Bit 2: Red チャネルクランプレベル設定
( 0 : 最低値 1 : 中央値 )
Bit 1: Green チャネルクランプレベル設定
( 0 : 最低値 1 : 中央値 )
Bit 0: Blue チャネルクランプレベル設定
( 0 : 最低値 1 : 中央値 )
2008/03
ASAHIKASEI
Sub
Adrs
１１H
１２H
１３H
１４H
[AK5406]
R/W
Or RO
R/W
R/W
R/W
Bits
7:0
7:0
7:0
Default
Value
Register
Name
Function
SSEPTH
Sync Separator のしきい値設定
PRE COAST
POST COAST
Pre-Coast
Post-Coast
7:0
1
00100000
00000000
00000000
00000000
******1*
１５Ｈ
RO
R/W
RESERVE
OUTPUT
FORMAT
R/W
7:0
********
リザーブ
Bit1 ：出力フォーマット
（０：４：２：２、１：４：４：４）
Don’t care
１６Ｈ
１７Ｈ
R/W
0
*******1
RED OFFSET
Red チャネルオフセット調整(MSB)
(MSB)
１８Ｈ
R/W
7:0
00000000
RED OFFSET
Red チャネルオフセット調整(LSB)
(LSB)
１９Ｈ
R/W
0
*******1
GREEN OFFSET
Green チャネルオフセット調整(MSB)
(MSB)
１ＡＨ
R/W
7:0
00000000
GREEN OFFSET
１ＢＨ
R/W
0
*******1
BLUE OFFSET
１ＣＨ
R/W
7:0
00000000
BLUE OFFSET
Green チャネルオフセット調整(LSB)
(LSB)
Blue チャネルオフセット調整(MSB)
(MSB)
Blue チャネルオフセット調整(LSB)
(LSB)
MS0592-J-01
21
2008/03
ASAHIKASEI
[AK5406]
表１２黒ループレジスタ
Sub
R/W
Adrs
Or RO Bits
Default
Value
Register
Name
Function
RED チャネル黒ループ収束値(MSB)
１ＤＨ
R/W
0
*******0
RED BLK LVL
１ＥＨ
R/W
7:0
00000000
RED BLK LVL
(MSB)
RED チャネル黒ループ収束値(LSB)
(LSB)
１ＦＨ
R/W
0
*******0
GREEN BLK LVL
GREEN チャネル黒ループ収束値(MSB)
(MSB)
２０Ｈ
R/W
7:0
00000000
GREEN BLK LVL
GREEN チャネル黒ループ収束値(LSB)
(LSB)
２１Ｈ
R/W
0
*******0
BLUE BLK LVL
BLUE チャネル黒ループ収束値(MSB)
(MSB)
２２Ｈ
R/W
7:0
00000000
BLUE BLK LVL
BLUE チャネル黒ループ収束値(LSB)
(LSB)
２３Ｈ
R/W
7:5
4:3
2
000*****
***00***
*****0**
LBW
LOOPOFFRNG
LOOPMODE
******0*
*******0
*0******
**0*****
***11***
*****0**
******0*
*******0
00000000
00000000
00000000
LOOPHOLD
VSYNC UPDATE
COASTGEN SEL
CLPBW
Fixed Bit
SOGOUT POL
SOGOUT SEL
DOFIX
LOOP DISABLE
PRE CLPCOAST
POST
CLPCOAST
DATA DRIVE
２４Ｈ
R/W
２５Ｈ
２６Ｈ
２７Ｈ
R/W
R/W
R/W
1
0
6
5
4:3
2
1
0
7:0
7:0
7:0
２８Ｈ
R/W
7:6
11******
２９Ｈ
R/W
２ＡＨ
２ＢＨ
２CH
R/W
R/W
RO
5:4
7:6
5:3
2:1
0
6:0
3:0
7:0
**11****
10******
**101***
*****00*
*******0
*0111001
******00
00000000
MS0592-J-01
CLOCK DRIVE
Reserved
IN RANGE
Reserved
Reserved
Reserved
22
黒ループ帯域
黒ループ不感帯制御
黒ループモード
( 0 : ループ有効 1 : ループ無効 )
黒ループ状態保持（0 : 動作 1 : 状態保持）
黒ループの更新を 64VSYNC 毎に制限する
COASTGEN 入力設定(0: VSYNC 1 : SYNC SEP )
クランプ帯域設定
固定で使用します。書くときは 11 を書いてください
SOGOUT 極性( 0 : 正転 1 : 反転 )
SOGOUT 信号選択( 0 : SOG 1 : HSYNC )
パワーダウン時出力値( 0 : Lo 固定 1 : Hi 固定 )
クランプ期間中の黒ループ停止期間
クランプ信号用 Pre-Coast
クランプ信号用 Post-Coast
ROUT,GOUT,BOUT,HSYNCO,VSYNCO,SOGOUT ピ
ンの駆動能力
DTCLK ピン駆動能力
リザーブ
黒ループ収束加速範囲制御
リザーブ
リザーブ)
“0”以外を書かないでください
リザーブ
リザーブ
リザーブ
2008/03
ASAHIKASEI
[AK5406]
テスト用レジスタ
AK5406 にはアドレス 0x2D～0x30 に通常動作モード時にも読み書き可能なレジスタを持っています
これらのアドレスにアクセスする場合 Default 値以外書かないで下さい
2DＨ
２EＨ
２FＨ
30Ｈ
R/W
R/W
R/W
R/W
7:0
7:0
7:0
7:0
00000000
00000000
00100000
00000000
TEST
TEST
TEST
TEST
Default Value : 0x00
Default Value : 0x00
Default Value : 0x20
Default Value : 0x00
AK5406 の初期値です。
Adr
00Ｈ
01Ｈ
02Ｈ
03Ｈ
04Ｈ
05Ｈ
06Ｈ
07Ｈ
08Ｈ
09Ｈ
0AＨ
0BＨ
0CＨ
0DＨ
0EＨ
0FＨ
10Ｈ
11Ｈ
12Ｈ
13Ｈ
14Ｈ
15Ｈ
R/W
RO
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
RO
RO
RO
R/W
R/W
R/W
R/W
R/W
R/W
RO
R/W
default
AEH
69H
D0H
48H
80H
80H
80H
20H
80H
80H
80H
00H
00H
00H
40H
4AH
B8H
20H
00H
00H
00H
02H
16Ｈ
17Ｈ
18Ｈ
19Ｈ
1AＨ
1BＨ
1CＨ
1DＨ
1EＨ
1FＨ
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
00H
01H
00H
01H
00H
01H
00H
00H
00H
00H
MS0592-J-01
Adr
20Ｈ
21Ｈ
22Ｈ
23Ｈ
24Ｈ
25Ｈ
26Ｈ
27Ｈ
28Ｈ
29Ｈ
2AＨ
2BＨ
2CＨ
23
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
RO
default
00H
00H
00H
00H
18H
00H
00H
00H
F0H
A8H
39H
00H
00H
2008/03
ASAHIKASEI
[AK5406]
レジスタ内容説明
色かけはデフォルト値です
サブアドレス００H CHIP ID
リードするとデバイスの ID 番号（AEH）を返します。
サブアドレス０１H～０２H PLL DIV Default : 69DH
01H
02H
01H [7:0]と 02H
PLL の倍率比
[7:0]
[7:4]
[7:4]の１０進表記
00H
0H
0
00H
1H
1
禁止
:
:
:
0DH
DH
221
0DH
EH
222
223
0DH
FH
223
224
0EH
0H
224
225
:
:
:
:
FFH
FH
4095
4096
設定値＋１が PLL の倍率比となります。MSB 側（サブアドレス０１H）のライトでは PLL の動
作に反映されず、LSB 側（サブアドレス０２H）の値がライトされた時点で値が反映されます。
サブアドレス０３H
［７：６］ PLL VCO
［7:6］
00
01
10
11
［５：３］ PLL CP
［5:3］
000
001
010
011
100
101
110
111
MS0592-J-01
PLL の VCO 動作レンジ
9～32MHｚ
32～64MHｚ
64～80MHｚ
禁止
PLL のチャージポンプ電流
50uA
100uA
150uA
250uA
350uA
500uA
750uA
禁止
24
2008/03
ASAHIKASEI
[AK5406]
サブアドレス０４H PHADJ
［7:3］
ADC のサンプリングクロックの位相
00H
-180°
進む
01H
-168.75°
↑
:
:
0EH
-22.5°
0FH
-11.25°
10H
標準
11H
+11.25°
12H
+22.5°
↓
:
:
遅れる
1EH
+157.5°
1FH
+168.75°
１ステップあたり１１.２５°に相当します。大きな値がより遅れる方向です。
サブアドレス０５H
サブアドレス０６H
CLP PLACE
CLP DURATION
Default : 80H
Default : 80H
CLAMP SEL＝０の時有効となり、クランプタイミングを内部発生するために用いられます。
クランプの期間は HSYNC のトレーリングエッジから CLP PLACE ピクセル分遅れた時点で始
まり、CLP DURATION ピクセル分継続するようになります。（タイミングチャートの４を参照）
CLP PLACE レジスタの０、１、２の設定、CLP DURATION の０設定は禁止です。
サブアドレス０７H HSYNCO WIDTH
Default : 20H
PLL により再構成され HSYNCO に出力される水平同期信号のパルス幅を設定します。（タ
イミングチャートの１と２を参照）このレジスタにゼロは指定しないで下さい。
サブアドレス０８H～０AH RED（GREEN、BLUE） GAIN
［7:0］
入力レンジ [Vpp]
00H
0.377
01H
0.380
02H
0.383
:
:
7FH
0.751
80H
0.754
81H
0.757
:
:
FDH
1.123
FEH
1.126
FFH
1.129
ゲイン
高ゲイン
↑
↓
低ゲイン
（注）PGA ゲインは、５４３／（１２８＋N）、（N = ０～２５５（DEC））で表されます。
ADC の入力レンジ１．６Vpp になるように PGA ゲインを設定します。
MS0592-J-01
25
2008/03
ASAHIKASEI
[AK5406]
サブアドレス０EH
［６］ HSYNC POL
［6］
0
1
［５］ HSYNCO POL
［5］
0
1
［３］ HSYNC SEL
［3］
0
1
［２］ VSYNC POL
［2］
0
1
HSYNC 入力ピンの極性
アクティブ LO
（リーディングエッジがフォール）
アクティブ HI
（リーディングエッジがライズ）
HSYNCO 出力ピンの極性
アクティブ HI
（リーディングエッジがライズ）
アクティブ LO
（リーディングエッジがフォール）
PLL に入力される水平同期信号
HSYNC ピン
Sync-On-Green SLICER の出力
Sync Separator に入力される信号
HSYNC ピン
Sync-On-Green SLICER の出力
VSYNCO 出力ピンの極性
VSYNC の反転
VSYNC の非反転
［０］ VSYNC SEL
［0］
VSYNC 選択
0
VSYNC
1
Sync Separator 信号
（注）サブアドレス０ＦＨ[１]ＰＤＮ＝０時、Sync Separator 回路はパワーダウンします
MS0592-J-01
26
2008/03
ASAHIKASEI
[AK5406]
サブアドレス０FH
［７］ CLAMP SEL
［7］
0
1
［６］ CLAMP POL
［6］
0
1
CLP で用いられるクランプ信号
HSYNC より内部生成される信号
CLAMP ピン
CLAMP 入力ピンの極性
アクティブ HI
アクティブ LO
［５］ COAST SEL
［5］
0
1
PLL の COAST として用いられる信号
COAST ピン
VSYNC より内部生成される信号
［３］ COAST POL
［3］
0
1
COAST 入力ピンの極性
アクティブ LO
アクティブ HI
［１］ PDN
［1］
パワーダウン制御
0
パワーダウン
動作ブロック
VREF
Sync-On-Green SLICER
1
通常動作
全回路
サブアドレス１０H
［７：３］ SOGTH
［7:3］
00H
01H
:
１EH
1FH
Default : 17H
SOG SLICER のしきい値
（SOG クランプレベルから上方向）
320mV
310mV
:
20mV
10mV
［２：０］ RED(GREEN、BLUE) CLP LVL
入力クランプレベル
0
最低値
1
中央値
MS0592-J-01
27
2008/03
ASAHIKASEI
[AK5406]
サブアドレス１１H SSEPTH
[7:0]
Sync Separator 閾値
FFH
ﾊﾟﾙｽ幅大
FEH
↑
:
20H
標準
:
01H
↓
00H
ﾊﾟﾙｽ幅小
サブアドレス１２H PRE COAST
サブアドレス１３H POST COAST
VSYNC より PLL の COAST 信号を内部生成するためのパラメータを設定します。COAST
SEL=１の場合のみ有効となります。PRE COAST には VSYNC 前の COAST する HSYNC ライ
ン数を設定し、POST COAST には VSYNC 後ろのコーストする HSYNC ライン数を設定します。
（タイミングチャートの 3 を参照）
サブアドレス１５H
［１］OUTFORMAT
［4］
出力フォーマット
0
４：２：２
1
４：４：４
４：２：２出力フォーマットを選択した場合の入出力信号とチャネルの関係は下記の表のと
おりとなります。（タイミングチャートの１、２も参照）
チャネル
入力信号
出力信号
Ｒｅｄ
Ｖ
Ｕ／Ｖ
Ｇｒｅｅｎ
Ｙ
Ｙ
Ｂｌｕｅ
Ｕ
Hi-Z
MS0592-J-01
28
2008/03
ASAHIKASEI
[AK5406]
サブアドレス１７Ｈ～１ＣH RED（GREEN、BLUE） OFFSET
［0］,[7:0]
オフセット加減値
1FFH
-64 LSB
1FEH
-63.75 LSB
:
:
100H
-0.25 LSB
0FFH
0 LSB
0FEH
+0.25 LSB
:
:
001H
+63.5 LSB
000H
+63.75 LSB
各チャネルのオフセットを９ビットの分解能で調整します。中心が０ＦＦH で１ステップにつき
１LSB のオフセットが加減されます。黒ループを無効（LOOPMODE=1）にした場合のみ有効で
す。MSB 側のライトでは動作に反映されず、LSB 側の値がライトされた時点で値が反映されま
す。
サブアドレス１ＤH～２２H RED（GREEN、BLUE） BLK LVL
BLKLVL
黒ループの収束値
[0]、［7:0］
最低値クランプ設定時
中央値クランプ設定時
（CLP LVL＝0）
（CLP LVL＝1）
011111111
禁止
禁止
011111110
禁止
禁止
:
:
:
001010001
禁止
:
001010000
20
:
001001111
19.75
:
:
:
000011101
7.25
禁止
000011100
7
135
000011011
6.75
134.75
:
:
000000010
0.5
128.5
000000001
0.25
128.25
000000000
0
128（200H）
111111111
-0.25
127.75
111111110
-5
127.5
:
:
:
111110001
-3.75
124.25
111110000
-4
124
111101111
禁止
123.75
:
:
111100001
:
120.25
111100000
:
120
111011111
:
禁止
::
:
100000001
禁止
禁止
100000000
禁止
禁止
MSB 側のライトでは動作に反映されず、LSB 側の値がライトされた時点で値が反映されます。
MS0592-J-01
29
2008/03
ASAHIKASEI
[AK5406]
サブアドレス２３H
［７：５］LOOPBW
LOOPBW
011
010
:
001
000
111
:
101
100
黒ループ帯域
ＦＡＳＴ
↑
標準
↓
ＳＬＯＷ
［４：３］LOOPOFFRNG
LOOPOFFRNG
黒ループ不感帯制御
00
不感帯なし
01
±0.25 ＬＳＢ
10
±1.5 ＬＳＢ
11
±1.0 ＬＳＢ
［２］LOOPMODE
LOOPMODE
0
1
黒ループモード
黒ループ有効
（BLK LVL レジスタ有効）
黒ループ無効
（OFFSET レジスタ有効）
［１］LOOPHOLD
LOOPHOLD
黒ループの状態
0
黒ループ動作
1
黒ループ状態保持
［０］ＶＳＹＮＣＵＰＤＡＴＥ
VSYNC UPDATE
黒ループのオフセット補正値の更新タイミング
0
１HSYNC 毎に黒ループのオフセット補正値を更新
1
６４VSYNC 毎に黒ループのオフセット補正値を更新
※黒ループのオフセット積分器はこのビットの設定にかかわらず１HSYNC 毎に更新されま
す。
A/D 出力に加減されるオフセット補正値の更新タイミングのみがこのビットによって変更さ
れます。
MS0592-J-01
30
2008/03
ASAHIKASEI
[AK5406]
サブアドレス２４H
［６］COASTGEN SEL
COASTGEN SEL
COASTGEN 入力設定
0
VSYNC ピン
1
Sync Separator 出力
（注）COASTGEN SEL= HI 時、サブアドレス０EH[０]の VSYNC SEL は
Sync Separator 信号を選択して下さい。
［５］CLPBW
CLP BW
クランプ入出力電流
クランプ帯域
0
６００ｕＡ
標準
1
１５０ｕＡ
ＳＬＯＷ
［４：３］この 2 ビットにはそれぞれ１を書きます
［２］SOGOUT POL
SOGOUT POL
SOGOUT ピンに出力する信号の極性
0
非反転
1
反転
注） SOGOUT SEL で選択された信号について、SOGOUT ピンから出力される時の極
性を切り換えます。
［１］SOGOUT SEL
SOGOUT SEL
SOGOUT ピンに出力する信号
0
SOG SLICER の出力
1
HSYNC ピンの入力信号
DOFIX
パワーダウン時の出力値
0
ＬＯＷ固定
［０］DOFIX
1
ＨＩＧＨ固定
（注）対象ピンは、ROUT7-0、GOUT7-0、BOUT7-0、HSYNCO、VSYNCO、ＳＯＧＯＵＴ，DTCLK
です。
MS0592-J-01
31
2008/03
ASAHIKASEI
[AK5406]
サブアドレス２５H LOOP DISABLE
ゼロ以外の値（ｍ）を設定する事によりクランプ期間を２分割し、前半（ｍピクセルクロック
分）をクランプ回路動作期間、残りの後半を黒ループ動作期間にする事が可能です。ｍ＝０
（リセット値）の場合はクランプ回路も黒ループも全クランプ期間中動作します。
（タイミングチャートの５を参照）
このレジスタには必ずＣＬＰ＿ＤＵＲＡＴＩＯＮより小さな値を設定して下さい。
サブアドレス２６H PRE CLPCOAST
Default : 00H
サブアドレス２７H POST CLPCOAST
Default : 00H
CLAMP 信号に COAST をかけるためのパラメータを設定し PRE CLPCOAST には VSYNC
の前の何 HSYNC 期間を COAST するのか設定し、POST CLPCOAST には VSYNC の後ろ
の何 HSYNC 期間を COAST するのかを設定します。（タイミングチャートの６を参照）
サブアドレス２８H
［７：６］DATA DRIVE
DATA DRIVE
ROUT, GOUT, BOUT, HSYNCO,
VSYNCO, SOGOUT ピンの駆動能力
Hi-Z
Hi-Z
最大×１／４
最大
00
01
10
11
［５：４］CLOCK DRIVE
CLOCK DRIVE
00
01
10
11
DTCLK ピンの駆動能力
Hi-Z
Hi-Z
最大×１／４
最大
サブアドレス２９H
［５：３］ＩＮＲＡＮＧＥ
ＩＮＲＡＮＧＥ
黒ループ収束加速範囲制御
000
加速なし
001
±0.25 ＬＳＢ以内に収束したら、非ブースト帯域
010
±0.5 ＬＳＢ以内に収束したら、非ブースト帯域
011
±0.75 ＬＳＢ以内に収束したら、非ブースト帯域
100
±1 ＬＳＢ以内に収束したら、非ブースト帯域
101
±2 ＬＳＢ以内に収束したら、非ブースト帯域
110
±3 ＬＳＢ以内に収束したら、非ブースト帯域
111
±4 ＬＳＢ以内に収束したら、非ブースト帯域
サブアドレス２AH ［6：０］Reserve １
Default : 39H
サブアドレス２BH ［３：０］Reserve １
Default : 00H
MS0592-J-01
32
リザーブです。
2008/03
ASAHIKASEI
[AK5406]
■ 外付け部品推奨回路例
アナログ電源
0.1uF
AVDD
AVSS
0.1uF
PVDD
AVSS
アナロググランド
デジタル電源
0.1uF
DVDD
DVSS
デジタルグランド
8.2nF
アナログ電源
FLT
2.7kΩ
図１７
MS0592-J-01
82nF
外付け部品推奨回路例
33
2008/03
ASAHIKASEI
[AK5406]
■ 外付け部品推奨回路例（その２）
RIN
GIN
BIN
SOGIN
0.1uF
0.1uF
0.1uF
1nF
BYPASS
0.1uF
アナロググランド
BIAS
6.8ｋΩ±１％
アナロググランド
図１８
MS0592-J-01
外付け部品推奨回路例（その２）
34
2008/03
ASAHIKASEI
[AK5406]
■ マーキング図
A K ５４０６ X Q
ＸＸＸＸＡＡＡ
Contents ofＸＸＸＸＡＡＡ
ＸＸＸＸ：Ｐｒｏｄｕｃｔｉｏｎｄａｔｅ（ｎｕｍｂｅｒｓ）
ＡＡＡ：ｌｏｔｎｕｍｂｅｒ（ａｌｐｈａｂｅｔ）
MS0592-J-01
35
2008/03
ASAHIKASEI
[AK5406]
■ 外形寸法図
14.0±0.2
12.0±0.2
41
61
40
80
21
12.0±0.2
1
20
0゜～10゜
0.20±0.1
MS0592-J-01
0.08
0.50±0.2
0.10
36
M
+0.15
0.10 -0.10
+0.10
0.125
-0.05
0.50
1.85MAX
1.25TYP
1.40±0.2
14.0±0.2
60
2008/03
ASAHIKASEI
[AK5406]
重要な注意事項
● 本書に記載された製品、および、製品の仕様につきましては、製品改善のために予告なく変
更することがあります。従いまして、ご使用を検討の際には、本書に掲載した情報が最新の
ものであることを弊社営業担当、あるいは弊社特約店営業担当にご確認下さい。
● 本書に掲載された情報・図面の使用に起因した第三者の所有する特許権、工業所有権、そ
の他の権利に対する侵害につきましては、当社はその責任を負うものではありませんので、
ご了承下さい。
● 本書記載製品が、外国為替および、外国貿易管理法に定める戦略物資（役務を含む）に該
当する場合、輸出する際に同法に基づく輸出許可が必要です。
● 医療機器、安全装置、航空宇宙用機器、原子力制御用機器など、その装置・機器の故障や
動作不良が、直接または間接を問わず、生命、身体、財産等へ重大な損害を及ぼすことが
通常予想されるような極めて高い信頼性を要求される用途に弊社製品を使用される場合
は、必ず事前に弊社代表取締役の書面による同意をお取り下さい。
● この同意書を得ずにこうした用途に弊社製品を使用された場合、弊社は、その使用から生
ずる損害等の責任を一切負うものではありませんのでご了承下さい。
● お客様の転売等によりこの注意事項の存在を知らずに上記用途に弊社製品が使用され、
その使用から損害等が生じた場合は全てお客様にてご負担または補償して頂きますのでご
了承下さい。
MS0592-J-01
37
2008/03

Download Report