Protium Rapid Prototyping Platform

Cadence VIP Catalog
Protium Rapid Prototyping Platform
FPGA ベースのプロトタイピング・ソリューション
Cadence® Protium™ rapid prototyping platform は、早期ソフトウェア開発、スループット・リグレッション、高速なシス
テム・バリデーションを可能にする先進の FPGA ベースのプロトタイプ・ソリューションです。大容量 FPGA (最新の
FPGA をベース) ボードと完成された機能実装とデバッグ・ソフトウェア・フローを統合したことで、かつてないデザイ
ンの早期立ち上げと使い勝手の良さをご提供可能にしています。ケイデンスの Palladium® Verification Computing Platform
と SpeedBridge® との互換性により、System-on-chip (SoC) デザイン用の現エミュレーション環境から高速実行の rapid
prototype 環境への早期、かつ簡単な移行が可能です。
早期ソフト開発が可能
成された総合的かつ⽣産的なソリューションをご提供
増え続けるソフトウェア記述、スケジュール通りに予算
することで、このような挑戦に取り組み解決します。そ
内でという状況下、SoC デザインに対する昨今の挑戦
の結果プロトタイプの⽴ち上げ期間を⽉単位から週単
を⾸尾よく成し遂げる為には、出来る限り早期にソフト
位に短縮します。
開発⼯程を開始することが求められます。FPGA ベー
ス・プロトタイプは⻑い間その⽬標達成のキー・テクノ
統合されたコンパイル・エンジン
ロジーでした。しかし、複雑さが増し、またタイム・ツ
ASIC デザイン (RTL) を読み込み、それを複数の
ー・マーケット期間の短縮により、そのようなプロトタ
FPGA にマッピングすることは、最⼤の課題であり、
イプシステムの⽴ち上げ⾃体をますます困難し、時間が
FPGA のプロトタイピングを⽴ち上げ、動作させるの
かかるようにしています。
に最も時間を費やす⼤変な仕事であることは疑いの余
Protium は、FPGA ボードファミリーそして完全に統
地もありません。他のソリューションとは異なり、統合
合した機能実装とデバッグ・ソフトウェア・フローで構
されたコンパイル・エンジンが既存の RTL デザインの
Protium
⼊⼒、コンパイル、複数の FPGA への分割、各 FPGA
o ⾃動メモリ変換、モデリング
⽤のビット・ファイルの作成に必要なすべてを提供しま
o 制限なしのデザインクロック数のサポート
す。このことが完全⾃動で⾏われます。あるいは状況に
応じたマニュアル操作により⾏われます。そして最も重
 最も⾼いモデリングの正確さ
要なことですが、オリジナルの ASIC-RTL コードに対
o 複雑な ASIC スタイルのクロッキングのサポート
して最⼩限の修正あるいは全く修正することなく⾏わ
o Palladium と互換性のあるクロック定義
れます。
o モデルの早期確認の為、FPGA 分割後 Palladium デー
デザイン内の観測性、実⾏時のインタラクティブなデバ
タベースを⾃動⽣成
ッグ機能を提供する為、コンパイルの前に観測したい信
号を選択し、データ・キャプチャー開始のトリガー条件
の定義が出来ます。オフラインでの観測、解析を⾏う為、
実⾏中、選択した信号をキャプチャーしセーブします。
さらに、いくつかのユニークなデバッグ機能として
back-door
を
利
⽤
し
た
memory
の
 優れたデバッグ機能
o 波形キャプチャー、セーブ機能 : オフライン・デバッ
グ、解析
o シグナル・フォース/リリース機能 : インタラクティ
ブ・デバッグとデザイン設定が可能
upload/download、信号を “1”,”0” に force、クロ
o メモリ・アップロード/ダウンロード : デザイン・ブ
ックのスタート/ストップ、あるいは N サイクル実
ート・イメージとメモリ・コンテンツのクイックアッ
⾏が可能といった機能があります。
プデートが可能
o スタート/ストップ、N サイクル実⾏を含んだ完全なク
PROTIUM ハードウェア
ロック・コントロール機能 : アドバンスな検証のユー
広範囲なデザイン規模、そして異なったインターフェー
ス・モデルとその⾃動化が可能
ス要求をカバーする為、 2FPGA のシステムから
8FPGA のシステムまでの複数のハードウェア・コンフ
o Palladium 互換 : インタラクティブなデバッグと根本
原因解析が可能
ィグレーションが⽤意されています。すべての FPGA
は、容量が 12M ASIC ゲート(デザインによります)、
 卓越した柔軟性
68Mb の組み込みメモリの Xilinx Virtex-7 2000T デ
o ボードに実装された最も⼀般的なインターフェース
バイスです。ボードは電源、クーリング、そして必要な
o カスタムあるいは既製品のドーターボードの為の拡張
インターフェース、ケーブルがすべて組み込まれている
カスタム筺体に実装されています。
コネクタ
o ケイデンスの SpeedBridge アダプターとの互換性
種々のオン・ボード・インターフェースを搭載している
ことに加えて、Protium システムは、エミュレーショ
機能
ン環境からプロトタイプ環境へのスムーズな移⾏が可
すべての必要なハードウェアとソフトウェアが揃った完全
能なように、ケイデンスの SpeedBridge アダプター・
な FPGA ベースの Rapid Prototype System
ファミリーと完全互換性があります。
 デザイン⼊⼒
o 合成可能な RTL (Verilog, VHDL, SystemVerilog)
優位点
o 合成可能なゲートレベル・ネットリスト
 最速のプロトタイプの⽴ち上げ
o Palladium がサポートする⾔語セット(合成可能な記
o 既存の Palladium 環境の再利⽤
o 複数 FPGA への⾃動分割
www.cadence.co.jp
述のみ)をフル・サポートし互換がある
Protium
 FPGA place and route
 スクリプト/セットアップ
o Palladium と互換のあるスクリプト・ファイル
o 完全⾃動セットアップ
o Palladium と互換のあるクロック定義ファイル
o パラレル place and route のサポート
o ASIC メモリから FPGA メモリへの⾃動変換
o セットアップ、ホールド・バイオレーションフリー
の⾃動タイミング・クロージャー
 Multi-FPGA 分割
o FPGA インターコネクト・オプティマイズと FPGA
REQUIREMENTS
ユーティライゼーション・バランスが完全⾃動
 コンパイル
o ユーザーによるマニュアル操作のガイダンス
o Linux operating system (Platform Matrix for
o ⾼速実⾏デザイン・モジュール/インターフェースの
Cadence Applications をご参照下さい)
為の black-box のオプション・サポート
o メモリ：64GB
o ⾃動クロック・ツリー変換 (gated clocks,
o ディスク容量：500GB
multiplexed clocks, latches, etc.)
o pin-multiplexing の⾃動挿⼊
 実⾏/コンフィグ
o Linux workstation (32-bit or 64-bit; Red Hat or
 Post-partitioning Palladium model
SUSE)
o ⾃動⽣成
o メモリ：64GB
o 早期 FPGA モデルの確認
o ディスク容量：45GB
o クロック・リマッピング、メモリ変換、pin-
o 1 Ethernet port
multiplexing、プローブ/トリガー・ロジックを含め
o 1 USB 2/3 port
て、複数 FPGA 実装での正確な変換
o １台のワークステーションから Multi Protium
System を制御可能
Rapid Prototyping Platform - Hardware Configurations
39RX712
39RX714
39RX726
FPGAs
FPGA boards
Approx. total capacity
(design dependent)
FPGA-internal
memory
On-board memory
(optional)
Front panel interfaces
On-board interfaces
Clock generators
Mictor connectors
Expansion connectors
User I/Os
Board configuration
www.cadence.co.jp
39RX728
2 Virtex-7
XC7V2000T
1
4 Virtex-7
XC7V2000T
1
6 Virtex-7
XC7V2000T
2
8 Virtex-7
XC7V2000T
2
Up to 100M ASIC
gates
Up to 25M ASIC gates
Up to 50M ASIC gates
Up to 75M ASIC gates
136 Mbits
272 Mbits
408 Mbits
544 Mbits
Up to 32GB
Up to 64GB
Up to 96GB
Up to 128GB
2x 4-lane PCI
Express® (PCIe®)
1x 4-lane PCIe Gen 2
3x 4-lane PCIe Gen 2
2x 4-lane PCIe Gen 2
Gen 2
4X SFP+
7X SFP+
8X SFP+
3X SFP+
2X QSFP+
3X QSFP+
4X QSFP+
1X QSFP+
1X USB 3.0
1X USB 3.0
PCIe (Gen1/2), SATA, USB 3.0, Ethernet, XAUI, Infiniband
5 programmable
5 programmable
10 programmable
10 programmable
synthesizers
synthesizers
synthesizers
synthesizers
(2kHz – 945MHz)
(2kHz – 945MHz)
(2kHz – 945MHz)
(2kHz – 945MHz)
2
N/A
2
N/A
4
8
8
8
288 LVDS pairs
576 LVDS pairs
576 LVDS pairs
576 LVDS pairs
or
or
or
or
584 single-ended
1,168 single-ended
1,168 single-ended
1,168 single-ended
Ethernet, USB, PCIe
Protium
ケイデンスのサービスとサポート
•
ケイデンスのアプリケーションエンジニアは、電
話、電⼦メール、またはインターネットによって
技術的な質問にお答えします。また技術⽀援やカ
スタムトレーニングを提供します。
•
ケイデンスの認定インストラクターによる 70 以
上の実経験を踏まえたコースがあります。
•
25 以上のインターネットによる学習シリーズ
（iLS）オラインコースはインターネット経由で
⾃分のコンピュータを使⽤する柔軟性のあるトレ
ーニングです。
ケイデンス・オンライン・サポート(COS)は最新ソリュ
ーションのナレッジベースで、24 時間 365 ⽇オンライ
ンでアクセスでき、技術ドキュメント、ソフトウェアの
ダウンロードなどを提供しています。
⽇本ケイデンス・デザイン・システムズ社
本社／〒222-0033
神奈川県横浜市港北区新横浜 2-100-45
営業本部 HSV 営業部
TEL: (045)474-9407 FAX: (045)476-3406
〒541-0054 ⼤阪府⼤阪市中央区南本町 2-6-12 サンマリオン NBF タワー16F
TEL.(06)6121-8095 FAX.(06)6121-7510
URL https://www.cadence.co.jp/
© 2015 Cadence Design Systems, Inc. All rights reserved worldwide.
www.cadence.co.jp
CadenceおよびCadenceロゴは、Cadence Design Systems, Inc.の登録商標です。
その他記載されている製品名および会社名は、各社の商標または登録商標です。
＊掲載の内容は、2015 年 2 現在のものです。

Download Report