データシート

[AK4101A]
AK4101A
Quad Outputs 192kHz 24-Bit DIT
概
要
AK4101A は 192kHz 対応 4 出力ディジタル・オーディオ・トランスミッタ(DIT)です。AK4101A は
AES3, IEC60958, S/PDIF, EIAJ CP1201 の各規格に対応しています。AK4101A は入力されたオーディ
オデータと補助情報などをバイフェーズエンコードし、ケーブルへ出力します。オーディオシリアル
ポートは 8 種類のフォーマットに対応します。
特
長
192kHzサンプリングレート対応
AES3, IEC60958, S/PDIF, EIAJ CP1201プロフェッショナル & 民生フォーマット準拠
CRCCコード, パリティビット生成
RS422ラインドライバ4系統内蔵
チャネルステータス&ユーザビット用バッファ64バイト内蔵
チャネルステータス&ユーザビットへ非同期／同期アクセス対応
多様なマスタクロックに対応: 128fs, 256fs, 384fs, 512fs
オーディオフォーマット: 前詰め/後詰め/I2S
4線式シリアルホストインタフェース
オーディオルーティングモード(トランスペアレントモード)
電源電圧: 4.75 ∼ 5.25V
TTLレベルI/F
小型パッケージ: 44ピンLQFP
Ta: - 40 ∼ 85 °C
MS0250-J-01
2012/11
-1-
[AK4101A]
BICK
VDD
VSS
TRANS
BLS
MCLK
CKS0
CKS1
DIF0
DIF1
DIF2
ブロック図
Prescaler
TXP1
LRCK
SDTI1
SDTI2
TXN1
Audio Serial
Interface
SDTI4
RS422 Line Drivers
SDTI3
Biphase
Encoder
C1
TXP2
TXN2
TXP3
TXN3
C2
C3
CRCC Generator
C4
TXP4
TXN4
U1
U4
MUX
U3
Register
U2
V12
V34
FS0
Host Serial
Interface
FS1
FS2
MS0250-J-01
PDN
ANS
CDTO
CDTI
CCLK
CSN
FS3
2012/11
-2-
[AK4101A]
オーダリングガイド
AK4101AVQ
-40 ∼ +85°C
44pin LQFP (0.8mm pitch)
TRANS
V34
V12
U4
U3
U2
U1
DIF2
DIF1
VDD
DIF0
44
43
42
41
40
39
38
37
36
35
34
ピン配置
PDN
1
33
TXP1
MCLK
2
32
TXN1
SDTI1
3
31
TXP2
SDTI2
4
30
TXN2
SDTI3
5
29
VSS
SDTI4
6
28
VDD
VDD
7
27
TXP3
VSS
8
26
TXN3
BICK
9
25
TXP4
LRCK
10
24
TXN4
FS0/CSN
11
23
CKS1
AK4101AVQ
12
13
14
15
16
17
18
19
20
21
22
FS1/CDTI
FS2/CCLK
FS3/CDTO
C1
C2
C3
C4
ANS
BLS
CKS0
VSS
Top View
AK4101 との比較
Function
Ambient Temperature
CRCC generation by FS3-0 pins.
CRCC generation by FS3-0 bits.
AK4101
-10 ~ 70°C
Synchronous mode
X
Asynchronous mode
X
O: 入力データがCRCCに反映されます。
X: 入力データはCRCCに反映されません。
MS0250-J-01
AK4101A
-40 ~ 85°C
O
O
2012/11
-3-
[AK4101A]
ピン／機能
ピン名称
PDN
I/O
I
2
3
4
5
6
7
8
9
MCLK
SDTI1
SDTI2
SDTI3
SDTI4
VDD
VSS
BICK
I
I
I
I
I
I/O
10
LRCK
I/O
11
FS0
CSN
I
I
AKMODE
I
12
FS1
CDTI
I
I
13
FS2
CCLK
I
I
14
FS3
CDTO
I
O
15
16
17
18
19
C1
C2
C3
C4
ANS
I
I
I
I
I
20
BLS
I/O
21
22
CKS0
VSS
No.
1
I
-
機
能
パワーダウン&リセットピン
(プルアップピン)
このピンを “L”にするとパワーダウン状態になり、TXP/N pin は
“L”、レジスタは初期化されます。
マスタクロック入力ピン
オーディオシリアルデータ入力 1 ピン
オーディオシリアルデータ入力 2 ピン
(プルダウンピン)
オーディオシリアルデータ入力 3 ピン
(プルダウンピン)
オーディオシリアルデータ入力 4 ピン
(プルダウンピン)
電源ピン, 4.75V∼5.25V
グランドピン, 0V
オーディオシリアルデータクロック入出力ピン
SDTI pin 用のシリアルクロック。DIF2-0 の設定で出力ピンにできま
す。
入出力チャネルクロックピン
L/R チャネルを示します。DIF2-0 の設定で出力ピンにできます。
サンプリング周波数選択 0 ピン(同期モード時)
(プルダウンピン)
ホストインタフェースチップセレクトピン(非同期モード時)
(プルダウンピン)
AK4112B モードピン(オーディオルーティングモード時)
(プルダウンピン)
0: 非 AKM レシーバモード, 1: AK4112B モード
サンプリング周波数選択 1 ピン(同期モード時)
(プルダウンピン)
ホストインタフェースデータ入力ピン(非同期モード時)
(プルダウンピン)
サンプリング周波数選択 2 ピン(同期モード時)
(プルダウンピン)
ホストインタフェースビットクロック入力ピン(非同期モード時)
(プルダウンピン)
サンプリング周波数選択 3 ピン(同期モード時)
(プルダウンピン)
ホストインタフェースデータ出力ピン(非同期モード時)
(プルダウンピン)
チャネル 1 チャネルステータスビット入力ピン
チャネル 2 チャネルステータスビット入力ピン
(プルダウンピン)
チャネル 3 チャネルステータスビット入力ピン
(プルダウンピン)
チャネル 4 チャネルステータスビット入力ピン
(プルダウンピン)
非同期／同期モード選択ピン
(プルアップピン)
0: 非同期(Asynchronous)モード, 1: 同期(Synchronous)モード
ブロックスタート入出力ピン
(プルダウンピン)
ノーマルモード時、最初の 4 バイトで “H”を出力します。オーディ
オルーティングモード時は入力ピンになります。ノーマルモードで
PDN pin = “L”の時、BLS pin は “H”を出力します。
クロックモード選択 0 ピン
(プルアップピン)
グランドピン, 0V
MS0250-J-01
2012/11
-4-
[AK4101A]
No.
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
ピン名称
CKS1
TXN4
TXP4
TXN3
TXP3
VDD
VSS
TXN2
TXP2
TXN1
TXP1
DIF0
VDD
DIF1
DIF2
U1
U2
U3
U4
V12
V34
TRANS
I/O
I
O
O
O
O
O
O
O
O
I
I
I
I
I
I
I
I
I
I
機
能
クロックモード選択 1 ピン
(プルダウンピン)
チャネル 4 差動反転出力ピン
チャネル 4 差動非反転出力ピン
チャネル 3 差動反転出力ピン
チャネル 3 差動非反転出力ピン
電源ピン, 4.75V∼5.25V
グランドピン, 0V
チャネル 2 差動反転出力ピン
チャネル 2 差動非反転出力ピン
チャネル 1 差動反転出力ピン
チャネル 1 差動非反転出力ピン
オーディオシリアルインタフェース選択 0 ピン
(プルダウンピン)
電源ピン, 4.75V∼5.25V
オーディオシリアルインタフェース選択 1 ピン
(プルダウンピン)
オーディオシリアルインタフェース選択 2 ピン
(プルダウンピン)
チャネル 1 ユーザデータビット入力ピン
(プルダウンピン)
チャネル 2 ユーザデータビット入力ピン
(プルダウンピン)
チャネル 3 ユーザデータビット入力ピン
(プルダウンピン)
チャネル 4 ユーザデータビット入力ピン
(プルダウンピン)
チャネル 1&2 バリディティビット入力ピン
チャネル 3&4 バリディティビット入力ピン
(プルダウンピン)
オーディオルーティングモードピン(同期モード時)
0: ノーマルモード
1: オーディオルーティング(トランスペアレント)モード
Notes:
1. プルアップ、プルダウン抵抗はデバイス内部に接続されており、抵抗値は 43kΩ (typ)です。
2. プルアップ、プルダウンピンを除くすべての入力ピンはフローティングにしないで下さい。
MS0250-J-01
2012/11
-5-
[AK4101A]
絶対最大定格
(VSS=0V; Note 3)
Parameter
Power Supply
Input Current (All pins except supply pins)
Input Voltage
Ambient Operating Temperature
Storage Temperature
Notes:
3. 電圧はすべてグランドに対する値です。
注意:
Symbol
VDD
IIN
VIN
Ta
Tstg
min
-0.3
-0.3
-40
-65
max
6.0
±10
VDD+0.3
85
150
Unit
V
mA
V
°C
°C
この値を超えた条件で使用した場合、デバイスを破壊することがあります。
また通常の動作は保証されません。
推奨動作条件
(VSS=0V; Note 1)
Parameter
Power Supply
注意:
Symbol
VDD
min
4.75
typ
5.0
max
5.25
Unit
V
本データシートに記載されている条件以外のご使用に関しては、当社では責任負いかねますので
十分ご注意下さい。
DC特性
(Ta=25°C; VDD=4.75~5.25V)
Parameter
Symbol
min
typ
max
Unit
Power Supply Current (fs=108kHz, Note 4)
IDD
10
20
mA
High-Level Input Voltage
VIH
2.4
V
Low-Level Input Voltage
VIL
0.8
V
High-Level Output Voltage
(Except TXP/N pins: Iout=-400µA)
VOH
VDD-1.0
V
(TXP/N pins:
Iout= -8mA)
VOH
VDD-0.8
V
Low-Level Output Voltage
(Except TXP/N pins: Iout= 400µA)
VOL
0.4
V
(TXP/N pins:
Iout= 8mA)
VOL
0.6
V
Input Leakage Current
Iin
±10
μA
Notes:
4. 4mA(typ)@fs=48kHz, 12mA(typ)@fs=192kHz.
プロ用出力ドライバ1chあたり20mA(typ)増加します。全4chにプロ用出力ドライバを接続した場合、消費
電流は90mA(typ)になります。
PDN pin = “L”, TRANS pin = “H”でプルアップ、プルダウンピン以外のすべての入力ピンをVSSに固定し
た場合、消費電流は150μA(typ)です。
MS0250-J-01
2012/11
-6-
[AK4101A]
スイッチング特性
(Ta=25°C; VDD=4.75~5.25V; CL=20pF)
Parameter
Symbol
min
typ
max
Master Clock Timing
fCLK
3.584
27.648
Frequency
dCLK
40
60
Duty Cycle
LRCK Timing
fs
28
192
Frequency
dLCK
45
55
Duty Cycle at Slave Mode
50
Duty Cycle at Master Mode
Audio Interface Timing
Slave Mode
tBCK
36
BICK Period
tBCKL
15
BICK Pulse Width Low
tBCKH
15
Pulse Width High
tLRB
15
LRCK Edge to BICK “↑”
(Note 5)
tBLR
15
BICK “↑” to LRCK Edge
(Note 5)
tSDH
8
SDTI Hold Time
tSDS
8
SDTI Setup Time
Master Mode
fBCK
64fs
BICK Frequency
dBCK
50
BICK Duty
tMBLR
-20
20
BICK “↓” to LRCK
tSDH
20
SDTI Hold Time
tSDS
20
SDTI Setup Time
Control Interface Timing
tCCK
200
CCLK Period
tCCKL
80
CCLK Pulse Width Low
tCCKH
80
Pulse Width High
tCDS
50
CDTI Setup Time
tCDH
50
CDTI Hold Time
tCSW
520
CSN “H” Time
tCSS
50
CSN “↓” to CCLK “↑”
tCSH
50
CCLK “↑” to CSN “↑”
tDCD
45
CDTO Delay
tCCZ
70
CSN “↑” to CDTO Hi-Z
(Note 6)
Power-down & Reset Timing
tPDW
150
PDN Pulse Width
Notes:
5. この規格値はLRCKのエッジとBICKの立ち上がりエッジが重ならないように規定しています。
6. CDTO pin は内部でプルダウン抵抗に接続されています。
MS0250-J-01
Unit
MHz
%
kHz
%
%
ns
ns
ns
ns
ns
ns
ns
Hz
%
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
2012/11
-7-
[AK4101A]
タイミング波形
1/fCLK
VIH
MCLK
VIL
tCLKH
tCLKL
dCLK = tCLKH x fCLK x 100
= tCLKL x fCLK x 100
1/fs
VIH
LRCK
VIL
tBCK
VIH
BICK
VIL
tBCKH
tBCKL
クロックタイミング
VIH
LRCK
VIL
tBLR
tLRB
VIH
BICK
VIL
tSDS
tSDH
VIH
SDTI
VIL
オーディオインタフェースタイミング (スレーブモード)
LRCK
50%VDD
tMBLR
50%VDD
BICK
tSDS
tSDH
VIH
SDTI
VIL
オーディオインタフェースタイミング (マスタモード)
MS0250-J-01
2012/11
-8-
[AK4101A]
VIH
CSN
VIL
tCSS
tCCKL tCCKH
VIH
CCLK
VIL
tCDH
tCDS
C1
CDTI
C0
*
*
VIH
VIL
Hi-Z (with pull-down resistor)
CDTO
WRITE/READ コマンド入力タイミング
tCSW
VIH
CSN
VIL
tCSH
VIH
CCLK
CDTI
VIL
D3
D2
D1
VIH
D0
VIL
Hi-Z
(with pull-down resistor)
CDTO
WRITE データ入力タイミング
VIH
CSN
VIL
VIH
CCLK
VIL
CDTI
A1
VIH
A0
VIL
tDCD
CDTO
Hi-Z
(with pull-down
resistor)
D7
D6
D5
50%VDD
READ データ出力タイミング 1
MS0250-J-01
2012/11
-9-
[AK4101A]
tCSW
VIH
CSN
VIL
tCSH
VIH
CCLK
VIL
VIH
CDTI
VIL
tCCZ
CDTO
D3
D2
D1
D0
50%VDD
READ データ出力タイミング 2
tPDW
PDN
VIL
パワーダウン&リセットタイミング
MS0250-J-01
2012/11
- 10 -
[AK4101A]
動作説明
概要
AK4101AはAES3, IEC60958, S/PDIF, EIAJ CP1201の各インタフェースの規格に従ってオーディオデータ及び
補助情報などをバイフェーズエンコードし、伝送するモノリシックCMOS集積回路です。4系統のステレオ
チャネルを同時に出力することができます。個別に受け取ったオーディオデータと補助情報などを内部で
バイフェーズエンコードし、直接またはトランスを通して伝送ラインへ出力されます。動作モードは非同
期(asynchronous)、同期(synchronous)の2種類あります。詳細については、“非同期モード/同期モード”の項を
参照してください。
初期化
初期化にはPDN pinの立ち上がりから8 BICKサイクルかかります。また正しく同期をとるために、MCLKと
LRCKは同期する必要はありますが位相を合わせる必要はありません。
MCLK と LRCK の関係
正しく同期をとるために、MCLK と LRCK は同じクロック信号から直接(分周器を通して)もしくは間接的
に(例えば DSP を通して)生成する必要があります。BICK と LRCK の関係は固定にし、動作中に変更しない
で下さい。MCLK と LRCK の位相関係が初期状態から(128fs x 3) サイクルだけシフトすると内部フレームと
ビットカウンタのリセットがかかります。この時、コントロールレジスタは初期化されません。なお、
MCLK は次の周波数に対応します。
CKS1
0
0
1
1
CKS0
0
1
0
1
MCLK
128fs
256fs
384fs
512fs
fs
28k-192kHz
28k-108kHz
28k-54kHz
28k-54kHz
Table 1. MCLK 周波数
非同期(Asynchronous)モード／同期(Synchronous)モード
1. 非同期 (Asynchronous) モード (ソフトウェアコントロール)
ANS pinを “L”にすると非同期モードになります。このモードでは16から24ビットのオーディオサンプルは
オーディオシリアルポートを通して受け取られ、チャネルステータスおよびユーザデータはシリアルホス
トインタフェースを通して受け取られます。シリアルホストインタフェースによりチャネルステータスと
ユーザデータ保持用の内部バッファメモリおよびコントロールレジスタにアクセスすることができます。
チャネル当たり4バイトのチャネルステータスとユーザデータが蓄えられます。このデータはオーディオシ
リアルポートからのオーディオデータと多重化され、パリティビットが生成されます。ビットストリーム
はバイフェーズエンコードされ、RS422ラインドライバを通して出力されます。チャネルステータスの
CRCCコードはAES3のプロフェッショナルモードに従って生成されます。またこのモードではシリアルホ
ストインタフェースを通したソフトウェアコントロールによりミュート、リセット、オーディオフォーマ
ット選択、クロック周波数設定および出力イネーブルを行うこともできます。
MS0250-J-01
2012/11
- 11 -
[AK4101A]
2. 同期 (Synchronous) モード (ハードウェアコントロール)
同期モードではコントロールデータ用にピンが設けられ、全チャネルステータス、全ユーザデータおよび
バリディティビットはピンからシリアルに入力することができます。また16から24ビットのオーディオサ
ンプルがオーディオシリアルポートを通して受け取られます。これらのデータは多重化され、パリティビ
ットが生成されます。ビットストリームはバイフェーズエンコードされ、RS422ラインドライバを通して出
力されます。4系統のチャネルはそれぞれ個別にチャネルステータスピンとユーザデータピンを持ちます。
2-1. オーディオルーティングモード (トランスペアレントモード)
ANS pin =TRANS pin = “1”にするとオーディオルーティングモード(トランスペアレントモード)になります。
このモードでは、チャネルステータス(C)、ユーザデータ(U)、バリディティ(V)の各ビットはそのまま通過
します。ブロックスタート(B)信号は入力になり、伝送するブロック構造をレシーバのブロック構造に合わ
せます。C,U,Vはその時のオーディオサンプルと同一サブフレーム内で伝送されます。CRCCバイトは生成
されず、Cビットはそのまま通過します。オーディオルーティングモードではFS0/CSN pin はAKMODE pin
になり、 “H”にするとAK4112Bと直接つなぐことができます。 “L”にするとAKM以外のレシーバと合わせ
て使用できます。TRANS pin = “1”, ANS pin = “0”の設定はテストモードですので、使用しないで下さい。
Pin
ANS
TRANS
0
0
0
1
1
1
0
1
Modes
Synchronous/Asynchronous
Source for C, U and V bits
Audio Routing
Asynchronous mode
C Pin ORed Control Register
U Pin ORed Control Register
V Pin ORed Control Register
Normal mode
(Test mode)
Normal mode
Audio routing mode
Synchronous mode
C, U and V pin
Table 2. モード設定
BLS
C (or U,V)
C(R191)
C(L0)
C(R0)
C(L1)
C(L31)
C(R31) C(L32)
L0
R0
L1
L31
R31
LRCK
(except I2S)
LRCK
(I2S)
SDTI
R191
L32
Figure 1. オーディオルーティングモードタイミング (AKMODE pin = “0”)
MS0250-J-01
2012/11
- 12 -
[AK4101A]
BLS
C (or U,V)
C(R191)
C(L0)
C(R0)
C(L1)
C(L31)
C(R31) C(L32)
LRCK
SDTI
(except I2S)
R190
L191
R191
L0
L30
R30
L31
SDTI
(I2S)
L191
R191
L0
R0
R30
L31
R31
Figure 2. オーディオルーティングモードタイミング (AKMODE pin = “1”)
ブロックスタートタイミング
ノーマルモード
ノーマルモード(TRANS pin = “0”)ではブロックスタート信号は出力になります。各ブロックのフレーム0の
チャネル2の先頭から2BICKサイクル後に “H”になり、最初の32フレームの間 “H”を保持します。
オーディオルーティングモード(トランスペアレントモード)
オーディオルーティングモード(トランスペアレントモード) (ANS pin = TRANS pin = “1”)では、ブロックス
タートは入力になります。I2Sモード以外のとき、ブロックスタート信号はLchの最初のBICK立ち上がりエ
ッジから次のLRCK立ち上がりエッジ直前のBICK立ち上がりエッジまでの間に取り込まれ、次のLchがブロ
ックの第1サブフレームとなります。下のFigure 3を参照して下さい。
LRCK
2
(except I S)
(n-1)th channel 1
nth channel 1
LRCK
2
(I S)
(n-1)th channel 1
nth channel 1
BICK
(1)
Figure 3. オーディオルーティングモード時のブロックスタートタイミング
“(1)”の範囲内でブロックスタート信号を受け取ると、“nth channel 1”がブロックの第 1 サ
ブフレームとなります。
MS0250-J-01
2012/11
- 13 -
[AK4101A]
C, U, V シリアルポート
ノーマルモード
ノーマルモード(TRANS pin = “0”)のとき、C, U, V bitsはオーディオデータの次のサブフレームで受け取られ
ます(同期モードではピンから、非同期モードではコントロールレジスタから)。V bitを “0”にすることでオ
ーディオデータが変換に適していることを示します。V12 pinはチャネル 1 と 2、V34 pinはチャネル 3 と 4
のバリディティをそれぞれ示します。Figure 4と Figure 5を参照して下さい。
オーディオルーティングモード(トランスペアレントモード)
オーディオルーティングモード(トランスペアレントモード) (ANS pin = TRANS pin = “1”)のとき、C, U, V
bitsはオーディオデータと同じサブフレームで受け取られます。Mode 5と7以外の全DIFモードでC, U, V bits
はLRCK立ち上がりエッジ直後のBICK立ち上がりエッジで受け取られます。Mode 5と7(I2S)のときは、C, U,
V bits はLRCK立ち下がりエッジから2番目のBICK立ち上がりエッジで受け取られます。Figure 6とFigure 7
を参照して下さい。
LRCK
Channel1
Channel 2
BICK
Channel 1
C,U,V
C,U,V
Previous Channel 2
C, U, V
Figure 4. Normal, DIF modes 0, 1, 2, 3, 4, and 6
LRCK
Channel 1
Channel 2
BICK
Channel 1
C, U, V
C,U,V
Previous Channel 2
C, U, V
Figure 5. Normal, DIF modes 5 and 7 (I2S)
LRCK
Channel 1
Channel 2
BICK
C,U,V
Channel 1
C, U, V
Channel 2
C, U, V
Figure 6. Audio routing, DIF modes 0, 1, 2, 3, 4, and 6
MS0250-J-01
2012/11
- 14 -
[AK4101A]
Channel 1
LRCK
Channel 2
BICK
Channel 1
C, U, V
C,U,V
Channel 2
C, U, V
Figure 7. Audio routing, DIF modes 5 and 7 (I2S)
オーディオシリアルインタフェース
オーディオシリアルインタフェースはオーディオデータを入力するために使われ、ビットクロック(BICK)、
ワードクロック(LRCK)および4つのデータピン(SDTI1-4)の合計6ピンで構成されます。LRCKはLおよびRチ
ャネルを示します。同期モード時はDIF2-0 pin、非同期モード時はコントロールレジスタによって各入力モ
ードを選択します。ただし、非同期モード時はDIF2-0 pinと内部でORが取られます。オーディオデータフ
ォーマットは前詰めおよび後詰めモードで16から24ビットに対応します。またI2Sモードにも対応します。
AK4101Aはマスタモード、スレーブモードのどちらにも設定できます。
Mode
0
1
2
3
4
5
6
7
DIF2
0
0
0
0
1
1
1
1
DIF1
0
0
1
1
0
0
1
1
DIF0
0
1
0
1
0
1
0
1
SDTI
16bit, Right justified
18bit, Right justified
20bit, Right justified
24bit, Right justified
24bit, Left justified
24bit, I2S
24bit, Left justified
24bit, I2S
Master / Slave
Slave
Slave
Slave
Slave
Slave
Slave
Master
Master
LRCK
H/L (I)
H/L (I)
H/L (I)
H/L (I)
H/L (I)
L/H (I)
H/L (O)
L/H (O)
BICK
32fs-128fs (I)
36fs-128fs (I)
40fs-128fs (I)
48fs-128fs (I)
48fs-128fs (I)
50fs-128fs (I)
64fs (O)
64fs (O)
Table 3. オーディオデータフォーマットモード [NOTE: (I): Input, (O): Output]
LRCK(i)
0
1
2
15
16
17
15
14
30
31
0
1
2
15
16
17
30
31
15
14
1
0
0
1
BICK(i)
1
0
SDTI(i)
15:MSB, 0:LSB
Rch Data
Lch Data
Figure 8. Mode 0 タイミング
MS0250-J-01
2012/11
- 15 -
[AK4101A]
LRCK(i)
0
1
2
13
14
15
17
16
30
31
0
1
2
13
14
15
30
31
17
16
1
0
12
13
30
31
19
18
1
0
10
11
30
31
21
20
0
1
0
1
0
1
BICK(i)
1
0
SDTI(i)
17:MSB, 0:LSB
Rch Data
Lch Data
Figure 9. Mode 1 タイミング
LRCK(i)
0
1
2
11
12
13
19
18
30
31
0
1
2
11
BICK(i)
1
0
SDTI(i)
19:MSB, 0:LSB
Rch Data
Lch Data
Figure 10. Mode 2 タイミング
LRCK(i)
0
1
8
9
10
11
30
31
23
22
21
20
1
0
0
1
8
9
23
22
BICK(i)
1
0
SDTI(i)
23:MSB, 0:LSB
Rch Data
Lch Data
Figure 11. Mode 3 タイミング
MS0250-J-01
2012/11
- 16 -
[AK4101A]
LRCK
0
1
2
21
22
23
21
2
1
0
30
31
0
1
2
21
22
23
21
2
1
0
30
31
0
1
BICK
23 22
23 22
23 22
SDTI(i)
23:MSB, 0:LSB
Rch Data
Lch Data
Figure 12. Mode 4, 6 タイミング
Mode 4: LRCK, BICK: Input
Mode 6: LRCK, BICK: Output
LRCK
0
1
2
3
23
22 21
22
23
24
2
1
0
31
0
1
2
3
22
23
24
3
2
1
0
31
0
1
BICK
SDTI(i)
23 22
23
23:MSB, 0:LSB
Rch Data
Lch Data
Figure 13. Mode 5, 7 タイミング
Mode 5: LRCK, BICK: Input
Mode 7: LRCK, BICK: Output
MS0250-J-01
2012/11
- 17 -
[AK4101A]
サンプリング周波数設定
民生モードにおいて、チャネルステータスのバイト 3 のビット 3-0 は FS3-0 pins で設定できます。また、プ
ロフェッショナルモードにおいて、チャネルステータスのバイト 0 のビット 7-6 およびバイト 4 のビット
6-3 は FS3-0 pins で設定できます。
FS[3:0]
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
Sampling
Frequency
44.1kHz
Not Indicated
48kHz
32kHz
22.05kHz
Reserved
24kHz
Reserved
88.2kHz
Reserved
96kHz
Reserved
176.4kHz
Reserved
192kHz
Reserved
Byte 3
Bits 3-0
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
Table 4. サンプリング周波数設定(民生モード)
FS[3:0]
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
Sampling
Frequency
Not Defined
44.1kHz
48kHz
32kHz
Not Defined
Not Defined
Not Defined
Not Defined
For vectoring
22.05kHz
88.2kHz
176.4kHz
192kHz
24kHz
96kHz
Not Defined
Byte 0
Bits 7-6
00
01
10
11
00
00
00
00
00
00
00
00
00
00
00
00
Byte 4
Bits 6-3
0000
0000
0000
0000
0000
0000
0000
0000
1000
1001
1010
1011
0011
0001
0010
1111
Table 5. サンプリング周波数設定(プロフェッショナルモード)
MS0250-J-01
2012/11
- 18 -
[AK4101A]
データ伝送フォーマット
TX出力で伝送されるデータのフォーマットは Figure 14に示されます。各ブロックは 192 フレームで構成さ
れ、各フレームは 2 つのサブフレームで構成されます。各サブフレームは 32 ビットの情報を持ちます。受
け取った各データビットはバイフェーズマークエンコーディングにより 2 つのバイナリ状態のシンボルに
符号化されます。プリアンブルはデータと区別できるようにバイフェーズエンコーディングになっていま
せん。バイフェーズエンコードにおいて、入力シンボルの前半分の状態は常に直前のシンボルの後半分の
状態の反転になっています。シンボルの後半分の状態は、ロジック 0 では前半分と同じ、ロジック 1 では
前半分の反転になります。Figure 15は 16 個のシンボル状態にエンコードされた 8 個のデータビットのサン
プルストリームを示します。
M Channel 1 W Channel 2 B Channel 1 W Channel 2 M Channel 1 W Channel 2
Sub-frame
Frame 191
Sub-frame
Frame 0
Frame 1
Figure 14. ブロックフォーマット
0
1
1
0
0
0
1
0
Figure 15. バイフェーズエンコードされたビットストリーム
サブフレームは下の Figure 16のように定義されます。ビット 0-3 は同期のためのプリアンブルです。プリ
アンブルには 3 種類あります。ブロックプリアンブル(B)はフレーム 0 の第 1 サブフレームに含まれます。
チャネル 1 プリアンブル(M)はフレーム 0 以外の全フレームの第 1 サブフレームに含まれます。チャネル 2
プリアンブル(W)は全フレームの第 2 サブフレームに含まれます。
各プリアンブルに対するシンボルのエンコードは下の Table 6のように定義されます。ビット 4-27 は 24 ビ
ットのオーディオサンプルが 2 の補数で含まれ、ビット 27 がMSBです。16 ビットモードではビット 4-11
はすべて 0 です。ビット 28 はバリディティフラグです。オーディオサンプルに信頼性がない場合 “1”にな
っています。ビット 29 はユーザデータビットです。192 ビットのユーザデータワードの先頭ビットはフレ
ーム 0 に、最終ビットはフレーム 191 にそれぞれ含まれます。ビット 30 はチャネルステータスビットです。
チャネルステータスビットも同様に 192 ビットワードの先頭ビットはフレーム 0 に、最終ビットはフレー
ム 191 にそれぞれ含まれます。ビット 31 はビット 4-31 に対する偶数パリティビットです。
0
3 4
L
S
Sync
B
27 28 29 30 31
M
S V U C P
B
Audio sam ple
Figure 16. サブフレームのフォーマット
データのブロックはサンプリング周波数(fs)の 64 倍の定ビットレートで伝送される連続したフレームから
成り立ちます。ステレオオーディオでは、L または A チャネルのデータはチャネル 1 に、R または B チャ
ネルのデータはチャネル 2 に含まれます。モノラルオーディオでは、オーディオデータはチャネル 1 に含
まれます。
Preamble
B
M
W
Preceding state = 0
11101000
11100010
11100100
Preceding state = 1
00010111
00011101
00011011
Table 6. サブフレームのプリアンブルエンコーディング
MS0250-J-01
2012/11
- 19 -
[AK4101A]
ラインドライバ
AK4101Aは4つのRS422ドライバを内蔵します。AES3の規格では、ラインドライバは内部インピーダンス
110Ω ±20%のバランス出力で、110Ωの負荷に対し2∼7Vppのバランス出力をドライブする能力が要求されて
います。RS422ドライバの内部インピーダンスはシリーズに56Ωの抵抗を挿入することで規格を満たします。
民生(S/PDIF)では75Ω ±20%の出力インピーダンスと0.5Vpp±20%の出力レベルが要求されています。330Ωと
100Ωの並列接続によってこの要求を満たすことができます。パワーダウンもしくはソフトウェアミュート
によって出力をグランドにすることができます。
56
0.1u
Transformer
TXP
XLR Connector
TXN
Figure 17. プロフェッショナル用出力ドライバ回路
330
0.1u
Transformer
TXP
RCA Phono
Connector
100
TXN
Figure 18. 民生用出力ドライバ回路
MS0250-J-01
2012/11
- 20 -
[AK4101A]
シリアルコントロールインタフェース
非同期モードでは、4つのデュアル機能ピンが4線式マイコンインタフェース用のCSN, CCLK, CDTI, CDTO
pins になります。内部66バイトのコントロールレジスタが読み書き可能です。コントロールレジスタの内
容のうち一部はAK4101Aの動作モードを設定します。Figure 19はシリアルコントロールインタフェースの
読み出しおよび書き込み動作時のシリアルデータのフローを示します。C1-0 bits はチップアドレスです。
AK4101AではC1-0 bits は “11”固定です。R/W bit が “0”の場合は読み出し、 “1”の場合は書き込み動作です。
A7-0 bits で構成されるレジスタアドレスはデコードされ、コントロールレジスタの各バイトを選択するの
に使われます。CDTI pin におけるD7-0 bits は書き込み動作時にマイコンから来るコントロールデータです。
CDTO pin におけるD7-0 bits は読み出し動作時に指定されたアドレスにあるコントロールレジスタからのデ
ータです。アドレスとデータビットはCSN pin = “L”によってフレームされます。書き込み動作時、各アド
レスおよびデータビットはCCLKの立ち上がりエッジで取り込まれます。読み出し動作時、アドレスビット
はCCLKの立ち上がりエッジで取り込まれ、CDTOのデータはCCLKの立ち下がりエッジで出力されます。
CCLKの最大周波数は5MHzです。
CSN
0
1
2
3
4
5
6
*
*
*
*
*
7
8
9
10
11
12
13
14
15 16
17
18
19
22
23
A6
A5
A4
A3
A2
A1
A0 D7 D6
D5
D4 D3 D2 D1
D0
20
21
CCLK
CDTI
WRITE
C1 C0
Hi-Z (with pull-down resistor)
CDTO
CDTI
READ
CDTO
R/W A7
C1 C0
*
*
*
*
*
R/W A7
A6
“L”
A5
A4
A3 A2
A1
A0 D7 D6
D5
D4 D3 D2
D7 D6
D5
D4 D3 D2 D1
Hi-Z (with pull-down resistor)
C1-C0:
R/W:
*:
A7-A0:
D7-D0:
D1 D0
D0
Hi-Z
Chip Address (Fixed to “11”)
READ/WRITE (0:READ, 1:WRITE)
Don’t care
Register Address
Control Data
Figure 19. コントロールインタフェースタイミング
μP
AK4101A
CSN
CCLK
CDTI
CDTO
CSN1
CCLK
CDTI
CDTO
CSN2
AK4101A
CSN
CCLK
CDTI
CDTO
Figure 20. Typical connection with μP
Note: CDTO pin は内部にプルダウン抵抗が接続されているので、
外部でプルアップしないで下さい。
MS0250-J-01
2012/11
- 21 -
[AK4101A]
レジスタマップ
Addr
00H
01H
02H
03H
04H
05H
Register Name
Clock/Format Control
Validity/fs Control
Ch 1 A-channel C-bit
buffer for Byte 0
Ch 1 A-channel C-bit
buffer for Byte 1
Ch 1 A-channel C-bit
buffer for Byte 2
Ch 1 A-channel C-bit
buffer for Byte 3
06H09H
Ch 1 B-channel C-bit
buffer for Byte 0-3
0AH0DH
Ch 1 A-channel U-bit
buffer for Byte 0-3
0EH11H
Ch 1 B-channel U-bit
buffer for Byte 0-3
12H15H
16H19H
1AH1DH
1EH21H
22H25H
26H29H
2AH2DH
2EH31H
32H35H
36H39H
3AH3DH
3EH41H
Ch 2 A-channel C-bit
buffer for Byte 0-3
Ch 2 B-channel C-bit
buffer for Byte 0-3
Ch 2 A-channel U-bit
buffer for Byte 0-3
Ch 2 B-channel U-bit
buffer for Byte 0-3
Ch 3 A-channel C-bit
buffer for Byte 0-3
Ch 3 B-channel C-bit
buffer for Byte 0-3
Ch 3 A-channel U-bit
buffer for Byte 0-3
Ch 3 B-channel U-bit
buffer for Byte 0-3
Ch 4 A-channel C-bit
buffer for Byte 0-3
Ch 4 B-channel C-bit
buffer for Byte 0-3
Ch 4 A-channel U-bit
buffer for Byte 0-3
Ch 4 B-channel U-bit
buffer for Byte 0-3
D7
CRCE
V4
D6
DIF2
V3
D5
DIF1
V2
D4
DIF0
V1
D3
CKS1
FS3
D2
CKS0
FS2
D1
MUTEN
FS1
D0
RSTN
FS0
CA7
CA6
CA5
CA4
CA3
CA2
CA1
CA0
CA15
CA14
CA13
CA12
CA11
CA10
CA9
CA8
CA23
CA22
CA21
CA20
CA19
CA18
CA17
CA16
CA31
CA30
CA29
CA28
CA27
CA26
CA25
CA24
CB7
…
CB31
UA7
…
UA31
UB7
…
UB31
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
CB0
…
CB24
UA0
…
UA24
UB0
…
UB24
…
…
…
…
…
…
…
…
…
…
…
…
Table 7. レジスタマップ
Notes:
(1) ステレオモードでは A が Lch、B が Rch を示します。
(2) 非同期モード時、DIF2-0, CKS1-0 bits の設定はピン設定と内部で OR が取られます。
(3) アドレス 42H∼FFH にはデータを書き込まないで下さい。
(4) PDN pin = “L”で、レジスタは初期化されます。
MS0250-J-01
2012/11
- 22 -
[AK4101A]
詳細説明
Addr
00H
Register Name
Clock/Format Control
R/W
Default
D7
CRCE
R/W
1
D6
DIF2
R/W
0
D5
DIF1
R/W
0
D4
DIF0
R/W
0
D3
CKS1
R/W
0
D2
CKS0
R/W
0
D1
MUTEN
R/W
1
D0
RSTN
R/W
1
RSTN: タイミングリセット
0: 内部フレームとビットカウンタのリセット。コントロールレジスタは初期化されません。
TXP pin は “H”、TXN pin は “L”になります。ノーマルモード時、BLS pinは “H”になりま
す。
1: 通常動作 (Default)
MUTEN: 非同期モードのパワーダウン&ミュート
0: パワーダウン。コントロールレジスタは初期化されません。
TXP, TXN pins は “L”になります。ノーマルモード時、BLS pin は “H”になります。
1: 通常動作 (Default)
CKS1-0: マスタクロック周波数選択 (Table 1)
Default: “00” (Mode 0: MCLK=128fs)
CKS1-0 bitsの設定はピン設定と内部でORが取られます。
DIF2-0: オーディオデータフォーマット (Table 3)
Default: “000” (Mode 0: 16bit後詰め)
DIF2-0 bitsの設定はピン設定と内部でORが取られます。
CRCE: プロフェッショナルモード時の CRCC 有効
0: CRCC は生成されません。
1: プロフェッショナルモード時は CRCC が生成され、民生モード時は生成されません。
(Default)
Addr
01H
Register Name
Validity/fs Control
R/W
Default
D7
V4
R/W
0
D6
V3
R/W
0
D5
V2
R/W
0
D4
V1
R/W
0
D3
FS3
R/W
0
D2
FS2
R/W
0
D1
FS1
R/W
0
D0
FS0
R/W
0
FS3-0: サンプリング周波数選択 (Table 4, Table 5)
Default: “0000” (民生モード時は “44.1kHz”、プロフェッショナルモード時は “未規定”)
V1-4: バリディティフラグ
0: Valid (Default)
1: Invalid
V12 pin
0
0
0
0
1
1
1
1
V1 bit
0
0
1
1
0
0
1
1
V2 bit
0
1
0
1
0
1
0
1
V bit on TX1
0
0
1
1
1
1
1
1
V bit on TX2
0
1
0
1
1
1
1
1
Table 8. 非同期モード時のV bitの設定
MS0250-J-01
2012/11
- 23 -
[AK4101A]
Addr
02H
06H
12H
16H
22H
26H
32H
36H
Register Name
Ch 1 A-channel C-bit
buffer for Byte 0
Ch 1 B-channel C-bit
buffer for Byte 0
Ch 2 A-channel C-bit
buffer for Byte 0
Ch 2 B-channel C-bit
buffer for Byte 0
Ch 3 A-channel C-bit
buffer for Byte 0
Ch 3 B-channel C-bit
buffer for Byte 0
Ch 4 A-channel C-bit
buffer for Byte 0
Ch 4 B-channel C-bit
buffer for Byte 0
R/W
Default
D7
D6
D5
D4
D3
D2
D1
D0
CA7
CA6
CA5
CA4
CA3
CA2
CA1
CA0
CB7
CB6
CB5
CB4
CB3
CB2
CB1
CB0
CA7
CA6
CA5
CA4
CA3
CA2
CA1
CA0
CB7
CB6
CB5
CB4
CB3
CB2
CB1
CB0
CA7
CA6
CA5
CA4
CA3
CA2
CA1
CA0
CB7
CB6
CB5
CB4
CB3
CB2
CB1
CB0
CA7
CA6
CA5
CA4
CA3
CA2
CA1
CA0
CB7
CB6
CB5
CB4
CB3
CB2
CB1
CB0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
1
R/W
0
R/W
0
D7
D6
D5
D4
D3
D2
D1
D0
CA15
CA14
CA13
CA12
CA11
CA10
CA9
CA8
CB15
CB14
CB13
CB12
CB11
CB10
CB9
CB8
CA15
CA14
CA13
CA12
CA11
CA10
CA9
CA8
CB15
CB14
CB13
CB12
CB11
CB10
CB9
CB8
CA15
CA14
CA13
CA12
CA11
CA10
CA9
CA8
CB15
CB14
CB13
CB12
CB11
CB10
CB9
CB8
CA15
CA14
CA13
CA12
CA11
CA10
CA9
CA8
CB15
CB14
CB13
CB12
CB11
CB10
CB9
CB8
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
C0-7: Channel Status Byte 0
Default: “00100000”
Addr
03H
07H
13H
17H
23H
27H
33H
37H
Register Name
Ch 1 A-channel C-bit
buffer for Byte 1
Ch 1 B-channel C-bit
buffer for Byte 1
Ch 2 A-channel C-bit
buffer for Byte 1
Ch 2 B-channel C-bit
buffer for Byte 1
Ch 3 A-channel C-bit
buffer for Byte 1
Ch 3 B-channel C-bit
buffer for Byte 1
Ch 4 A-channel C-bit
buffer for Byte 1
Ch 4 B-channel C-bit
buffer for Byte 1
R/W
Default
C8-15: Channel Status Byte 1
Default: “00000000”
MS0250-J-01
2012/11
- 24 -
[AK4101A]
Addr
04H
14H
24H
34H
Register Name
Ch 1 A-channel C-bit
buffer for Byte 2
Ch 2 A-channel C-bit
buffer for Byte 2
Ch 3 A-channel C-bit
buffer for Byte 2
Ch 4 A-channel C-bit
buffer for Byte 2
R/W
Default
D7
D6
D5
D4
D3
D2
D1
D0
CA23
CA22
CA21
CA20
CA19
CA18
CA17
CA16
CA23
CA22
CA21
CA20
CA19
CA18
CA17
CA16
CA23
CA22
CA21
CA20
CA19
CA18
CA17
CA16
CA23
CA22
CA21
CA20
CA19
CA18
CA17
CA16
R/W
0
R/W
0
R/W
0
R/W
1
R/W
0
R/W
0
R/W
0
R/W
0
CA16-23: Channel Status Byte 2 for A-channel
Default: “00001000”
Addr
08H
18H
28H
38H
Register Name
Ch 1 B-channel C-bit
buffer for Byte 2
Ch 2 B-channel C-bit
buffer for Byte 2
Ch 3 B-channel C-bit
buffer for Byte 2
Ch 4 B-channel C-bit
buffer for Byte 2
R/W
Default
D7
D6
D5
D4
D3
D2
D1
D0
CB23
CB22
CB21
CB20
CB19
CB18
CB17
CB16
CB23
CB22
CB21
CB20
CB19
CB18
CB17
CB16
CB23
CB22
CB21
CB20
CB19
CB18
CB17
CB16
CB23
CB22
CB21
CB20
CB19
CB18
CB17
CB16
R/W
0
R/W
0
R/W
1
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
CB16-23: Channel Status Byte 2 for B-channel
Default: “00000100”
Addr
05H
09H
15H
19H
25H
29H
35H
39H
Register Name
Ch 1 A-channel C-bit
buffer for Byte 3
Ch 1 B-channel C-bit
buffer for Byte 3
Ch 2 A-channel C-bit
buffer for Byte 3
Ch 2 B-channel C-bit
buffer for Byte 3
Ch 3 A-channel C-bit
buffer for Byte 3
Ch 3 B-channel C-bit
buffer for Byte 3
Ch 4 A-channel C-bit
buffer for Byte 3
Ch 4 B-channel C-bit
buffer for Byte 3
R/W
Default
D7
D6
D5
D4
D3
D2
D1
D0
CA31
CA30
CA29
CA28
CA27
CA26
CA25
CA24
CB31
CB30
CB29
CB28
CB27
CB26
CB25
CB24
CA31
CA30
CA29
CA28
CA27
CA26
CA25
CA24
CB31
CB30
CB29
CB28
CB27
CB26
CB25
CB24
CA31
CA30
CA29
CA28
CA27
CA26
CA25
CA24
CB31
CB30
CB29
CB28
CB27
CB26
CB25
CB24
CA31
CA30
CA29
CA28
CA27
CA26
CA25
CA24
CB31
CB30
CB29
CB28
CB27
CB26
CB25
CB24
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
1
R/W
0
C24-31: Channel Status Byte 3
Default: “01000000”
MS0250-J-01
2012/11
- 25 -
[AK4101A]
Addr
Register Name
0AH0DH
Ch 1 A-channel U-bit
buffer for Byte 0-3
0EH11H
Ch 1 B-channel U-bit
buffer for Byte 0-3
1AH1DH
Ch 2 A-channel U-bit
buffer for Byte 0-3
1EH21H
Ch 2 B-channel U-bit
buffer for Byte 0-3
2AH2DH
Ch 3 A-channel U-bit
buffer for Byte 0-3
2EH31H
Ch 3 B-channel U-bit
buffer for Byte 0-3
3AH3DH
Ch 4 A-channel U-bit
buffer for Byte 0-3
3EH41H
Ch 4 B-channel U-bit
buffer for Byte 0-3
R/W
Default
D7
UA7
…
UA31
UB7
…
UB31
UA7
…
UA31
UB7
…
UB31
UA7
…
UA31
UB7
…
UB31
UA7
…
UA31
UB7
…
UB31
R/W
0
D6
…
D5
…
D4
…
D3
…
D2
…
D1
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
R/W
0
…
R/W
0
…
R/W
0
…
R/W
0
…
R/W
0
…
R/W
0
D0
UA0
…
UA24
UB0
…
UB24
UA0
…
UA24
UB0
…
UB24
UA0
…
UA24
UB0
…
UB24
UA0
…
UA24
UB0
…
UB24
R/W
0
U0-31: User Data
Default: all “0”
MS0250-J-01
2012/11
- 26 -
[AK4101A]
コントロールレジスタの初期値
ビット
CRCE
DIF2-0
CKS1-0
V4-1
FS3-0
MUTEN
RSTN
Channel Status
Byte0
- Bit0
- Bit1
- Bit2
- Bit3-5
- Bit6-7
Byte1
- Bit0-7
Byte2
- Bit0-3
- Bit4-7
初期値
1
000
00
0000
0000
1
1
CRCC 生成
16bit, 後詰め
MCLK=128fs
Valid データ
fs=44.1kHz
通常動作
通常動作
0
民生モード
0
オーディオモード
1
著作権保護なし
000
エンファシスなし
00
Mode 0
00000000
カテゴリーコード: General
0000
ソース番号: 指定なし
1000
チャネル: A
0100
チャネル: B
Byte3
- Bit0-3
0100
fs=48kHz
- Bit4-5
00
クロック精度: 標準
- Bit6-7
00
User Data
All zeros
Table 9. コントロールレジスタの初期値
MS0250-J-01
2012/11
- 27 -
[AK4101A]
パッケージ
44pin LQFP (Unit: mm)
1.70max
12.0
0 ~ 0.2
10.0
23
33
0.80
12.0
22
10.0
34
12
44
1
11
0.09 ~ 0.20
0.37±0.10
0°∼10°
0.60±0.20
0.15
材質・メッキ仕様
パッケージ材質:
リードフレーム材質:
リードフレーム処理:
エポキシ系樹脂
銅
半田（無鉛）メッキ
MS0250-J-01
2012/11
- 28 -
[AK4101A]
マーキング
AK4101AVQ
XXXXXXX
1
1) Pin #1 indication
2) Date Code: XXXXXXX(7 digits)
3) Marking Code: AK4101AVQ
4) Asahi Kasei Logo
改訂履歴
Date (Y/M/D)
03/07/28
12/11/12
Revision
00
01
Reason
初版
仕様変更
Page
Contents
28
パッケージ
パッケージ図の寸法を変更
MS0250-J-01
2012/11
- 29 -
[AK4101A]
重要な注意事項
z
z
z
z
z
z
本書に記載された製品、および、製品の仕様につきましては、製品改善のために予告なく変更することがありま
す。従いまして、ご使用を検討の際には、本書に掲載した情報が最新のものであることを弊社営業担当、あるい
は弊社特約店営業担当にご確認ください。
本書に記載された周辺回路、応用回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応
用例を説明するものです。お客様の機器設計において本書に記載された周辺回路、応用回路、ソフトウェアおよ
びこれらに関連する情報を使用される場合は、お客様の責任において行ってください。本書に記載された周辺
回路、応用回路、ソフトウェアおよびこれらに関連する情報の使用に起因してお客様または第三者に生じた損害
に対し、弊社はその責任を負うものではありません。また、当該使用に起因する、工業所有権その他の第三者の
所有する権利に対する侵害につきましても同様です。
本書記載製品が、外国為替および、外国貿易管理法に定める戦略物資（役務を含む）に該当する場合、輸出す
る際に同法に基づく輸出許可が必要です。
医療機器、安全装置、航空宇宙用機器、原子力制御用機器など、その装置・機器の故障や動作不良が、直接ま
たは間接を問わず、生命、身体、財産等へ重大な損害を及ぼすことが通常予想されるような極めて高い信頼性
を要求される用途に弊社製品を使用される場合は、必ず事前に弊社代表取締役の書面による同意をお取りくだ
さい。
この同意書を得ずにこうした用途に弊社製品を使用された場合、弊社は、その使用から生ずる損害等の責任を
一切負うものではありませんのでご了承ください。
お客様の転売等によりこの注意事項の存在を知らずに上記用途に弊社製品が使用され、その使用から損害等
が生じた場合は全てお客様にてご負担または補償して頂きますのでご了承下さい。
MS0250-J-01
2012/11
- 30 -

Download Report