Convegno Rotary sui distretti industriali

IL TRANSISTOR MOS
• La tecnologia digitale trova attuazione implementando gli
interruttori ideali mediante il transistor MOS.
• I limiti dell’approssimazione del transistor MOS
all’interruttore ideale si traducono in limitazioni delle
caratteristiche funzionali dei circuiti realizzati.
• Il funzionamento del transistor MOS si può capire
partendo dalla struttura di partenza: il condensatore
Metallo-Ossido-Semiconduttore (MOS).
• Il condensatore è costituito da un sandwich di 3 materiali
diversi: semiconduttore (silicio drogato p), biossido di
silicio SiO2, materiale metallico (Al oppure polisilicio
fortemente drogato n).
99
DIAGRAMMA A
BANDE
•
•
•
Quando gli elementi
vengono portati a
contatto e sono in
equilibrio il livello di
equilibrio,
Fermi è costante fra
tutti i materiali.
Le bande di energia
si curvano in
corrispondenza
dell’interfaccia
semiconduttoreossido.
Senza l’ossido il
sistema sarebbe una
giunzione p-n in cui
la regione n è molto
più drogata della
regione p, nella quale
si estende la regione
di carica spaziale.
100
1
DIAGRAMMA A BANDE /2
• La barriera di potenziale che nasce spontaneamente all’equilibrio
tra metallo e semiconduttore cade in parte sul silicio e in parte
sull’ossido. Supponendo
pp
che la zona svuotata nel silicio di
estensione xdep, si può ricavare la corrispondente caduta di
tensione V come:
V = VSi − p + Vox
(M.1)
• La tensione che cade sul silicio vale:
xdep
VSi − p =
∫ E (x )dx =
xdep
∫
qN A
x dx =
qN A 2
xdep
2ε Si
(M.2)
ε Si
0
0
con NA densità dei droganti di tipo p nel semiconduttore e εSi la
costante dielettrica del silicio.
• Per calcolare la tensione che cade sull’ossido Vox, conviene
sfruttare la continuità della componente normale del vettore
spostamento elettrico all’interfaccia tra ossido e silicio.
101
DIAGRAMMA A BANDE /3
Vox = xox Eox = xox
ε Si qN A
qN A
xdep =
xox xdep
ε ox ε Si
ε ox
(M.3)
essendo xox lo spessore dello strato di ossido e εox la costante
dielettrica dell’ossido.
• Introducendo la capacità Cox per unità di area del
condensatore avente come dielettrico l’ossido, l’equazione
diventa:
1
Vox =
qN A xdep
(M.4)
Cox
• Per comprendere il funzionamento del sistema, si supponga di
applicare
li
dall’esterno
d ll’ t
un’opportuna
’
t
ddp
dd tra
t il metallo
t ll e il
semiconduttore (bulk) riferito a massa.
102
2
FUNZIONAMENTO DEL CONDENSATORE MOS /1
•
Applichiamo dall’esterno un’opportuna differenza di
potenziale tra il metallo e il semiconduttore (indicato
come bulk) supposto riferito a massa.
massa
1. Tensione applicata al metallo NEGATIVA, con la quale si
compensa l’incurvamento delle bande energetiche del
semiconduttore (flat-band, banda piatta): la VFB da
applicare al metallo coincide con la differenza delle
funzioni lavoro del metallo e del semiconduttore
VFB = Φ m − Φ Si
(M.5)
103
FUNZIONAMENTO DEL CONDENSATORE MOS /2
2. Tensione applicata al metallo POSITIVA VT, tale da fare in
modo che in corrispondenza all’interfaccia il livello di
Fermi disti dalla banda di conduzione tanto quando nel
substrato dista dalla banda di valenza (cioè Egap/2-qΦF).
Fisicamente significa che la concentrazione di elettroni
all’interfaccia ossido-silicio è pari alla concentrazione di
lacune nel substrato, e dunque il materiale all’interfaccia
da p che era è diventato n: si è formato uno strato di
semiconduttore invertito all’interfaccia.
VT prende
d ill nome di
d tensione
i
di soglia
li
104
3
TENSIONE DI SOGLIA
• Calcolo dell’altezza della barriera di potenziale tra metallo
e semiconduttore in condizione di inversione: VSi-p=2ΦF,
da cui si ricava la larghezza della zona svuotata:
2ε Si
qN A 2
(M.6)
VSi − p = 2Φ F =
2ε Si
xdep ⇒ xdep =
qN A
2Φ F
• L’altezza della barriera risulta:
V = 2Φ F +
1
1
2ε Si
1
qN A xdep = 2Φ F +
qN A
2Φ F = 2Φ F +
COX
COX
qN A
COX
(M.7)
2ε Si qN A 2Φ F
• Quantitativamente la
l tensione VT da
d applicare
l
all metallo
ll
affinché si realizzi la inversione del materiale
semiconduttore all’interfaccia con l’ossido si calcola come:
(M.8)
1
VT = VFB + 2Φ F +
2ε Si qN A 2Φ F
COX
105
TENSIONE DI SOGLIA /2
• A tensioni applicate > VT corrisponde un aumento della
concentrazione di elettroni mobili all’interfaccia ossidosilicio e non un incremento dell’estensione della zona di
carica spaziale.
• Di conseguenza, per Vappl.>VT, la struttura si comporta
come un condensatore di cui l’interfaccia Si-SiO2 invertita
è una delle due armature, il metallo l’altra e l’ossido è il
dielettrico di capacità specifica Cox.
• La carica negativa libera per unità di area Q presente
all’interfaccia risulta:
Q = Cox (VG − VT )
(M.9)
essendo VG la tensione applicata al metallo (gate).
106
4
TRANSISTORE MOS (MOSFET)
• Condensatore MOS con due regioni n+: source e drain
• Interdizione: quando la tensione di gate è inferiore alla
tensione di soglia non vi è canale conduttivo e quindi non
vi può essere corrente tra i terminali di source e drain.
• Quando VG > VT si crea un canale conduttivo costituito da
elettroni liberi all’interfaccia Si-SiO2 che mette in
comunicazione source e drain. Applicando di conseguenza
una differenza di potenziale fra source e drain nel canale
scorre corrente.
107
TRANSISTORE MOS /2
• Il dispositivo può essere impiegato come interruttore
elettronico comandato elettricamente mediante la
tensione di gate; on esistenza del canale / off assenza del
canale.
• Dal punto di vista strutturale (geometrico e del drogaggio)
il source e il drain sono tra loro indistinguibili e il
dispositivo ha caratteristiche identiche scambiando tra loro
i terminali.
• Assumendo per convenzione che la corrente scorra da
drain a source, si assume che il terminale a potenziale
inferiore sia il source e quello a potenziale superiore sia il
drain.
108
5
CARATTERISTICHE STATICHE
• Leggi di controllo della corrente nel canale del dispositivo (a
frequenza nulla).
• Riferito il source a massa e applicata VD al drain: V(x) è la
t
tensione
i
nell punto
t x del
d l canale,
l essendo
d V(x=0)=0V
V( 0) 0V e
V(x=L)=VD.
• Alla posizione x si induce una carica mobile (per unità di area:
Q( x ) = COX (VG − V ( x ) − VT )
(M.10)
che sostiene una corrente di deriva ID per effetto del
campo elettrico longitudinale diretto dal source al drain pari a
E(x)=dV(x)/dx
109
CARATTERISTICHE STATICHE /2
• La corrente è direttamente proporzionale all’intensità del
campo elettrico attraverso la mobilità μn dei portatori:
(M 11)
(M.11)
I D ( x ) = Wμ nQ( x )E ( x )
• La corrente totale al drain si ottiene integrando
l’equazione su tutta la lunghezza L del canale:
VD
L
∫ I (x )dx = ∫ μ C
D
da cui:
0
n
OX
W (VG − V ( x ) − VT )dV ( x )
(M.12)
0
⎡
VD2 ⎤
(M.13)
(
)
V
−
V
V
−
⎢ G T D
⎥
2 ⎦
⎣
• È la legge di controllo della corrente di drain ID da parte
I D = μ n COX
W
L
delle variabili indipendenti VG e VD.
110
6
CURVE CARATTERISTICHE
•
•
•
•
Curve statiche per
VD ≤ (VG-VT) di un
transistor MOS a
canale n; W/L=1,
COX = 50 μA/V2
(spessore di ossido
di circa 30nm),
VT=1V.
La superficie descritta dalla funzione ID=f(VG,VD) viene rappresentata dal
grafico monodimensionale della funzione ID=f(VD) parametrizzato in VG.
I massimi delle curve, cioè le tensioni VD in corrispondenza alle quali
∂ID/∂VD =0 sono i punti del luogo VD=VG-VT
Per tali tensioni in corrispondenza del drain dove V(x)=VD la carica del
canale si riduce a zero, cioè Q(x=L)=0, per poi invertirsi di segno.
111
CURVE CARATTERISTICHE /2
• Il modello di controllo della corrente di drain è fisicamente
valido per VD ≤ VG-VT, limite evidente anche dalla figura
precedente,, per
p
p via del paradosso
p
che al crescere della tensione
VD oltre un certo valore corrisponde una riduzione della corrente
ID, cioè una resistenza differenziale negativa.
• In corrispondenza a tale punto di strozzatura (pinch-off) del
canale gli elettroni sono comunque sottoposti ad un campo
elettrico che li induce a proseguire il moto verso il drain, in
prima approssimazione a velocità costante per ogni tensione VD
> VG-VT.
• La tensione di frontiera VD = VG-VT in corrispondenza della quale
il canale si rastrema sino ad esaurirsi in corrispondenza del
drain, prende il nome di tensione di saturazione, VD,sat.
112
7
CURVE CARATTERISTICHE /3
• La caratteristica statica per VD > VG-VT si raccorda con
continuità a quella descritta dalla equazione (M.13) dalla
quale si ottiene analiticamente sostituendovi la condizione
VD = VG-VT:
1
W
(M.14)
(V − V )2
I = μC
D
2
n
OX
L
G
T
• La zona di funzionamento descritta dalla (M.13) prende il
nome di zona triodo o zona lineare.
• La zona di funzionamento descritta dalla (M.14)
(M 14) prende il
nome di zona di saturazione.
113
CURVE CARATTERISTICHE /4
114
8
TRANSISTOR MOS a canale n e a canale p
• Dal punto di vista funzionale la struttura esaminata si può
impiegare come un interruttore elettronico comandato
elettricamente dalla differenza di potenziale VGS tra gate e
source e chiuso per VGS > VT.
• Implementa l’interruttore di tipo n con la differenza
che la resistenza fra i capi non è nulla e la commutazione
non è istantanea.
• Un sistema in grado di implementare l’interruttore di
tipo p è il transistor MOS a canale p.
• La struttura di tale dispositivo è complementare nei
drogaggi a quella del MOS a canale n. Il principio di
funzionamento è del tutto analogo (il canale sarà formato
da lacune).
115
TRANSISTOR MOS A CANALE P
• In zona lineare (M.15):
• In zona di saturazione (M.16):
VSG ≥ VT , p e VSD < VSG − VT , p
[(
)
1
W
2
ISD = μ p COX
2 VSG − VT ,p VSD − VSD
2
L
VSG ≥ VT , p e VSD ≥ VSG − VT , p
]
(
1
W
ISD = μ p COX
VSG − VT ,p
2
L
)
2
La mobilità dei portatori di interesse è quella delle
lacune, ed è inferiore di 2 o 3 volte rispetto a quella
degli elettroni: il transistor MOS a canale p conduce da 2
a 3 volte meno corrente rispetto ad un canale n delle
stesse dimensioni polarizzato nelle stesse condizioni.
Mediante l’impiego di transistor MOS a canale n e a
canale p si può quindi realizzare una tecnologia digitale.
116
9
CARATTERISTICHE STATICHE
DELLE PORTE LOGICHE
• Una porta logica può essere compiutamente caratterizzata
sulla base di:
–
–
–
–
Funzione logica implementata
Affidabilità
Area occupata
Prestazioni operative (velocità, potenza dissipata…)
• Analisi statica (in “DC”) su invertitore.
• Il segnale di ingresso varia lentamente, tanto da poter
considerare la porta in stato di equilibrio in ogni istante di
tempo
tempo.
• L’invertitore fornisce in uscita un segnale VOUT
corrispondente al livello logico complementare a quello in
cui si classifica il segnale in ingresso VIN.
117
CARATTERISTICA DI TRASFERIMENTO STATICA
• Diagramma della funzione di
trasferimento ingresso uscita
della p
porta in funzionamento
statico.
• La caratteristica ideale è la
migliore possibile.
• Disturbi di ampiezza inferiore
a VDD/2 non influiscono sulla
tensione di uscita.
• Minima probabilità di
commettere un errore logico.
118
10
INVERTITORE CON CARICO RESISTIVO
•
•
•
Analisi statica: il carico in uscita
(di natura generalmente
capacitiva) non influisce sul
comportamento del circuito
circuito.
Il carico in uscita è generalmente
il gate di un altro transistor (una
delle 2 armature di un
condensatore. L’altra è il canale
sottostante). In una
approssimazione ad armature
piane e parallele (senza effetti di
bordo o altri effetti capacitivi
dovuti ai collegamenti) è
stimabile come: CL=COXWL
Condensatore di capacità CL tra
l’uscita VOUT e massa.
•
•
Se in ingresso la tensione è
inferiore a VT il transistor nMOS
è spento e, non potendovi fluire
corrente, anche la corrente su R
è nulla e VOUT=VDD.
Se VIN=VDD, il transistor è
sicuramente acceso;
dimensionando opportunamente
W/L e/o R, è possibile che
risulti: VOUT < VT.
119
INVERTITORE CON CARICO RESISTIVO /2
• Attribuendo il valore logico 0
alle tensioni inferiori alla
tensione di soglia
g e il valore
logico 1 alla tensione VDD, il
circuito implementa un
invertitore.
• La condizione VOUT<VT
garantisce la compatibilità
della connessione di una
porta identica in uscita, per
la quale lo ‘0’ logico in
ingresso è tale solo se
spegne il transistor nMOS.
• Analiticamente, il
funzionamento statico del
circuito è descritto dal
bilancio delle correnti del
resistore e del transistor:
ID(VIN,VOUT)=IR(VR) (M.17)
• Risolvendo questa equazione
per diversi valori di VIN si
calcola la caratteristica di
trasferimento.
• Condizione iniziale di
osservazione è di transistor
spento.
120
11
INVERTITORE CON CARICO RESISTIVO /3
•
Al crescere della tensione di
ingresso al di sopra della
tensione di soglia il transistor
comincia a condurre trovandosi
a funzionare in zona di
saturazione fino a che VDS=VOUT
> VIN-VT, quando (M.18):
VDD − VOUT 1
2
= μ nCOX (VIN − VT )
2
R
•
Al crescere della tensione di
ingresso aumenta la corrente
IDS, quindi aumenta la caduta
sulla resistenza R, il cui
terminale VOUT inizia a scendere
di tensione.
• Per tensioni di ingresso
VIN>VOUT+VT il transistor
entra in zona triodo e l’eqn.
q
M.17 diventa:
(M.19)
VDD − VOUT
=
R
1
= μ nCOX 2(VIN − VT )VOUT − VOUT 2
2
• Il legame che si ottiene dalle
equazioni
i i M.18
M 18 e M.19
M 19 può
ò
essere rappresentato
graficamente.
[
]
121
FUNZIONE DI TRASFERIMENTO STATICA
INGRESSO - USCITA
122
12
FdT STATICA
•
•
•
•
•
La differenza con quella ideale sta nella transizione tra livelli logici, che nel
caso reale non ha né escursione pari a VDD né pendenza infinita.
La pendenza della curva rappresenta il guadagno in tensione dell’invertitore.
Nell’intorno
Nell
intorno della soglia di commutazione Vsoglia è necessario che il modulo di
tale guadagno sia > 1, per garantire la rigeneratività dei livelli logici, ossia:
dVOUT
(M.20)
>1
dVIN
Si supponga che in ingresso sia dato un segnale Vsoglia+v1: la corrispondente
tensione di uscita è Vsoglia-v2. Se il guadagno di tensione della porta
nell’intorno della soglia Vsoglia è >1 si ha che |v2|>|v1|.
Connettendo tale segnale all’ingresso di un identico inverter, l’uscita di
questo si porta a Vsoglia+v3, con |v3|>|v2|>|v1|.
Pertanto dato un segnale VIN appena superiore alla tensione di soglia
all’ingresso di un numero pari di invertitori identici in cascata, il valore
dell’ingresso di partenza si sposta progressivamente verso la tensione
associata all’ “1” logico. Vale anche il duale.
123
FdT STATICA /2
• Il meccanismo implica pure la rigenerazione dei fronti del
segnale.
• Lungo il tratto di transizione della caratteristica ci sono
due tensioni caratteristiche in cui la curva ha pendenza
uguale a –1:
– VIL è la massima tensione interpretabile come ‘0’ logico
– VIH è la minima tensione interpretabile come ‘1’ logico
• Per tensioni di ingresso sufficientemente basse, la
tensione di uscita è uguale alla tensione VOH (massima
tensione di uscita corrispondente al livello logico ‘1’)
1)
• Diminuzione della tensione di uscita al crescere della
tensione di ingresso raggiunge il valore VOL per VIN=VOH
(VOL è la minima tensione di uscita corrispondente al livello
logico ‘0’)
124
13
LIVELLI LOGICI E TENSIONI
• Dalle definizioni funzionali delle tensioni caratteristiche
VOH,VOL,VIH,VIL discende che i livelli logici dei circuiti digitali non
sono rappresentati da singole tensioni bensì da intervalli di
t
tensioni.
i i
• Questa elasticità conferisce all’invertitore un elevato grado di
affidabilità. L’affidabilità ha un ruolo primario nel funzionamento
dei sistemi reali per l’influenza di 2 fattori concomitanti: la
dispersione dei valori dei parametri caratteristici dei dispositivi
che realizzano il circuito logico; “rumore digitale” connesso al
funzionamento di un qualsiasi sistema digitale.
• Rumore digitale: i) effetto della approssimazione introdotta dalla
quantizzazione tanto dei dati quanto dei coefficienti delle
funzioni di trasferimento numeriche; ii) cause di perturbazione
fisica dei livelli dei segnali elettrici (accoppiamenti induttivi,
accoppiamenti capacitivi e fluttuazioni della alimentazione e
della massa)
125
RUMORE E MARGINI DI RUMORE
• Il rumore causa arbitrarie variazioni non deterministiche
dei valori di tensioni e correnti dei circuiti e in
conseguenza producono erronee valutazioni dei valori dei
segnali logici da questi rappresentati, che rendono anche
inaffidabile la compatibilità in ingresso e in uscita tra porte
connesse in cascata.
• Si introducono delle tolleranze dette margini di rumore
• I margini di rumore sono intervalli di tensione entro i quali
i valori effettivi delle tensioni corrispondenti a 0 e 1
possono fluttuare per effetto del rumore senza che ci sia
equivocazione da parte di un sistema che riceve tali dati in
ingresso.
126
14
MARGINI DI RUMORE
• Margine di rumore basso
NML associato al livello 0
• Margine di rumore alto NMH
associato al livello 1
NM H = VOH ,min − VIH
NM L = VIL − VOL ,max
• C’è anche una zona di
transizione
• obiettivo del progetto: deve
essere minimizzata, ovvero
deve essere massimizzata la
pendenza del tratto centrale
della curva caratteristica.
127
DIMENSIONAMENTO DEL PROGETTO
• Da tutte queste
considerazioni si ricavano i
vincoli p
per dimensionare R,,
W/L
• Utilizzando anche la soglia
logica si cerca di
simmetrizzare q
quanto
possibile il circuito
128
15
INVERTITORE CON CARICO ATTIVO MOS
• Realizzare il resistore in un circuito
integrato non è conveniente.
• Si utilizza un carico attivo: transistor MOS
• Il MOS può essere in zona di saturazione
(sopra) o in zona triodo (sotto).
• Saturazione: il carico è in saturazione per
collegamento. Gate e drain cortocircuitati
soddisfano a VDS > VGS-VT.
• Il transistor di carico è analogo ad un
resistore non lineare
lineare. Si può ricavare la
corrente del carico, funzione solamente
del nodo di uscita ID,carico=f(VOUT):
I D ,carico =
W
1
μ nCOX
L
2
(VDD − VOUT − VT )2
carico
129
INVERTITORE CON CARICO ATTIVO MOS
•
•
•
•
•
•
•
Principale differenza con l’architettura con carico resistivo risulta nel
valore massimo che la tensione di uscita raggiunge in corrispondenza
del livello logico alto.
Nel caso resistivo: VOH=VDD
Nella configurazione a carico attivo: VOH=VDD-VT
Questa si traduce anche in una limitazione del margine di rumore alto
NMH.
Per ovviare a tale inconveniente si polarizza il MOS in zona triodo
mediante opportuna polarizzazione del terminale di gate: V>VDD+VT
In tal modo risulta evidente che la tensione in uscita in corrispondenza
al livello logico alto può raggiungere ancora VOH=VDD.
Tuttavia la soluzione richiede un terzo livello di tensione V per il
funzionamento, oltre a VDD e ground: complicazione architetturale.
130
16
INVERTITORE MOS
• Effetti negativi:
– Potenza statica dissipata PDC, cioè PDC=VDDIDC, in corrispondenza
dello stato basso dell’uscita.
– Curve caratteristiche statiche non sfruttano appieno l’escursione
dinamica disponibile, tra 0 e VDD.
• Causa:
– Corrente che attraversa il circuito in corrispondenza dello stato
logico basso dell’uscita, dovuta alla struttura circuitale con un unico
dispositivo che, commutando, può essere spento in uno solo dei
possibili stati logici e oppone bassa resistenza al passaggio della
corrente nell’altro stato.
• Soluzione:
– Sostituire al carico un secondo dispositivo di commutazione che
risulta spento nello stato logico complementare all’altro: vengono
meno sia la potenza statica dissipata sia la caduta di potenziale che
impedisce che VOL coincida con massa.
131
INVERTITORE CMOS
•
•
Introduciamo il transistor pMOS
che funziona in modo
complementare al transistor
nMOS (implementa ll’interruttore
interruttore
di tipo p) e lo utilizziamo per
dispositivo di carico.
I due transistor sono comandati
dallo stesso segnale VIN e
operano in modo
complementare, data la diversa
tipologia p e n:
– Per ingresso ALTO il transistor
pMOS è spento e il transistor
nMOS è acceso e fissa l’uscita al
livello basso.
– Per ingresso BASSO il
transistor nMOS è spento e il
pMOS acceso e fissa l’uscita al
livello alto.
•
Vcc = 5V
p
V0 = Vcc
A=0
Vcc = 5V
n
p
V0
A
Vcc = 5V
n
p
Input
Interruttori
Output
A
p
n
0
chiuso
aperto
Vcc
1
aperto
chiuso
0
V0
V0 = 0
A=1
n
Complementary MOS (CMOS)
132
17
FUNZIONAMENTO STATICO
• Quando VIN è al di sotto di
VT,n: nMOS è interdetto,
pMOS è acceso in zona
t i d e l’uscita
triodo
l’ it è alta.
lt
VOUT=VOH=VDD
ID,n=ID,p= 0A
• VIN > VDD-|VT,p|: nMOS è in
zona triodo, pMOS
interdetto.
VOUT=VOL= 0V
ID,n=ID,p= 0A
• Ottima rigenerazione dei
livelli.
• La caratteristica di
trasferimento IN-OUT in
continua può essere ricavata
punto per punto dalle
caratteristiche dei transistor.
• Valgono:
IDS,p=-IDS,n
VGS,p=VIN-VDD
VDS,p=VOUT-V
VDD
133
CURVA CARATTERISTICA STATICA
• Le ascisse VOUT dei punti di
intersezione delle curve delle
famiglie
g aventi uguale
g
VIN
definiscono la curva
caratteristica.
• Tratto a: nMOS spento,
pMOS in zona triodo
• Tratto b: nMOS in
saturazione e pMOS tende a
uscire da triodo
• Punto c: entrambi in
saturazione
• Tratto d: nMOS in triodo,
pMOS in saturazione
• Tratto e: nMOS triodo
triodo,
pMOS spento.
134
18
CURVA CARATTERISTICA STATICA /2
• Vsoglia quando VOUT=VIN
• Si ricava uguagliando le
correnti nei transistor nel
punto c.
• Affinché la curva sia
simmetrica, devono essere
uguali le soglie dei transistor
nMOS e pMOS (VT,n=|VT,p|) e
uguali i fattori di processo
kn=kp.
• Per VIN=Vsoglia, tutti i valori
Vsoglia-VT,n<VOUT<Vsoglia+|Vt,p|
sono compatibili: il tratto c
della curva è verticale.
• Si può anche fissare un
valore desiderato di soglia di
commutazione e ricavare i
corrispondenti valori dei
fattori di processo per
ottenerlo.
• Vantaggio di spostare la
soglia: si riesce a modificare
il margine di rumore.
135
CURVA CARATTERISTICA STATICA /3
136
19
CARATTERISTICHE DINAMICHE
DELLE PORTE LOGICHE
• Evoluzione temporale dell’uscita del circuito portato fuori
equilibrio da una sollecitazione istantanea in ingresso.
• Si applica una sollecitazione istantanea dell
dell’ingresso
ingresso (per
es. con uno scalino ideale) e si studia l’evoluzione del
sistema conseguente ai transitori connessi con gli elementi
capacitivi parassiti e non in esso presenti.
• Le caratteristiche dinamiche di commutazione
determinano la velocità globale dei sistemi e, di
conseguenza, a esse sono legate specifiche di progetto di
fondamentale importanza.
• Si riescono a fare semplici calcoli nei casi di segnali di
ingresso infinitamente veloci e infinitamente lenti. Negli
altri casi è tutto molto complesso e si usano strumenti di
simulazione circuitale per risolvere anche questi semplici
circuiti.
137
RITARDI DI PROPAGAZIONE
• Per velocità della porta si intende la misura del ritardo
di propagazione del segnale dall’ingresso all’uscita delle
porta.
porta
• 2 possibili commutazioni dei segnali di ingresso: dal livello
basso al livello alto e viceversa.
• Il ritardo di propagazione della porta tp è il risultato
dell’accumulo del ritardo insito nella transizione del
segnale di ingresso (che comunque è a banda finita e
quindi mostra tempi di salita, rise time tr, e di discesa, fall
time tf, di durata finita) con il ritardo introdotto dalla
risposta della porta stessa.
• Per caratterizzare la porta, consideriamo ideale il segnale
di comando.
138
20
RITARDI DI PROPAGAZIONE /2
• Tempo di risposta della porta corrispondente alla transizione
dell’uscita da basso a alto tpLH e da alto a basso tpHL.
• Il ritardo di propagazione è definito come la media
aritmetica di tali ritardi:
t pHL + t pLH
tp =
2
139
RITARDI DI PROPAGAZIONE /3
• La genesi dei ritardi di
propagazione del segnale
dall’ingresso
g
all’uscita
risiede nei componenti
capacitivi insiti nei
circuiti.
• Nel caso dell’inverter
CMOS i contributi
capacitivi sono molti e
rendono evidente la
difficoltà
à di studiare la
dinamica della porta,
anche se il circuito di
base è semplice.
140
21
RITARDI DI PROPAGAZIONE INVERTER CMOS
• La capacità di carico (load,
CL) congloba tutti i contributi
parassiti che hanno ruolo
nella
ll dinamica
di
i di
commutazione.
• I condensatori connessi tra
ingresso e massa o
alimentazione non
introducono costanti di
tempo, dato il segnale di
ingresso ideale.
• Neppure i condensatori tra i
source e i bulk, che
rimangono equipotenziali,
introducono ritardi.
• Rimangono le capacità tra il
nodo di uscita e la massa o
l’alimentazione.
• La dinamica della
commutazione della porta è
un processo di carica/scarica
di una capacità lineare
equivalente CL.
141
RITARDI DI PROPAGAZIONE INVERTER CMOS /2
t pHL = 1.38
t pHL =
VDD
CL
2
(VDD − VT ,n ) kn
VDD
CL
2
(VDD − VT ,n ) kn
per eccesso
per difetto
142
22
ENERGIA E POTENZA DISSIPATA
• La potenza dissipata da una porta durante il
funzionamento è un parametro importante quanto la
velocità.
velocità
• L’energia consumata e il conseguente calore dissipato
sono fattori che condizionano le scelte progettuali dei
sistemi, specie se portatili, visto che influenzano
direttamente fattibilità, affidabilità e costo.
• Capacità di alimentazione: tempo di vita batterie.
• Dissipazione: dimensioni, sistemi di raffreddamento, …
• Potenza statica: PDC=VDD IDC
• In condizioni statiche, l’invertitore CMOS ha potenza
statica dissipata nulla.
143
POTENZA DINAMICA
• Potenza dissipata in condizioni operative dinamiche; potenza di
picco e potenza media.
• Potenza di picco: massima potenza dissipata durante il
funzionamento dell’invertitore Pmax = Imax VDD, è un parametro
essenziale per il dimensionamento delle linee di alimentazione e
della rete di massa.
• Potenza media: nel caso dell’invertitore CMOS, le commutazioni
corrispondono a processi di carica/scarica della capacità di
carico e quindi ad essi è associata potenza dissipata.
• La carica “spostata”
spostata durante una commutazione è pari a
Q=CLVDD, e l’energia spesa dal campo elettrico per spostare la
carica Q dal potenziale VA al potenziale VB vale E=Q(VA-VB); se
la commutazione è di ampiezza VDD, allora
E=QVDD=CLVDDVDD=CLVDD2
144
23
POTENZA MEDIA
• Se l’ingresso dell’invertitore è un’onda quadra di periodo
T, la potenza dinamica media dissipata dalla porta in un
periodo T è:
Pmedia =
E 1
2
2
f
= C L ⋅VDD
= C L ⋅VDD
T T
• Importante per fissare le specifiche di raffreddamento.
• La potenza media è proporzionale alla frequenza di
commutazione della porta f=1/T.
• La potenza media dipende dal quadrato di VDD.
• Però diminuire VDD riduce la potenza media dissipata, ma
aumenta il ritardo di propagazione.
• Cifra di merito che rappresenti il trade-off.
145
PRODOTTO RITARDO – ENERGIA ED
2
ED = C LVDD
•
•
VDD
CL
(VDD − VT ,n )2 kn
ED presenta un minimo in
corrispondenza al quale sono
minimi sia il ritardo che
l’energia dissipata.
Però lo sviluppo tecnologico
risulta in: aumento di velocità
dei circuiti che comporta un
aumento della frequenza di
commutazione f; aumento del
numero di porte contenuto nel
chip che aumenta CL;
diminuzione delle tensioni di
alimentazione VDD per
aumentare la durata delle
batterie.
146
24
NOR e NAND
Aperto e chiuso invertiti
Vcc = 5V
p1
A
B
p2
V0
A
n2
n1
B
p1
p2
n1
n2
V0
Vcc
0
0
aperto aperto chiuso chiuso
0
1
chiuso aperto aperto chiuso
0
1
0
aperto chiuso chiuso aperto
0
1
1
chiuso chiuso aperto aperto
0
non passa corrente
Vcc = 5V
p2
p1
B
V0
n1
A
n2
A
B
p1
p2
n1
n2
V0
Vcc
0
0
aperto aperto chiuso chiuso
0
1
chiuso aperto aperto chiuso
Vcc
1
0
aperto chiuso chiuso aperto
Vcc
1
1
chiuso chiuso aperto aperto
0
non passa corrente
147
FAMIGLIE LOGICHE
•
•
•
•
Porte logiche in tecnologia
CMOS sono le più usate nei IC
digitali.
Esistono anche famiglie logiche
diverse, basate su transistor
bipolari: TTL e ECL.
Esiste anche una tecnologia
ibrida BiCMOS.
Vantaggi CMOS:
– Resistenza di ingresso elevata
– Assenza di dissipazione di
potenza statica
– Escursione della tensione di
uscita rail-to-rail
– Architettura ratioless (i livelli
logici non dipendono dalle
dimensioni geometriche dei
transistor, escluso la soglia di
commutazione)
148
25

Download Report