シリアル・データ・リンク解析ビジュアライザ（SDLA Visualizer） Opt. SDLA64、DPOFL-SDLA64 高度な解析およびモデリング機能 4 ポートの S パラメータ（差動とシングルエンド）、 2 ポートの S パラメータ、TDT 波形、RLC モデル、 無損失伝送線路、プローブ、FIR フィルタのカスケー ド接続など、柔軟性のあるモデリング機能 S パラメータおよびフィルタのスケーリングにより、 実際のモデルとの一致率に基づいて損失をモデル化 トランスミッタ・イコライゼーション・パラメータの 挿入／除去による推定解析で最適なトランスミッタ 設定を検証 SDLA Visualizer と DPOJET で同時表示した PCI Express 3.0 の取り込み信号、コンプライアンス・チャンネル・エン ベッド後、CTLE および DFE レシーバ・イコライゼーショ ン後の波形観測例 特長 優れた測定回路のディエンベッド環境 反射、クロス・カップリング、およびフィクスチャ、 ケーブル、プローブで生ずる損失を除去できるため、 回路動作の正確な観測が可能 シミュレーション回路エンベッド・ツール ユーザ定義のチャンネル・モデルをエンベッドするこ とにより、物理的なチャンネルを使用せずにリンク端 の信号をシミュレーション可能 柔軟性に優れたレシーバ・イコライゼーション CTLE（Continuous Time Linear Equalizer）、DFE （Decision Feedback）、または FFE（Feed Forward Equalization）などのレシーバ・イコライゼーショ ン技術を使用し、チャンネル効果の影響によって閉じ たアイを広げることが可能 IBIS-AMI モデルを使用した特定シリコンのレシー バ・イコライゼーションをモデル化することで、オン チップの動作を観測可能 物理的にプロービングできない場所の信号も観測 適切なプローブ・ポイントがなく、他の方法では反射 が生じてしまう信号でも測定可能 実際にプロービングできない場合のために、12 ヶ所 のテスト・ポイントのプローブ・シミュレーションが 可能 信号のコモン・モード、差動または個々の入力を観測 可能 DPOJET ジッタ／アイ・ダイアグラム解析ソフト ウェア（Opt. DJA）のサポート 周波数ドメインと時間ドメインの広範囲なプロット により、S パラメータとテスト・ポイントの伝達関数 をすばやく検証可能 当社の DSA8300 型サンプリング・オシロスコープ 用 80SJNB01 で使用するフィルタの作成 アプリケーション ケーブル、フィクスチャ、プローブの影響をディエンベッ ドした半導体検証 IBIS-AMI の CTLE、DFE、または FFE レシーバ・イコラ イゼーションによるバックプレーンとエンベッド・シス テムの特性評価 多チャンネルのエミュレーションによるリンク・バ ジェットと推定解析 トランスミッタ・イコライゼーション（ディエンファシ ス／プリエンファシス）の検証 高速シリアル・バス、DDR のインピーダンス不整合で生 ずる反射の除去 SATA 6Gbps、USB 3.0、SAS 12Gbps、PCI Express Gen 3、OIF CEI、XFP、IEEE 802.3 Ethernet などのマ ルチギガビット規格の特性評価 jp.tektronix.com 1 データ・シート SDLA データ・リンク・ビジュアライザの概要 信号速度が高速になり、さらに回路に許されるスペースが狭 くなったことにより、次世代マルチギガビットの設計、テス トでは数多くの問題が発生しています。 最新の設計技術で は、トランスミッタおよびレシーバにイコライゼーション技 術を使用することにより、そのような問題に対処してい ます。 しかし、小型化によって信号へのアクセスがさらに 困難になり、理想的なプローブ・ポイントを利用できなくな りつつあります。 そのため、理想的な測定ポイントには存 在しないインピーダンスの不連続が原因となり、取り込まれ た信号に損失や反射が発生することがあります。 最新技術を使用した設計においては、測定においても最新の 測定ソリューションが求められています。 問題は信号を取 り込む段階から存在しており、ケーブル、プローブ、フィク スチャを経由して取り込んだ信号は、その波形形状が歪み ます。SDLA Visualizer は、トランスミッタ出力とレシーバ 入力のインピーダンスを考慮しながら、 測定回路（ケーブ ル、プローブ、フィクスチャ）による影響（反射、インサー ション・ロス、クロス・カップリング）をディエンベッドし ます。 これらの影響をディエンベッドすることにより測定 測定信号をハイ・インピーダンス・プローブでプロービング しなければならない場合に、プローブ・ポイントの位置に よっては、テスト・ポイントには存在しないインピーダンス の不連続性による反射を取り込んでしまう状況が考えられ ます。 このような反射があると、被測定システムの測定が 難しくなったり、場合によっては測定できないこともあり ます。 そのため、反射を除去しながらプローブをシミュ レーションする方法が必要です。 SDLA を使用すると、被 測定システムと測定回路をモデリングすることにより、プ ローブによって生ずる反射と負荷を除去します。 これは、 システムの S パラメータを使用するか、または RLC と伝送 線路のモデルを使用することによって実現しています。 もう一つの問題は、トランスミッタの信号形状です。 この 場合、信号はもはや単純な NRZ 方形波のパターンではあり ません。 トランスミッタのイコライゼーション機能（トラ ンスミッタ波形のプリエンファシスまたはディエンファシ ス）によって、伝送媒体の高周波損失が軽減されているため です。 そのため、このトランスミッタのイコライゼーショ の確度が向上し、テスト合否において差がでます。 ン機能でトランスミッタ信号を検証する必要があります。 SDLA ソフトウェアの使用により、完全なトランスミッタ・ イコライゼーションの挿入または削除が可能になります。 測定回路をディエンベッドした後は、シミュレーション回路 をエンベッドして推定シナリオを実行します たとえば、ト 測定回路のディエンベッド レシーバ負荷、バックプレーンのシミュレーション・チャン ネル、といったシナリオが考えられます。 SDLA は、被測定システムの特性を考慮しながら、測定回路 が原因で生ずるインサーション・ロス、反射、クロス・カッ プリングの影響を除去することができます。 トランスミッ ランスミッタの特性評価のためのシンプルで理想的な 50Ω 多くの場合、シミュレーション回路のエンベッド後では、 チャンネル損失の影響は閉じたアイとなって現れます。 多 くの解析アプリケーションでは、リファレンス・レシーバの イコライザが提供されていますが、シリコンの実際の動作が アルゴリズムと一致しない場合が多いため、このアプローチ には限界があります。 IBIS-AMI（I/O Buffer Information Specification Algorithmic Modeling Interface）はこの ニーズに応えており、半導体ベンダは IP を開示することな く実際のレシーバの実装をモデリングできます。 SDLA Visualizer のイコライゼーション機能は、IBIS-AMI モデル、 CTLE、FFE または DFE イコライゼーションを適用するこ とにより、レシーバのイコライゼーションをシミュレートし ます。 タのインピーダンスは、公称インピーダンス、2 つの 1 ポー トまたは 1 つの 2 ポートの S パラメータのいずれかでモデ リングされます。 SDLA のディエンベッド・ブロックでは、 フィクスチャ、ケーブル、オシロスコープなどの測定回路を 記述した最大 8 つのブロック要素を定義できます。 各ブロックは、次のいずれかで定義できます。 4 ポート S パラメータ 2 つの 2 ポート S パラメータ 伝達関数 FIR フィルタ TDT 波形 RLC モデル 無損失伝送線路モデル（T ライン・モデル） ハイ・インピーダンス・プローブ ディエンベッド・ブロック内には 2 つのテスト・ポイント があり、測定回路の負荷を含めた信号を観測しながら、カス ケード接続されたネットワーク内を観測できます。 2 jp.tektronix.com シリアル・データ・リンク解析ビジュアライザ（SDLA Visualizer）-- Opt. SDLA64、DPOFLSDLA64 ハイ・インピーダンスのプローブを使用してトランスミッ タ、レシーバ、オシロスコープとプローブの相互作用を正確 に再現するためには、3 ポートのプローブ・モデルが必要に なります。 SDLA では、数多くの P76xx シリーズ、P75xx シリーズ、P73xx シリーズ・プローブに対応した 3 ポート のプローブ・モデル、DPO/DSA/MSO70000 シリーズ・ オシロスコープの入力インピーダンス・モデルを提供してい ます。 ハイ・インピーダンス・プローブのディエンベッドを有効にした SDLA のディエンベッド・ブロック 周波数帯域の微調整なしの PCI Express 5Gbps のマスク・ヒット違反 SDLA Visualizer は、DDR で使用されるインターポーザの 例 影響もディエンベッドできます。 3 ポートおよび 6 ポート の S パラメータ・ファイルを使用することにより、インター ポーザおよびプローブ（シングルエンド信号と差動信号の両 方）の影響を除去できます。 このモデルでは、RF スイッチ など、プローブが使用される場合のその他の測定回路の要素 の影響も除去できます。 周波数帯域の設定 ディエンベッドでは、高い周波数帯域での S/N 比（信号対 ノイズ比）に注意を払うことが重要です。 SDLA では、ディ エンベッド・フィルタの周波数帯域が自動的に決定されます が、フィルタを微調整しなければならない場合もあります。 ソリューションによっては、簡単な帯域制限の機能しか提供 されていない場合もありますが、それでは不十分な場合もあ ります。 そのため、SDLA Visualizer では、ストップバン ドを周波数および dB で調整することにより、フィルタの ロールオフを制御する機能が提供されています。 下図の例 は、SDLA の微調整機能を使用した例を示しており、ディエ ンベッドを適用しただけで、マスク・ヒットがなくなって いることがわかります。 フィルタのストップバンドを微調整することで、マスク・ヒットはな くなった SDLA による周波数帯域とストップバンドの設定 jp.tektronix.com 3 データ・シート 上記のアイ・ダイアグラムは、デフォルトのストップバンド の設定と微調整後の結果を対比したものです。 信号のプリ シュートが抑えられているため、上部のマスク違反が解消さ れていることがわかります。 シミュレーション回路のエンベッド 測定回路の影響を除去したならば、測定回路の影響なしに信 号を観測するためのシミュレーション回路を定義します。 SDLA では、公称のインピーダンス、2 つの 1 ポートまたは 1 つの 2 ポート S パラメータ・モデルを定義することで、 簡単にトランスミッタ出力が定義できます。 次に、エン ベッド・ブロックは単純な負荷、または伝送線路やコネクタ など、直接接続されたカスケード要素として設定できます。 ディエンベッド・ブロック同様、エンベッド・ブロックは最 大 8 つのカスケード接続されたブロック要素を定義でき ます。 各ブロックは、次のいずれかで定義できます。 4 ポート S パラメータ 2 つの 2 ポート S パラメータ TDT 波形 SDLA Visualizer の IBIS-AMI レシーバ・イコライザ設定 優れたリンク観測機能 SDLA は、ディエンベッド、エンベッドのパスに、4 つの移 動可能なテスト・ポイントを含む 12 のテスト・ポイントを 備えており、システム内の任意のポイントにおける信号プ ロービングをきわめて柔軟にシミュレーションできます。 ディエンベッド・パスのテスト・ポイントでは、測定回路に 含まれるすべての負荷を観測できるため、ケーブルやプロー ブによる負荷の影響が反映された信号を観測できます。 シ ミュレーション回路の任意のテスト・ポイントを観測するこ とで、測定回路による影響のない信号が観測できます。 テ スト・ポイントの計算では、SDLA によって自動的に遅延が 除去されるため、エンベッドまたはディエンベッドの波形は 時間の相関がとれます。 または、上図の Test Point メ ニューの"Keep Delay"のオプションを選択することによ FIR フィルタ り、遅延を観測することもできます。 RLC モデル SDLA の Dual Input モードでは、信号の各入力はネット 無損失伝送線路モデル（T ライン・モデル） ハイ・インピーダンス・プローブ さらに、SDLA Visualizer は、トランスミッタのイコライ ゼーションを追加または削除できます。 SDLA は、プリエ ンファシス、ディエンファシス、3 タップの FFE に対応し ており、ユーザ定義の FIR フィルタを読み込むこともでき ます。 イコライゼーションの適用 シミュレーションした回路を使用したり、リンク遠端の信号 を取り込む場合は、測定前にレシーバにイコライゼーション を適用して、アイを開いておく必要があります。 多くの場 ワークにおいて別々に処理されます。 Dual Input モード では、信号のコモン・モード、差動、またはそれぞれの入力 は同時に観測できます。 システム全体のすべての S パラ メータの項を使用して、反射、伝送線路、クロストークに よる影響を考慮しながら、テスト・ポイントの伝達関数を構 築します。 1 つのテスト・ポイントだけを観測する他のソリューション と異なり、SDLA Visualizer は、最大 4 ヶ所のテスト・ポイ ント、さらに DFE 後のデータ、クロックの波形も観測でき ます。 DPOJET と組み合せて使用することで、複数のテス ト・ポイントにおけるジッタとタイミングのパラメータを同 時に測定できるため、データの迅速な比較と検証が可能にな ります。 合、レシーバ回路に直接アクセスすることは困難なため、動 作検証、クロック・リカバリやイコライゼーションの影響を モニタすることは簡単ではありません。 SDLA Visualizer には、IBIS-AMI サポート、CTLE、DFE、FFE など、豊富な RX イコライゼーション機能が用意されています。 内蔵の IBIS-AMI サポート機能を使用すると、特定のシリコンのイ コライゼーション・アルゴリズムを使用できるため、実際の レシーバでの波形とシミュレーション波形の詳細な相関を とることができます。 IBIS-AMI モデルを利用できない場合 は、SDLA Visualizer を使用して、CTLE、DFE、FFE を実 行できます。 4 jp.tektronix.com SDLA Visualizer のテスト・ポイント・メニュー。1 つのテスト・ポイ ントごとに入力、差動／コモン・モードの観測の設定が可能 シリアル・データ・リンク解析ビジュアライザ（SDLA Visualizer）-- Opt. SDLA64、DPOFLSDLA64 測定とジッタ解析 SDLA で処理された信号は、複数 UI の測定、ジッタ RJ/DJ 分離、ジッタ・バスタブ解析などの検証が必要になる場合が あります。 そのような作業には、DPOJET（Opt. DJA）が 最適です。 SDLA と DPOJET を組み合わせることで、ジッ タを解析し、イコライズした波形のアイ・ダイアグラムを作 成するなど、さまざまな観測、測定が連動して行えます。 SDLA の解析機能を使用することにより、利用可能なすべて のテスト・ポイントにおいてアイ・ダイアグラムの作成と TIE 測定が行われるように、DPROJET が自動的に設定され ます。 ステップ応答 インパルス応答 ディエンベッド、エンベッドの各ブロックについて、テス ト・ポイントごとに振幅、インパルス応答、ステップ応答、 位相をプロットできます。 スミス・チャートによる、エンベッド、ディエンベッドの各ブロック のインピーダンスとしてプロットされる反射係数の解析例 DPROJET 構成画面の適用および解析メニュー システム要素のプロット 多くの場合、Touchstone ファイルで提供される S パラ メータによるチャンネル、フィクスチャまたはケーブルの情 報、あるいはシステムの情報だけでは十分ではありません。 例えば、メーカから提供される Touchstone ファイルに、 ポートに適切なマップ情報が表記されていないかもしれま せん。 ポート割り当ての問題を解決するときや、または通 常の使用においても、ネットワーク応答を観測するために、 SDLA ではディエンベッド、エンベッド・パスの各ブロック をプロットできます。 16 の S パラメータ要素のすべてに ついて、時間ドメインと周波数ドメインの両方をプロットで き ま す 。 16 の S パ ラ メ ー タ の プ ロ ッ ト を オ ー バ ー レ すべての S パラメータのプロット イすることにより、たとえば s21 と s12 を比較して等価性 を検証するなど、要素間の相関性をすばやく把握できます。 プロットの種類 振幅対周波数 位相対周波数 周波数の関数として表されるインピーダンス スミス・チャート jp.tektronix.com 5 データ・シート SDLA Visualizer の具体的な使用例 チャンネルのシミュレーション ケーブルのディエンベッド シリアル・データ・リンクの検証では、測定される波形と複 雑な振る舞いをするインターコネクト・チャンネルとの相互 関係が重要になります。 トランスミッタ出力がアイ・ダイ 多くの次世代シリアル規格では、被測定デバイスへのアクセ スに使用されるケーブルとフィクスチャのディエンベッド が必要になります。 SDLA Visualizer は、ディエンベッド のブロックを使用したモデリングによって、ケーブルとフィ クスチャの影響を容易に除去します。 差動システムでは、 被測定デバイスへの接続に 2 本のケーブルが使用され ます。 多くの場合、ケーブルの両サイドは 2 ポートの S パ ラ メ ー タ ・ フ ァ イ ル と し て モ デ ル 化 さ れ ま す 。 SDLA Visualizer では、ケーブルの両サイドを個別に 2 ポート S パラメータとして簡単に指定できます。 SDLA の Dual Input モードを使用すれば、SDLA 内の各テスト・ポイント を信号のコモン・モード、差動、または個々の入力として表 せるようになるため、さまざまな方法でテスト・ポイントを 観測できます。 信号の入力を個別に処理、観測できるため、 各入力の差をすばやく観測、解析できます。 アグラム・マスクに適合していれば、損失が想定の範囲内で ある限りすべてのチャンネルで設計どおり動作する、と仮 定することはできなくなりました。 そのため、最新のリン ク・テスト方法では、適切なトランスミッタ波形が取り込ま れた後に、さらに問題のあるチャンネルを見落としていない かを検証する必要があります。 この場合、実際の物理チャンネルを使用してテストを行う方 法が考えられます。 つまり、テストするトランスミッタを、 一度に 1 チャンネルずつ、基準となるテスト・チャンネル に接続する方法です。 しかし、この方法でもエラーが起こ りがちです。 物理デバイスは規格で定義された理想値と厳 密に一致しているとは限らず、仮想チャンネルを安定したも のにできるかどうかは、使用する物理チャンネルによって異 なるためです。 つまり、テストに最適な物理チャンネルを 常に利用できるとは限りません。そのため、S パラメータ Touchstone ファイルなど、ネットワーク記述ファイルに 基づいた仮想チャンネルを使用します。 その場合、トラン スミッタ信号を取り込むだけで、被測定トランスミッタの測 定を行えます。 この方式では、チャンネル・モデルごとに 別の物理的な接続をすることなく、各チャンネルをソフト ウェアにエンベッドできます。 SDLA Visualizer は、エンベッド・ブロックを使用すること SDLA Visualizer の Dual Input モード。ロー波形の各入力とディエ ンベッドで反射を除去した波形の例 仮想プロービング 被測定デバイスのサイズが小さくなると、目的のテスト・ポ イントにプロービングするのがさらに困難になります。 こ のため、プローブ・ポイントでは、理想的なテスト・ポイン トにはないような反射が発生することがあります。 このよ うな反射があると信号の測定が困難になり、測定できない場 合もあります。 SDLA Visualizer を使用することにより、 このような反射を除去し、最適な状態のテスト・ポイントで シミュレーションできます。 ここで示す例では、SDLA Visualizer を使用し、レシーバのインピーダンス、プロー ブ・ポイントとレシーバ間の伝送線路の遅延を推定し、レ シーバのパッケージ・モデルを指定することで DDR 信号の 反射を除去します。 反射が除去できたら、DDR メモリ・バ スと DDR 解析ソフトウェア（DDRA）を使用して、信号を 測定することができます。 6 jp.tektronix.com により、チャンネル・シミュレーションをサポートし、シ ミュレーション回路をモデル化します。 信号パスから測定 回路が除去されると、チャンネル・モデルはただちに SDLA に送られ、推定シナリオが評価されます。 シミュレーショ ン さ れ た チ ャ ン ネ ル で ア イ が 閉 じ る 場 合 に は 、 SDLA Visualizer のレシーバ・イコライゼーションを使用してアイ を開きます。 シリアル・データ・リンク解析ビジュアライザ（SDLA Visualizer）-- Opt. SDLA64、DPOFLSDLA64 SDLA のイコライゼーション・ツールでは、イコライザの タップ数を指定することで、完全に閉じているアイでも開く ことができます。または、ボタンを押すだけで、最適なイコ ライゼーション・タップ数が自動的に決定されます。 再計 算が高速で、使いやすいため、タップの数や重み付けや、プ リエンファシスやディエンファシスの程度などのシステ ム・パラメータを簡単に変更できます。そのため、推定シナ リオの最適な設計や開発が可能になり、さまざまな条件に 対するシミュレーションの精度が向上します。 たとえば、PCI Express 3.0 の場合には、CTLE と 1 タップ DFE を最適化するために、固有のイコライゼーションを設 定する必要があります。 SDLA Visualizer は、最適な CTLE 反射とともに取り込んだ DDR 信号と、SDLA Visualizer によって反射 を除去した例 設定と DFE のタップ値を検出する機能をサポートしてお り、信号のアイを最大化し、PCI Express 3.0 の仕様に準 拠することができます。 中間結果をすべて確認できるた め、結果と期待値と比較しながら検証できます。 多くの場合、特定のシリコンのイコライゼーション・モデル の動作を観測することが求められます。 シリコンには専用 の技術が実装されているため、シリコンの動作をモデル 化する必要があります。 SDLA Visualizer では、多くのベ ンダによって提供されている IBIS-AMI モデルを直接使 用することができるため、より忠実度の高い信号の再現が可 能です。 IBIS-AMI モデルを使用する場合には、過去の適応 記録の履歴をすべて利用することができます。 そのため、 最終結果および適応記録とシミュレーション結果を比較し ながら検証できます。 SDLA Visualizer によるプローブ・ディエンベッドと、すべてのブロッ ク要素オプション レシーバのイコライゼーション トランスミッタのイコライゼーションはインターコネクト による損失と分散を補償する解決策の一つですが、もう 1 つの解決策としては、レシーバでのイコライゼーションがあ ります。 最新の NRZ システムでは、レシーバ・イコライ ゼ ー シ ョ ン は 、 CTLE （ Continuous Time Linear Equalization）、FFE（Feed Forward Equalization、また は LFE （ Linear Feedback Equalization ） と も 呼 ば れ ます）、または DFE（Decision Feedback Equalization） に分類されます。 イコライザを装備したレシーバでは、ア イ・ダイアグラムが閉じていても信号をデコードできます。 それには、以下のような方法を使用します。 ネットワーク測定ツール ネットワークの S パラメータが必要な場合には、VNA また は TDR ベースの S パラメータ測定システムのデータを SDLA に渡すことができます。 S パラメータ・データの周波 数間隔は均等であることが望ましいですが、SDLA では、間 隔が均等ではない S パラメータを変換するユーティリティ も提供されています。 ユーティリティは周波数ドメインと 時間ドメインの両方のプロットに対応しており、元の S パラ メータがどのように変換されたかを検証することができ ます。 高品質なネットワーク測定には、当社の TDR ハード ウ ェ ア と IConnect® ソ フ ト ウ ェ ア の ご 使 用 を お 勧 め し ます。 当社の TDR と IConnect を使用すると、他の測定方 法では困難な Touchstone マトリクスの DC 値を持つこと ができます。 SDLA では、VNA データやフィールド・ソル バによる計算など、他の測定方法を基にしたネットワーク記 述も使用できます。 その場合には、SDLA がデータから DC 測定値を推定します。 jp.tektronix.com 7 データ・シート 関連情報 当社では数多くの技術資料、製品資料をご用意しています。 MSO/DSA/DPO70000 シリーズ・オシロスコープ、プロー ブとソフトウェアのアプリケーション・ノート、TDR/ TDT 8 jp.tektronix.com および IConnect ネットワーク測定ソフトウェア、サンプリ ン グ ・ オ シ ロ ス コ ー プ 用 80SJNB SDLA パ ッ ケ ー ジ に 関する資料などをご利用になれます。 シリアル・データ・リンク解析ビジュアライザ（SDLA Visualizer）-- Opt. SDLA64、DPOFLSDLA64 仕様 トランスミッタのインピーダ 公称値、2 つの 1 ポート、または 2 ポートの Touchstone S パラメータ・マトリクス、選択可能なポー ンス ト割り当て トランスミッタのイコライ 3 タップ FFE、UI 単位、または最大 12000 タップのカスタム FIR フィルタ。プリエンファシスまた ゼーション はディエンファシス、挿入または除去として設定可能 レシーバのインピーダンス 公称値、2 つの 1 ポート、または 2 ポートの Touchstone S パラメータ・マトリクス、選択可能なポー ト割り当て レシーバのイコライゼーショ CTLE：2 次 IIR フィルタ、または最大 12000 タップのカスタム FIR フィルタ。 FFE：最大 100 タッ ン・タイプ プ、プリ／ポストカーソルが設定可能、UI またはフラクショナル単位。 DFE：最大 40 タップ。 タッ プは設定、またはトレーニング可能 レシーバ・イコライゼーショ 垂直ノイズ・ターゲット・アルゴリズム。 ランダム・データ対応。歪みの大きなデータのトレーニン ン・トレーニング グには、繰り返しパターンを推奨。 パターン検出とエクスポート／インポート。 設定されていない タップ値からトレーニング、または以前に使用した値、ロードされた値から適用 PCI Express のレシーバ・イコ CTLE と 1 タップ DFE。 最適化により、PCI Express 3.0 Base Specification に記述された手法を使 ライゼーション 用して、アイ開口を最大にする CTLE 設定および DEF タップ値を自動的に選択 IBIS-AMI レシーバのイコライ IBIS-AMI モデルをサポートするには、32 ビットまたは 64 ビット Windows の.dll とテキスト・ ゼーション フォーマットで指定された AMI ファイル（UI ごとに 8 または 16 のサンプルを受けられることが必 要）を指定する必要があります。 アグレッサとチャンネル・インパルスは、SDLA のディエンベッド ／エンベッド・ブロックで処理されます。 特定の AMI モデルのサポートについては、当社担当営業ま たは半導体ベンダにお問い合わせください。 ディエンベッド・パス 1 ポート、2 ポート、または 4 ポートの Touchstone S パラメータ・マトリクスで構成された 8 つの ブロック、選択可能なポート割り当て、シングルエンドまたは差動、最大 12000 タップのカスタム FIR フィルタ、RLC モデル、または無損失伝送線路 エンベッド・パス 1 ポート、2 ポート、または 4 ポートの Touchstone S パラメータ・マトリクスで構成された 8 つの ブロック、選択可能なポート割り当て、シングルエンドまたは差動、最大 12000 タップのカスタム FIR フィルタ、RLC モデル、または無損失伝送線路 波形レコード長 30M ポイント（代表値）、波形の数が多い場合や同時測定数が多い場合には減少。 DFE 波形は 10M ポイントに制限 クロック・リカバリ 1 次または 2 次の PLL。 可変ループ帯域、2 次の PLL のダンピング・ファクタとクロック遅延 プログラム・インタフェース GPIB。 ユーザ・インタフェースでコマンドのサブセットを利用可能 Touchstone S パラメータ・マ リニアまたは一定の周波数増加、間隔が均等でない S パラメータにはリサンプリング機能を使用可能 トリックスのフォーマット jp.tektronix.com 9 データ・シート ご発注の際は以下の型名をご使用ください。 MSO/DSA/DPO70000 シリーズを新規にご購入いただく場合は、以下のオプションでプリイン ストールされます。 シリアル・データ・リンク・ビジュアライザを使用するには、Windows 7（64 ビット）に対応したオシロスコープが必要です。 型名 Opt. 概要 MSO/DPO70000 シリーズ SDLA64 シリアル・データ・リンク・ビジュアライザ ご使用中の MSO/DSA/DPO70000 シリーズ・オシロスコープでご使用になる場合は、以下の型 名をご指定ください。 シリアル・データ・リンク・ビジュアライザを使用するには、Windows 7（64 ビット）に対応したオシロスコープが必要です。 型名 Opt. 概要 DPO-UP SDLA64 シリアル・データ・リンク・ビジュアライザ・アップグレード DPOFL SDLA64 -- シリアル・データ・リンク・ビジュアライザ・フローティング・ ライセンス DPOFT SDLA64 -- シリアル・データ・リンク・ビジュアライザ試用ライセンス 注：SDLA ソフトウェアはオシロスコープの内蔵ハード・ディスク・ドライブにインストールされます。ソフトウェアは当社ウェブ・サイ ト（www.tektronix.com）からダウンロードでき、キーコードによって実行可能になります。 推奨アクセサリ DJA DPOJET ジッタ／アイ・ダイアグラム解析ソフトウェア 当社は SRI Quality System Registrar により ISO 9001 および ISO 14001 に登録されています。 製品は、IEEE 規格 488.1-1987、RS-232-C および当社標準コード＆フォーマットに適合しています。 10 jp.tektronix.com シリアル・データ・リンク解析ビジュアライザ（SDLA Visualizer）-- Opt. SDLA64、DPOFLSDLA64 jp.tektronix.com 11 データ・シート ASEAN／オーストラリア・ニュージーランドと付近の諸島 (65) 6356 3900 ベルギー 00800 2255 4835* 中央／東ヨーロッパ、バルト海諸国 +41 52 675 3777 フィンランド +41 52 675 3777 香港 400 820 5835 日本 81 (3) 6714 3010 中東、アジア、北アフリカ +41 52 675 3777 中国 400 820 5835 韓国 001 800 8255 2835 スペイン 00800 2255 4835* 台湾 886 (2) 2722 9622 オーストリア 00800 2255 4835* ブラジル +55 (11) 3759 7627 中央ヨーロッパ／ギリシャ +41 52 675 3777 フランス 00800 2255 4835* インド 000 800 650 1835 ルクセンブルク +41 52 675 3777 オランダ 00800 2255 4835* ポーランド +41 52 675 3777 ロシア／CIS +7 (495) 6647564 スウェーデン 00800 2255 4835* イギリス／アイルランド 00800 2255 4835* * ヨーロッパにおけるフリーダイヤルです。ご利用になれない場合はこちらにおかけください： +41 52 675 3777 バルカン諸国、イスラエル、南アフリカ、その他 ISE 諸国 +41 52 675 3777 カナダ 1 800 833 9200 デンマーク +45 80 88 1401 ドイツ 00800 2255 4835* イタリア 00800 2255 4835* メキシコ、中央／南アメリカ、カリブ海諸国 52 (55) 56 04 50 90 ノルウェー 800 16098 ポルトガル 80 08 12370 南アフリカ +41 52 675 3777 スイス 00800 2255 4835* 米国 1 800 833 9200 更新： 2013 年 11 月 1 日 詳細については、当社ウェブ・サイト（www.tektronix.com または jp.tektronix.com）をご参照ください。 Copyright © Tektronix, Inc. All rights reserved. Tektronix 製品は、登録済みおよび出願中の米国その他の国の特許等により保護されています。 本書の内容は、既に発行されている他の資 料の内容に代わるものです。 また、本製品の仕様および価格は、予告なく変更させていただく場合がございますので、予めご了承ください。 TEKTRONIX および TEK は登録商標です。他 のすべての商品名は、各社の商標または登録商標です。 22 Apr 2014 61Z-28601-1 jp.tektronix.com
© Copyright 2024 Paperzz
