LTC1450 - パラレル入力、12ビットレール・トゥ・レール、マイクロパワー

LTC1450/LTC1450L
パラレル入力、
12ビット
レール・トゥ・レール、
マイクロパワー
DAC、
SSOPパッケージ
特長
概要
■
LTC®1450/LTC1450Lは、24ピンSSOPまたはPDIPパッ
ケージに収納された完全な単一電源、レール・トゥ・
レール電圧出力、12ビット・デジタル/アナログ・コン
バータ（DAC）です。出力バッファ・アンプ、リファレ
ンス、およびダブルバッファ・パラレル・デジタル・イ
ンタフェースを備えています。
■
■
■
■
■
■
■
■
■
■
単調性を保証
バッファされた真のレール・トゥ・レール電圧出力
12ビット分解能
3V動作（LTC1450L）ICC：250µA（標準）
5V動作（LTC1450）ICC：400µA（標準）
パラレル12-ビットまたは8＋4ビット・ダブルバッ
ファ・デジタル入力
内部リファレンス
利得1または2に構成可能な出力バッファ
乗算DACとして構成可能
内部パワーオン・リセット
最大DNL誤差：0.5LSB
アプリケーション
■
■
■
■
■
■
LTC1450は4.5V∼5.5V電源で動作し、出力は4.095Vまた
は2.048Vのフルスケール選択できます。また、2.048V内
部リファレンスを内蔵しています。
LTC1450Lは2.7V∼5.5V電源で動作し、出力は2.5Vまた
は1.22Vのフルスケール選択できます。また、2.048V内
部リファレンスを内蔵しています。
LTC1450/LTC1450Lは真の独立した性能を提供します。
さらに、リファレンス出力、高・低リファレンス入力、
利得設定抵抗ピンがあり、柔軟性が向上しています。
デジタル校正
産業用プロセス・コントロール
自動試験装置
汎用ファンクション・ジェネレータ
バッテリ動作データ変換製品
フィードバック制御ループおよび利得制御
、LTC、LTはリニアテクノロジー社の登録商標です。
RAIL-TO-RAILは日本モトローラ（株）の登録商標です。
U
TYPICAL APPLICATION
LTC1450: 5V
LTC1450L: 3V TO 5V
REFOUT
D11 (MSB)
DATA IN FROM
MICROPROCESSOR
DATA BUS
D7
VCC
REFHI
REFERENCE
LTC1450: 2.048V
LTC1450L: 1.22V
12-BIT
DAC
LATCH
Differential Nonlinearity
vs Input Code
0.5
12-BIT
DAC
+
LOWER
8-BIT
INPUT
LATCH
VOUT
–
D0 (LSB)
CSMSB
FROM
MICROPROCESSOR
DECODE LOGIC
0.0
WR
CSLSB
LDAC
FROM
SYSTEM RESET
LTC1450:
0V TO 4.095V
LTC1450L:
0V TO 2.5V
DNL ERROR (LSB)
D8
UPPER
4-BIT
INPUT
LATCH
CLR
–0.5
0
POWER-ON
RESET
GND
REFLO
X1/X2
LTC1450
LTC1450L
512 1024 1536 2048 2560 3072 3584 4095
CODE
1450/50L TA02
1450/50L TA01
6-123
LTC1450/LTC1450L
U
W
U
U
W W
W
ABSOLUTE MAXIMUM RATINGS
PACKAGE/ORDER INFORMATION
VCC to GND .............................................. – 0.5V to 7.5V
Logic Inputs to GND ................................ – 0.5V to 7.5V
VOUT .............................................. – 0.5V to VCC + 0.5V
REFOUT, REFLO, REFHI, X1/X2 ..... – 0.5V to VCC + 0.5V
Maximum Junction Temperature .......................... 125°C
Operating Temperature Range
Commercial ........................................... 0°C to 70°C
Industrial ......................................... – 40°C to 85°C
Storage Temperature Range ................ – 65°C to 150°C
Lead Temperature (Soldering, 10 sec)................. 300°C
ORDER PART
NUMBER
TOP VIEW
WR
1
24 LDAC
CSLSB
2
23 CLR
CSMSB
3
22 X1/X2
(LSB) D0
4
21 VOUT
D1
5
20 VCC
D2
6
19 REFOUT
D3
7
18 REFHI
D4
8
17 REFLO
D5
9
16 GND
D6 10
15 D11(MSB)
D7 11
14 D10
D8 12
13 D9
G PACKAGE
24-LEAD PLASTIC SSOP
LTC1450CG
LTC1450CN
LTC1450IG
LTC1450IN
LTC1450LCG
LTC1450LCN
LTC1450LIG
LTC1450LIN
N PACKAGE
24-LEAD PLASTIC PDIP
TJMAX = 125°C, θJA = 95°C/ W (G)
TJMAX = 125°C, θJA = 58°C/ W (N)
Consult factory for Military grade parts.
ELECTRICAL CHARACTERISTICS
VCC = 4.5V to 5.5V (LTC1450), 2.7V to 5.5V (LTC1450L), VOUT unloaded,
REFOUT = REFHI, REFLO = GND = X1/X2, TA = TMIN to TMAX, unless otherwise noted.
SYMBOL PARAMETER
DAC
Resolution
DNL
Differential Nonlinearity
INL
Integral Nonlinearity
VOS
Offset Error
VOS TC
VFS
Offset Error Temperature Coefficient
Full-Scale Voltage
CONDITIONS
MIN
●
Guaranteed Monotonic (Note 1)
TA = 25°C
(Note 1)
TA = 25°C
TYP
12
±0.5
±3.5
±4.0
±12
±18
●
●
●
VFS TC
Full-Scale Voltage Temperature Coefficient
Reference Output (REFOUT)
Reference Output Voltage
Reference Output Temperature Coefficient
Reference Line Regulation
Reference Load Regulation
Short-Circuit Current
6-124
Using Internal Reference, LTC1450, TA = 25°C
Using Internal Reference, LTC1450
External 2.048V Reference, LTC1450
Using Internal Reference, LTC1450L, TA = 25°C
Using Internal Reference, LTC1450L
External 1.22V Reference, LTC1450L
Using Internal Reference, LTC1450
Using External Reference, LTC1450/LTC1450L
Using Internal Reference, LTC1450L
LTC1450L
LTC1450
●
4.065
4.045
4.075
2.470
2.460
2.480
●
●
1.195
2.008
●
●
●
●
0 ≤ IOUT ≤ 100µA,
LTC1450L
LTC1450
REFOUT Shorted to GND
●
●
●
MAX
±15
4.095
4.095
4.095
2.500
2.500
2.500
±0.10
±0.02
±0.10
1.220
2.048
±0.08
0.7
0.6
0.2
4.125
4.145
4.115
2.530
2.540
2.520
1.245
2.088
±2
± 3.0
±1.5
80
UNITS
Bits
LSB
LSB
LSB
mV
mV
µV/°C
V
V
V
V
V
V
LSB/°C
LSB/°C
LSB/°C
V
V
LSB/°C
LSB/V
LSB
LSB
mA
LTC1450/LTC1450L
ELECTRICAL CHARACTERISTICS
VCC = 4.5V to 5.5V (LTC1450), 2.7V to 5.5V (LTC1450L), VOUT unloaded,
REFOUT = REFHI, REFLO = GND = X1/X2, TA = TMIN to TMAX, unless otherwise noted.
SYMBOL PARAMETER
Reference Input (REFLO = GND)
REFHI Input Range
REFHI Input Resistance
REFHI Input Capacitance
Power Supply
VCC
Positive Supply Voltage
ICC
Supply Current
Op Amp DC Performance
Short-Circuit Current Low
Short-Circuit Current High
Output Impedance to GND
AC Performance
Voltage Output Slew Rate
Voltage Output Settling Time
Digital Feedthrough
AC Feedthrough
SINAD
Signal-to-Noise + Distortion
Digital Inputs
VIH
Digital Input High Voltage
VIL
Digital Input Low Voltage
VLTH
ILEAK
CIN
Logic Threshold Voltage
Digital Input Leakage
Digital Input Capacitance
CONDITIONS
MIN
TYP
●
8
18
15
For Specified Performance, LTC1450L
LTC1450
4.5V ≤ VCC ≤ 5.5V (Note 4) LTC1450
2.7V ≤ VCC ≤ 5.5V (Note 4) LTC1450L
●
●
2.7
4.5
300
150
VOUT Shorted to GND
VOUT Shorted to VCC
Input Code = 0
●
(Note 2)
(Notes 2, 3) to ±0.5LSB
LDAC = 1
REFHI = 1kHz, 2VP–P
REFHI = 1kHz, 2VP–P (Code: All 1’s)
●
0.5
VCC = 3V, LTC1450L
VCC = 5V, LTC1450
VCC = 3V, LTC1450L
VCC = 5V, LTC1450
LTC1450L
VCC = 5V, VIN = GND to VCC
Guaranteed by Design. Not Subject to Test
●
●
2.2
2.4
VREFHI ≤ VCC – 1.5V
MAX
UNITS
VCC /2
30
V
kΩ
pF
400
250
5.5
5.5
620
500
V
V
µA
µA
40
100
120
120
mA
mA
Ω
●
●
●
●
●
1.0
14
5
– 95
85
V/µs
µs
(nV)(s)
dB
dB
0.8
0.8
●
●
VCC /2
●
●
– 10
10
10
V
V
V
V
V
µA
pF
6-125
LTC1450/LTC1450L
ELECTRICAL CHARACTERISTICS
VCC = 4.5V to 5.5V (LTC1450), VCC = 2.7V to 3.6V (LTC1450L), TA = TMIN to TMAX, unless otherwise noted.
SYMBOL PARAMETER
CONDITIONS
MIN
TYP
MAX
UNITS
Switching Characteristics (Note 5)
tCS
CS (MSB or LSB) Pulse Width
●
40
ns
tWR
WR Pulse Width
●
40
ns
tCWS
CS to WR Setup
●
0
ns
tCWH
CS to WR Hold
●
0
ns
tDWS
Data Valid to WR Setup
VCC = 4.5V to 5.5V (LTC1450)
VCC = 2.7V to 3.6V (LTC1450L)
VCC = 5V (LTC1450L)
●
●
40
40
15
15
10
ns
ns
ns
tDWH
Data Valid to WR Hold
VCC = 4.5V to 5.5V (LTC1450)
VCC = 2.7V to 3.6V (LTC1450L)
VCC = 5V (LTC1450L)
●
●
0
0
– 10
– 10
–5
ns
ns
ns
tLDAC
LDAC Pulse Width
●
40
ns
tCLR
CLR Pulse Width
●
40
ns
The ● denotes specifications which apply over the full operating
temperature range.
Note 1: Nonlinearity is defined from the first code that is greater than or
equal to the maximum offset specification to code 4095 (full-scale).
Note 2: Load is 5kΩ in parallel with 100pF.
Note 3: DAC switched all 1’s and the code corresponding to VOS(MAX) for
the part.
Note 4: Digital inputs at 0V or VCC.
Note 5: Digital inputs swing 10% to 90% of VCC, tr = tf = 5ns and timing
measurements are from VCC/2.
U W
TYPICAL PERFORMANCE CHARACTERISTICS
Minimum Supply Voltage
vs Load Current
4.0
3.8
5.2
3.6
5.0
3.4
4.8
3.2
4.6
3.0
4.4
2.8
4.2
2.6
4.0
0.01
0.1
1
10
LOAD CURRENT (mA)
2.4
100
1450/50L G01
6-126
Supply Current
vs Logic Input Voltage
450
8
440
7
VCC = 5V
ALL LOGIC INPUTS
TIED TOGETHER
430
420
410
SUPPLY CURRENT (mA)
5.4
4.2
∆VOUT < 1LSB
LTC1450
LTC1450L
SUPPLY CURRENT (µA)
5.6
LTC1450L MINIMUM SUPPLY VOLTAGE (V)
LTC1450 MINIMUM SUPPLY VOLTAGE (V)
5.8
LTC1450 Supply Current
vs Temperature
VCC = 5.5V
VCC = 5V
400
390
VCC = 4.5V
380
370
LTC1450
5
LTC1450L
4
3
2
1
360
350
– 55 – 35 –15
6
5 25 45 65 85 105 125
TEMPERATURE (°C)
1450/50L G02
0
0
0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0
LOGIC INPUT VOLTAGE (V)
1450/50L G03
LTC1450/LTC1450L
U W
TYPICAL PERFORMANCE CHARACTERISTICS
LTC1450L Supply Current
vs Logic Input Voltage
4.5
VCC = 3V
ALL LOGIC INPUTS
TIED TOGETHER
4.0
1200
1000
800
600
FULL SCALE
RL TIED TO GND
3.5
OUTPUT SWING (V)
SUPPLY CURRENT (µA)
1400
1000
400
3.0
2.5
VCC = 5V
2.0
1.5
1.0
200
ZERO SCALE
RL TIED TO VCC
0.5
OUTPUT PULL-DOWN VOLTAGE (mV)
1600
0
LTC1450 Pull-Down Voltage vs
Output Sink Current Capability
LTC1450 Output Swing
vs Load Resistance
0
0
10
0.3 0.6 0.9 1.2 1.5 1.8 2.1 2.4 2.7 3.0
LOGIC INPUT VOLTAGE (V)
100
1k
LOAD RESISTANCE (Ω)
125°C
100
25°C
10
–55°C
1
0.1
0.0001 0.001 0.01
0.1
1
10
OUTPUT SINK CURRENT (mA)
10k
1450/50L G06
1450/50L G05
1450/50L G04
LTC1450 Output Offset Voltage
vs Temperature
LTC1450
Integral Nonlinearity (INL)
LTC1450
Differential Nonlinearity (DNL)
0.2
5.0
100
2
3.5
3.0
2.5
2.0
1.5
ERROR (LSB)
4.0
DNL ERROR (LSB)
OUTPUT OFFSET VOLTAGE (mV)
4.5
0
0
1.0
0.5
0
– 55 –35 –15
– 0.2
5 25 45 65 85 105 125
TEMPERATURE (°C)
–2
512 1024 1536 2048 2560 3072 3584 4095
CODE
0
70
PSRR (dB)
60
50
VOUT
REFOUT
30
20
10
0
1
10
1k
100
FREQUENCY (Hz)
LTC1450
Broadband Output Noise
10k
10M
1450/50L G10
–40
–50
VCC = 5V
VREFHI = 2VP-P
VOUT = 4VP-P
CODE = FFFH
X1/X2 = GND
BW = 3Hz to 1.2MHz
TOTAL = 0.35mVRMS
–60
1mV/DIV
CODE = FFFH
40
1450/50L G09
LTC1450 Total Harmonic
Distortion + Noise vs Frequency
TOTAL HARMONIC DISTORTION + NOISE (dB)
Power Supply Rejection
vs Frequency
90
512 1024 1536 2048 2560 3072 3584 4095
CODE
1450/50L G08
1450/50L G07
80
0
–70
–80
–90
–100
100
10k
1k
FREQUENCY (Hz)
100k
1450/50L G11
5ms/DIV
1450/50L G12
6-127
LTC1450/LTC1450L
U W
TYPICAL PERFORMANCE CHARACTERISTICS
LTC1450 Midscale Transition
Data = 2048 to 2047
LTC1450
Large-Scale Settling (Falling)
LTC1450
Large-Scale Settling (Rising)
DATA INPUTS RISING EDGE
VOUT
20mV/DIV
DATA INPUTS FALLING EDGE
5V
5V
0V
0V
4V
4V
3V
2V
LDAC
3V
VOUT
NO LOAD
2V
5V
1V
1V
0V
0V
0V
500ns/DIV
2µs/DIV
2µs/DIV
1450/50L G13
1450/50L G14
Output Voltage Full-Scale Settling
0V
DATA IN
000H TO FFFH
1450/50L G15
Output Voltage Zero-Scale Settling
5V
5V
VOUT
NO LOAD
LTC1450 Digital Feedthrough
4V
DATA IN
FFFH TO 000H
0V
0V
ALL DATA INPUTS TOGGLING
VOUT
1mV/DIV
VOUT
1mV/DIV
OUTPUT LOAD
5k//10pF
OUTPUT LOAD
5k//10pF
5µs/DIV
6-128
2µs/DIV
5µs/DIV
1450/50L G16
VOUT = 5mV/DIV
VOUT(DC) = 4V
RL = NO LOAD
1450/50L G17
1450/50L G18
LTC1450/LTC1450L
ピン機能
WR
（ピン1）：ライト入力（アクティブ“L”）。CSMSBまた
は/およびCSLSBとともに使用され、データを入力ラッ
チにロードします。WRとCSLSBまたは/およびCSMSBが
“L”に保持されると、イネーブルされた入力ラッチは簡
易的に制御でき、WRの立上りエッジで、データはすべ
ての入力ラッチにラッチされます。
CSLSB
（ピン2）：チップ・セレクト最下位バイト（アク
ティブ“L”）。データを8つのLSB入力ラッチにロードす
るのに使用されます。WRとCSLSBを“L”に保持すると、
8つのLSB入力ラッチが簡易的に制御でき、立上りエッ
ジでデータが8つのLSB入力ラッチにラッチされます。
CSMSBに接続すると、12ビット・バス上の2組の入力
ラッチに同時にロードすることができます。
CSMSB
（ピン3）：チップ・セレクト最上位バイト（アク
ティブ“L”）。WRとともに使用され、データを4つの
MSB入力ラッチにロードします。WRおよびCSMSBが
“L”に保持されると、4つのMSB入力ラッチは簡易的に
制御でき、立上りエッジでデータが4つのMSB入力ラッ
チにラッチされます。CSMSBに接続すると、 12ビッ
ト・バス上の2組の入力ラッチに同時にロードすること
ができます。
D0∼D7
（ピン4∼11）：最下位バイトの入力データ。WR
＝0およびCSLSB＝0のときは、LSB入力ラッチにロード
されます。
D8、D9、D10、D11（ピン12、14、14、15）：最上位バ
イトの入力データ。WR＝0およびCSMSB＝0のときは、
MSB入力ラッチにロードされます。8ビット・バス上で
の多重化動作を行う場合は、D0∼D3に接続できます。
GND（ピン16）：グランド
REFLO（ピン17）：DACの内部抵抗ストリングの下部入
力端子。通常、アナログ・グランドに接続します。コー
ド(000H)を入力すると、出力バッファの正入力がこの端
子に接続されます。グランドより高いゼロ・スケールを
オフセットするのに使用できます。
REFHI（ピン18）：DACの内部抵抗ストリングの上部入
力端子。通常、REFOUTに接続します。コード(FFFH)を
入力すると、出力バッファの正入力がこの端子から
1LSBに接続されます。
REFOUT（ピン19）：内部2.048V/1.22Vリファレンスの出
力。通常、内部DAC抵抗ストリングをドライブするた
めにREFHIに接続されます。
VCC（ピン20）
：正電源入力。4.5V ≤ VCC ≤ 5.5V(LTC1450)、
2.7V ≤ VCC ≤ 5.5V(LTC1450L)です。グランドにバイパス・
コンデンサを接続する必要があります。
VOUT（ピン21）：バッファされたDAC出力。
X1/X2
（ピン22）：利得設定抵抗ピン。G＝2を実現するに
はGNDに、G＝1を実現するにはVOUTに接続します。容
量性負荷ドライブ時に出力バッファの安定性を確保する
ために、常にグランドやVOUTなどの低インピーダンス
源に接続しなければなりません。
CLR
（ピン23）：クリア入力（非同期アクティブ“L”）。こ
のピンが“L”のときは、すべての内部ラッチが非同期で
0にリセットされます。
LDAC
（ピン24）：ロードDAC（非同期アクティブ“L”）。
入力ラッチ内容を非同期でDACラッチに転送するのに
使用されます。DACラッチにデータが転送されると出
力電圧が変化します。データは立上りエッジで DAC
ラッチにラッチされます。このピンを“L”に保持する
と、DACラッチは簡易的に制御され、入力ラッチから
のデータによって直ちにVOUTが変化します。
6-129
LTC1450/LTC1450L
U
DIGITAL INTERFACE TRUTH TABLE
CLR
CSMSB
CSLSB
WR
LDAC
H
H
H
H
H
H
H
H
H
H
L
H
H
H
L
L
↑
H
H
L
L
X
L
L
↑
H
H
H
H
H
L
L
X
L
↑
L
L
↑
L
H
H
L
L
X
H
H
H
H
H
H
L
↑
L
↑
X
FUNCTION
Loads the eight LSBs into the input latch
Latches the eight LSBs into the input latch
Latches the eight LSBs into the input latch
Loads the four MSBs into the input latch
Latches the four MSBs into the input latch
Latches the four MSBs into the input latch
Loads the input latch data into the DAC latch
Latches the input latch data into the DAC latch
Loads input data into DAC latches (latches transparent)
Latches input data into DAC latches
All zeros loaded into input and DAC latches
W
UW
TIMING DIAGRAM
t CS
CSLSB
t CS
CSMSB
t WR
t CWS
t CWH
t WR
WR
t LDAC
LDAC
t DWH
t DWS
DAC UPDATE
DATA VALID
DATA
DATA VALID
LTC1450/50L • TD01
W
BLOCK DIAGRAM
20
VCC
19
18
17
22
REFOUT
REFHI
REFLO
X1/X 2
–
VOUT 21
REFERENCE
LTC1450: 2.048V
LTC1450L: 1.22V
+
DAC
GND
24 LDAC
12-BIT DAC LATCH
23 CLR
3 CSMSB
1 WR
POWER-ON
RESET
UPPER 4-BIT
INPUT LATCH
LOWER 8-BIT
INPUT LATCH
2 CSLSB
D11
(MSB) D10 D9 D8
D0
D7 D6 D5 D4 D3 D2 D1 (LSB)
15
11 10 9
14
13
12
8
7
6
5
4
LTC1450/50L • BD
6-130
16
LTC1450/LTC1450L
定義
分解能(n)：分解能はデジタル入力ビット数(n)と定義さ
れます。フルスケール・レンジを分割するDAC出力ス
テート数(2n)を定義します。分解能は直線性を意味する
ものではありません。
フルスケール電圧(VFS)：これはすべてのビットが1に
セットされたときのDACの出力です。
電圧オフセット誤差(VOS)：DACにオール・ゼロをロー
ドしたときの出力の理論電圧です。出力アンプは真の負
オフセットを持つことができますが、デバイスは単一電
源で動作するため、出力はゼロ以下に低下することはで
きません。オフセットが負の場合、出力はほぼ0Vを保
持し、図1に示すような伝達曲線となります。
デバイスのオフセットは、次のとおり最大オフセット仕
様に対応するコードで測定されます。
VOS＝VOUT − [(コード)/VFS)/2n−1)]
最下位ビット(LSB)：1 LSBは2つの連続するコード間の
理想電圧差です。
積分非直線性(INL)：エンドポイントINLは、DAC伝達曲
線の両端を通る直線からの最大偏差です。デバイスは単
一電源で動作し出力はゼロ以下にできないため、直線性
はフルスケールと最大オフセット仕様に対応するコード
の間で測定されます。ある入力コードに対するINL誤差
は、次式で計算されます。
INL＝ [VOUT−VOS−(VFS−VOS)(コード/4095)]/LSB
VOUT＝ある入力コードで測定されるDACの出力電圧
微分非直線性(DNL)：DNLは測定された変化と2つの隣
接するコード間の理想1 LSB変化との差です。2つのコー
ド間のDNL誤差は、次式で計算されます。
DNL ＝(∆VOUT−LSB)/LSB
∆VOUT ＝2つの隣接するコード間で測定した電圧差
デジタル・フィードスルー：アナログ出力が状態を変化
したときに、デジタル入力からのAC結合によって、ア
ナログ出力に発生するグリッチです。グリッチの面積は
(nV)(s)で規定されます。
LSB＝(VFS − VOS)/(2n−1)＝(VFS−VOS)/4095
公称LSB:
LTC1450
LTC1450L
LSB＝4.095V/4095＝1mV
LSB＝2.5V/4095＝0.610mV
OUTPUT
VOLTAGE
NEGATIVE
OFFSET
0V
DAC CODE
1450/50L • F01
Figure 1. Effect of Negative Offset
6-131
LTC1450/LTC1450L
動作
パラレル・インタフェース
DAC入力のデータは、チップ・セレクト（CSLSBおよび/
またはCSMSB）とWRが論理“L”のときにDAC入力ラッチ
にロードされます。入力ラッチにロードされるデータ
は、論理“L”のチップ・セレクトによって決まります
（デジタル・インタフェース真理値表を参照）。WRと
CSLSBの両方が“L”でCSMSBが“H”の場合、8つのLSB上
のデータ（D0∼D7）だけが入力ラッチにロードされま
す。同様に、WRとCSMSBの両方が“L”でCSLSBが“H”の
場合は、4つのMSB上のデータ（D8∼D11）だけが入力
ラッチにロードされます。WR、CSLSB、CSMSBが“L”
の場合、データは最下位データ・ビット群（D0∼D7）と
最上位ビット群（D8∼D11）に同時にロードされます。
入力データはWRまたはチップ・セレクトの1つの立上り
エッジで、入力ラッチにラッチされます。WRが“H”に
変化すると、両方の入力ラッチにデータがラッチされま
す。CSMSBの立上りエッジで、データ・ビットD8∼D11
がラッチされます。CSLSBの立上りエッジで、データ・
ビットD8∼D11がラッチされます。
入力ラッチにロードされたデータは、DACラッチにロー
ドできます。これによって、DACのアナログ電圧出力が
アップデートされます。DACラッチはLDACに論理“L”が
あるとロードされます。DACラッチにロードされたデー
タは、LDACの立上りエッジでラッチされます。
WR、CSLSB、CSMSB、およびLDACがすべて“L”のと
き、ラッチは簡易的に制御され、ピンD0∼D11のデータ
がDACラッチに直接ロードされます。
パワーオン・リセット
LTC1450/LTC1450Lはパワーオン・リセット回路を内蔵
しており、電源投入時にすべての内部ラッチを0にリ
セットします（CLRピン機能と同等）。
リファレンス
LTC1450は内部2.048Vリファレンスを内蔵し、利得2の
構成で4.095Vのフルスケール・レンジを実現します。
LTC1450Lは、利得2の構成で2.5Vのフルスケール・レン
ジと利得2.05を有する内部1.22Vリファレンスを内蔵し
ています。LTC1450およびLTC1450Lのオンボード・リ
ファレンスは、内部でDACのリファレンス抵抗ストリ
ングに接続されていませんが、柔軟性を高めるために隣
6-132
接ピンに供給されます。内部リファレンスは内部で
DAC抵抗ストリングに接続されていないため、外部リ
ファレンスを使用するか、または乗算構成で外部ソース
によって抵抗ストリングをドライブすることができま
す。外部リファレンスまたは外部ソースは、8kの最小
DACラダー抵抗をドライブできなければなりません。
リファレンス出力のノイズは、バイパス・コンデンサをグ
ランドに接続すると低減できます（ただし、グランドにバ
イパス・コンデンサを接続しないと適切に動作しないわ
けではありません）。リファレンスをバイパスするとき
は、出力のピーキングを低減するためにコンデンサと直
列に小さな値の抵抗を使用することを推奨します。リ
ファレンスで生成されたノイズを低減するには、4.7µFコ
ンデンサと直列に10Ω抵抗を接続すれば効果的です。
DACラダー抵抗ストリング
DACラダー抵抗ストリングの上端と下端（それぞれ
REFHIとREFLO）は、内部では接続されていません。通
常、REFHIはREFOUTに接続され、REFLOはGNDに接
続されます。これによって、LTC1450は4.095Vのフルス
ケール・レンジとなります。LTC1450Lのフルスケー
ル・レンジは2.5Vです。
利得1構成のバッファを使用するときは、これらのピン
のいずれかをVCC−1.5Vまでドライブできます。バッ
ファが利得2構成の場合には、抵抗ストリングのピンを
VCC/2にドライブできます（LTC1450Lの場合は2.05）。こ
れら2本のピン間の抵抗は標準18k
（最小で8k）です。
電圧出力
LTC1450/LTC1450Lの出力バッファは、
2種類の利得設定に
構成することができます。X1/X2ピンをGNDに接続する
と、利得は2に設定されます（LTC1450Lの場合は2.05）。X1/
X2ピンをVOUTに接続すると、
利得は1に設定されます。
LTC1450ファミリのレール・トゥ・レール・バッファ出
力は、全動作温度範囲において5mAをソースまたはシン
クできると同時に、正電源電圧またはGNDの300mV以
内にプルアップまたはプルダウンすることができます。
無負荷時には出力はいずれかの電源レールの数mV以内
に振幅し、負荷をレールにドライブする場合には等価出
力抵抗は40Ωになります。
LTC1450/LTC1450L
U
TYPICAL APPLICATIONS N
Filter VREF to Lower Output Noise (0.18mVRMS at VOUT)
5V
0.1µF
DIN
FROM µP
DATA BUS
10Ω
4.7µF
DATA (0:11)
VCC
REFOUT
REFHI
CSLSB
CSMSB
FROM µP AND
DECODE LOGIC
LTC1450
LTC1450L
WR
VOUT
X1/X2
LDAC
FROM
SYSTEM RESET
OUTPUT
CLR
GND
REFLO
LTC1450/50L • TA03
Digitally Programmable Noninverting Amplifier
LTC1450: VIN = 0V TO 2.048V
(VCC = 4.5V TO 5V)
LTC1450L: VIN = 0V TO 1.22V
(VCC = 2.7V TO 5.5V)
LTC1450L: VIN = 0V TO 2.048V
(VCC = 4.5V TO 5.5V)
VCC
0.1µF
DIN
FROM µP
DATA BUS
DATA (0:11)
VCC
REFOUT
REFHI
CSLSB
FROM µP AND
DECODE LOGIC
CSMSB
WR
CLR
VOUT
X1/X2
LDAC
FROM
SYSTEM RESET
LTC1450: VOUT =
LTC1450
LTC1450L
GND
(
)
DIN
• 2 VIN
4096
(
)
DIN
LTC1450L: VOUT =
• 2.05 VIN
4096
REFLO
LTC1450/50L • TA04
6-133
LTC1450/LTC1450L
U
TYPICAL APPLICATIONS N
Bipolar Output 12-Bit DAC
5V
10k
VREF
5V
3
0.1µF
DATA (0:11)
VCC
6
LT ®1097
10k
2
DIN
FROM µP
DATA BUS
7
+
–
4
REFOUT REFLO*
VOUT
– 2.048V TO 2.047V
(1mV/LSB)
– 5V
CSLSB
2.047V
CSMSB
FROM µP AND
DECODE LOGIC
LTC1450
VOUT
WR
X1/X2
LDAC
FROM
SYSTEM RESET
CLR
GND
10k
10k
VDAC
VOUT
VOUT = 2.048 +
REFHI*
(
)
2048 4095
DIN
– 2.048V
DIN – 4096
4.096
4096
*REFLO IS TIED TO REFOUT AND
REFHI IS TIED TO GND
TYING REFLO TO REFOUT AND REFHI TO GND IN THIS
APPLICATION OVERCOMES THE NEED FOR A PULL-DOWN
RESISTOR ON THE REFOUT PIN. REFOUT SEES A CONSTANT
LOAD TO GND INDEPENDENT OF VOUT
LTC1450/50L • TA05
Digitally Programmable Bilateral Current Source/Sink
VREF
R1
20k
R6
20k
15V
VCC
2
0.1µF
R2
22.6k
2.047mA
7
–
6
LT1097
DIN
FROM µP
DATA BUS
3
DATA (0:11)
VCC
REFOUT
REFHI
CSLSB
FROM µP AND
DECODE LOGIC
CSMSB
LTC1450
WR
X1/X2
LDAC
FROM
SYSTEM RESET
6-134
VOUT
CLR
GND
REFLO
VDAC
4
–15V
R3
20k
IOUT =
+
(
R4
21.5k
)
IOUT
R5
1.13k
2048 4095
– 2.048mA
IOUT
– 2.048mA TO 2.047mA
(1µA/LSB)
DIN
R2
• 4.096 – VREF
4096
(R1)(R5)
R1 = R3
R2 = R4 + R5
(R1)(R5)(R3 + R4)
ZOUT =
(R2)(R3) – R1(R4 + R5)
LTC1450/50L • TA06
DIN
LTC1450/LTC1450L
Typical Application
4象限乗算DACアプリケーション
Table 1. Binary Code Table for 4-Quadrant, Multiplying DAC
Application
このアプリケーションは、単一電源4象限乗算DACとし
て構成したLTC1450Lを示します。5V電源と1つの外部
部品、すなわちREFOUTからグランドに接続した5k抵抗
だけを使用します（LTC1450も同様な方法で使用できま
す）。乗算DACを使用すれば、ユーザは1.22Vリファレ
ンス電圧によって供給されるオフセット信号グランドを
中心電圧とするAC入力信号の振幅と極性をデジタル的
に変化させることができます。以下の式に伝達関数を示
します。
VOUT = (VIN – VREF) G
利得
(
BINARY DIGITAL
INPUT CODE IN
DAC REGISTER
MSB
)
DIN
– 1 + 1 + VREF
4096
LSB
1111 1111 1111
(4094/4096)(VIN – VREF) + VREF
1100 0001 1001
0.5(VIN – VREF) + VREF
1000 0011 0010
VREF
0100 0100 1011
–0.5(VIN – VREF) + VREF
0000 0110 0100
–1.0(VIN – VREF) + VREF
0000 0000 0000
–1.05(VIN – VREF) + VREF
Clean 4-Quadrant Multiplying Is Shown in the Output
Waveforms for Zero-Scale and Full-Scale DAC Settings
LTC1450Lの場合は、利得＝2.05、VREF＝1.22Vであり、
次のようになります。
VOUT = (VIN – 1.22V) 2.05
ANALOG OUTPUT (VOUT)
( )
DIN
– 1.05 + 1.22V
4096
表1にVOUTの式を、VIN、VREF、DINの関数として示し
ます。スコープ写真に、12.5kHz、2.3VP-Pの三角波入力
信号と、対応する出力波形をゼロスケールおよびフルス
ケール・コードについて示します。
VIN
1.22V ±1.15V
AT 12.5kHz
2V/DIV
VOUT
DIN = 0
1V/DIV
VOUT
DIN = 4095
1V/DIV
20µs/DIV
1450/50L TA08
Internal Reference, REFLO/REFHI Pins, Gain Adjust and Wide Supply Voltage Range
Allow 4-Quadrant Mulitplying on a 5V Single Supply
VIN
1.22V ±1.15V
5V
REFHI
DIN
WR
CSMSB
CSLSB
DOUBLEBUFFERED
DAC
LATCHES
X1/X2
R
VCC LTC1450L
1.05R
–
12-BIT
DAC
VOUT
1.22V ±1.21V
+
LDAC
CLR
POWER-ON
RESET
REFERENCE
1.22V
REFOUT
REFLO
GND
1450/50L TA07
5k
VREF
6-135
LTC1450/LTC1450L
RELATED PARTS
PART NUMBER
DESCRIPTION
COMMENTS
LTC1257
Complete Serial I/O VOUT 12-Bit DAC
5V to 15V Single Supply in 8-Pin SO and PDIP
LTC1451/LTC1452/LTC1453
Complete Serial I/O VOUT 12-Bit DACs
3V/5V Single Supply, Rail-to-Rail in 8-Pin SO and PDIP
LTC1446/LTC1446L
Dual 12-Bit VOUT DACs in SO-8 Package
LTC1446: VCC = 4.5V TO 5.5V, VOUT = 0V TO 4.095V
LTC1446L: VCC = 2.7V to 5.5V, VOUT = 0V to 2.5V
LTC1454/LTC1454L
Dual 12-Bit VOUT DACs in a 16-Pin SO Package
with Added Functionality
LTC1454: VCC = 4.5V to 5.5V, VOUT = 0V TO 4.095V
LTC1454L: VCC = 2.7V to 5.5V, VOUT = 0V to 2.5V
LTC1458/LTC1458L
Quad 12-Bit VOUT DACs in 28-Lead SW and SSOP
Packages
LTC1458: VCC = 4.5V to 5.5V, VOUT = 0V to 4.095V
LTC1458L: VCC = 2.7V to 5.5V, VOUT = 0V to 2.5V
LTC7541A
Parallel I/O Multiplying 12-Bit DAC
12-Bit Wide Input
LTC7543/LTC8143
Serial Multiplying 12-Bit DACs
Daisy-Chainable, Flexible Analog and Digital Interface
LTC7545A
Parallel Latched Input Multiplying 12-Bit DAC
12-Bit Wide Latched Input
LTC8043
Serial Multiplying 12-Bit DAC
8-Pin SO and PDIP
6-136

Download Report