データシート - ラピスセミコンダクタ

FJDL9473-02
発行日： 2008 年 11 月 06 日
ML9473
1/3, 1/4, 1/5 デューティ 60 出力 LCD ドライバ
■ 概要
ML9473 は、1/3、1/4 及び 1/5 デューティ切り替え端子付きのダイナミック表示用 LCD ドライバで、1/5 デューテ
ィ選択時は 300 セグメント、1/4 デューティ選択時は 240 セグメント、1/3 デューティ選択時は 180 セグメントまで
の LCD を直接駆動出来ます。
■ 特長
•
•
•
•
•
•
•
•
動作範囲
電源電圧
： 3.0～5.5 V
動作温度範囲
： −40～+ 105°C
セグメント出力
： 60 ピン
1/5 DUTY
：最大 300 セグメント
1/4 DUTY
：最大 240 セグメント
1/3 DUTY
：最大 180 セグメント
シリアル転送クロック周波数
： 4 MHz
CPU とのインタフェース
： DATA_IN、LOAD、および CLOCK によるシリアル方式
コモン信号用発振回路内蔵
入力データと出力データは 1 対 1 に対応
H：点灯
L：消灯
全消灯可能（BLANK 端子）
パッケージ
80 ピンプラスチック TQFP（TQFP80-P-1212-0.50-K）
製品名： ML9473TB
1/20
FJDL9473-02
ML9473
■ ブロック図
SEG1
SEG60
60-Dot Segment Driver
BLANK
60-Ch Data Selector
LOAD
60
60
60
60
60
60-Bit
Latch 5
60-Bit
Latch 4
60-Bit
Latch 3
60-Bit
Latch 2
60-Bit
Latch 1
Latch
Selector
60
DATA_IN
68-Stage Shift Register
CLOCK
OSC_OUT
OSC_OUT
OSC_IN
OSC
VLC1
Timing Generator
VLC2
VLC3
DSEL1
DSEL2
Common
Driver
COM1
COM2
COM3
COM4
VDD
COM5
GND
2/20
FJDL9473-02
ML9473
■ 端子接続（上面図）
SEG25
SEG24
SEG23
SEG22
SEG21
64
63
62
61
SEG26
66
65
SEG28
SEG27
67
69
68
SEG30
SEG29
70
SEG32
SEG31
71
73
72
SEG34
SEG33
74
SEG36
77
SEG35
SEG37
78
75
SEG38
79
76
SEG40
SEG39
80
80 ピンプラスチック TQFP
SEG7
SEG55
15
46
SEG6
SEG56
16
45
SEG5
SEG57
17
44
SEG4
SEG58
18
43
SEG3
SEG59
19
42
SEG2
SEG60
20
41
SEG1
40
47
COM1
14
39
SEG8
SEG54
38
48
COM3
13
COM2
SEG9
SEG53
37
49
COM4
12
36
SEG10
SEG52
35
50
VLC1
11
COM5
SEG11
SEG51
34
51
33
10
VLC2
SEG12
SEG50
VLC3
52
32
9
31
SEG13
SEG49
GND
53
OSC_IN
8
30
SEG14
SEG48
29
54
OSC_OUT
7
OSC_OUT
SEG15
SEG47
28
55
27
6
DSEL2
SEG16
SEG46
DSEL1
56
26
5
BLANK
SEG17
SEG45
25
57
DATA_IN
4
24
SEG18
SEG44
23
58
LOAD
3
CLOCK
SEG19
SEG43
22
SEG20
59
21
60
2
NC
1
SEG42
VDD
SEG41
3/20
FJDL9473-02
ML9473
■ 端子説明
記号
OSC_IN
OSC_OUT
OSC_OUT
I/O
I
O
O
DATA_IN
I
CLOCK
I
LOAD
I
BLANK
l
DSEL1
DSEL2
I
I
COM1～
COM5
SEG1～
SEG60
O
O
VLC1, VLC2,
VLC3
—
VDD, GND
—
説明
発振用端子で、外部に抵抗 2 本及びコンデンサを接続することにより発振回路を構成し
ます。OSC_IN 端子に接続する抵抗値が高く、発振回路は外部ノイズの影響を受けや
すくなっていますので、配線は出来るだけ短くして下さい。
シリアルデータの入力端子です。入力データが"H"レベルで点灯、"L"レベルで消灯しま
す。
シフトクロックの入力端子で、DATA 端子のデータはこのクロックの立ち上がりに同期し
て読み込まれます。
ロード信号入力端子です。シリアル入力されたデータはこのロード信号の"H"レベルで
60 ビットのラッチ回路に転送され、"L"レベルでデータを保持します。
全セグメントを消灯状態にする入力端子で、本ピンに"L"レベルを入力すると表示が消
え、"H"レベルを入力すると表示はもとの状態にもどります。
1/3 デューティ、1/4 デューティ、1/5 デューティ選択用入力端子です。
DSEL2
L
L
H
DSEL1
L
H
X
X: Don’t care
デューティの選択
1/3 デューティ
1/4 デューティ
1/5 デューティ
LCD の表示用出力端子で、LCD パネルのコモン側に接続します。
LCD 表示用出力端子で、LCD パネルのセグメント側に接続します。本出力と入力デー
タの対応はデータ構成の項を参照してください。
LCD 駆動用バイアス端子です。LCD 駆動用バイアス電圧を外部より供給して使用しま
す。バイアス電位は下記の条件を保ってください。
VDD > VLC1 ≥ VLC2 > VLC3 =GND
電源電圧供給端子、及び GND 端子です。
注：全入力端子にはシュミット回路が内蔵されています。
4/20
FJDL9473-02
ML9473
■ 絶対最大定格
電源電圧
入力電圧
保存温度
許容損失
項目
記号
VDD
VI
TSTG
PD
条件
Ta = 25°C
Ta = 25°C
—
Ta < 105°C
定格
–0.3～6.5
–0.3～VDD+0.3
–55～150
650
単位
V
V
°C
mW
出力電流
IO
—
–2.0～2.0
mA
■ 推奨動作条件
記号
条件
範囲
単位
電源電圧
項目
VDD
VLC3 =GND
3.0～5.5
V
CLOCK 周波数
fCP
—
0.75～4
MHz
動作温度
Ta
—
–40～105
°C
● 発振回路
記号
対応端子
条件
Min.
Max.
単位
発振回路抵抗
R0
OSC_OUT
—
20
120
kΩ
発振回路容量
C0
OSC_OUT
—
0.00047
0.01
μF
電流制限抵抗
R1
OSC_IN
—
62
360
kΩ
fCOM
COM1～COM5
—
25
250
Hz
項目
コモン信号周波数
注：本表の抵抗およびコンデンサについては、“参考データ”を参照してください。
● 発振回路のCR値
記号
対応端子
1/3 duty
1/4 duty
1/5 duty
単位
発振回路抵抗
R0
OSC_OUT
68
51
43
kΩ
発振回路容量
C0
OSC_OUT
0.001
0.001
0.001
μF
電流制限抵抗
R1
OSC_IN
220
160
130
kΩ
項目
発振回路例：
5/20
FJDL9473-02
ML9473
■ 電気的特性
● 直流特性
項目
記号
"H"入力電圧 1
VIH1
"L"入力電圧 1
VIL1
"H"入力電圧 2
"L"入力電圧 2
"H"入力電流
"L"入力電流
VIH2
VIL2
IIH
IIL
VOC0
VOC1
VOC2
VOC3
VOS0
VOS1
VOS2
VOS3
コモン出力電圧
セグメント出力電圧
消費電流
*1
*2
*3
*4
*5
IDD
対応端子
CLOCK,
OSC_IN
CLOCK,
OSC_IN
*1
*1
全入力端子
全入力端子
COM1 COM5
SEG1 - SEG60
VDD
(特に指定がない場合、VDD = 3.0～5.5 V, Ta = –40～+105°C)
条件
Min.
Max.
単位
—
0.85 VDD
VDD
V
—
GND
0.15 VDD
V
0.8 VDD
GND
—
−10
VDD −1
VLC1 −1
VLC2 −1
—
VDD −1
VLC1 −1
VLC2 −1
—
VDD
0.2 VDD
10
—
—
VLC1 +1
VLC2 +1
VLC3 +1
—
VLC1 +1
VLC2 +1
VLC3 +1
V
V
μA
μA
V
V
V
V
V
V
V
V
—
0.5
mA
—
—
VDD = 5.5 V, VI = VDD
VDD = 5.5 V, VI = 0 V
IO = −100 μA
IO = ±100 μA
VDD = 3.0 V
IO = ±100 μA
IO = +100 μA
IO = −10 μA
VDD = 3.0 V IO = ±10 μA
IO = ±10 μA
IO = +10 μA
VDD = 5.0 V, 無負荷 *2
*3
*4
*5
*3
*4
*5
CLOCK、OSC_IN 端子を除く全入力端子
R0 = 51 kΩ R1 = 160 kΩ C0 = 0.001 μF
VLC1 = 2.0 V
VLC2 = 1.0 V
VLC3 = 0 V
6/20
FJDL9473-02
ML9473
● AC特性
項目
クロック"H"時間
クロック"L"時間
データセットアップ時間
データホールド時間
LOAD"H"時間
CLOCK-LOAD タイミング
LOAD-CLOCK タイミング
クロック立上がり、立下がり時間
OSC_IN 入力周波数
OSC_IN “H”時間
OSC_IN “L”時間
OSC_IN 立上がり、立下がり時間
記号
tWHC
tWLC
tDS
tDH
tWHL
tCL
tLC
tR1, tF1
fOSC
tWHO
tWLO
tR2, tF2
(特に指定がない場合、VDD = 3.0～5.5 V, Ta = –40～+105°C)
条件
Min.
Typ.
Max.
単位
—
70
—
—
ns
—
70
—
—
ns
—
50
—
—
ns
—
50
—
—
ns
—
100
—
—
ns
—
100
—
—
ns
—
100
—
—
ns
—
—
—
50
ns
—
—
—
20
kHz
—
20
—
—
μs
—
20
—
—
μs
—
—
—
100
ns
7/20
FJDL9473-02
ML9473
■ 電源ON/OFFタイミング
* VDD 電源投入後、VLC1、VLC2 を立ち上げてください。または同時 ON。
■ 初期信号タイミング
VDD
BLANK
*
VDD が印加された後、BLANK を"L"レベルにして、最初の表示データがラッチされるまで全セグメントを消
灯状態にしてください。
8/20
FJDL9473-02
ML9473
■ 機能説明
● 動作説明
表示データはデータ構成の項に示す様に、セグメントのオン、オフの出力に対応したデータフィールドと、デー
タの入力ブロックを選択するセレクタフィールドで構成されています。DATA_IN 端子に入力されたデータは、
68 ビットシフトレジスタに格納され、負荷信号の"H"レベルの期間に 60 ビットラッチ回路に転送され、次に 60 ド
ットセグメントドライバを介して出力されます。
● データ構成
入力データ
先頭ビット
SEG1に対応
最終ビット
C5
C4
C3
C2
C1
DM3
DM2
DM1
ダミービット
(3 bits)
セレクトビット
(5 bits)
D60
D59
SEG60に対応
D5
D4
D3
D2
D1
LCD 表示データ
(60 bits)
セレクトビットおよび COM1～COM5 対応表
C5
C4
C3
C2
C1
内容
0
0
0
0
1
COM1 に対応する表示データ
0
0
0
1
0
COM2 に対応する表示データ
0
0
1
0
0
COM3 に対応する表示データ
0
1
0
0
0
COM4 に対応する表示データ
1
0
0
0
0
COM5 に対応する表示データ
注 1）ダミービットに設定するデータは任意です。
注 2） C1～C5 のセレクトビットはそれぞれ独立に COM1～COM5 に対応している 60 ビットラッチ回路の選
択を行います。このため複数のセレクトビットに"1"を設定した場合には、対応する 60 ビットラッチ回路
全てにデータがセットされます。
例）
C1～C5 までのセレクトビット全てに"1"を設定した場合、D1～D60 の表示データは COM1～COM5 に
対応した 60 ビットラッチ回路全てにセットされます。
9/20
FJDL9473-02
ML9473
● COM1～COM5 タイミングチャート
VDD
COM1
VLC1
VLC2
VLC3
VDD
COM2
VLC1
VLC2
VLC3
VDD
COM3
VLC1
VLC2
VLC3
1/3
デューティ
1/3 DUTY
COM COM
TIMING
タイミング
1/4 デューティ COM
タイミング
10/20
FJDL9473-02
ML9473
1/5 デューティ COM
タイミング
● SEGn 真理値表
LATCH1
0
LATCH2
0
LATCH3
0
LATCH4
0
LATCH5
1
COM1
“H”
“L”
“M2”
“M1”
“M2”
“M1”
“M2”
“M1”
“M2”
“M1”
COM2
“M2”
“M1”
“H”
“L”
“M2”
“M1”
“M2”
“M1”
“M2”
“M1”
COM3
“M2”
“M1”
“M2”
“M1”
“H”
“L”
“M2”
“M1”
“M2”
“M1”
COM4
“M2”
“M1”
“M2”
“M1”
“M2”
“M1”
“H”
“L”
“M2”
“M1”
COM5
“M2”
“M1”
“M2”
“M1”
“M2”
“M1”
“M2”
“M1”
“H”
“L”
SEGn
“M2”
“M1”
“M2”
“M1”
“M2”
“M1”
“M1”
“M2”
“L”
‘H’
* 注： ‘H’=VDD; ‘M1’=VLC1; ‘M2’=VLC2; ‘L’=VLC3=GND
11/20
FJDL9473-02
ML9473
● 1/3 デューティ駆動モードタイミングチャート
12/20
FJDL9473-02
ML9473
● 1/4 デューティ駆動モードタイミングチャート
VDD
COM1
VLC1
VLC2
VLC3
COM1
COM2
COM3
COM4
VDD
VLC1
COM2
VLC2
VLC3
VDD
COM3
VLC1
VLC2
VLC3
VDD
COM4
VLC1
VLC2
VLC3
VDD
SEG1
VLC1
VLC2
VLC3
VDD
SEG2
VLC1
VLC2
VLC3
13/20
FJDL9473-02
ML9473
VDD
COM1
VLC1
VLC2
VLC3
VDD
SEG2
SEG1
● 1/5 デューティ駆動モードタイミングチャート
COM1
COM2
COM3
COM4
COM5
VLC1
COM2
VLC2
VLC3
VDD
COM3
VLC1
VLC2
VLC3
VDD
COM4
VLC1
VLC2
VLC3
VDD
COM5
VLC1
VLC2
VLC3
VDD
SEG1
VLC1
VLC2
VLC3
VDD
SEG2
VLC1
VLC2
VLC3
14/20
FJDL9473-02
ML9473
■ 応用回路例
（1/4 デューティの場合）
1/4 DUTY
240-SEGMENT
LCD PANEL
CPU
DATA_IN
P
O
R
T
R1
SEG1
SEG60
COM1
CLOCK
LOAD
COM2
BLANK
COM4
VDD
COM5
COM3
Open
ML9473
OSC_IN
C0
OSC_OUT
R0
OSC_OUT
DSEL1
DSEL2
VSS
VLC1
VLC2
VLC3
+5V
BIAS CIRCUIT
15/20
FJDL9473-02
ML9473
■ 参考データ
以下に示すデータはあくまで参考値です。（抵抗は金属皮膜抵抗、容量はフイルムコンデンサを使用）抵
抗、容量の値は実験の上決定してください。
又、発振周波数とコモンフレーム周波数の換算法を以下に示します。
fCOM=fOSC× Duty/16
fCOM : コモンフレーム周波数
fOSC : 発振周波数
Duty : 1/4 duty の時 1/4
よって 1/5 Duty 時に fCOM=100Hz としたいときは、fOSC =8000Hz となります。
Ta=25℃
R0=51kΩ
R1=160kΩ
C0=0.001μF
1/4 duty
IDD_VDD電圧特性
0.7
0.6
IDD[mA]
0.5
0.4
0.3
0.2
0.1
0
1.5
2
2.5
3
3.5
4
4.5
5
5.5
6
6.5
電源電圧VDD [V]
16/20
FJDL9473-02
ML9473
·fOSC---R0,C0
ML9473 発振周波数評価結果
VDD=3V 25℃
周波数[kHz]
100.00
10.00
0.00047uF | 62kΩ
0.00047uF | 360kΩ
0.01uF | 62kΩ
0.01uF | 360kΩ
1.00
0.10
0
25
50
75 100
R0[kΩ]
125
150
ML9473 発振周波数評価結果
VDD=5.5V 25℃
周波数[kHz]
100.00
10.00
0.00047uF | 62kΩ
0.00047uF | 360kΩ
0.01uF | 62kΩ
0.01uF | 360kΩ
1.00
0.10
0
25
50
75 100
R0[kΩ]
125
150
17/20
FJDL9473-02
ML9473
■ パッケージ寸法図
(Unit: mm)
TQFP80-P-1212-0.50-K
5
Package material
Lead frame material
Lead finish
Pin treatment
Package weight (g)
Rev. No./Last Revised
Epoxy resin
42 alloy
Sn-2Bi (Bi 2% typ.)
Plating (≥5µm)
0.40 TYP.
1/Feb. 1, 2008
表面実装型パッケージ実装上の注意
表面実装型パッケージは、リフロー実装時の熱や保管時のパッケージの吸湿量等に大変影響を受けやすい
パッケージです｡したがって、リフロー実装の実施を検討される際には、その製品名、パッケージ名、ピン数、パ
ッケージコード及び希望されている実装条件（リフロー方法、温度、回数）、保管条件などを弊社担当営業まで
必ずお問い合わせ下さい｡
18/20
FJDL9473-02
ML9473
■ 改版履歴
ドキュメント No.
発行日
ページ
改版前
改版後
変更内容
PJDL9473-01
2006.12.15
–
–
暫定初版発行
PJDL9473-02
2007.1.15
–
–
暫定 2 版発行
PJDL9473-03
2008.1.9
–
–
暫定 3 版発行
FJDL9473-01
2008.8.21
–
–
正式初版発行
FJDL9473-02
2008.11.6
–
–
社名変更に伴うフォーマット変更
19/20
FJDL9473-02
ML9473
ご注意
本資料の一部または全部をラピスセミコンダクタの許可なく、転載・複写することを堅くお断りします。
本資料の記載内容は改良などのため予告なく変更することがあります。
本資料に記載されている内容は製品のご紹介資料です。ご使用にあたりましては、別途仕様書を必ずご
請求のうえ、ご確認ください。
本資料に記載されております応用回路例やその定数などの情報につきましては、本製品の標準的な動作
や使い方を説明するものです。したがいまして、量産設計をされる場合には、外部諸条件を考慮していた
だきますようお願いいたします。
本資料に記載されております情報は、正確を期すため慎重に作成したものですが、万が一、当該情報の
誤り・誤植に起因する損害がお客様に生じた場合においても、ラピスセミコンダクタはその責任を負うもの
ではありません。
本資料に記載されております技術情報は、製品の代表的動作および応用回路例などを示したものであり、
ラピスセミコンダクタまたは他社の知的財産権その他のあらゆる権利について明示的にも黙示的にも、その
実施または利用を許諾するものではありません。上記技術情報の使用に起因して紛争が発生した場合、ラ
ピスセミコンダクタはその責任を負うものではありません。
本資料に掲載されております製品は、一般的な電子機器（AV 機器、OA 機器、通信機器、家電製品、アミ
ューズメント機器など）への使用を意図しています。
本資料に掲載されております製品は、「耐放射線設計」はなされておりません。
ラピスセミコンダクタは常に品質・信頼性の向上に取り組んでおりますが、種々の要因で故障することもあり
得ます。
ラピスセミコンダクタ製品が故障した際、その影響により人身事故、火災損害等が起こらないようご使用機
器でのディレーティング、冗長設計、延焼防止、フェイルセーフ等の安全確保をお願いします。定格を超え
たご使用や使用上の注意書が守られていない場合、いかなる責任もラピスセミコンダクタは負うものではあ
りません。
極めて高度な信頼性が要求され、その製品の故障や誤動作が直接人命を脅かしあるいは人体に危害を
及ぼすおそれのある機器・装置・システム（医療機器、輸送機器、航空宇宙機、原子力制御、燃料制御、
各種安全装置など）へのご使用を意図して設計・製造されたものではありません。上記特定用途に使用さ
れた場合、いかなる責任もラピスセミコンダクタは負うものではありません。上記特定用途への使用を検討さ
れる際は、事前にローム営業窓口までご相談願います。
本資料に記載されております製品および技術のうち「外国為替及び外国貿易法」に該当する製品または
技術を輸出する場合、または国外に提供する場合には、同法に基づく許可が必要です。
Copyright 2008 - 2011 LAPIS Semiconductor Co., Ltd.
〒193-8550 東京都八王子市東浅川町 550-1
http://www.lapis-semi.com/jp/
20/20

Download Report