CSP アプリケーションノート

WL-CSP Application Notes
WL-CSP
（Wafer Level Chip Size Package）
Application Notes
Established:
Revised:
2013-07-25
####-##-##
DDA0003AJ
Page 1 of 31
WL-CSP Application Notes
目次
本アプリケーションノートの対象製品について.................................................................................................. 3
第 1 項序論 ................................................................................................................................................. 4
1.1 はじめに.............................................................................................................................................. 4
1.2 WL-CSP の特徴について..................................................................................................................... 5
第 2 項 Panasonic WL-CSP のパッケージサイズとパッドデザイン一覧 .......................................................... 7
第 3 項プリント回路基板、ソルダーステンシル、はんだペーストについて ........................................................ 8
3.1 ソルダーレジストの種類について.......................................................................................................... 8
3.2 プリント回路基板のランドパターンの設計例 .......................................................................................... 9
3.3 ソルダーステンシルの設計例 ............................................................................................................. 10
第 4 項実装条件について........................................................................................................................... 13
4.1 はんだペーストについて .................................................................................................................... 13
4.2 実装時の荷重について ..................................................................................................................... 14
4.3 熱処理工程(リフロー工程)について ................................................................................................... 15
4.3.1 リフロー工程の方式.................................................................................................................... 15
4.3.2 リフロー処理の限界温度と限界処理回数について ....................................................................... 16
4.3.3 リフロー処理の温度プロファイル ................................................................................................. 16
第 5 項はんだ接合の出来映えについて ...................................................................................................... 19
5.1 良品見本と異常見本 ......................................................................................................................... 19
5.2 典型的な異常の詳細説明 ................................................................................................................. 21
5.2.1 はんだボイド ............................................................................................................................... 21
5.2.2 はんだボール.............................................................................................................................. 22
5.2.3 はんだ不濡れ ............................................................................................................................. 24
5.2.4 デバイス傾き............................................................................................................................... 24
第 6 項推奨条件一覧 ................................................................................................................................. 27
Established:
Revised:
2013-07-25
####-##-##
DDA0003AJ
Page 2 of 31
WL-CSP Application Notes
■本アプリケーションノートの対象製品について
本アプリケーションの対象となる製品は以下に示す通りです。一覧表に記載がない製品につきま
しては巻末のお問い合わせ窓口から弊社まで御連絡ください。また、本アプリケーションノートは個
別の製品毎ではなく、パッケージコード毎で推奨される実装条件を示しておりますので、下記の一
覧にて製品名とパッケージコードをご確認の上、次頁からの本章へとお進みください。
カテゴリ
パッケージコード
対象製品
(DCSP0402010-N1)
Schottky
Barrier
Diode
(SBD)
Zener
Diode
(ZND)
MOSFET
※1 (
－
DCSP0603010-N1
DB2L32300L, *DB2L32400L, *DB2L21100L
*DB2L21200L,*DB2L10300L, *DB2L10400L
DCSP1006020-N1
DB2G41000L
(DCSP1006020-N2)
－
(DCSP1006010-N1)
－
(DCSP0402010-N1)
－
DCSP0603010-N1
－
DCSP1006020-N1
－
(DCSP1006020-N2)
－
(DCSP1006010-N1)
－
(ALGA004-W-0606-RA)
－
XLGA004-W-0808-RA
FK4B01100L, *FJ4B01100L
ULGA004-W-1010-RA
*FK4B01120L, *FJ4B01120L
ULGA004-W-1212
FC4B21080L
MLGA006-W-1726-RA
FC6B22090L, FC6B22100L
MLGA006-W-1727-RA
FC6B21100L, FC6B21230L
)付きのパッケージコードはパッケージ開発段階のため、本アプリケーションノートの対象外になりますが、次頁からの本章にて
パッケージサイズ、パッドサイズ等の基本情報を紹介していますので参照してください。
※2 *印付きの製品は2013/7/12現在、開発中の新製品になりますが、本アプリケーションノートに記載の推奨条件が適用可能です。
※3 ZNDには定電圧ダイオードとサージ保護ダイオード(ESD保護ダイオード、過渡電圧サプレッサダイオード)が含まれます。
2013/7月現在、本アプリケーションノートの対象となる製品はありませんが、順次追加していきます。
Established:
Revised:
2013-07-25
####-##-##
DDA0003AJ
Page 3 of 31
WL-CSP Application Notes
■第1項序論
1.1 はじめに
近年、スマートフォンやタブレットPCに代表さ
れるように、モバイル電子機器は多機能化、高
0402
0603
1006
性能化、小型化、軽量化が推し進められ、各種
サイズ
サイズ
サイズ
セットを構成するディスクリート部品に対しても同
様のニーズが高まっています。
Panasonicはこのようなニーズにお応えする
ために、2011年からLiイオン2次電池の保護回
路向けの Dual タイプの MOSFET にて Wafer
Level Chip Size Package(以下、WL-CSP)を採
WL-CSP Diode シリーズ
用した MOSFET の量産を開始しました。 Ball
Grid Array(以下、BGA)での実装形態に対応し
た1.67mm×1.67mmサイズのWL-CSPを皮切
0606 サイズ
りに、Land Grid Array(以下、LGA)での実装形
0808 サイズ
1010
サイズ
態に対応した 1.11mm×1.11mm サイズ～
1.67mm×2.67mmサイズのWL-CSPを商品化
し、その過程の中でPanasonicはWL-CSPの技
術を培ってきました。この技術はLoad Switch
回路向けのSingleタイプのMOSFETに展開さ
れ、0.8mm×0.8mmサイズのWL-CSPを商品化
WL-CSP Single タイプ MOSFET シリーズ
し、1.0mm×1.0mmサイズのWL-CSPを2013
年10月に商品化する予定です。また、MOSFETでだけはなくSBDやZNDに代表されるDiode
の分野にもこの技術を展開し、1.0mm×0.6mm、0.6mm×0.3mmサイズのWL-CSPを商品化し
ました。
更にPanasonicはMOSFET分野では0.6mm×0.6mmサイズ、Diode分野では0.4mm×0.2mm
サイズといった業界最小サイズのWL-CSPを2013年度中に商品化し、多種多様なWL-CSPソ
リューションによって、お客様の様々なアプリケーションの多機能化、高性能化、小型化、
軽量化に貢献していきます。
一般論としてデバイスサイズの小型化および、小型化に伴う実装パッドの狭ピッチ化が進むと、
従来の実装技術の延長では、所望の実装接合品質を得ることは難しくなります。そこで Panasonic
はこれまでに培ってきた技術を用いて LGA タイプの実装形態に対応した WL-CSP の実装に関する
留意事項やソルダーステンシル、ランドパターンの設計例等を本アプリケーションノートにまとめまし
た。実装条件の最適化、はんだ接合の信頼性の向上にお役立て頂ければ幸いです。
※本アプリケーションノートに記載の設計例や推奨条件は場合によっては特定の製造環境に合わせ込む必要があります。
Established:
Revised:
2013-07-25
####-##-##
DDA0003AJ
Page 4 of 31
WL-CSP Application Notes
1.2 WL-CSPの特徴について
WL-CSPには従来型のパッケージには無い大きな3つの利点があります。 1つ目の利点は実装
領域内に半導体チップの占める割合を大きく出来ることです。従来型のパッケージはFigure1に示
した通り、半導体チップ、樹脂、金属ワイヤ、リードフレームの4種類の部品で構成されます。これら
4種類の部品は組立工程でのばらつきを考慮し、十分なクリアランスを確保した設計で組立されま
す。そのためデバイスの特性を決定する半導体チップのサイズは制限され、大きくすることは困難
になります。対してWL-CSPは樹脂、金属ワイヤ、リードフレームを排除し、半導体チップのみで構
成されるため、所定の実装面積を半導体チップとほぼ同等の面積にすることができます。このよう
にWL-CSPは半導体チップのサイズを維持したまま、実装面積を縮小しつつ、デバイスの特性を最
大限に引き出すことができます。
□：実装領域 ■：チップ領域
従来パッケージ 0.6mm×0.3mm
金属ワイヤ
WL-CSP 0.6mm×0.3mm
樹脂
0.3mm
0.3mm
0.6mm
0.6mm
0.6mm
0.6mm
0.3mm
0.3mm
0.3mm
0.1mm
半導体チップ
半導体チップ
リードフレーム
チップ領域÷実装領域＝25～30%
チップ領域÷実装領域＝100%
Figure1：従来パッケージの内部構造と WL-CSP との半導体チップの占有面積比較
Established:
Revised:
2013-07-25
####-##-##
1000
Thermal
Resistance
Power
Time [ms][℃/W]
2 つ目の利点は放熱性能です。Figure2 に
0.6mm×0.3mm サイズの従来パッケージタイ
プの SBD と WL-CSP タイプの SBD の熱抵抗
特性を示します。ここでの条件は極めて平等な
比較をするため、従来パッケージタイプと
WL-CSP タイプとでパッケージサイズ、基板条
件(材質、配線)、電流印加条件を統一していま
す。WL-CSP タイプは極短時間から飽和領域
まで低い熱抵抗特性を示し、従来型よりも良好
な放熱特性を備えていることが分かります。
Figure3 の IF=0.5A 通電時の発熱状態を見
ると従来パッケージタイプは熱の伝達が不均衡
になっています。これは熱源となる半導体チッ
従来パッケージ
100
WL-CSP
10
0.001
0.1
10
1000
Thermal
Resistance
[℃/W]
Power
Time [ms]
Figure2：従来パッケージと WL-CSP の熱抵抗比較
DDA0003AJ
Page 5 of 31
WL-CSP Application Notes
プを搭載した側のリードフレームは半導体チップで発生した熱を比較的容易にプリント回路基板へ
と逃がす事ができますが、もう一方のリードフレームには橋渡しをした金属ワイヤを経由して熱が伝
わるため、半導体チップを搭載した側のリードフレームに比べると熱の伝達の効率が低下します。
これに対して WL-CSP は熱源である半導体チップが直接、プリント回路基板へ実装されるので、熱
源である半導体チップから効率良くプリント回路基板へ熱を伝達することができます。これが従来パ
ッケージに比べ、WL-CSP の放熱性能が良くなる理由です。
また、前述した通り、WL-CSP はチップ特性を最大化することが出来るため、従来パッケージタイ
プでは実現することが出来ないレベルで低消費電力化することができ、発熱量そのものも抑制でき
るため、高集積化するのに適したソリューションであると言えます。
発熱/放熱状態のイメージ図
通電時
通電前
IF = 0.5A 通電時の発熱状態
従来パッケージ
半導体チップ
樹脂
金属ワイヤ
配線
リードフレーム
プリント回路基板
はんだ
WL-CSP
半導体チップ(＝WL-CSP 本体)
Figure3：従来パッケージと WL-CSP の発熱/放熱状態の比較
※実験時の搭載基板は材質=FR4、サイズ：25.4mm×25.4mm×1.0mmt、銅箔：108mm2,36mt
Established:
Revised:
2013-07-25
####-##-##
DDA0003AJ
Page 6 of 31
WL-CSP Application Notes
■第2項 Panasonic WL-CSPのパッケージサイズとパッドデザイン一覧
本項では、Panasonic WL-CSPのラインナップとそれぞれのパッドレイアウトを提示します。
Table1にはWL-CSP/Diodeシリーズを、Table2にはWL-CSP/MOSFETシリーズを提示します。
Pin
パッケージコード
数
外形サイズ
パッドデザイン
パッド
[mm]
[mm]
レイアウト
電極
X
Y
Z
Pitch
A
B
C
D
DCSP0402010-N1
2
LGA
0.4
0.2
0.1
0.265
0.125
0.06
0.125
0.06
DCSP0603010-N1
2
LGA
0.6
0.3
0.1
0.4
0.215
0.115
0.215
0.115
DCSP1006020-N1
2
LGA
1.0
0.6
0.2
0.57
0.39
0.32
0.5
0.23
DCSP1006020-N2
2
LGA
1.0
0.6
0.2
DCSP1006010-N1
2
LGA
1.0
0.6
0.1
0.66
0.47
0.21
0.47
0.21
Pitch
A
C
D
B
Table1：WL-CSP Diode シリーズのパッケージラインナップとパッドレイアウト
※注意：DCSP0402010-N1, DCSP1006020-N2, DCSP1006010-N1 は 2013 年 7 月現在、開発中のパッケージになります。
Pin
パッケージコード
数
外形サイズ
パッドデザイン
[mm]
[mm]
電極
X
Y
Z
Pitch
Size
4
LGA
0.6
0.6
0.1
0.3
0.15
XLGA004-W-0808-RA
4
LGA
0.8
0.8
0.1
0.4
0.2
ULGA004-W-1010-RA
4
LGA
1.0
1.0
0.1
0.5
0.25
4
LGA
1.11
1.11
0.1
MLGA006-W-1726-RA
6
LGA
2.56
1.67
0.1
レイアウト
Pad
ALGA004-W-0606-RA
ULGA004-W-1212
パッド
Pitch
Pitch
Pad Size
Pitch
0.65
MLGA006-W-1727-RA
6
LGA
2.67
1.67
0.3
Pitch
0.1
Pad Size
Table2：WL-CSP MOSFET シリーズのパッケージラインナップとパッドレイアウト
※注意 ALGA004-W-0606-RA は 2013 年 7 月現在、開発中のパッケージになります。
Established:
Revised:
2013-07-25
####-##-##
DDA0003AJ
Page 7 of 31
WL-CSP Application Notes
■第3項プリント回路基板、ソルダーステンシル、はんだペーストについて
本項では実装に関わる部材の内、(1)ソルダーレジストの種類、(2)プリント回路基板のランドパタ
ーン設計例、(3)ソルダーステンシルの設計例についてまとめています。
(1)ソルダーレジスト･･･3.1 項
(3)ソルダーステンシル・・・3.3 項
はんだペースト
WL-CSP
銅箔
(2)プリント回路基板のランドパターン･･･3.2 項
Figure4：実装に使用する部材の紹介
3.1 ソルダーレジストの種類について
ソルダーレジストは Figure5 に示した通り、Solder Mask Defined(以下、SMD)と Non Solder
Mask Defined(以下、NSMD)の 2 種類に分けられます。SMD はプリント回路基板の配線の上にソ
ルダーレジストをオーバーラップさせて配置する形式です。NSMD はプリント回路基板配線と間隔
をあけてソルダーレジストを配置する形式です。
NSMD
SMD
配線
実装前
ソルダーレジスト
プリント回路基板
はんだ印刷後
はんだペースト
LGA 電極
配線とレジストの間に隙間ができ、
配線の側壁にはんだペーストが固着
実装後
WL-CSP
Figure5：SMD と NSMD の比較表
Established:
Revised:
2013-07-25
####-##-##
DDA0003AJ
Page 8 of 31
WL-CSP Application Notes
X線観察
基板設計
Figure5 の『実装後』の欄に示した通り、
(b)SMD＋NSMD
(a)SMD
NSMD タイプのソルダーレジストはプリント回路
基板の配線の側壁にもはんだペーストが固着し、
SMD
NSMD
接合強度が強くなるため SMD タイプに比べて
接合部の温度サイクル寿命が長くなります。
Figure6 には、はんだボイド(※1)が発生し易
い条件下で、ランドパターンの全辺を SMD タイ
プで設計した基板(a)とランドパターンの 2 辺を
SMD で、残りの 2 辺を NSMD タイプで設計した
SMD
SMD
基板(b)ではんだボイドの発生状態を X 線で観
察し、比較した結果を示します。SMD タイプと
NSMD タイプのソルダーレジストを複合して設
計した基板(b)は、プリント回路基板の配線とソ
NSMD 側からボイドが抜ける
はんだボイド
ルダーレジストの間の隙間が確保され、はんだ
ボイドの主要因となるフラックスガスの抜け道と
WL-CSP 搭載位置
なるため、残留を抑制する効果があります。
Figure6：ソルダーレジストの比較
ただし、NSMD タイプを選択した場合は、
Figure7 に示すように電極パッド部から引き出した配線のネック部のエッジが剥き出しになっている
ため機械ストレスによって、プリント回路基板と配線間での剥離が発生し易い傾向にあるため、アプ
リケーションによってソルダーレジストの使い分けをお願い致します。
※1：はんだボイドについては第 5 項をご参照ください。
NSMD
SMD
(上から見た図)
(断面図)
A
(上から見た図)
A
A’
A
(SMD)
(断面図)
A’
A
(NSMD)
機械ストレス
A’
A
機械ストレス
A’
A’
A
A’
ネック部
Figure7：パッド引き出し部の剥離について
3.2 プリント回路基板のランドパターンの設計例
プリント回路基板のランドパターンはFigure4で示した通り、配線の設計とソルダーレジストの設計
の重ね合わせにより決まります。PanasonicのWL-CSPはデバイスの下面にLGA電極が存在する
ため、はんだ接合を形成するための熱処理はリフロー方式(※2)を採用する必要があります。リフロ
ー工程の前に、はんだペーストの印刷ズレや、マウンターでの搭載位置ズレが起きるとリフロー処
Established:
Revised:
2013-07-25
####-##-##
DDA0003AJ
Page 9 of 31
WL-CSP Application Notes
理後にプリント回路基板のランドパターンに対して、デバイスの搭載位置がずれた状態ではんだ接
合が形成される場合があります。このような位置ズレはプリント回路基板のランドパターンとデバイ
スのパッドのサイズ比が1:1になるようにランドパターンを設計することで、リフロー処理中のセルフ
アライメント効果によって位置ズレをリセットすることができます。従って、ランドパターンの設計はラ
ンドパターンとデバイスのパッドのサイズ比が1:1になる設計を推奨致します。
ただし、2Pinタイプの0.6mm×0.3mmサイズのWL-CSPようにデバイスサイズが非常に小さくな
ると、はんだ接合部の面積も小さくなるため、デバイス実装後の固着強度が低下する傾向がありま
す。所定の固着強度を確保したい場合はデバイスのパッドサイズよりも大きくなるようにランドパタ
ーンを検討してください。なお、セルフアライメント効果は熱処理によって融解したはんだペーストの
表面張力により得られるので、デバイス側の各パッドの重心と対応する各ランドパターンの重心が
一致するように拡大したランドパターンにすることで、セルフアライメント効果による位置ズレ抑制効
果を得ることが可能になります。
※2：リフロー方式については第 4 項をご参照ください。
3.3 ソルダーステンシルの設計例
ソルダーステンシルの設計は、はん
ソルダーステンシル Figure8
パッケージコード
だボール(※3 の発生や実装後のは
の厚み (推奨)
参照No.
んだ接合の出来映えと深い関係があ
DCSP0603010-N1
#01
80m
り、WL-CSP とプリント回路基板の接
DCSP1006020-N1
#02
100m
合品質の確保に重要であると言えま
XLGA004-W-0808-RA
#03
80m
す。はんだ量が過多になると、はんだ
ULGA004-W-1010-RA
ボールが発生する可能性が高くなり
#04
100m
ます。逆にはんだ量が過少となると、
ULGA004-W-1212
リフロー処理後に各端子のパッド全
MLGA006-W-1726-RA
#05
100m
域にはんだペーストが行き渡らず、最
MLGA006-W-1727-RA
悪条件では断線状態になる可能性が
Table3：各種 WL-CSP で推奨されるソルダーステンシルの厚み
出てきます。Panasonic ではプリント
回路基板、ソルダーステンシルの設
計と使用材料について様々な組み合わせを検討しました。その中でも多くの組合せで良好な結果
が得られた設計例を Table3 および Figure8 に提示します。Table3 には推奨のソルダーステンシル
の厚み、Figure8 には推奨のランドパターン、ステンシルパターンを示します。これらを参考に、ご使
用されるはんだペーストや製造環境に合わせてソルダーステンシルの設計を行ってください。
※3：はんだボールについては第 5 項をご参照ください。
Established:
Revised:
2013-07-25
####-##-##
DDA0003AJ
Page 10 of 31
WL-CSP Application Notes
#01 DCSP0603010-N1
ソルダーステンシルパターン
0.3
0.27
0.185
0.4
0.215
0.115
0.4
0.4
0.215
0.115
0.0425
0.215
ランドパターン
0.185
デバイスの外形
0.215
#02
デバイスの外形
ランドパターン
ソルダーステンシルパターン
0.39
0.35
0.28
0.57
0.2
0.23
0.23
0.57
0.57
0.32
0.32
0.105
0.39
DCSP1006020-N1
0.45
0.5
0.5
#03
XLGA004-W-0808-RA
デバイスの外形
ランドパターン
ソルダーステンシルパターン
φ0.2
0.4
(0.2)
φ0.16
0.4
0.4
(0.2)
0.4
φ0.2
0.4
0.4
Figure8：ランドパターン、ステンシルの推奨設計例 (Unit：mm) ※デバイスの外形は電極パッド面を記載
Established:
Revised:
2013-07-25
####-##-##
DDA0003AJ
Page 11 of 31
WL-CSP Application Notes
#04 ULGA004-W-1010-RA, ULGA004-W-1212
※4
ランドパターン
(0.305)
0.5
(0.305)
0.5
(0.305)
φ0.25
0.5
φ0.25
0.5
φ0.25
ソルダーステンシルパターン
(0.305)
デバイスの外形
0.5
(0.305)
0.5
(0.305)
#05 MLGA006-W-1726-RA, MLGA006-W-1727-RA
※4
ランドパターン
0.65
0.65
0.65
(0.51)
(0.51)
(0.685)
φ0.3
0.65
φ0.3
0.65
φ0.3
ソルダーステンシルパターン
(0.685)
0.65
0.65
(0.51)
デバイスの外形
(0.685)
0.65
0.65
Figure8：ランドパターン、ステンシルの推奨設計例 (Unit：mm) ※デバイスの外形は電極パッド面を記載
※4：デバイス外形は#04：FC4B21080L、#05：FC6B21100L を参考に記載
Established:
Revised:
2013-07-25
####-##-##
DDA0003AJ
Page 12 of 31
WL-CSP Application Notes
■第4項実装条件について
本項では各種実装条件について述べます。Figure9 には、はんだ接合形成のプロセスフローを提
示しておりますので 4.1 項以降を参照する前にご確認ください。
(1) はんだペースト印刷工程
配線(ランド)
プリント回路基板
はんだペースト・・・4.1 項
ソルダーステンシル
(マスク合わせ)
(2) 搭載工程
(印刷)
吸着ノズル
(ピックアップ)
(3) 熱処理工程 (リフロー工程) ・・・4.3 項
WL-CSP
荷重・・・4.2 項
(搬送)
(搭載)
冷却ユニット
加熱ユニット
リフロー装置
フィーダーで搬送
(投入)
(均一化)
(はんだ接合形成)
(冷却)
(取り出し)
Figure9：はんだ接合形成のプロセスフロー
4.1 はんだペーストについて
はんだペーストの主成分は、はんだ粉末とフラックスであり、はんだ粉末の含有量は 80～95wt%
の範囲のものが一般的となっております。はんだ粉末の含有量によってはんだペーストの粘度が
決まり、リフロー処理後のはんだ濡れ性やはんだペースト層の厚みに影響を及ぼします。また、
Table4 に示した通り、はんだ粉末には様々な粒径が存在します。はんだ粉末の粒径が小さくなると
単位体積あたりのはんだ含有量が増加するため、はんだ含有量が過剰となった場合にはんだボー
ルが発生しやすくなります。Table5 には各種 WL-CSP の推奨のはんだ粉末の粒径を示してありま
すので、はんだペースト選定の参考にしてください。
Established:
Revised:
2013-07-25
####-##-##
DDA0003AJ
Page 13 of 31
WL-CSP Application Notes
なお、はんだ粉末の表面酸化によってはんだボール、はんだボイドの発生や濡れ性低下に伴う
はんだ接合の断線が発生する恐れがあります。特に粒径が小さなものは、はんだ粉末の表面酸化
の影響が大きくなる傾向があるため、取り扱いや管理には十分な注意が必要です。このようにはん
だペーストの選定もソルダーステンシルの設計と同じく WL-CSP とプリント回路基板の接合品質の
確保に重要であると言えます。
はんだ粉末の粒径
5～15μm
15～25μm
25～38μm
24～45μm
38～53μm
Table4：はんだペーストに含まれるはんだ粉末の粒径
※技術情報協会最新エレクトロニクス実装大全集【下巻】第 5 章第 4 節 0603 チップ部品実装技術引用
推奨
ステンシル厚
推奨のはんだ粉末の粒径
5～15μm
15～25μm
25～38μm
DCSP0603010-N1
80m
○
DCSP1006020-N1
100m
○
XLGA004-W-0808-RA
80m
○
100m
○
ULGA004-W-1010-RA
ULGA004-W-1212
MLGA006-W-1726-RA
100m
MLGA006-W-1727-RA
24～45μm
38～53μm
○
Table5：各種 WL-CSP で推奨されるはんだ粉末の粒径一覧
4.2 実装時の荷重について
Figure10に示す通り、デバイス搭載時の荷重を決めるパラメータは(1)搭載速度(吸着ノズルの
移動速度)と、(2)押し込み量の2つがあります。押し込み量とは、はんだペーストにWL-CSPの電極
パッドが設置した状態を±0とした時に、プリント回路基板方向へ押し込んだ量を指します。
Figure11 には実験的に得た、デバイス搭載時の荷重と押し込み量、および搭載速度の関係が示
してあります。これより、デバイス搭載時の荷重と押し込み量には比例の関係があり、押し込み量
が大きいほどデバイスに掛る荷重が増える傾向があることが分かります。また、搭載速度を遅く
することでデバイスに掛る荷重を軽減することが出来ることが分かります。
Established:
Revised:
2013-07-25
####-##-##
DDA0003AJ
Page 14 of 31
WL-CSP Application Notes
押し込み量が強すぎる場合は多くの場合、
はんだボールが多発します。ただし、印刷し
たはんだペーストの総量やリフロー処理の
温度プロファイルとの兼ね合いでもはんだボ
ールの発生率が変わりますので詳細は
±0
5.2.2 項を参照してください。
Table6 に推奨押し込み量を示します。デ
(2)押し込み量
バイスサイズが小さくなる程、押し込み量も
Figure10：実装時の荷重と押し込み量、搭載速度の関係
小さくするほうが良好な結果が得られる傾向
があります。Table6、および本アプリケーシ
ョンノートに記載する各種推奨条件に従っても、はんだボールが多発する場合はデバイス実装時の
搭載速度が遅くなるように見直しを検討するか、推奨条件を参考に押し込み量の見直しを検討して
ください。
(1)搭載速度(吸着ノズルの移動速度)
-
+
デバイス実装時の荷重 [N]
35
高速
パッケージコード
30
25
20
15
推奨
押し込み量
DCSP0603010-N1
+0.3mm
DCSP1006020-N1
+0.5mm
XLGA004-W-0808-RA
10
ULGA004-W-1010-RA
低速
5
+0.2mm
ULGA004-W-1212
0
0
0.5
搭載速度：100%
1
1.5
押し込み量 [mm]
搭載速度：50%
2
搭載速度：10%
Figure11：実装時の荷重と押し込み量、搭載速度の関係
MLGA006-W-1726-RA
MLGA006-W-1727-RA
+0.5mm
Table6：推奨押し込み量一覧
4.3 熱処理工程(リフロー工程)について
4.3.1 リフロー工程の方式
リフロー工程は Figure9 に示したように、加熱・冷却用のユニットが設置された炉の中にフィーダ
ーでプリント回路基板を搬送し、一定の温度プロファイルに従ってプリント回路基板を加熱し、はん
だ接合を形成する工程です。赤外線リフロー方式や対流リフロー方式等、複数の方式が存在しま
す。Figure12 には前述の赤外線リフロー方式と対流リフロー方式の熱の伝達経路を示してありま
す。
赤外線リフロー方式は赤外線による輻射熱でデバイスを加熱してはんだ付けを行う方法です。デ
バイスの形状や材質などにより輻射効率が異なるため、ランニングコストやメンテナンス性に優れ
ますが、温度バラツキが生じ易いのが特徴です。WL-CSP を赤外線リフロー方式ではんだ付けを
Established:
Revised:
2013-07-25
####-##-##
DDA0003AJ
Page 15 of 31
WL-CSP Application Notes
行う場合、この特徴に加えて WL-CSP の電極パッドが半導体チップ本体の影になってしまうため、
デバイスおよびはんだペーストの加熱が伝導熱による間接加熱だけとなり、各端子のはんだ接合
の加熱温度が不均一になり易い傾向があります。
対して、対流リフロー方式は加熱したエアーや N2 雰囲気により、デバイスを加熱してはんだ付け
を行う方法です。対流リフロー方式は赤外線リフローに比べて加熱に時間が掛る傾向がありますが、
雰囲気による対流熱と伝導熱でデバイスおよびはんだペーストを加熱することが出来るため、各端
子のはんだ接合の加熱温度を均一にすることができます。従って WL－CSP の実装に用いるリフロ
ー方式は対流リフロー方式を推奨します。
赤外線リフロー方式
対流リフロー方式
WL-CSP
※雰囲気加熱のためデバイス下面の影も
輻射熱
プリント回路基板
対流熱
加熱することが可能
伝導熱
伝導熱
パッド、はんだペースト、配線(上から順)
Figure12：赤外線リフロー方式と熱風リフロー方式の熱の伝達経路
4.3.2 リフロー処理の限界温度と限界処理回数について
全てのWL-CSPの信頼性評価はIPC/JEDECのJ-STD-020C規格に沿って吸湿の前処理と最大
温度260℃でのリフロー処理を計5回した後に実施し、問題が無いことを確認しています。両面基板
に複数回のリフロー処理を行ってデバイスの実装を行う場合や、修正作業に伴って追加リフロー処
理を行う場合、複数回のリフロー処理を実施することになりますので、IPC/JEDECのJ-STD-020C
規格に沿ったリフロー条件で最大3回までを目安として、ご使用のはんだペーストや製造環境に合
わせて限界回数を設定してください。リフロー処理を重ねることによる過度な熱負荷は、はんだ接合
の強度低下や断線、WL-CSP本体のクラックを誘発する恐れがありますのでご注意願います。
4.3.3 リフロー処理の温度プロファイル
Panasonic は本アプリケーションノートを作成するにあたり様々なはんだペーストを使って検証を
実施しました。Figure13 に様々なはんだペーストに対して良好な結果が得られた温度プロファイル
を提示します。こちらを参考に、ご使用のはんだペーストや製造環境に合わせて温度プロファイル
の設定を行ってください。
Established:
Revised:
2013-07-25
####-##-##
DDA0003AJ
Page 16 of 31
WL-CSP Application Notes
なお、不適切な温度プロファイルでリフロー処理を行うと、はんだボールやはんだボイド等が発生
して、はんだ接合品質が低下する場合があります。また、リフロー処理の温度プロファイルの設定
はデバイスへの熱ストレスによる負荷を可能な限り低減するための工夫が必要です。以下に、
Figure13 の中で特に注意すべき項目についてピックアップし、温度プロファイル設定時の考え方を
示しますので参考にしてください。
プレヒート(Preheating)
小型デバイスと大型デバイスを同時に実装する場合、デバイスのサイズによって熱容量が異な
るため、プレヒートで本格的なはんだ接合形成前にデバイスの温度の不均一をなくす必要がありま
す。大小様々なサイズのデバイスを同時にリフロー処理で実装する場合は必ずプレヒート時間を設
定してください。また、プレヒートはプリント回路基板内のデバイスの温度を均一にするだけでなく、
はんだボイドの原因となるフラックスの揮発成分を事前に揮発させパッド外へ逃がし、熱によってフ
ラックスの活性力を高め、はんだ粉末の表面酸化物を還元しやすい環境を作り出すことにも有効な
手段となります。
ただし、プレヒート時の温度が過度に低い、もしくは時間が過度に短い場合ははんだペーストの
揮発成分が十分に事前に抜け切らない状態となり、ヒート時間中にフラックスの揮発が起こるため、
はんだボイドやフラックスの突沸によるはんだボールが発生しやすくなります。逆にプレヒート時の
温度が過度に高い、もしくは過度に長い場合ははんだ濡れ性が劣化し、はんだ接合の断線による
オープン不良が発生しやすくなります。
Panasonic の WL-CSP を実装する場合、150℃から 170℃に昇温するまでの時間をプレヒート時
間と定義したとき、プレヒート時間は 65～85 秒(推奨は 74 秒)、平均温度は 165℃を目安にプレヒ
ート条件を検討してください。
臨界温度域(Critical Zone)
Sn（錫）-Ag（銀）系の鉛フリーはんだが融解する 210～221℃以上になる温度で処理する時間を
臨界温度域(Critical zone)と呼びます。Panasonic では 217℃以上で熱処理する時間を臨界温度
域時間と定義しています。臨界温度域が過度に長い、もしくはピーク温度が過度に高いと 4.3.2 項
で述べた通りリフロー回数を重ねた場合と同じ状態になりはんだ接合の強度低下や断線が誘発さ
れますので臨界温度域は 23 秒、ピーク温度は 245℃を目安に条件を検討してください。
昇温レート(Ramp-up rate)
昇温レートを過度に上げると WL-CSP 本体にクラックの原因になる恐れがあります。また、フラッ
クスの揮発成分が突沸し、融解したはんだを巻き込んで WL-CSP の下面からフラックスガスが噴出
することによってはんだボールの原因になる恐れもあります。昇温レートは 1～3℃/秒(推奨は
1.9℃/秒)を目安に検討してください。
Established:
Revised:
2013-07-25
####-##-##
DDA0003AJ
Page 17 of 31
WL-CSP Application Notes
(9) Ramp-up rate
(3)Heating time
300
(8) Preheating average temperature
250
(4) Peak temperature
(5) Critical zone Min temperature
200
温度 [ ℃ ]
(6) Preheat Max temperature
150
(7) Preheat Min temperature
100
(1)Preheating time
(2)Critical zone time
50
0
時間 [ sec ]
-50
(プレヒート)
(臨界温度域)
フィーダーで搬送
加熱ユニット
(1)
(2)
(3)
(4)
(5)
冷却ユニット
プレヒート時間
(Preheating time)
臨界温度域時間
(Critical zone time)
ヒート時間
(Heating time)
ピーク温度
(Peak temperature)
臨界温度域の最小温度
(Critical zone Min temperature)
74 [ 秒 ]
(6)
48 [ 秒 ]
(7)
23 [ 秒 ]
(8)
245 [ ℃ ]
(9)
プレヒート最大温度
(Preheat Max temperature)
プレヒート最小温度
(Preheat Min temperature)
プレヒート平均温
(Preheating average temperature)
昇温レート
(Ramp-up rate)
170 [ ℃ ]
150 [ ℃ ]
165 [ ℃ ]
1.9 [ ℃/秒 ]
217 [ ℃ ]
Figure13：リフロー処理の温度プロファイル例
Established:
Revised:
2013-07-25
####-##-##
DDA0003AJ
Page 18 of 31
WL-CSP Application Notes
■第5項はんだ接合の出来映えについて
これまで述べてきた通り、ランドパターン、ソルダーステンシルの設計、リフロー処理条件を最適
化すれば、様々なはんだペーストで WL-CSP とプリント回路基板との間に理想的なはんだ接合を
形成することができますが、極稀にはんだ接合に異常が発生する可能性があります。本項では
WL-CSP をプリント回路基板に実装するときに生じる典型的な異常例について説明します。なお、
実装後のはんだ状態の確認には X 線検査装置が最も有効な方法となります。
5.1 良品見本と異常見本
Figure14 に X 線観察写真の例として良品見本を提示し、各部の名称を記してありますので参考
にしてください。赤点線で囲んだ領域が WL-CSP 本体の外形になります。黒い領域がはんだ接合
部を示し、濃い灰色の領域はプリント回路基板の配線を示しています。また、Table7 にはリフロー
処理によって WL-CSP とプリント回路基板間のはんだ接続が上手くいった場合の良品見本と典型
的な異常の具体例の一覧を提示します。
WL-CSP の外形
プリント回路基板の配線
WL-CSP の外形
はんだ接合部
プリント回路基板の配線
Figure14：X 線写真の見方(例：良品)
Established:
Revised:
2013-07-25
####-##-##
DDA0003AJ
Page 19 of 31
WL-CSP Application Notes
状態
例
参照
良品
Figure14
はんだボイド
5.2.1 項
はんだボール
5.2.2 項
はんだ不濡れ
5.2.3 項
デバイス傾き
5.2.4 項
Table7：良品見本と典型的な異常の具体例
※注意：本アプリケーションノートの説明のために意図的に発生させた異常例を記載しています。
Established:
Revised:
2013-07-25
####-##-##
DDA0003AJ
Page 20 of 31
WL-CSP Application Notes
5.2 典型的な異常の詳細説明
5.2.1 はんだボイド
Figure15 上に赤丸で示した電極パッドのように、はんだ
接合部の面内に空隙が存在する状態をはんだボイドと
呼びます。はんだボイドは多くの場合、はんだペーストに
含まれるフラックスが沸騰して気体となったものがはんだ
接合内に残留した場合に発生します。このようなはんだ
ボイドはランダムに発生しますが、リフロー処理の温度プ
ロファイルを最適化することで発生を抑制することができ
ます。リフロー処理の温度プロファイルの見直しについて
は 4.3.3 項と下記を参考に検討してください。また、3.1 項
の Figure6 に示したような、SMD タイプと NSMD タイプを
複合化したソルダーレジストを採用し、デバイス下面から
Figure15：はんだボイド
フラックスガスが抜け出すための溝を確保することで対
策することもできます。
Figure16 には意図的に初回実装時にはんだボイドを発生させたサンプルに対して、複数回のリ
フロー処理を行い、ボイドの挙動を観察した結果になります。1 回目～3 回目の観察結果より、リフ
ロー処理回数を重ねる度にボイドが成長していることが分かります。しかし、4 回目になるとはんだ
ボイドが消えており、更に 1 回リフロー処理を追加した 5 回目でもはんだボイドは観察されませんで
した。Figure17 には、はんだボイドがリフロー処理中に消えるメカニズムを示します。はんだボイド
は熱処理によって円状に成長し、はんだボイドの成長が WL-CSP のパッド端に到達すると、はんだ
ボイド＝フラックスガスが WL-CSP の下面から抜けて、はんだボイドが消えて無くなります。以上の
ことからも、適正なプレヒートによってはんだペーストの揮発成分を十分抜いておくことが重要であ
ることがわかります。
IPC-A-610 のような多くの業界規格では各接合部の面積の 25%までのはんだボイドを許容して
います。Panasonic の WL-CSP ははんだボイドが無い状態と意図的に発生させた状態で電気特性、
放熱特性、信頼性の評価を実施した結果より、前述の規格に沿った最大 25%まで許容可能と判断
します。X 線によるはんだボイドの検査を実施する場合は、各端子のはんだ接合部の面積の 25%
を目処に異常判定を行ってください。
(1 回目)
(2 回目)
(3 回目)
(4 回目)
(5 回目)
Figure16：リフロー処理による熱履歴とはんだボイドの成長
Established:
Revised:
2013-07-25
####-##-##
DDA0003AJ
Page 21 of 31
WL-CSP Application Notes
WL-CSP の端部
熱によってはんだボイドが円状に成長
電極パッド
はんだボイドがパッド端に到達すると一気にフラックスガスが抜ける
はんだボイド
Figure17：リフロー処理による熱履歴とはんだボイドの成長
また、揮発フラックスの残留以外の要因としてはプリント回路基板の配線に汚染物が付着してい
た場合やはんだペースト自体が酸化してしまっていた場合に、配線の汚染物、もしくは、はんだペー
ストの表面酸化物を還元したときに発生する還元ガスがはんだ接合内に残留するケースがありま
す。このように実装条件以外の要因で発生する場合がありますので、プリント回路基板やはんだペ
ーストの管理にも注意が必要になります。
5.2.2 はんだボール
Figure18 上に赤丸で示したように、X 線検査の観察像にて電極パッド外にはんだの球体が存在
する状態をはんだボールと呼びます。はんだボールは多くの場合、以下に示す 3 つの要因で発生し
ます。
Figure18：はんだボール
Established:
Revised:
2013-07-25
####-##-##
DDA0003AJ
Page 22 of 31
WL-CSP Application Notes
要因(1)
ソルダーステンシルの設計に不備があり、はんだ量が過多となっていた場合、リフロー処理中にデ
バイスの自重によって余剰はんだがパッド外に押し出され、ランドパターン外にてはんだが球体で
凝固する。
(印刷)
(搭載)
ソルダーステンシル
適切な押し込み
(リフロー処理)
適切な熱処理
吸着ノズル
WL-CSP
(完成)
余剰はんだが押し出されて、そのまま凝固
はんだペースト(多量)
ランドパターン
プリント回路基板
自重による沈み込み
Figure19：はんだボール発生メカニズム(1)
要因(2)
ソルダーステンシルの設計は正常であるが、リフロー処理前のデバイス搭載時の押し込み量が過
度に強い場合に、押し込みによる荷重ではんだペーストがランドパターン外に押し出されてしまい、
リフロー処理中、ランドパターン上のはんだと再凝集しないまま、ランドパターン外にてはんだが球
体で凝固する。
(印刷)
(搭載)
過度な押し込み
(リフロー処理)
適切な熱処理
(完成)
押し出されたはんだが融解→凝固
はんだペースト(適量)
ランドパターン外に押し出される
Figure20：はんだボール発生メカニズム(2)
要因(3)
リフロー処理の温度プロファイルに不備が有り、プレヒートの平均温度や昇温レートが過度に高く設
定されている場合、リフロー処理中にはんだ接続部の内部からフラックスガスが勢い良く噴出する
ことで、溶解したはんだの粒子が巻き込まれて飛散し、パッド外で凝集して球体で凝固する。
(印刷)
(搭載)
適切な押し込み
(リフロー処理)
(完成)
過度な熱処理
はんだペースト(適量)
Figure21：はんだボール発生メカニズム(3)
Established:
Revised:
2013-07-25
####-##-##
DDA0003AJ
Page 23 of 31
WL-CSP Application Notes
はんだボールの発生は望ましいものではありませんが、必ずしも WL-CSP の機能や信頼性を損
なうものではありません。ただし、余剰はんだの量が極端に多い場合、WL-CSP の各端子間でブリ
ッジを形成し、各端子間で短絡が発生する恐れがあります。実装完了後は電気特性の検査を実施
して、このようなブリッジの形成が無きことを間接的に確認してください。
5.2.3 はんだ不濡れ
Figure22 上にて赤点線で囲った領域は電極パッドの
サイズを示しています。各電極パッド内の黒色の領域
がはんだ接合が存在する領域です。左下の電極パッド
以外は電極パッド内全域にはんだ接合が存在していま
すが、左下の電極パッドははんだ接合が電極パッド内
全域に存在していないことが分かります。このような状
態をはんだ不濡れと呼びます。はんだ不濡れははんだ
接合の信頼性低下や酷い場合には断線によるオープ
ン不良を引き起こす恐れがあります。
はんだ不濡れは多くの場合、はんだペースト量が過
度に少なくなるソルダーステンシルの設計にした場合
や、ソルダーステンシルの目詰まりや印刷掠れ等で、
はんだ不濡れが発生した電極パッド
所定のはんだ量が印刷されなかった場合に発生します。
Figure22：はんだ不濡れ
この不良が多発する場合は 3.3 項に提示したソルダー
ステンシルの推奨設計と 4.1 項 Table5 に提示した推奨
のはんだ粉末の粒径を参考に、ソルダーステンシルの見直しを検討してください。また、前述した通
りソルダーステンシルの目詰まりが原因になる場合がありますので、ソルダーステンシルのメンテナ
ンスや管理についても注意が必要です。
赤点線＝電極パッドの位置
5.2.4 デバイス傾き
Figure23 に示した通り、リフロー処理後に水
平面に対してデバイス本体が傾いてはんだ接
合が形成された状態をデバイス傾きと呼びます。
この不良は 2Pin タイプの WL-CSP で発生し易
い傾向があります。Panasonic の 1.0mm×
0.6mm サイズに代表される 2Pin タイプの
WL-CSP は長方形の外形を持ちます。
Figure24 には 2Pin タイプの WL-CSP のはん
だ接合形成までの簡単なフローが示してありま
す。2Pin タイプの WL-CSP の長辺側(A-A’)はリ
フロー処理によりはんだペーストが融解し、揺
Established:
Revised:
2013-07-25
####-##-##
(リフロー処理後、デバイスの横方向から観察した顕微鏡写真)
WL-CSP の実像
θ
水平面
鏡像
(イメージ図)
WL-CSP
はんだ
DDA0003AJ
θ
プリント回路基板
ランドパターン
Figure23：デバイス傾き
Page 24 of 31
WL-CSP Application Notes
動状態になった時には 2 つのパッドで WL-CSP の本体が支えられており、左右に倒れ込む動きに
抵抗できるため、デバイス傾きが発生し難い形状になっています。対して短辺側(B-B’)はリフロー処
理によってはんだが融解し、揺動状態になった時には 1 つのパッドだけで WL-CSP の本体を支え
ることになり、左右に倒れ込む動きに対抗することが出来ないため、デバイス傾きが発生し易い形
状になっています。このようなデバイス傾きは下記の 3 つが主な発生要因になります。
(印刷前/上面)
(印刷後/上面)
(搭載後/側面)
(リフロー処理/側面)
長辺側(A-A’)
はんだペースト
ランドパターン
熱処理
WL-CSP
(完成後/側面)
溶解したはんだ
A
A
A’
2 パッドで支持
傾きは発生しない
短辺側(B-B’)
B
B’
B
A’
or
B’
1 パッドで支持
→左右の動きに
抵抗することが出来ない
プリント回路基板
傾き無し
傾き発生
Figure24：2Pin タイプの WL-CSP で発生するデバイス傾きの例
要因(1)
WL-CSP がリフロー炉内の雰囲気の対流の煽りを受けた場合
(搭載後)
(リフロー処理)
(完成後)
熱処理
WL-CSP
はんだペースト
プリント回路基板
溶解したはんだ
ランドパターン
対流の吹き返しに煽られて WL-CSP 本体が傾き、そのまま凝固
Figure25：2Pin タイプの短辺側で発生するデバイス傾きの要因(1)
要因(2)
基板配線の粗密状態によって、はんだ融解が方向性を持つ場合
配線が粗＝熱容量が小さい＝加熱され易い
(搭載後)
(リフロー処理)
熱容量が小さい側からはんだが融解
(完成後)
はんだが融解した側は自重により WL-CSP 本体が傾き、
全てのはんだペーストが融解しても傾きは戻らず、そのまま凝固
配線が密＝熱容量が大きい＝加熱され難い
WL-CSP 搭載位置
Established:
Revised:
Figure26：2Pin タイプの短辺側で発生するデバイス傾きの要因(2)
2013-07-25
####-##-##
DDA0003AJ
Page 25 of 31
WL-CSP Application Notes
要因(3)
リフロー処理の熱によってプリント回路基板に反りが発生した場合
(搭載後)
プリント回路基板
(リフロー処理)
熱処理によって
プリント回路基板に
反りの傾きに沿って WL—CSP 本体が傾く
反りが発生
(完成後)
傾いたまま凝固
熱処理後は反りが消え、元通りの状態になる
Figure27：2Pin タイプの短辺側で発生するデバイス傾きの要因(3)
前述の 3 つの要因で発生するデバイス傾きの傾き量：θ は、はんだ量が多くなる程に増大する傾
向があります。印刷されるはんだ量を低減する方向でソルダーステンシルの厚みや設計パターンを
見直すことがデバイス傾き量の低減に有効になります。
デバイス傾きは、WL-CSP に限らず 2Pin タイプで下面電極を持つ小型デバイスの実装で起こる
共通の現象であり、必ずしも WL-CSP の機能や信頼性を損なうものではありません。Panasonic で
はデバイス傾きについては各種機能評価、および信頼性評価を十分に行って問題ないことを確認
しておりますので安心して使用してください。ただし、10°以上のデバイス傾きが多発する場合は 3.3
項に記載の推奨ソルダーステンシル厚、設計パターンを参考に製造環境に合わせてソルダーステ
ンシルの厚みや設計を見直し、はんだ量の低減を検討してください。スクリーニングで対応する場
合は θ＞10°以上を目安に異常判定をお願いします。
なお、2Pin タイプの WL-CSP の長辺側、および 4Pin、6Pin タイプの WL-CSP はバランス良くデ
バイスを支える構造(2 パッド以上で支持)になっているため、Figure28 に示すような印刷掠れにより
特定のパッドだけ印刷されるはんだ量が減るといった特殊な状況が発生しない限り、デバイスの傾
きはほぼ発生しません。
(印刷後/上面)
(搭載後/側面)
はんだペースト
ランドパターン
プリント回路基板
WL-CSP
(完成後/側面)
リフロー
処理
はんだ量が少なった側に傾く
ランドパターン
印刷時に掠れが発生して、はんだ量が少なくなった状態
Figure28：4Pin タイプの WL-CSP で発生するデバイス傾きの例
Established:
Revised:
2013-07-25
####-##-##
DDA0003AJ
Page 26 of 31
WL-CSP Application Notes
■第6項推奨条件一覧
本項までに提示してきた推奨条件を一覧にまとめました。Table8にはSBD、ZND、Table9にはMOSFETのWL-CSPについてまとめてあります。
DCSP0603010-N1
DCSP1006020-N1
0.3
0.39
0.23
0.57
0.215
0.4
0.5
0.27
ステンシル厚
(3.3 項)
0.57
0.28
0.185
0.185
0.4
ソルダーステンシルパターン
(3.3 項)
0.35
0.2
ランドパターン
(3.2 項)
0.32
0.215
パッケージコード
0.45
80μm
100μm
はんだペースト粒径(4.1 項)
25～38μm
25～38μm
実装時の押し込み量(4.2項)
+0.3mm
+0.5mm
Figure13 参照
リフロー条件(4.3.3 項)
Table8：WL-CSP ”SBD & ZND”の推奨実装条件一覧 ※上記に記載の推奨条件は、場合によっては特定の製造環境に合わせ込む必要があります。
Established:
Revised:
2013-07-25
####-##-##
DDA0003AJ
Page 27 of 31
WL-CSP Application Notes
ULGA004-W-1010-RA
MLGA006-W-1726-RA
ULGA004-W-1212
MLGA006-W-1727-RA
φ0.2
0.4
0.5
φ0.16
φ0.25
0.5
0.4
ソルダーステンシルパターン
(3.3 項)
0.5
0.4
ランドパターン
(3.2 項)
0.4
φ0.3
φ0.25
0.65
XLGA004-W-0808-RA
0.65
0.65
φ0.3
0.65
パッケージコード
0.5
0.65
0.65
80μm
100μm
100μm
はんだペースト粒径(4.1 項)
15～25μm
15～25μm
25～38μm
実装時の押し込み量(4.2項)
+0.2mm
+0.2mm
+0.5mm
ステンシル厚(3.3 項)
Figure13 参照
リフロー条件(4.3.3 項)
Table9：WL-CSP ”MOSFET”の推奨実装条件一覧 ※上記に記載の推奨条件は、場合によっては特定の製造環境に合わせ込む必要があります。
Established:
Revised:
2013-07-25
####-##-##
DDA0003AJ
Page 28 of 31
WL-CSP Application Notes
お問い合わせ窓口
アプリケーションノートに関するお問い合わせは、下記のURLからお願いします。
URL:
https://www.semicon.panasonic.co.jp/semi-spt/
はじめてご利用のお客様へ
ユーザー登録/ログイン後、製品選択メニューから「トランジスタ」→「お問い合わせ」
→ 関連メニュー内の新規お問い合わせへお進みください。
DDA0003AJ
WL-CSP アプリケーションノート
第
発
Established:
Revised:
1.0
版
2013 年 07 月 25 日
行
パナソニック株式会社
編集･制作
パナソニック株式会社
2013-07-25
####-##-##
DDA0003AJ
Page 29 of 31
WL-CSP Application Notes
本書に記載の技術情報および半導体のご使用にあたってのお願いと注意事項
(1) 本書に記載の製品および技術情報を輸出または非居住者に提供する場合は、当該国における法令、特に安全保障輸出管
理に関する法令を遵守してください。
(2) 本書に記載の技術情報は、製品の代表特性および応用回路例などを示したものであり、それをもってパナソニック株式
会社または他社の知的財産権もしくはその他の権利の許諾を意味するものではありません。したがって、上記技術情報の
ご使用に起因して第三者所有の権利にかかわる問題が発生した場合、当社はその責任を負うものではありません。
(3) 本書に記載の製品は、一般用途(事務機器、通信機器、計測機器、家電製品など)および本書に個別に記載されている用
途に使用されることを意図しております。
特別な品質、信頼性が要求され、その故障や誤動作が直接人命を脅かしたり、人体に危害を及ぼす恐れのある用途－特
定用途(航空・宇宙用、輸送機器、交通信号機器、燃焼機器、生命維持装置、安全装置など)へのご使用をお考えのお客様
は、事前に当社営業窓口までご相談願います。ご相談なく使用されたことにより発生した損害などについては責任を負い
かねますのでご了承ください。
(4) 本書に記載の製品および製品仕様は、改良などのために予告なく変更する場合がありますのでご了承ください。したが
って、最終的な設計、ご購入、ご使用に際しましては、事前に最新の製品規格書または仕様書をお求め願い、ご確認くだ
さい。
(5) 設計に際しては、絶対最大定格、動作保証条件(動作電源電圧、動作環境等)の範囲内でご使用いただきますようお願い
いたします。特に絶対最大定格に対しては、電源投入および遮断時、各種モード切替時などの過渡状態においても、超え
ることのないように十分なご検討をお願いいたします。保証値を超えてご使用された場合、その後に発生した機器の故障、
欠陥については当社として責任を負いません。
また、保証値内のご使用であっても、半導体製品について通常予測される故障発生率、故障モードをご考慮の上、当社
製品の動作が原因でご使用機器が人身事故、火災事故、社会的な損害などを生じさせない冗長設計、延焼対策設計、誤動
作防止設計などのシステム上の対策を講じていただきますようお願いいたします。
(6) 製品取扱い時、実装時およびお客様の工程内における外的要因（ESD、EOS、熱的ストレス、機械的ストレス）による
故障や特性変動を防止するために、使用上の注意事項の記載内容を守ってご使用ください。
また、防湿包装を必要とする製品は、保存期間、開封後の放置時間など、個々の仕様書取り交わしの折に取り決めた条
件を守ってご使用ください。
(7) 本書の一部または全部を当社の文書による承諾なしに、転載または複製することを堅くお断りいたします。
Established:
Revised:
2013-07-25
####-##-##
DDA0003AJ
Page 30 of 31
WL-CSP Application Notes
DDA0003AJ
Established:
Revised:
2013-07-25
####-##-##
DDA0003AJ
Page 31 of 31

Download Report