ML7029 - ラピスセミコンダクタ

FJDL7029-04
発行日： 2007 年 4 月 6 日
ML7029
マルチファンクション ADPCM コーデック
■ 概要
ML7029 は音声帯域のアナログ信号と ADPCM データとの相互交換を行う 1 チャネル全二重 ADPCM コーデ
ック LSI です。
■ 特長
●
●
●
●
●
●
●
●
●
●
●
●
●
単一 3V 電源動作（VDD： 2.7～3.6 V）
ADPCM 方式： ITU-T 勧告 G.726 (32 kbps, 24 kbps, 16 kbps)方式内蔵
送受全二重動作可能
送受同期動作のみ
PCM インタフェース形式： -law
シリアル ADPCM、PCM 伝送レート： 64 kbps～2048 kbps (サンプリング 8 kHz 時)
低消費電力動作時：
typ. 18 mW (VDD = 3.0 V,サンプリング 8 kHz 時)
パワーダウン時： typ. 0.03 mW (VDD = 3.0 V,サンプリング 8 kHz 時)
サンプリング周波数：6 kHz～21 kHz 選択可能
(但し、サンプリング 16 kHz 以上は制限有り)
マスタクロック周波数：
サンプリング周波数  1296 倍
サンプリング 8 kHz 時は 10.368 MHz
送受ミュート機能、送受プログラマブルゲイン設定
サイドトーンの発生（8 段階のレベル調整）
シリアルマイコンインタフェースによる制御
パッケージ：
30 ピンプラスチック SSOP（SSOP30-P-56-0.65-K）（製品名：ML7029）
1/28
FJDL7029-04
ML7029
■ ブロック図
CR2-B7
A/D
変換器
AIN–
GSX
20 k
BPF
/LPF
TXON
/OFF
CR2-B6～4
PCM
圧縮
PCMSI
ADPCM
CR3-B7～5
PCMRO
LPF
CR2-B2～0
RXON
/OFF
PCM
伸張
PCMRI
VREF
BCLK
SYNC
EXCK
DEN
DIN
DOUT
PDN
MCK
AG
DG
MCU I/F
VD
20 k
D/A
変換器
VA
VFRO
IS
IR
CR2-B3
SG
PCMSO
2/28
FJDL7029-04
ML7029
■ 端子接続（上面図）
30 ピンプラスチック SSOP
GSX
NC
AIN–
NC
SG
NC
VA
NC
AG
NC
VFRO
NC
NC
DG
PDN
1
30
2
29
3
28
4
27
5
26
6
25
7
24
8
23
9
22
10
21
11
20
12
19
13
18
14
17
15
16
VD
BCLK
SYNC
PCMSO
PCMSI
IS
IR
PCMRO
PCMRI
NC
MCK
DEN
EXCK
DIN
DOUT
NC：未使用ピン
3/28
FJDL7029-04
ML7029
■ 端子機能説明
● AIN–、GSX
送信アナログ入力および送信レベル調整用端子です。AIN–は送信アンプの反転入力、GSX は送信アン
プの出力に接続されています。パワーダウン時に GSX 端子はハイインピーダンス状態になります。
● VFRO
受信アナログ出力端子です。パワーダウン時に VFRO 端子はハイインピーダンス状態になります。
● SG
アナログ信号グラウンド電位の出力端子です。出力電位は 1.4 V で AG 端子との間にバイパスコンデンサ
10 F と 0.1 F(セラミックタイプ)を入れて下さい。またパワーダウン時に SG 端子は 0 V となります。また本
端子を外部で使用する場合はバッファを介して使用してください。
● AG
アナロググランド用端子です。
● DG
デジタルグランド用端子です。アナログ用グランド端子(AG)とは内部で分離されていますので、基板上では
最短距離で AG 端子に接続してください。
● VA
アナログ用+3 V 電源端子です。
● VD
デジタル用+3 V 電源端子です。アナログ用電源端子(VA)とは内部で分離されていますので、基板上では
最短距離で VA 端子に接続してください。
4/28
FJDL7029-04
ML7029
● PDN
パワーダウンおよびリセット制御入力信号です。デジタル“0”でこの LSI はパワーダウン状態になります。ま
たコントロールレジスタの各ビットはリセットされます。通常動作時にはこの端子をデジタル“1”に設定してく
ださい。このパワーダウン制御はコントロールレジスタの CR0-B5 との OR により処理されますので、この端子
を使用する場合には CR0-B5 をデジタル“0”にしてください。リセット幅(“L”区間)は 200 ns 以上が必要で
す。
又、電源投入時には、電源電圧が 2.7 V 以上になった後、必ず本端子を 200 ns 以上、デジタル“0”に固定
し、一度コントロールレジスタの初期化を実行して下さい。
● MCK
マスタクロック入力信号です。周波数は SYNC 信号の 1296 倍となります。例えば SYNC 信号が 8 kHz の時
は 10.368 MHz です。またこの信号は BCLK, SYNC と非同期でもかまいません。
● PCMSO
送信 PCM 出力信号です。この PCM 出力信号は BCLK, SYNC の立ち上がりに同期して MSB から出力さ
れます。図 1 を参照ください。パワーダウン時に PCMSO 端子は“L”状態になります。
● PCMSI
送信側 PCM 入力信号です。この PCM 入力信号が送信側 ADPCM データに変換されます。PCM 信号は
BCLK の立ち下がりでシフトされ入力されます。通常は PCMSO と接続します。図 1 を参照ください。
● PCMRO
受信側 PCM 出力信号です。この PCM 信号が受信側 ADPCM 復号化後の出力信号で BCLK, SYNC の
立ち上がりに同期して MSB から順に出力されます。図 1 を参照ください。
パワーダウン時に PCMRO 端子は“L”状態になります。
● PCMRI
受信側 PCM 入力信号です。この PCM 入力信号は BCLK の立ち下がりでシフトされ MSB から入力されま
す。通常は PCMRO と接続します。図 1 を参照ください。
● IS
送信側 ADPCM 出力信号です。この信号は ADPCM 符号化後の出力で BCLK, SYNC の立ち上がりに同
期して MSB から順に出力されます。図 1 を参照ください。
パワーダウン時に IS 端子は“H”状態になります。
5/28
FJDL7029-04
ML7029
● IR
受信側 ADPCM 入力信号です。この ADPCM 信号は BCLK, SYNC の立ち下がりでシフトされ MSB から
入力されます。図 1 を参照ください。
● BCLK
PCM データおよび ADPCM データのシフトクロック入力信号です。SYNC 周波数の 8 倍から 256 倍までの
周波数に対応可能です。図 1 を参照ください。
● SYNC
PCM データおよび ADPCM データのサンプリング入力信号です。8 kHz または 11.025 kHz の周波数に対
応し CR3-B1 で選択できます。この信号は BCLK と同期していなければいけません。またこの信号は PCM
データの MSB 位置を示します。図 1 を参照ください。
125 s(8 kHz サンプリング時)
SYNC
BCLK
PCMSO/PCMSI/
PCMRO/PCMRI
IS/IR
MSB
MSB
LSB
LSB
図１ PCM, ADPCM インタフェース基本タイミング
6/28
FJDL7029-04
ML7029
● DEN, EXCK, DIN, DOUT
マイコン・インタフェース用シリアルコントロールポートです。本 LSI 内部には 8 バイトのコントロールレジスタ
(CR0～3)が用意されており、外部の CPU よりこれらの端子を用いてデータのライト/リードを行います。DEN
はイネーブル信号入力端子、EXCK はデータシフト用クロック端子、DIN はデータ入力端子、DOUT はデ
ータ出力端子です。タイミングを図 2-1、図 2-2 に示します。
パワーダウン時に DOUT 端子はハイインピーダンス状態になります。
DEN
EXCK
DIN
W
A2
A1
DOUT
B7 B6 B5
A0
ハイインピーダンス
B4
B3
B2
B1
B0
B4
B3
B2
B1
B0
(a) データ書き込み時
DEN
EXCK
DIN
R
DOUT
A2
A1
A0
ハイインピーダンス
B7 B6
B5
(b) データ読み出し時
図 2-1 MCU インタフェース入出力タイミング(DIN = 12 ビット）
DEN
EXCK
DIN
W
A2
A1
A0
B7 B6
B5
B4
B3
B2
B1
B0
B2
B1
B0
ハイインピーダンス
DOUT
(a) データ書き込み時
DEN
EXCK
DIN
DOUT
R
A2
A1
A0
ハイインピーダンス
B7 B6
B5
B4
B3
(b) データ読み出し時
図 2-2 MCU インタフェース入出力タイミング(DIN = 16 ビット）
7/28
FJDL7029-04
ML7029
レジスタマップは表 1 の通りです。
表１コントロールレジスタマップ
ﾚｼﾞｽﾀ
ｱﾄﾞﾚｽ
データ
A2 A1 A0
R/W
B7
B6
B5
B4
B3
B2
B1
B0
—
—
PDN
ALL
—
—
—
—
—
R/W
CR0
0
0
0
CR1
0
0
1
MODE 1 MODE 0
TX
RESET
RX
RESET
TX
MUTE
RX
MUTE
—
RX
PAD
R/W
CR2
0
1
0
TX
ON/OFF
TX
GAIN1
TX
GAIN0
RX
ON/OFF
RX
GAIN2
RX
GAIN1
RX
GAIN0
R/W
CR3
0
1
1
—
—
—
TX
GAIN2
Side Tone Side Tone Side Tone
GAIN2
GAIN1
GAIN0
HPF
HPF
8 k/11 k ON/OFF
R/W
R/W: 書き込み読み出し可能
■ 絶対最大定格
項目
電源電圧
記号
VDD
条件
—
定格値
－0.3～+5.0
単位
V
アナログ入力電圧
VAIN
—
－0.3～VDD+0.3
V
デジタル入力電圧
VDIN
—
－0.3～VDD+0.3
V
保存温度
Tstg
—
－55～+150
℃
8/28
FJDL7029-04
ML7029
■ 推奨動作条件
項目
電源電圧
記号
VDD
条件
Min.
Typ.
Max.
単位
2.7
3.0
3.6
V
–25
+25
+70
℃
動作温度範囲
Ta
電源電圧一定
—
高レベル入力電圧
VIH
デジタル入力端子
0.45×VDD
—
VDD
V
低レベル入力電圧
VIL
デジタル入力端子
0
—
0.16×VDD
V
マスタクロック周波数
FMCK1
MCK
7.776
10.368
20.736
MHｚ
マスタクロック周波数精度
FMCK2
MCK
–0.01%
SYNC×
1296
0.01%
MHz
ビットクロック周波数
FBCK
BCLK
SYNC×8
—
SYNC×
256
kHz
サンプリング周波数（*0）
FSYNC
SYNC
6.0
8.0
16
kHz
マスタクロックデューティ比
DMCK
30
50
70
%
クロックデューティ比
DCLK
MCK（≤ 20.736 MHz）
BCLK, EXCK
30
50
70
%
デジタル入力立ち上がり時間
tir
デジタル入力端子
—
—
50
ns
デジタル入力立ち下がり時間
tif
デジタル入力端子
—
—
50
ns
100
—
—
ns
0
—
20
s
SYNC-1B
CLK
s
PCM 同期タイミング
(BCLK 連続時)
PCM 同期タイミング
(バーストモードクロック時)
SYNC 信号幅
tBS
tSB
BCLK⇔SYNC
(図 3-1 参照)
BCLK⇔SYNC
(図 3-2 参照)
tWS
SYNC (図 3-1 参照)
1BCLK
—
tWSB
SYNC (図 3-2 参照)
1BCLK
—
PCM, ADPCM セットアップ時間
ｔds
—
100
—
PCM, ADPCM ホールド時間
ｔdh
CDL
—
100
—
—
ns
デジタル出力負荷
デジタル出力端子
—
—
100
pF
SG 用バイパスコンデンサ
CSG
SG-AG 間
10+0.1
—
—
F
(BCLK 連続時)
SYNC 信号幅
(バーストモードクロック時)
バースト
クロック–1
—
s
ns
*0: 補足参照
9/28
FJDL7029-04
ML7029
■ 電気的特性
● 直流特性
(VDD = 2.7～3.6 V, Ta = –25～+70℃)
条件
Min.
IDD1
動作時、無信号
—
6.0
12
mA
IDD2
パワーダウン時(入力端子固定)
—
0.01
0.1
mA
—
—
2.0
A
—
—
0.5
A
項目
記号
電源電流
(VDD = 3.0 V, サンプリング 8 kHz
IIH
VI = VDD
IIL
VI = 0 V
入力リーク電流
Typ.
Max.
単位
高レベル出力電圧
VOH
IOH = 4 mA
2.4
—
—
V
低レベル出力電圧
VOL
IOL = –4 mA
—
—
0.4
V
入力容量
CIN
—
—
5
—
pF
● アナログインタフェース
(VDD = 2.7～3.6 V,Ta = –25～+70℃)
記号
条件
Min.
Typ.
Max.
単位
入力抵抗
RIN
AIN–
—
10
—
M
出力抵抗負荷
RL
GSX, VFRO
20
—
—
k
出力容量負荷
CL
GSX, VFRO
—
—
100
pF
出力電圧レベル(*1)
VO1
GSX, VFRO(RL = 20 k)
—
—
1.3
VPP
オフセット電圧
VOF
GSX, VFRO
–100
—
100
mV
項目
SG 出力電位
VSG
SG
—
1.4
—
V
SG 出力インピーダンス
RSG
SG
—
40
—
k
SG 安定時間
TSG
SGAG 間 10+0.1F
(90%立ち上がるまでの時間)
—
700
—
ms
*1： –7.7 dBm (600) = 0 dBm0、 +3.17 dBm0 = 1.3 VPP
10/28
FJDL7029-04
ML7029
● 交流特性
(VDD = 2.7～3.6 V, Ta = –25～＋70℃)
項目
記号
LB8T1
LB8T2
送信周波数特性
SYNC = 8 kHz
BPF
LB8T3
LB8T4
LB8T5
LB11T1
送信周波数特性
SYNC = 11.025 kHz
BPF
LB11T2
LB11T3
LB11T4
LB11T5
LL8T1
送信周波数特性
SYNC = 8 kHz
LPF
LL8T2
LL8T3
LL8T4
LL11T1
送信周波数特性
SYNC = 11.025 kHz
LPF
LL11T2
LL11T3
LL11T4
LL8R1
受信周波数特性
SYNC = 8 kHz
LPF
LL8R2
LL8R3
LL8R4
LL11R1
受信周波数特性
SYNC = 11.025 kHz
LPF
LL11R2
送信 S/N 特性
SYNC = 8 kHz
SD8T1
(*2)
受信 S/N 特性
SYNC = 8 kHz
(*2)
受信 S/N 特性
SYNC = 16 kHz
(*2)
絶対レベル(*4)
SD8T2
SD8R2
SD16T1
(*2)
無信号時雑音
SYNC = 16 kHz
LL11R4
SD8R1
送信 S/N 特性
SYNC = 16 kHz
無信号時雑音
SYNC = 8 kHz
LL11R3
SD16T2
SD16R1
SD16R2
条件
周波数(Hz)
60
300
1015
3400
3970
60
300
1400
4690
5470
300
1015
3400
3970
300
1400
4690
5470
300
1015
3400
3970
300
1400
4690
5470
ｆ = 1015 Hz
ｆ = 1015 Hz
ｆ = 1015 Hz
ｆ = 1015 Hz
NIDLT
(*2)
—
NIDLR
Min.
30
–0.5
–0.5
12
–0.5
—
—
基準
—
—
—
—
基準
—
—
—
–0.5
基準
—
0
–0.5
12
30
–0.5
0
0
12
0
単位
—
1.5
1.0
—
0.5
dB
dB
dB
dB
dB
dB
dB
dB
dB
dB
dB
1.0
dB
dB
1.0
—
—
1.5
12
–0.5
1.0
—
0.5
dB
dB
dB
dB
dB
dB
–0.5
12
基準
—
—
1.0
—
dB
dB
dB
–0.5
–0.5
0
Max.
—
—
基準
—
—
—
–0.5
0
Typ.
—
0.5
—
基準
—
—
—
—
—
—
0.5
1.0
—
—
—
—
—
3
–40
3
–40
–0.5
12
35
28
35
28
3
–40
3
–40
AIN–=SG
(*3)
35
28
35
28
—
—
—
—
—
—
—
—
—
—
—
—
–68
–72
AIN–=SG
—
—
–68
–72
dB
dB
dB
dB
dB
dB
dB
dB
dB
dB
dB
dB
dBm0pP
dBm0pP
(*3)
—
—
AVT
1015 Hz(GSX)
SYNC = 8 kHz
0
0.285
0.320 0.359
Vrms
AVR
1015 Hz(VFRO) SYNC = 8 kHz
0
0.285
0.320 0.359
Vrms
NIDLT
(*2)
ﾚﾍﾞﾙ
(dBm0)
—
NIDLR
dBm0pP
dBm0pP
*2： P-メッセージフィルタ使用
*3： PCMRI 入力： “11111111”(µ-law)
*4： 0.320 Vrms = 0 dBm0 = –7.7 dBm(600)
11/28
FJDL7029-04
ML7029
● デジタルインタフェース
(VDD = 2.7～3.6 V, Ta = –20～+70℃)
Min.
Typ.
Max.
単位
0
—
200
ns
図 3-1
0
—
200
ns
図 3-2
0
—
200
ns
tXD3, tRD3
0
—
200
ns
t1
50
—
—
ns
t2
50
—
—
ns
t3
50
—
—
ns
t4
50
—
—
ns
t5
100
—
—
ns
30
—
—
ns
30
—
—
ns
項目
記号
条件
参照
tSDX, tSDR
デジタル入出力タイミング
tXD1, tRD1
tXD2, tRD2
1LSTTL+100 pF
t6
シリアルポート
Cload=50 pF
t7
入出力設定時間
t8
図 4-1
図 4-2
0
—
50
ns
t9
20
—
—
ns
t10
20
—
—
ns
ns
t11
t12
EXCK クロック周波数
fEXCK
EXCK
EXCK
0
—
50
—
—
3.5(*5)
5.0(*5)
—
—
—
—
10
ns
MHz
*5： EXCK 信号の立ち下り位置から 3.5ns～5.0ns 遅延の区間は
DEN 信号の立ち上がり設定禁止領域です。
● 交流特性＜ゲイン設定＞
項目
記号
送、受、サイドトーンゲイン設定精度
Dg
条件
すべてのゲイン設定値に対して
8 ｋHz サンプリング時
(VDD = 2.7～3.6 V, Ta = –25～+70℃)
Min.
Typ.
Max.
単位
–1
0
1
dB
12/28
FJDL7029-04
ML7029
タイミングチャート
● 送信側タイミング
BCLK
tBS
tWS
tBS
SYNC
tXD1
PCMSO
tSDX
tXD2
tXD3
MSB
LSB
tXD3
IS
MSB
tSDX
LSB
● 受信側タイミング
BCLK
SYNC
tBS
tBS
tWS
tRD1
tRD2
tRD3
PCMRO
tSDR
tds
MSB
IR
図 3-1
LSB
MSB
tdh
tRD3
LSB
PCM, ADPCM インタフェースタイミング(BCLK 連続時)
13/28
FJDL7029-04
ML7029
● 送信側タイミング
BCLK
tSB
tWSB
SYNC
tXD2
tXD1
tXD3
MSB
PCMSO
LSB
tXD3
LSB
MSB
IS
● 受信側タイミング
BCLK
tSB
SYNC
tWSB
tRD1
PCMRO
tRD2
MSB
tds
MSB
IR
図 3-2
tRD3
LSB
tdh
tRD3
LSB
PCM, ADPCM インタフェースタイミング(バーストモードクロック時)
14/28
FJDL7029-04
ML7029
● マイコンインタフェース用シリアルポートタイミング
DEN
ｔ2
1
EXCK
ｔ１
2
3
ｔ4
ｔ6
4
ｔ5
ｔ10
5
6
11
12
ｔ12
ｔ9
ｔ7
ｔ3
DIN
W/R
A2
A1
A0
B7
ｔ8
DOUT
B6
B1
B0
ｔ11
B7
B6
B1
B0
図 4-1 シリアルコントロールポートインタフェース(DIN=12 ビット)
DEN
ｔ5
ｔ2
EXCK
1
2
3
ｔ4
ｔ6
4
5
12
6
13
15
14
ｔ１
ｔ3
DIN
W/R
A2
ｔ9
ｔ7
A1
A0
16
B7
B6
B0
0
ｔ8
DOUT
B7
B6
B0
0
図 4-2 シリアルコントロールポートインタフェース(DIN=16 ビット)
15/28
FJDL7029-04
ML7029
■ 機能説明
● コントロールレジスタ内容一覧
(1) CR0（基本動作モード設定）
B7
B6
B5
B4
B3
B2
B1
B0
—
—
—
—
—
＊
＊
＊
＊
＊
CR0
—
—
PDN
ALL
初期値
＊
＊
0
初期値とは PDN 端子によるリセット動作により決定される値です。（＊は Don’t care）
B7, B6, B4～B0：未使用。LSI テストに使用しますので通常は“0”に設定してください。
B5(PDN ALL)：
(2)
パワーダウン(全体) 0/パワーオン 1/パワーダウン
本レジスタ信号は PDN 端子信号の反転との OR 処理をされますので使用時
には PDN = “1”にしてください。
CR1（ADPCM 部動作モード設定）
B7
B6
B5
B4
B3
B2
B1
B0
CR1
MODE1
MODE0
TX
RESET
RX
RESET
TX
MUTE
RX
MUTE
—
RX
PAD
初期値
0
0
0
0
0
0
＊
0
B7, B6： ADPCM 部圧縮アルゴリズム選択（出力ビット数の選択）
（0, 0）： 4 bit 出力 (32 kbps)
（0, 1）： 8 bit 出力 (64 kbps)
（1, 0）： 3 bit 出力 (24 kbps)
（1, 1）： 2 bit 出力 (16 kbps)
（）内は 8kHz サンプリング時
B5：
B4：
B3：
B2：
B1：
B0：
送信側 ADPCM リセット（G.726 規定による）、1/リセット*
受信側 ADPCM リセット（G.726 規定による）、1/リセット*
送信側 ADPCM データ MUTE、1/MUTE
受信側 ADPCM データ MUTE、1/MUTE
未使用。LSI テストに使用しますので通常は“0”に設定してください。
受信側 PAD 1/受信側音声パスに 12dB ロスの PAD が入ります。
0/PAD 無し。
*リセット幅は 1/ｆsamples 以上が必要です。また送信、受信の単独でのリセットはできません。必ず、
送信、受信リセットを同時に行って下さい。
16/28
FJDL7029-04
ML7029
(3)
CR2（PCM CODEC 部動作モード設定および送受ゲイン設定）
B7
B6
B5
B4
B3
B2
B1
B0
CR2
TX
ON/OFF
TX
GAIN2
TX
GAIN1
TX
GAIN0
RX
ON/OFF
RX
GAIN2
RX
GAIN1
RX
GAIN0
初期値
0
0
1
1
0
0
1
1
B7：
送信側 PCM 信号 ON/OFF
0/ON
1/OFF
B6, B5, B4：送信側信号ゲイン調整（表 2 参照）
B3：
受信側 PCM 信号 ON/OFF
0/ON
1/OFF
B2, B1, B0：受信側信号ゲイン調整（表 2 参照）
表 2 送受ゲイン設定表 (8kHz サンプリング時)
B6
B5
B4
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
送信側ゲイン
–6 dB
–4 dB
–2 dB
0 dB
+2 dB
+4 dB
+6 dB
+8 dB
B2
B1
B0
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
受信側ゲイン
–6 dB
–4 dB
–2 dB
0 dB
+2 dB
+4 dB
+6 dB
+8 dB
17/28
FJDL7029-04
ML7029
(4)
CR3（サイドトーンゲイン設定）
B7
CR3
初期値
B6
B5
Side Tone Side Tone Side Tone
GAIN2
GAIN0
GAIN0
0
0
0
B4
B3
B2
B1
B0
—
—
—
HPF
8 k/11 k
HPF
ON/OFF
＊
＊
＊
0
0
B7, B6, B5：サイドトーンゲイン調整（表 3 参照）
B4～B2：
未使用。LSI テストに使用しますので通常は“0”に設定してください。
表 3 サイドトーンゲイン設定表 (8kHz サンプリング時)
B7
B6
B5
ｻｲﾄﾞﾄｰﾝｹﾞｲﾝ
0
0
0
OFF
0
0
1
–21 dB
0
1
0
–19 dB
0
1
1
–17 dB
1
0
0
–15 dB
1
0
1
–13 dB
1
1
0
–11 dB
1
1
1
–9 dB
B1：送信 HPF のカットオフ周波数を選択します。
“0”：送信 HPF のカットオフ周波数はサンプリング周波数  0.0275 となります。
SYNC = 8 kHz 時： 220 Hz、 SYNC = 11.025 kHz 時： 300 Hz
SYNC = 11.025 kHz 選択時の送信周波数特性は保証できません。
“1”：送信 HPF のカットオフ周波数はサンプリング周波数  0.0200 となります。
SYNC = 8 kHz 時： 160 Hz、 SYNC = 11.025 kHz 時： 220 Hz
SYNC = 8 kHz 選択時の送信周波数特性は保証できません。
B0：送信 HPF の ON/OFF を選択します。
“0”：送信 HPF は ON となります。
“1”：送信 HPF は OFF となります。
周波数特性は、参考データ図 9～12 を参照してください。
18/28
FJDL7029-04
ML7029
■ 応用回路例
ＶＤＤ
R2
1
R1
2
3
4
5
10 µF
6
7
8
9
0.1 µF
10 µF
10
11
12
13
パワーダウン
14
15
GSX
NC
AINNC
SG
NC
VA
NC
AG
NC
VFRO
NC
NC
DG
PDN
ML7029
VD
BCLK
SYNC
PCMSO
PCMSI
IS
IR
PCMRO
PCMRI
NC
MCK
DEN
EXCK
DIN
DOUT
30
29
PCM I/F
28
27
26
25
ADPCM DATA
24
23
22
21
20
マスタクロック
19
18
17
MCU I/F
16
19/28
FJDL7029-04
ML7029
■ アプリケーション情報
● バーストモードクロックについて
本 IC はバーストモードクロックでも動作可能です。（下図参照）
BCLK
1
2
3
4
5
6
7
8
SYNC
1/fsamples
SYNC 信号幅
：ＭＩＮ. 1 ビットクロック
：MAX. バーストモードクロック－１
図 5 バースモードクロック例
SYNC 信号幅は、最小で 1 ビットクロック、最大でバーストクロック-1 となります。
● SYNC, BLCK の関係について
送信側
1/fsamples
SYNC
BCLK
1
2
3
4
5
6
7
8
Tｓ
PCMSI
(1)
PCM データ入力
A
0.83/fsamples
1s(データスリップ発生ゾーン)
図６
受信側
1/fsamples
SYNC
BCLK
1
2
3
4
5
6
7
8
Tｒ
IR
(2)
ADPCM データ入力
1s (データスリップ発生ゾーン)
0.52/fsamples
B
図７
20/28
FJDL7029-04
ML7029
IS
S/P
ADPCM COD
P/S
ラッチ
S/P
PCMSI
ラッチ
（1）
IR
A
SYNC
内部クロック生成
BCLK
B
：
：
：
：
ADPCM DEC
ラッチ
（1）
（2）
A
B
ラッチ
P/S
PCMRO
（2）
PCM データシリアル→パラレル変換出力
ADPCM データシリアル→パラレル変換出力
（1）データ内部ラッチタイミング
（2）データ内部ラッチタイミング
図8
本 LSI では、SYNC 信号を基準に内部動作タイミングを生成しております。（図 8 参照）その関係で 1 部 PCM、
ADPCM データ入力時にデータスリップが発生するタイミングがあります。
1. PCM 信号（PCMSI）取り込み時
図 6 の Ts：PCM 信号のシリアル/パラレル変換後出力(1)と A：内部ラッチタイミングが重なった場合
2. ADPCM 信号（IR）取り込み時
図 7 の Tｒ：ADPCM 信号のシリアル/パラレル変換後出力(2)と B：内部ラッチタイミングが重なった場
合
1、2 のタイミングでデータスリップが発生致します。従い、内部クロックのジッタ及び LSI 内部遅延等考慮し、A,
B のタイミングに対し、1 s 程度のゾーンを避けるように SYNC、BCLK のタイミングを決定してください。
21/28
FJDL7029-04
ML7029
■ 参考データ
● 送信周波数特性
Fs = 8 kHz 送信ＢＰＦ特性
10
0
-10
ゲイン(dB)
-20
-30
-40
-50
-60
-70
-80
100
1000
10000
周波数(Hz)
図 9 送信バンドパスフィルタ特性（Fs = 8 kHz, CR3-B1, B0 =（0, 0））
Fs = 8 kHz 送信ＬＰＦ特性
10
0
-10
ゲイン(dB)
-20
-30
-40
-50
-60
-70
-80
100
1000
10000
周波数（Ｈｚ）
図 10 送信ローパスフィルタ特性（Fs = 8 kHz, CR3-B1, B0 =（0, 1））
22/28
FJDL7029-04
ML7029
Fs = 11.025 kHz 送信 BPF 特性
10
0
-10
ゲイン(ｄB)
-20
-30
-40
-50
-60
-70
-80
100
1000
10000
周波数(Hz)
図 11 送信バンドパスフィルタ特性（Fs = 11.025 kHz, CR3-B1, B0 =（1, 0））
Fs = 11.025 kHz 送信 LPF 特性
10
0
-10
ゲイン(dB)
-20
-30
-40
-50
-60
-70
-80
100
1000
10000
周波数(Hz)
図 12 送信ローパスフィルタ特性（Fs = 11.025 kHz, CR3-B1, B0 =（1, 1））
23/28
FJDL7029-04
ML7029
● 受信周波数特性
Fs = 8 kHz 受信 LPF 特性
10
0
ゲイン(dB)
-10
-20
-30
-40
-50
-60
-70
-80
100
1000
10000
周波数(Hz)
図 13 受信ローパスフィルタ特性（Fs = 8 kHz, CR3-B1, B0 =（0, *））
Fs = 11.025 kHz 受信 LPF 特性
10
0
ゲイン(dB)
-10
-20
-30
-40
-50
-60
-70
-80
100
1000
10000
周波数(Hz)
図 14 受信ローパスフィルタ特性（Fs = 11.025 kHz, CR3-B1, B0 =（1, *））
24/28
FJDL7029-04
ML7029
■ 補足
● サンプリング周波数を 16 kHz 以上で使用される場合について
本 LSI は、サンプリング周波数 16 ｋHz 以上の動作が下記条件下で可能です。なお、下記条件下では
交流特性の保証はできませんので御了承ください。
■ サンプリング周波数 19 kHz 動作条件
項目
Min.
Typ.
Max.
電源電圧一定
3.0
—
3.6
V
—
–25
—
50
℃
VIH
デジタル入力端子
0.95 
VDD
—
VDD
V
VIL
デジタル入力端子
0
FMCK1
MCK
—
記号
条件
電源電圧
VDD
動作温度範囲
Ta
高レベル入力条件
低レベル入力条件
マスタクロック周波数
SYNC
–0.01%
 1296
マスタクロック周波数精度
FMCK2
MCK
サンプリング周波数
FSYNC
SYNC
—
DMCK
—
SD19T1
—
マスタクロックデューティ比
送信 S/N 比(3 dBm0 入力時）
0.05 
VDD
24.624
—
単位
V
MHz
0.01
MHz
19
—
kHz
40
—
70
%
—
46.2
—
dB
送信 S/N 比(–40 dBm0 入力時）
SD19T2
—
—
24.8
—
dB
受信 S/N 比(3 dBm0 入力時）
SD19R1
—
—
45.4
—
dB
受信 S/N 比(–40 dBm0 入力時）
SD19R2
—
—
38.0
—
dB
■ サンプリング周波数 21 kHz 動作条件
記号
条件
Min.
Typ.
Max.
単位
電源電圧
VDD
電源電圧一定
3.3
—
3.6
V
動作温度範囲
Ta
—
–25
—
50
℃
高レベル入力条件
VIH
デジタル入力端子
0.95 
VDD
—
VDD
V
低レベル入力条件
VIL
デジタル入力端子
0
0.05 
VDD
V
マスタクロック周波数
FMCK1
MCK
—
27.216
—
MHz
マスタクロック周波数精度
FMCK2
MCK
–0.01%
SYNC
 1296
0.01
MHz
サンプリング周波数
FSYNC
SYNC
—
21
—
kHz
マスタクロックデューティ比
DMCK
—
40
—
70
%
送信 S/N 比(3 dBm0 入力時）
SD21T1
—
—
46.1
—
dB
送信 S/N 比(–40 dBm0 入力時）
SD21T2
—
—
20.2
—
dB
受信 S/N 比(3 dBm0 入力時）
SD21R1
—
—
44.8
—
dB
受信 S/N 比(–40 dBm0 入力時）
SD21R2
—
—
37.8
—
dB
項目
25/28
FJDL7029-04
ML7029
■ パッケージ寸法図
（単位：mm）
表面実装型パッケージ実装上の注意
表面実装型パッケージは､リフロー実装時の熱や保管時のパッケージの吸湿量等に大変影響を受けやすいパ
ッケージです｡
したがって､リフロー実装の実施を検討される際には､その製品名､パッケージ名､ピン数､パッケージコード及び
希望されている実装条件（リフロー方法､温度､回数）､保管条件などをローム営業窓口まで必ずお問い合わせ
下さい｡
26/28
FJDL7029-04
ML7029
■改版履歴
ドキュメント No.
FJDL7029-03
FJDL7029-04
ページ
発行日
2001. 11
2007. 4. 6
変更内容
改版前
改版後
–
–
第 3 版作成
12
12
tM12 規格の追記
シリアルポート入出力設定時間の規格見直し
15
15
tM12 の追記
マイコンインタフェース用シリアルポート
タイミング図見直し
–
27
改版履歴追加
27/28
FJDL7029-04
ML7029
ご注意
本資料の一部または全部をラピスセミコンダクタの許可なく、転載・複写することを堅くお断りします。
本資料の記載内容は改良などのため予告なく変更することがあります。
本資料に記載されている内容は製品のご紹介資料です。ご使用にあたりましては、別途仕様書を必ずご請求
のうえ、ご確認ください。
本資料に記載されております応用回路例やその定数などの情報につきましては、本製品の標準的な動作や使
い方を説明するものです。したがいまして、量産設計をされる場合には、外部諸条件を考慮していただきます
ようお願いいたします。
本資料に記載されております情報は、正確を期すため慎重に作成したものですが、万が一、当該情報の誤り・
誤植に起因する損害がお客様に生じた場合においても、ラピスセミコンダクタはその責任を負うものではありま
せん。
本資料に記載されております技術情報は、製品の代表的動作および応用回路例などを示したものであり、ラピ
スセミコンダクタまたは他社の知的財産権その他のあらゆる権利について明示的にも黙示的にも、その実施ま
たは利用を許諾するものではありません。上記技術情報の使用に起因して紛争が発生した場合、ラピスセミコ
ンダクタはその責任を負うものではありません。
本資料に掲載されております製品は、一般的な電子機器（AV 機器、OA 機器、通信機器、家電製品、アミュー
ズメント機器など）への使用を意図しています。
本資料に掲載されております製品は、「耐放射線設計」はなされておりません。
ラピスセミコンダクタは常に品質・信頼性の向上に取り組んでおりますが、種々の要因で故障することもあり得ま
す。
ラピスセミコンダクタ製品が故障した際、その影響により人身事故、火災損害等が起こらないようご使用機器で
のディレーティング、冗長設計、延焼防止、フェイルセーフ等の安全確保をお願いします。定格を超えたご使
用や使用上の注意書が守られていない場合、いかなる責任もラピスセミコンダクタは負うものではありません。
極めて高度な信頼性が要求され、その製品の故障や誤動作が直接人命を脅かしあるいは人体に危害を及ぼ
すおそれのある機器・装置・システム（医療機器、輸送機器、航空宇宙機、原子力制御、燃料制御、各種安全
装置など）へのご使用を意図して設計・製造されたものではありません。上記特定用途に使用された場合、い
かなる責任もラピスセミコンダクタは負うものではありません。上記特定用途への使用を検討される際は、事前
にローム営業窓口までご相談願います。
本資料に記載されております製品および技術のうち「外国為替及び外国貿易法」に該当する製品または技術
を輸出する場合、または国外に提供する場合には、同法に基づく許可が必要です。
Copyright 2011 LAPIS Semiconductor Co., Ltd.
〒193-8550 東京都八王子市東浅川町 550-1
http://www.lapis-semi.com/jp/
28/28

Download Report