DAQ X シリーズ
X シリーズユーザマニュアル
NI 632x/634x/635x/636x デバイス
X シリーズユーザマニュアル
2016 年 03 ⽉
370784G-0112
サポート
技術サポートのご案内
ni.com/support
世界各地のオフィス
ni.com/niglobal から、お問い合わせ先、サポート電話番号、電⼦メールアドレス、現在実
施中のイベントに関する最新情報を提供する各国現地オフィスのウェブページにアクセスでき
ます。
⽇本ナショナルインスツルメンツ株式会社
〒 105-0012 東京都港区芝⼤⾨ 1-9-9 野村不動産芝⼤⾨ビル 8F/9F Tel: 0120-527196
National Instruments
11500 North Mopac Expressway
Austin, Texas 78759-3504
USA Tel: 512 683 0100
サポート情報の詳細については、
「NI サービス」を参照してください。ナショナルインスツルメ
ンツのドキュメントに関してご意⾒をお寄せいただく場合は、ナショナルインスツルメンツの
ウェブサイト、ni.com/jp/info にある Info Code に「feedback」とご⼊⼒ください。
© 2009–2016 National Instruments. All rights reserved.
法的情報
限定的保証
本書は、「現状有姿」
（as is）で提供されており、事前の通知なしに次の改訂版で変更される場合があります。
最新版については、ni.com/manuals をご参照ください。National Instruments Corporation（以下「NI」と
いう）は、本書の技術的な正確性を⼊念にチェックしております。ただし、NI は、本書に記載の情報の正確
性について、⼀切の明⽰⼜は黙⽰の保証を⾏わず、技術的な誤りについて⼀切の責任を負いません。
NI は、請求⽇から 1 年間、ハードウェア製品について、当該製品が適⽤ある NI の公表された仕様に実質的に
適合しないこととなるような素材及び製造技術上の⽋陥は存在しないことを保証します。
NI は、請求⽇から 90 ⽇間、（ⅰ）ソフトウェア製品が適⽤される付属のマニュアル⽂書に実質的に従って機
能し、かつ（ⅱ）当該ソフトウェアの媒体に素材及び製造技術上の⽋陥が存在しないことを保証します。
NI が適⽤ある保証期間中に⽋陥⼜は不適合の通知を受領した場合、NI はその裁量により、（ⅰ）問題のある
製品を修理若しくは交換し、⼜は（ⅱ）問題のある製品の料⾦を払い戻します。修理⼜は交換後のハード
ウェアは、当初の保証期間の残期間⼜は 90 ⽇間のうちいずれか⻑い期間について保証されます。NI が問題の
ある製品を修理⼜は交換することを選択する場合、NI は、新品、⼜は新品と同等の性能及び信頼性を有し、
当初の部品⼜は製品と少なくとも同等の機能を有する整備済みの部品⼜は製品を使⽤することができます。
お客様は製品を NI に返却する前に、NI から RMA 番号を取得する必要があります。NI は、限定的保証の対象
外のハードウェアの検査及び試験についてその費⽤を請求する権利を留保します。
限定的保証は、NI 製品の⽋陥が次のいずれかの事柄に起因するものである場合には適⽤されません：（NI 以
外の者によって実施された）不適切⼜は不⼗分なメンテナンス、設置、修理⼜は校正、許可を受けていない
改変、不適切な環境、不適切なハードウェア⼜はソフトウェア・キーの使⽤、製品の仕様の範囲を超えた不
適切な使⽤⼜は操作。不適切な電圧の印加、事故、誤⽤⼜は不注意、雷、洪⽔⼜は他の天災等の災害。
上記の救済⼿段は排他的なものであり、お客様が有する唯⼀の救済⼿段です。また、これらの救済⼿段がそ
の主要な⽬的を達成しえない場合であっても適⽤されます。
本書に明⽰に規定される場合を除いては、NI 製品は、いかなる種類の保証も付されることなく、｢現状有姿｣
（as is）で提供されます。NI は、NI 製品に関するいかなる保証（商品性の黙⽰の保証、特定⽬的適合性、第
三者の所有権その他の財産権を侵害していないこと、及び取引慣⾏⼜は取引過程により⽣じうるあらゆる保
証を含みます）も、明⽰、黙⽰を問わず、⾏いません。NI は、正確さ、的確性、信頼性その他いかなる点に
ついても、NI 製品の使⽤⼜は使⽤結果に関して、保証せず、またいかなる表明も⾏いません。NI は、NI 製品
の稼働に中断がなく、⼜は誤作動がないことを保証しません。
お客様と NI が NI 製品を対象とする保証条件について、別途署名⼜は記名押印済みの契約を締結している場
合、当該契約書における保証条件が適⽤されます。
著作権
著作権法に基づき、National Instruments Corporation（⽶国ナショナルインスツルメンツ社）の書⾯による
事前の許可なく、本書のすべて⼜は⼀部を写真複写、記録、情報検索システムへの保存、及び翻訳を含め、
電⼦的⼜は機械的ないかなる形式によっても複製⼜は転載することを禁⽌します。
National Instruments は他者の知的財産を尊重しており、お客様も同様の⽅針に従われますようお願いいた
します。NI ソフトウェアは著作権法その他知的財産権に関する法律により保護されています。NI ソフトウェ
アを⽤いて他者に帰属するソフトウェアその他のマテリアルを複製することは、適⽤あるライセンスの条件
その他の法的規制に従ってそのマテリアルを複製できる場合に限り可能であるものとします。
エンドユーザ使⽤許諾契約及び他社製品の法的注意事項
エンドユーザ使⽤許諾契約（EULA）及び他社製品の法的注意事項は以下の場所にあります。
• 注意事項は、<National Instruments>¥_Legal Information 及び <National Instruments> ディレ
クトリにあります。
• EULA は、<National Instruments>¥Shared¥MDF¥Legal¥license ディレクトリにあります。
• NI 製品とともに作成したインストーラに法律情報を組み込む⽅法については、<National
Instruments>¥_Legal Information.txt をお読みください。
⽶国政府の権利の制限
お客様が⽶国政府の機関、省⼜はその他の事業体（「⽶国政府」と総称する）である場合、本書に記載の技
術データの使⽤、複製、再製、公表、修正、開⽰⼜は転送は、⺠間機関⽤の連邦調達規則 52.227-14 と軍事
機関⽤の国防省連邦調達規則補⾜ 252.227-7014 及び 252.227-7015 に基づく限定権利条項の適⽤を受けます。
商標
NI の商標の詳細については、ni.com/trademarks の NI Trademarks and Logo Guidelines（英語）をご覧く
ださい。
ARM, Keil, and μVision are trademarks or registered of ARM Ltd or its subsidiaries.
LEGO, the LEGO logo, WEDO, and MINDSTORMS are trademarks of the LEGO Group.
TETRIX by Pitsco is a trademark of Pitsco, Inc.
FIELDBUS FOUNDATION™ and FOUNDATION™ are trademarks of the Fieldbus Foundation.
EtherCAT® is a registered trademark of and licensed by Beckhoff Automation GmbH.
CANopen® is a registered Community Trademark of CAN in Automation e.V.
DeviceNet™ and EtherNet/IP™ are trademarks of ODVA.
Go!, SensorDAQ, and Vernier are registered trademarks of Vernier Software & Technology. Vernier
Software & Technology and vernier.com are trademarks or trade dress.
Xilinx is the registered trademark of Xilinx, Inc.
Taptite and Trilobular are registered trademarks of Research Engineering & Manufacturing Inc.
FireWire® is the registered trademark of Apple Inc.
Linux® is the registered trademark of Linus Torvalds in the U.S. and other countries.
Handle Graphics®, MATLAB®, Simulink®, Stateflow®, and xPC TargetBox® are registered trademarks, and
Simulink Coder™, TargetBox™, and Target Language Compiler™ are trademarks of The MathWorks, Inc.
Tektronix®, Tek, and Tektronix, Enabling Technology are registered trademarks of Tektronix, Inc.
The Bluetooth® word mark is a registered trademark owned by the Bluetooth SIG, Inc.
The ExpressCard™ word mark and logos are owned by PCMCIA and any use of such marks by National
Instruments is under license.
The mark LabWindows is used under a license from Microsoft Corporation. Windows is a registered
trademark of Microsoft Corporation in the United States and other countries.
本書中に記載されたその他の製品名及び企業名は、それぞれの企業の商標⼜は商号です。
National Instruments Alliance Partner Program のメンバーは NI より独⽴している事業体であり、NI と何ら
代理店、パートナーシップ⼜はジョイント・ベンチャーの関係にありません。
特許
NI の製品を保護する特許については、ソフトウェアで参照できる特許情報（ヘルプ→特許）、メディアに含
まれている patents.txt ファイル、⼜は ni.com/patents からアクセスできる National Instruments Patent
Notice（英語）のうち、該当するリソースから参照してください。
輸出関連法規の遵守に関する情報
NI の輸出関連法規遵守に対する⽅針について、また必要な HTS コード、ECCN（Export Control
Classification Number）、その他の輸出⼊に関する情報の取得⽅法については、「輸出関連法規の遵守に関す
る情報」（ni.com/legal/ja/export-compliance）を参照してください。
National Instruments Corporation 製品を使⽤する際の警告
お客様は、National Instruments Corporation（以下「NI」という）の製品がお客様のシステム⼜はアプリ
ケーションに組み込まれるかどうかにかかわらず常に NI 製品の適合性及び信頼性（システム⼜はアプリケー
ションの適切な設計、プロセス及び安全性を含みます）を確認し、検証する最終的な責任を負います。
NI 製品は、⽣命若しくは安全の維持に不可⽋なシステム、危険な環境若しくはフェイル・セーフ機能が必要
となる他のあらゆる環境（原⼦⼒施設の運⽤、航空機ナビゲーション、航空交通管制システム、救命若しく
は⽣命維持システムその他の医療装置の運⽤若しくは操作を含みます）、⼜はこの製品の⽋陥が死亡、傷害、
重⼤な財産損害若しくは環境被害をもたらしうるその他あらゆる⽤途における使⽤（以下｢⾼リスク⽤途｣と
総称する）のために設計、製造⼜は試験されたものではありません。さらに、故障・機能不全を防ぐため
に、バックアップ及びシャットダウン機構の準備などの慎重な処置を講じる必要があります。NI は、NI 製品
の⾼リスク⽤途への適合性について、明⽰⼜は黙⽰を問わず、いかなる保証も⾏いません。
コンプライアンス
電磁両⽴性に関する情報
このハードウェアは、ハードウェアの適合宣⾔ (DoC)1 に記載される電磁両⽴性 (EMC) の制限、および当該す
る規制基準に基づいて所定の試験が実施され、これらに適合するものと認定されています。これらの基準およ
び制限は、ハードウェアを意図された電磁環境で操作する場合に、有害な電磁妨害から保護するために設け
られました。たとえば、⾼感度または⾼ノイズのハードウェアが近接する場所で使⽤されるなどの特別な場合
は、電磁妨害が起こる可能性を最⼩限に抑えるために追加の軽減対策を実⾏する必要がある場合もあります。
このハードウェアは当該する EMC の規制基準に準拠していますが、特定の設置において電磁妨害が起こらな
い保証はありません。ハードウェアによるラジオおよびテレビ受信への電磁妨害が起こる可能性、そして許容
できない性能低下を最⼩限に抑えるには、ハードウェアのドキュメントおよび DoC1 の⼿順に厳密に従って
取り付け、使⽤してください。
ハードウェアの電源を切⼊し、正規の無線通信サービスまたはその他の隣接する電気装置に電波妨害を起こ
していると判断した場合は、以下の措置を取ってください。
•
レシーバ（妨害を受けているデバイス）のアンテナを再設定する。
•
トランスミッタ（妨害を起こしているデバイス）をレシーバに対して再配置する。
•
トランスミッタを異なるコンセントに接続し、トランスミッタとレシーバを異なる分岐回路に配置する。
海中または⼯業地帯などの特殊な EMC 環境で使⽤する場合、EMC 基準に準拠するために、⾦属、シールド
ケースの使⽤が必要な可能性のあるハードウェアもあります。製品の設置要件については、ハードウェアの
ユーザドキュメントおよび DoC1 を参照してください。
ハードウェアが試験対象または試験導線に接続されている場合、システムは障害により影響を受けやすくな
り、地域の電磁環境に電磁妨害を起こす可能性があります。
このハードウェアを住宅地域で使⽤されますと、有害な混信を引き起こすことがあります。ユーザは⾃⼰負担
で電磁妨害の問題を解決するか、ハードウェアの操作を停⽌する必要があります。
ナショナルインスツルメンツによって明⽰的に許可されていない変更および修正は、地域の取締規則下で
ハードウェアを操作するユーザの権利を無効にする可能性があります。
1
適合宣⾔ (DoC) には、ユーザまたは設置者に対する重要な EMC 準拠および⼿順が記載されています。この
製品の適合宣⾔を⼊⼿するには、ni.com/certification（英語）にアクセスして型番または製品ライン
で検索し、該当するリンクをクリックしてください。
⽬次
第1章
はじめに
取り付け / インストール ...................................................................................................................1-1
デバイスを梱包から取り出す.........................................................................................................1-1
デバイスセルフキャリブレーション ..........................................................................................1-2
X シリーズ USB デバイスをセットアップする .......................................................................1-2
USB デバイスシャーシグランド...........................................................................................1-2
フェライトの取り付け .............................................................................................................1-3
NI USB X シリーズデバイスを取り付ける .......................................................................1-4
パネル / 壁に取り付ける ...............................................................................................1-4
DIN レールマウント .........................................................................................................1-5
USB デバイスの LED ...................................................................................................................1-6
USB ケーブル抜け防⽌機構 ....................................................................................................1-7
USB デバイスセキュリティケーブルスロット .............................................................1-7
デバイスピン配列 .................................................................................................................................1-8
デバイス仕様 ..........................................................................................................................................1-8
デバイスのアクセサリとケーブル ...............................................................................................1-8
第2章
DAQ システムの概要
DAQ ハードウェア ..............................................................................................................................2-1
DAQ-STC3 .......................................................................................................................................2-2
キャリブレーション回路.........................................................................................................2-2
ケーブルとアクセサリ .......................................................................................................................2-3
PCI Express、PXI Express、USB マスターミネーションデバイスのケ
ーブルとアクセサリ ..............................................................................................................2-3
SCXI アクセサリ .................................................................................................................2-3
SCC アクセサリ .................................................................................................................2-4
BNC アクセサリ .................................................................................................................2-5
ネジ留め式端⼦アクセサリ ..........................................................................................2-6
RTSI ケーブル .......................................................................................................................2-6
ケーブル .................................................................................................................................2-6
カスタムケーブルおよび接続 .....................................................................................2-7
USB デバイスアクセサリ、USB ケーブル、電源、フェライト ..................2-7
信号調節 ....................................................................................................................................................2-8
センサとトランスデューサ ....................................................................................................2-8
信号調節オプション ..................................................................................................................2-8
SCXI ..........................................................................................................................................2-8
SCC ..........................................................................................................................................2-9
ソフトウェアでデバイスをプログラミングする ..................................................................2-9
© National Instruments | vii
⽬次
第3章
コネクタと LED の情報
I/O コネクタ信号の説明 ................................................................................................................... 3-2
+5 V 電源 ................................................................................................................................................... 3-5
USER 1 および USER 2 ......................................................................................................................... 3-5
PCI Express デバイスのディスクドライブ電源コネクタ ................................................. 3-6
ディスクドライブ電源コネクタを使⽤する条件 ........................................................ 3-6
ディスクドライブ電源コネクタの取り付け.................................................................. 3-6
RTSI コネクタのピン配列 .................................................................................................................. 3-7
USB デバイスの LED パターン ........................................................................................................ 3-8
第4章
アナログ⼊⼒
MIO X シリーズデバイスのアナログ⼊⼒ ................................................................................ 4-1
アナログ⼊⼒レンジ .................................................................................................................. 4-2
動作電圧レンジ............................................................................................................................ 4-3
アナログ⼊⼒グランド基準設定 .......................................................................................... 4-4
ソフトウェアで AI グランド基準設定を構成する ............................................ 4-6
複数チャンネルスキャンに関する注意事項.................................................................. 4-6
アナログ⼊⼒のデータ収集⽅法 .......................................................................................... 4-9
ソフトウェアタイミング集録 ..................................................................................... 4-9
ハードウェアタイミング集録 ..................................................................................... 4-9
アナログ⼊⼒トリガ .................................................................................................................. 4-10
アナログ⼊⼒信号を接続する............................................................................................... 4-10
浮動型信号ソースを接続する............................................................................................... 4-12
浮動型信号ソースとは ................................................................................................... 4-12
浮動型信号ソースに差動（DIFF）接続を使⽤する条件 ................................ 4-12
浮動型信号ソースに⾮基準化シングルエンド（NRSE）
接続を使⽤する条件 .................................................................................................... 4-12
浮動型信号ソースに基準化シングルエンド（RSE）
接続を使⽤する条件 .................................................................................................... 4-13
浮動型信号ソースに差動接続を使⽤する ............................................................. 4-13
浮動型信号ソースに⾮基準化シングルエンド（NRSE）
接続を使⽤する .............................................................................................................. 4-16
浮動型信号ソースに基準化シングルエンド（RSE）接続を使⽤する ..... 4-17
グランド基準型信号ソースを接続する ........................................................................... 4-18
グランド基準型信号ソースとは ................................................................................ 4-18
グランド基準型信号ソースに差動接続を使⽤する条件 ................................ 4-18
グランド基準型信号ソースに⾮基準化シングルエンド（NRSE）
接続を使⽤する条件 .................................................................................................... 4-18
グランド基準型信号ソースに基準化シングルエンド（RSE）
接続を使⽤する条件 .................................................................................................... 4-19
viii | ni.com
X シリーズユーザマニュアル
グランド基準型信号ソースに差動接続を使⽤する ..........................................4-19
グランド基準型信号ソースに⾮基準化シングルエンド（NRSE）
接続を使⽤する ..............................................................................................................4-20
配線に関する注意事項 .............................................................................................................4-21
アナログ⼊⼒タイミング信号 ...............................................................................................4-22
全体および単⼀チャンネルサンプルレート ........................................................4-24
AI サンプルクロック信号 ..............................................................................................4-25
AI サンプルクロックタイムベース信号 .................................................................4-26
AI 変換クロック信号 ........................................................................................................4-27
AI 変換クロックタイムベース信号 ...........................................................................4-30
AI ホールド完了イベント信号 ....................................................................................4-31
AI 開始トリガ信号.............................................................................................................4-31
AI 基準トリガ信号.............................................................................................................4-32
AI ⼀時停⽌トリガ信号 ...................................................................................................4-34
AI アプリケーションソフトウェアについて .................................................................4-35
同時 MIO X シリーズデバイスのアナログ⼊⼒......................................................................4-36
アナログ⼊⼒端⼦構成 .............................................................................................................4-37
アナログ⼊⼒レンジ ..................................................................................................................4-37
動作電圧レンジ ............................................................................................................................4-38
アナログ⼊⼒のデータ収集⽅法 ..........................................................................................4-39
アナログ⼊⼒トリガ ..................................................................................................................4-40
アナログ⼊⼒信号を接続する ...............................................................................................4-41
信号ソースのタイプ.........................................................................................................4-41
グランド基準型信号ソースの差動接続 ..................................................................4-42
浮動型信号ソースの差動接続 .....................................................................................4-43
配線に関する注意事項 .............................................................................................................4-44
差動モードでドリフトを最⼩限に抑える .............................................................4-45
アナログ⼊⼒タイミング信号 ...............................................................................................4-45
全体および単⼀チャンネルサンプルレート ........................................................4-47
AI サンプルクロック信号 ..............................................................................................4-48
AI サンプルクロックタイムベース信号 .................................................................4-49
AI ホールド完了イベント信号 ....................................................................................4-50
AI 開始トリガ信号.............................................................................................................4-50
AI 基準トリガ信号.............................................................................................................4-52
AI ⼀時停⽌トリガ信号 ...................................................................................................4-54
AI アプリケーションソフトウェアについて .................................................................4-55
第5章
アナログ出⼒
AO 基準選択............................................................................................................................................5-2
出⼒信号のグリッチを抑える.........................................................................................................5-2
© National Instruments | ix
⽬次
アナログ出⼒データの⽣成⽅法 ................................................................................................... 5-3
ソフトウェアタイミング⽣成............................................................................................... 5-3
ハードウェアタイミング⽣成............................................................................................... 5-3
アナログ出⼒トリガ............................................................................................................................ 5-5
アナログ出⼒信号を接続する ........................................................................................................ 5-5
アナログ出⼒タイミング信号 ........................................................................................................ 5-6
AO 開始トリガ信号 ................................................................................................................... 5-6
再トリガ可能アナログ出⼒ .......................................................................................... 5-6
デジタルソースを使⽤する .......................................................................................... 5-7
アナログソースを使⽤する .......................................................................................... 5-7
AO 開始トリガ信号を出⼒端⼦に経路設定する ............................................... 5-7
AO ⼀時停⽌トリガ信号 ......................................................................................................... 5-8
デジタルソースを使⽤する .......................................................................................... 5-8
アナログソースを使⽤する .......................................................................................... 5-9
AO ⼀時停⽌トリガ信号を出⼒端⼦に経路設定する ...................................... 5-9
AO サンプルクロック信号..................................................................................................... 5-9
内部ソースを使⽤する ................................................................................................... 5-9
外部ソースを使⽤する ................................................................................................... 5-10
AO サンプルクロック信号を出⼒端⼦に経路設定する ................................. 5-10
その他のタイミング要件............................................................................................... 5-10
AO サンプルクロックタイムベース信号........................................................................ 5-11
AO アプリケーションソフトウェアについて........................................................................ 5-11
第6章
デジタル I/O
デジタル⼊⼒のデータ収集⽅法 ................................................................................................... 6-2
ソフトウェアタイミング集録............................................................................................... 6-2
ハードウェアタイミング集録............................................................................................... 6-2
デジタル⼊⼒トリガ............................................................................................................................ 6-3
デジタル波形集録 ................................................................................................................................ 6-4
DI サンプルクロック信号 ....................................................................................................... 6-4
内部ソースを使⽤する ................................................................................................... 6-5
外部ソースを使⽤する ................................................................................................... 6-5
DI サンプルクロックを出⼒端⼦に経路設定する ............................................. 6-5
その他のタイミング要件............................................................................................... 6-6
DI サンプルクロックタイムベース信号 .......................................................................... 6-6
DI 開始トリガ信号 ...................................................................................................................... 6-7
再トリガ可能 DI ................................................................................................................. 6-7
デジタルソースを使⽤する .......................................................................................... 6-8
アナログソースを使⽤する .......................................................................................... 6-8
DI 開始トリガを出⼒端⼦に経路設定する ............................................................ 6-8
x | ni.com
X シリーズユーザマニュアル
DI 基準トリガ信号 ......................................................................................................................6-8
デジタルソースを使⽤する ..........................................................................................6-9
アナログソースを使⽤する ..........................................................................................6-10
DI 基準トリガ信号を出⼒端⼦に経路設定する...................................................6-10
DI ⼀時停⽌トリガ信号.............................................................................................................6-10
デジタルソースを使⽤する ..........................................................................................6-11
アナログソースを使⽤する ..........................................................................................6-11
DI ⼀時停⽌トリガ信号を出⼒端⼦に経路設定する .........................................6-11
デジタル出⼒データの⽣成⽅法 ....................................................................................................6-11
ソフトウェアタイミング⽣成 ...............................................................................................6-11
ハードウェアタイミング⽣成 ...............................................................................................6-12
デジタル出⼒トリガ ............................................................................................................................6-13
デジタル波形⽣成 .................................................................................................................................6-13
DO サンプルクロック信号 .....................................................................................................6-14
内部ソースを使⽤する ....................................................................................................6-14
外部ソースを使⽤する ....................................................................................................6-15
DO サンプルクロックを出⼒端⼦に経路設定する ...........................................6-15
その他のタイミング要件 ...............................................................................................6-15
DO サンプルクロックタイムベース信号 ........................................................................6-15
DO 開始トリガ信号 ...................................................................................................................6-16
再トリガ可能 DO...............................................................................................................6-16
デジタルソースを使⽤する ..........................................................................................6-16
アナログソースを使⽤する ..........................................................................................6-17
DO 開始トリガ信号を出⼒端⼦に経路設定する ................................................6-17
DO ⼀時停⽌トリガ信号 ..........................................................................................................6-17
デジタルソースを使⽤する ..........................................................................................6-18
アナログソースを使⽤する ..........................................................................................6-19
DO ⼀時停⽌トリガ信号を出⼒端⼦に経路設定する ......................................6-19
I/O 保護......................................................................................................................................................6-19
プログラム可能な電源投⼊時の状態 ..........................................................................................6-19
DI 変化検出 ..............................................................................................................................................6-20
DI 変化検出アプリケーション ..............................................................................................6-21
デジタルフィルタ .................................................................................................................................6-21
ウォッチドッグタイマ .............................................................................................................6-24
デジタル I/O 信号を接続する .........................................................................................................6-25
DIO アプリケーションソフトウェアについて .......................................................................6-25
第7章
カウンタ
カウンタタイミングエンジン.........................................................................................................7-2
カウンタ⼊⼒アプリケーション ....................................................................................................7-3
エッジをカウントする .............................................................................................................7-3
© National Instruments | xi
⽬次
シングルポイント（オンデマンド）エッジカウント..................................... 7-4
バッファ型（サンプルクロック）エッジカウント ......................................... 7-4
カウント⽅向を制御する............................................................................................... 7-5
パルス幅測定 ................................................................................................................................ 7-5
単⼀パルス幅測定 ............................................................................................................. 7-6
指定なしバッファ型パルス幅測定 ........................................................................... 7-6
サンプルクロックバッファ型パルス幅測定 ........................................................ 7-7
ハードウェアタイミングシングルポイントパルス幅測定 ........................... 7-7
パルス測定 ..................................................................................................................................... 7-8
単⼀パルス測定 .................................................................................................................. 7-8
指定なしバッファ型パルス測定 ................................................................................ 7-9
サンプルクロックバッファ型パルス測定 ............................................................. 7-9
ハードウェアタイミングシングルポイントパルス測定 ................................ 7-10
パルスと半周期測定 ........................................................................................................ 7-10
半周期測定 ..................................................................................................................................... 7-10
単⼀半周期測定 .................................................................................................................. 7-11
指定なしバッファ型半周期測定 ................................................................................ 7-11
周波数測定 ..................................................................................................................................... 7-11
1 つのカウンタによる低周波数 ................................................................................. 7-12
2 つのカウンタによる⾼周波数 ................................................................................. 7-12
2 つのカウンタによる広範囲周波数........................................................................ 7-13
サンプルクロックバッファ型周波数測定 ............................................................. 7-14
ハードウェアタイミングシングルポイント周波数測定 ................................ 7-16
周波数測定⽅法を選択する .......................................................................................... 7-16
周期測定 .......................................................................................................................................... 7-20
位置測定 .......................................................................................................................................... 7-20
位相差出⼒エンコーダによる測定 ........................................................................... 7-21
2 パルスエンコーダによる測定 ................................................................................. 7-23
バッファ型（サンプルクロック）位置測定 ........................................................ 7-23
ハードウェアタイミングシングルポイント位置測定..................................... 7-24
2 信号エッジ間隔測定 .............................................................................................................. 7-24
単⼀ 2 信号エッジ間隔測定.......................................................................................... 7-25
指定なしバッファ型 2 信号エッジ間隔測定 ........................................................ 7-25
サンプルクロックバッファ型 2 信号間隔測定 ................................................... 7-26
ハードウェアタイミングシングルポイント 2 信号間隔測定 ...................... 7-26
カウンタ出⼒アプリケーション ................................................................................................... 7-27
簡易パルス⽣成............................................................................................................................ 7-27
単⼀パルス⽣成 .................................................................................................................. 7-27
開始トリガによる単⼀パルス⽣成 ........................................................................... 7-28
パルス列⽣成 ................................................................................................................................ 7-28
有限パルス列⽣成 ............................................................................................................. 7-29
再トリガ可能なパルスまたはパルス列⽣成 ........................................................ 7-29
xii | ni.com
X シリーズユーザマニュアル
連続パルス列⽣成 .............................................................................................................7-31
バッファ型パルス列⽣成 ...............................................................................................7-31
有限指定なしバッファ型パルス列⽣成 ..................................................................7-32
連続バッファ型指定なしパルス列⽣成 ..................................................................7-32
有限バッファ型サンプルクロックパルス列⽣成...............................................7-32
連続バッファ型サンプルクロックパルス列⽣成...............................................7-34
周波数の⽣成 .................................................................................................................................7-34
周波数発⽣器を使⽤する ...............................................................................................7-34
周波数分周......................................................................................................................................7-35
ETS のパルス⽣成 .........................................................................................................................7-35
カウンタタイミング信号 ..................................................................................................................7-36
Counter n Source 信号 ............................................................................................................7-37
信号を Counter n Source に経路設定する...........................................................7-37
Counter n Source を出⼒端⼦に経路設定する ..................................................7-38
Counter n Gate 信号 ................................................................................................................7-38
信号を Counter n Gate に経路設定する...............................................................7-38
Counter n Gate を出⼒端⼦に経路設定する ......................................................7-38
Counter n Aux 信号 ...................................................................................................................7-38
信号を Counter n Aux に経路設定する..................................................................7-39
Counter n A、Counter n B、Counter n Z 信号 ...........................................................7-39
信号を A、B、Z カウンタ⼊⼒に経路設定する ..................................................7-39
Counter n Z 信号を出⼒端⼦に接続する ...............................................................7-39
Counter n Up_Down 信号 ......................................................................................................7-39
Counter n HW Arm 信号..........................................................................................................7-40
信号を Counter n HW Arm ⼊⼒に経路設定する ..............................................7-40
Counter n Sample Clock 信号 ............................................................................................7-40
内部ソースを使⽤する ....................................................................................................7-41
外部ソースを使⽤する ....................................................................................................7-41
Counter n Sample Clock を出⼒端⼦に経路設定する ..................................7-41
Counter n Internal Output と Counter n TC 信号 ......................................................7-41
Counter n Internal Output を出⼒端⼦に経路設定する ................................7-42
周波数出⼒信号 ............................................................................................................................7-42
周波数出⼒を端⼦に経路設定する............................................................................7-42
デフォルトのカウンタ / タイマピン配列 .................................................................................7-42
カウンタトリガ......................................................................................................................................7-45
その他のカウンタの機能 ..................................................................................................................7-46
カウンタをカスケード接続する ..........................................................................................7-46
プリスケール .................................................................................................................................7-46
同期モード......................................................................................................................................7-47
100 MHz ソースモード....................................................................................................7-47
25 MHz を超える外部ソース........................................................................................7-47
25 MHz 未満の外部または内部ソース ....................................................................7-48
© National Instruments | xiii
⽬次
第8章
PFI
PFI 端⼦をタイミング⼊⼒信号として使⽤する .................................................................... 8-2
PFI 端⼦を使⽤してタイミング出⼒信号をエクスポートする ....................................... 8-2
PFI 端⼦をスタティックデジタル I/O として使⽤する ...................................................... 8-3
PFI 端⼦をデジタル検出イベントで使⽤する ......................................................................... 8-4
PFI ⼊⼒信号を接続する .................................................................................................................... 8-4
PFI フィルタ............................................................................................................................................. 8-4
I/O 保護 ..................................................................................................................................................... 8-6
プログラム可能な電源投⼊時の状態 .......................................................................................... 8-6
第9章
デジタル接続とクロック⽣成
クロック経路設定 ................................................................................................................................ 9-1
100 MHz タイムベース ............................................................................................................. 9-2
20 MHz タイムベース ............................................................................................................... 9-2
100 kHz タイムベース ............................................................................................................... 9-2
外部基準クロック ....................................................................................................................... 9-2
10 MHz 基準クロック ............................................................................................................... 9-3
複数のデバイスを同期する ............................................................................................................. 9-3
PXI Express デバイス ................................................................................................................. 9-3
PCI Express デバイス ................................................................................................................ 9-3
USB デバイス ................................................................................................................................. 9-4
リアルタイムシステムインテグレーション（RTSI）............................................................ 9-4
RTSI コネクタのピン配列 ........................................................................................................ 9-5
RTSI を出⼒として使⽤する.................................................................................................... 9-6
RTSI 端⼦をタイミング⼊⼒信号として使⽤する ........................................................ 9-6
RTSI フィルタ................................................................................................................................. 9-7
PXI および PXI Express クロックとトリガ信号 ...................................................................... 9-7
PXIe_CLK100 ................................................................................................................................. 9-7
PXIe_SYNC100.............................................................................................................................. 9-7
PXI_CLK10....................................................................................................................................... 9-8
PXI トリガ ....................................................................................................................................... 9-8
PXI_STAR トリガ .......................................................................................................................... 9-8
PXI_STAR フィルタ ..................................................................................................................... 9-8
PXIe_DSTAR<A..C> ..................................................................................................................... 9-9
第 10 章
バスインタフェース
データの転送⽅法 ................................................................................................................................ 10-1
PCI Express/PXI Express デバイスのデータ転送⽅法 ................................................ 10-1
USB デバイスのデータ転送⽅法 .......................................................................................... 10-2
xiv | ni.com
X シリーズユーザマニュアル
PXI Express に関する注意事項 ........................................................................................................10-3
PXI および PXI Express クロックおよびトリガ信号 ...................................................10-3
PXI Express......................................................................................................................................10-3
第 11 章
トリガ処理
デジタルソースによるトリガ.........................................................................................................11-1
アナログソースによるトリガ.........................................................................................................11-2
APFI <0,1> 端⼦ .............................................................................................................................11-3
アナログ⼊⼒チャンネル.........................................................................................................11-3
MIO X シリーズデバイスのアナログ⼊⼒チャンネル .....................................11-3
同時 MIO X シリーズデバイスのアナログ⼊⼒チャンネル ..........................11-4
アナログトリガの動作 .............................................................................................................11-4
アナログ⽐較イベントを出⼒端⼦に経路設定する ...................................................11-4
アナログトリガの種類 .......................................................................................................................11-5
アナログトリガの確度 .......................................................................................................................11-7
付録 A
デバイス特有の情報
付録 B
その他の情報
付録 C
トラブルシューティング
付録 D
NI サービス
索引
図⼀覧
図 A-1.
図 A-2.
図 A-3.
図 A-4.
図 A-5.
図 A-6.
図 A-7.
図 A-8.
図 A-9.
図 A-10.
図 A-11.
NI PCIe-6320 ピン配列 ............................................................................................A-2
NI PCIe-6321 および NI PCIe/PXIe-6341 ピン配列 ....................................A-4
NI USB-6341 ネジ留め式端⼦のピン配列 ........................................................A-5
NI USB-6341 BNC ピン配列....................................................................................A-6
NI PCIe-6323/6343 ピン配列 ................................................................................A-8
NI USB-6343 ネジ留め式端⼦のピン配列 .......................................................A-9
USB-6343 BNC ピン配列 .........................................................................................A-10
NI PXIe-6345/6355 ピン配列 .................................................................................A-12
NI PCIe-6351 および NI PCIe/PXIe-6361 ピン配列 ....................................A-14
NI USB-6351/6361 ネジ留め式端⼦のピン配列 ............................................A-15
NI USB-6361 マスターミネーションのピン配列 .........................................A-16
© National Instruments | xv
⽬次
図 A-12.
図 A-13.
図 A-14.
図 A-15.
図 A-16.
図 A-17.
図 A-18.
図 A-19.
図 A-20.
図 A-21.
図 A-22.
図 A-23.
図 A-24.
図 A-25.
xvi | ni.com
USB-6361 BNC ピン配列 ......................................................................................... A-17
NI PCIe-6353 および NI PCIe/PXIe-6363 ピン配列 .................................... A-19
NI USB-6363 マスターミネーションのピン配列 ......................................... A-20
NI USB-6353/6363 ネジ留め式端⼦のピン配列............................................ A-21
USB-6363 BNC ピン配列 ......................................................................................... A-22
NI PXIe-6356/6366/6376 ピン配列 ..................................................................... A-24
NI USB-6366 マスターミネーションのピン配列 ......................................... A-25
NI USB-6356/6366 ネジ留め式端⼦のピン配列............................................ A-26
NI USB-6356/6366 BNC ピン配列 ....................................................................... A-27
NI PXIe-6358/6368/6378 ピン配列 ..................................................................... A-29
NI PXIe-6365 コネクタ 2 のピン配列 ................................................................ A-31
NI PXIe-6365 コネクタ 0 およびコネクタ 1 のピン配列 ......................... A-32
NI PXIe-6375 コネクタ 2 およびコネクタ 3 のピン配列 ......................... A-34
NI PXIe-6375 コネクタ 0 およびコネクタ 1 のピン配列 ......................... A-35
1
はじめに
『X シリーズユーザマニュアル』には、NI-DAQmx 15.5 以降を使⽤した NI X シリーズ
データ収集（DAQ）デバイスの使⽤に関する情報が記載されています。X シリーズ
デバイスは、最⼤ 208 のアナログ⼊⼒（AI）チャンネル、最⼤ 4 つのアナログ出⼒
（AO）チャンネル、最⼤ 48 ラインのデジタル⼊⼒ / 出⼒（DIO）、および 4 つのカウ
ンタを装備しています。この章では、X シリーズデバイスを使⽤するにあたって必要
な基本的情報について説明します。
取り付け / インストール
DAQ デバイスを取り付ける前に、そのデバイスで使⽤する予定のソフトウェアをイ
ンストールする必要があります。
1. アプリケーションソフトウェアのインストール — その他のソフトウェアを使⽤
する場合は、ソフトウェアに付属のインストール⼿順を参照してください。
2. NI-DAQmx のインストール —NI-DAQmx に付属し、ni.com/manuals からもア
クセスが可能な『DAQ スタートアップガイド』では、ソフトウェアとハード
ウェアのインストール、チャンネルとタスクの構成、およびアプリケーションを
開発する⽅法が段階的に説明されています。
3. ハードウェアの取り付け —「デバイスを梱包から取り出す」セクションの記述
に従って X シリーズデバイスを箱から取り出します。『DAQ スタートアップガ
イド』には、PCI Express、PXI Express デバイス、USB デバイス、アクセサリと
ケーブルの取り付けに関する情報が記載されています。
デバイスを梱包から取り出す
デバイスは、静電気放電（ESD）を防ぐために静電気防⽌⽤パッケージで包装して出荷
しています。ESD は、デバイスのコンポーネント破損の原因となる可能性があります。
注意
露出しているコネクタピンには絶対に触れないでください。
デバイスの取り扱い中に ESD による破損を防ぐために、以下の予防措置を⾏います。
•
•
接地ストラップを使⽤したり、接地された物体に触れて、⾝体を接地してください。
静電気防⽌⽤パッケージをシャーシの⾦属部分に接触させてから、デバイスを取
り出してください。
© National Instruments | 1-1
第1章
はじめに
デバイスを箱から取り出し、ゆるんでいる部品や破損箇所がないか調べます。デバイ
スが破損している場合は、ナショナルインスツルメンツにご連絡ください。破損した
デバイスをコンピュータやシャーシに接続しないでください。
デバイスを使⽤しないときは、静電気防⽌⽤パッケージに⼊れて保管してください。
デバイスセルフキャリブレーション
NI は、X シリーズデバイスの取り付け後と周囲温度が変化した時に、セルフキャリ
ブレーションを実⾏することを推奨しています。セルフキャリブレーションは、推奨
されるウォームアップ時間が経過した後に実⾏する必要があります。ご使⽤のデバイ
スのウォームアップ時間については、デバイスの仕様書を参照してください。この機
能はデバイスのオンボード基準電圧を測定し、操作環境での短期変動により発⽣する
誤差を補正するためにセルフキャリブレーション定数を調整します。
以下の⼿順に従って、Measurement & Automation Explorer（MAX）を使⽤してセル
フキャリブレーションを開始できます。
1.
2.
3.
MAX を起動します。
マイシステム→デバイスとインタフェース→＜使⽤するデバイス＞を選択しま
す。
以下のいずれかの⽅法で、セルフキャリブレーションを開始します。
• MAX の右上隅でセルフキャリブレーションをクリックします。
• MAX のツリー構図でデバイス名を右クリックし、ドロップダウンメニュー
からセルフキャリブレーションを選択します。
メモ 『NI-DAQmx ヘルプ』の「デバイスキャリブレーション」または
『LabVIEW ヘルプ』で説明されているように、NI-DAQmx でプログラムに
よってセルフキャリブレーションを実⾏することも可能です。
X シリーズ USB デバイスをセットアップする
以下のセクションでは、X シリーズ USB デバイスの機能と、使⽤にあたってのベスト
プラクティスについて説明します。
USB デバイスシャーシグランド
メモ （NI USB-636x マスターミネーションデバイス）USB マスターミネー
ション X シリーズデバイスには、I/O コネクタを介したシャーシグランド
接続があります。
（NI USB-634x /635x /636x ネジ留め式端⼦デバイス）EMC に適合するには、USB ネジ
留め式端⼦ X シリーズデバイスのシャーシを必ずシャーシグランド経由でアースに
接続してください。
1-2 | ni.com
X シリーズユーザマニュアル
ワイヤは、最⻑ 1.5 m（5 ft）の⻑さで AWG 16 以上の銅線である必要があります。施
設の電⼒システムのアースにワイヤを取り付けてください。アース接続の詳細につい
ては、ni.com/jp/info で Info Code に「emcground」と⼊⼒して表⽰される技術
サポートデータベースのドキュメント「Grounding for Test and Measurement
Devices」を参照してください。
図 1-1 のように、USB X シリーズデバイスのシャーシ接地⽤圧着端⼦にワイヤを取り
付け、はんだ付けすることができます。ワイヤはできるだけ短くしてください。
図 1-1. NI USB-634x/635x/636x ネジ留め式端⼦デバイスをシャーシ接地⽤圧着端⼦経由で
接地する
（NI USB-63xx BNC デバイス）ワイヤはいずれの NI USB-63xx BNC デバイスの CHS
GND ネジ留め式端⼦にも取り付けることができます。できるだけ短いワイヤを使⽤
してください。さらに、シールド部分を超えるケーブルのワイヤをできるだけ短くす
る必要があります。
フェライトの取り付け
（NI USB X シリーズ）NI USB X シリーズデバイスの放射 RF エミッションで指定された
EMC のパフォーマンスを確保するには、図 1-2 のように、付属のスナップ式フェラ
イトビーズを電源ケーブルに取り付けてください。
フェライトビーズが電源ケーブルのできるだけ端に近い位置にあることを確認しま
す。ハウジングを開きフェライトの中⼼に電源ケーブルを⼀周巻き付けて、スナップ
式フェライトビーズを取り付けます。ロックタブがしっかりとかみ合うまでフェライ
トビーズを閉じます。
追加の EMI サプレッションフェライト（⻑さ 10.2 mm、製品番号 781233-02）は、ナ
ショナルインスツルメンツよりご購⼊いただけます。
© National Instruments | 1-3
第1章
はじめに
図 1-2. NI USB X シリーズデバイスにフェライトを取り付ける
3
2
1
x1
1
電源ケーブル
2
フェライト
3
NI USB X シリーズデバイス
NI USB X シリーズデバイスを取り付ける
（NI USB BNC X シリーズデバイスを除く）NI USB X シリーズデバイスは、
「パネル / 壁
に取り付ける」セクションの説明にしたがって壁やパネルに取り付けてデスクトップ
で使⽤することができます。または「DIN レールマウント」セクションの説明にした
がって標準 DIN レールに取り付けて使⽤することもできます。
パネル / 壁に取り付ける
NI USB X シリーズデバイスを、USB X シリーズ⽤マウントキット（製品番号
781514-01、USB X シリーズデバイスキットとは別売）を使⽤して壁またはパネルに
取り付けるには、以下の⼿順に従ってください。図 1-3 を参照してください。
1. 3 つの #8-32 平頭ネジを使⽤して、バックパネルウォールマウントをパネル /
壁に取り付けます。No. 2 プラスドライバを使⽤して、各ネジを 1.1 N · m
（10 lb · in.）のトルクで締めます。
1-4 | ni.com
X シリーズユーザマニュアル
図 1-3. USB X シリーズ⽤マウントキットで壁またはパネルに取り付ける
2.
バックパネルウォールマウントに、USB X シリーズデバイスを信号ワイヤを下に
向け、デバイスの底⾯がバックパネルウォールマウントの枠にはまるように配置
します。
3.
USB X シリーズデバイスを適切な位置に合わせながら、2 つのつまみネジでフロ
ントブラケットをバックパネルウォールマウントに固定します。
DIN レールマウント
USB X シリーズデバイスを、DIN レールクリップ付き USB X シリーズ⽤マウントキッ
ト（製品番号 781515-01、USB X シリーズデバイスキットとは別売）を使⽤して DIN
レールに取り付けるには、以下の⼿順に従ってください。
1. 図 1-4 で⽰すように、DIN レールクリップをバックパネルウォールマウントの背
⾯に、プラスドライバー（No. 1）を使⽤して、キットに含まれる 4 つの⼩ネジ
（製品番号 740981-01）でデバイスに取り付けます。0.4 N · m （3.6 lb · in.）のトル
クでネジを締めます。
© National Instruments | 1-5
第1章
はじめに
図 1-4. DIN レールクリップをバックパネルウォールマウントに取り付ける
2.
図 1-5 で⽰すように、ブラケットを DIN レールにはめ込みます。
図 1-5. DIN レールクリップのパーツ配置図
1
2
3
1
DIN レールクリップ
2
DIN レールスプリング
3
DIN レール
3.
バックパネルウォールマウントに、USB X シリーズデバイスを信号ワイヤを下に
向け、デバイスの底⾯がバックパネルウォールマウントの枠にはまるように配置
します。
4.
USB X シリーズデバイスを適切な位置に合わせながら、2 つのつまみネジでフロ
ントブラケットをバックパネルウォールマウントに固定します。
USB デバイスの LED
（NI USB-634x/635x/636x デバイス）USB X シリーズデバイスの READY LED および
ACTIVE LED については、第 3 章「コネクタと LED の情報」の「USB デバイスの LED
パターン」セクションを参照してください。
1-6 | ni.com
X シリーズユーザマニュアル
USB ケーブル抜け防⽌機構
（NI USB-634x/635x/636x デバイス）図 1-6 で⽰すように、USB X シリーズデバイス
キットに含まれるロック付き USB ケーブルのジャックネジを抜け防⽌機構として使
⽤して、USB ケーブルをデバイスに固定することができます。
図 1-6. USB X シリーズデバイス上の USB ケーブル抜け防⽌アクセサリ
2
1
1
ロック USB ケーブルジャックネジ
3
2
ジャックネジ⽳
3
セキュリティケーブルス
ロット
USB デバイスセキュリティケーブルスロット
（NI USB-634x/635x/636x デバイス）図 1-6 に⽰すように、セキュリティケーブルス
ロットを使⽤して、USB X シリーズデバイスにオプションのラップトップロックを取
り付けることができます。
メモ セキュリティケーブルは盗難を防⽌するために設計されたものです
が、デバイスの誤⽤や盗難を完全に防ぐことはできません。詳細について
は、セキュリティケーブルに付属するドキュメントを参照してください。
メモ USB デバイス上にあるセキュリティケーブルスロットは、すべての
ラップトップロックケーブルと互換性があるわけではありません。
© National Instruments | 1-7
第1章
はじめに
デバイスピン配列
X シリーズのデバイスピン配列は、付録 A「デバイス特有の情報」を参照してくだ
さい。
デバイス仕様
デバイスの詳細については、デバイスの仕様書を参照してください。X シリーズデバ
イスのドキュメントは、ni.com/manuals からダウンロードできます。
デバイスのアクセサリとケーブル
NI は、DAQ デバイスと使⽤するさまざまなアクセサリとケーブルを提供していま
す。詳細については、第 2 章「DAQ システムの概要」の「ケーブルとアクセサリ」
セクションを参照してください。
1-8 | ni.com
2
DAQ システムの概要
図 2-1 は、センサ、トランスデューサ、信号調節デバイス、さまざまなデバイスをア
クセサリに接続するケーブル、X シリーズデバイス、プログラミングソフトウェア、
および PC を含む、標準の DAQ システムを⽰しています。以下のセクションでは、
標準の DAQ システムのコンポーネントについて説明します。
図 2-1. 典型的な DAQ システムのコンポーネント
ಙྕㄪ⠇
䝉䞁䝃䛸
䝖䝷䞁䝇䝕䝳䞊䝃
䜿䞊䝤䝹䛸
䜰䜽䝉䝃䝸
DAQ
䝝䞊䝗䜴䜵䜰
DAQ
䝋䝣䝖䜴䜵䜰
䝟䞊䝋䝘䝹䝁䞁䝢䝳䞊䝍
䜎䛯䛿
PXI Express
䝅䝱䞊䝅
DAQ ハードウェア
DAQ ハードウェアは、信号のデジタル化、アナログ出⼒信号⽣成のための D/A 変換
の実⾏、およびデジタル I/O 信号の測定と制御を⾏います。図 2-2 は、すべての X シ
リーズデバイスに共通するコンポーネントを⽰しています。
図 2-2. ⼀般の X シリーズブロック図
䜰䝘䝻䜾ධຊ
I/O 䝁䝛䜽䝍
䜰䝘䝻䜾ฟຊ
䝕䝆䝍䝹 I/O
䝕䝆䝍䝹᥋⥆
䛚䜘䜃
䜽䝻䝑䜽⏕ᡂ
䝞䝇
䜲䞁䝍䝣䜵䞊䝇
䝞䝇
䜹䜴䞁䝍
RTSI
PFI
© National Instruments | 2-1
第2章
DAQ システムの概要
DAQ-STC3
DAQ-STC3 と DAQ-6202 は、X シリーズデータ収集ハードウェアに⾼性能のデジタル
エンジンを実装しています。このエンジンの重要な特徴には以下が含まれています。
• 柔軟な AI と AO サンプルおよび変換タイミング
• 多くのトリガモード
• 独⽴した AI、AO、DI、DO、およびカウンタ FIFO
• RTSI 信号の⽣成と接続による複数デバイスの同期化
• 内部 / 外部タイミング信号の⽣成と接続
• ハードウェアゲート機能を持つ 4 つの柔軟な 32 ビットカウンタ / タイマモ
ジュール
• デジタル波形の集録 / ⽣成
• スタティック DIO 信号
• TRUE 5 V ⾼電流駆動 DO
• DI 変化検出
• DO ウォッチドッグタイマ
• クロック同期のための PLL
• 信号調節⽤アクセサリへのシームレスなインタフェース
• PCI Express/PXI Express インタフェース
• すべての集録 / ⽣成機能⽤の独⽴したスキャタ / ギャザ DMA コントローラ
キャリブレーション回路
X シリーズのアナログ⼊⼒ / 出⼒には、ゲインおよびオフセット誤差を修正するキャ
リブレーション回路があります。実⾏時に時間と温度ドリフトが原因で⽣じる
AI/AO 誤差を最⼩限に抑えるために、デバイスをキャリブレートできます。内部基
準で時間や温度変化における⾼い確度と安定性を確保できるため、外部回路は必要あ
りません。
⼯場キャリブレーション定数は、オンボード EEPROM に恒久的に格納され修正はで
きません。第 1 章「はじめに」の「デバイスセルフキャリブレーション」セクショ
ンに記載された⽅法でデバイスのセルフキャリブレーションを実⾏すると、ソフト
ウェアは新しい定数を EEPROM のユーザが修正可能なセクションに格納します。デ
バイスを⼯場出荷時のキャリブレーション状態に戻すために、ソフトウェアは⼯場
キャリブレーション定数を EEPROM のユーザが修正可能なセクションにコピーする
ことができます。キャリブレーション定数の使⽤については、『NI-DAQmx ヘルプ』
または『LabVIEW ヘルプ』を参照してください。
X シリーズデバイスの詳しいキャリブレーション⼿順については、ni.com/manuals
で利⽤可能な『B/E/M/S/X Series Calibration Procedure』を参照してください。
2-2 | ni.com
X シリーズユーザマニュアル
ケーブルとアクセサリ
注意 電磁両⽴性（EMC）要件に適合させるには、シールドケーブルおよ
びアクセサリを使⽤してこの製品を使⽤する必要があります。⾮シールド
ケーブルまたはアクセサリを使⽤する場合、すべての⾮シールドケーブル
やアクセサリが、適切に設計されたシールド付き⼊⼒ / 出⼒ポートのある
シールドケースに設置されない限り、EMC 仕様は保証されません。
以下に⽰すように、NI では、ケーブル、端⼦台、その他のアクセサリを含む X シ
リーズ PCI Express、PXI Express、USB デバイスと使⽤するさまざまな製品を提供し
ています。
•
シールドケーブルとケーブルアセンブリ、⾮シールドリボンケーブルとケーブル
アセンブリ
•
•
•
ネジ留め式端⼦付き端⼦台、シールドおよびシールドなし
•
RTSI バスケーブル
信号を分離、増幅、励起、マルチプレクスする SCXI モジュールとアクセサリ。
SCXI で最⼤ 3,072 チャンネルの調節と集録が可能
歪みゲージ、RTD、同時サンプル & ホールド回路、およびリレーの調節を含む、
低チャンネルカウントの信号調節モジュール、デバイス、アクセサリ
これらの製品の詳細については、ni.com を参照してください。
ご使⽤の X シリーズデバイス⽤にアクセサリを選択する⽅法については、この章の
「カスタムケーブルおよび接続」セクション、および第 4 章「アナログ⼊⼒」の
「配線に関する注意事項」セクションを参照してください。
PCI Express、PXI Express、USB マスターミネーション
デバイスのケーブルとアクセサリ
このセクションでは、1 つ、2 つ、3 つ、または 4 つの 68 ピンコネクタのある X シ
リーズデバイスで使⽤可能なケーブルとアクセサリの⼀部について説明します。新規
デバイスを含むその他のアクセサリのオプションについては、ni.com を参照してく
ださい。
SCXI アクセサリ
SCXI は、計測 / オートメーションアプリケーション⽤に設計されたプログラム可能
な信号調節システムです。X シリーズデバイスを SCXI シャーシに接続するには、
SCXI-1349 アダプタと SHC68-68-EPM ケーブルを使⽤してください。
メモ （NI 6356/6358/6366/6368/6376/6378 デバイス）同時 MIO（SMIO）X
シリーズデバイスでは、SCXI のパラレルモードでの制御のみがサポートさ
れています。
© National Instruments | 2-3
第2章
DAQ システムの概要
SCXI をパラレルおよびマルチプレクスモードで制御するには、X シリーズデバイス
のコネクタ 0 を使⽤します。NI-DAQmx では、コネクタ 1、2、3 でのみ SCXI のパラ
レルモードをサポートしています。
メモ トラックアンドホールドをサポートする SCXI モジュールをパラレル
モードでコネクタ 1 を介して使⽤する場合、プログラム的にトラックアン
ドホールドを無効にする必要があります。
SCC アクセサリ
SCC は、DAQ システム⽤のモジュール式ポータブル信号調節システムです。
SHC68-68-EPM シールドケーブルを使⽤して、X シリーズデバイスを以下のような
SCC モジュールキャリアに接続できます。
• SC-2345
• SC-2350
• SCC-68
MIO X シリーズデバイスのいずれかのコネクタを使⽤して、NI-DAQmx で SCC モ
ジュールキャリアを制御できます。
メモ PCI Express ユーザは、外部電源のない特定の SCC モジュールに対
しては、電⼒制限を考慮する必要があります。電⼒制限、および +5 V 端⼦
上でデバイスが供給できる電流を⾼めるための詳細は、デバイスの仕様お
よび第 3 章「コネクタと LED の情報」の「PCI Express デバイスのディスク
ドライブ電源コネクタ」セクションを参照してください。
メモ （NI 6356/6358/6366/6368/6376/6378 デバイス）同時 MIO X シリーズ
デバイスでは、SCC はサポートされていません。
メモ （NI 6345/6355/6365/6375 デバイス）SCC はコネクタ 0 のみでサ
ポートされています。
2-4 | ni.com
X シリーズユーザマニュアル
BNC アクセサリ
SHC68-68-EPM シールドケーブルを使⽤して、DAQ デバイスを表 2-1 に記載されてい
る BNC アクセサリに接続できます。
表 2-1. BNC アクセサリ
BNC アクセサリ
説明
BNC-2110
すべてのアナログ信号、⼀部のデジタル信号、お
よびその他のデジタル信号のネジ留め式端⼦に
BNC 接続を提供。
BNC-2111
16 シングルエンドアナログ⼊⼒信号、2 つのアナ
ログ出⼒信号、5 つの DIO/PFI 信号、およびアナ
ログ出⼒の外部基準電圧に BNC 接続を提供。
BNC-2120
BNC-2110 と似たデバイスで、組込式関数発⽣器、
位相差出⼒エンコーダ、温度基準、および熱電対
コネクタを装備。
BNC-2090A
アナログ、デジタル、およびタイミング信号を接
続するための 22 個の BNC を備えたデスクトップ
/ ラックマウント取り付け可能なデバイス。
（NI 6345/6355/6365/6375
デバイスのみ）BNC-2115
NI 6345/6355/6365/6375 デバイスのコネクタ 1、
2、または 3 に対して、24 の差動アナログ⼊⼒ま
たは 48 のシングルエンドアナログ⼊⼒の BNC 接
続を提供。これにより、コネクタ 1、2、3 で 8 つ
の差動または 16 のシングルエンドアナログ⼊⼒
にはアクセスできなくなります。
いずれかの X シリーズデバイスのコネクタ 0 で 1 つの BNC アクセサリを使⽤できま
す。NI 6345/6355/6365/6375 デバイス以外のいずれかの X シリーズデバイス上のコ
ネクタ 1 で、追加の BNC アクセサリを使⽤することができます。NI 6345/6355/
6365/6375 デバイス上のコネクタ 1、2、または 3 では、BNC-2115 のみを使⽤するこ
とができます。
© National Instruments | 2-5
第2章
DAQ システムの概要
ネジ留め式端⼦アクセサリ
ナショナルインスツルメンツは、数種類のネジ留め式端⼦台を提供しています。
TB-2706 以外のすべての端⼦台では、X シリーズデバイスを図 2-2 に記載された端⼦
台に接続するケーブルが必要です。
表 2-2. ネジ留め式端⼦アクセサリ
ネジ留め式端⼦アクセサリ
説明
CB-68LP および CB-68LPR
シールドなしの端⼦台
SCC-68
ネジ留め式端⼦、汎⽤ブレッドボード領域、バ
ス端⼦、SCC 信号調節モジュール⽤の 4 つの
拡張スロット付き I/O 端⼦台
SCB-68
温度センサ付きシールド端⼦台
TBX-68
DIN レールマウント型端⼦台
TB-2706*
PXI Express X シリーズデバイスの前⾯に取り付
け可能な端⼦台
* TB-2706（NI 6345/6355/6365/6375 デバイスとは使⽤しない）では、PXI Express デバイスの
コネクタ 0 を使⽤します。TB-2706 を取り付けた後は、コネクタ 1 は使⽤できません。
RTSI ケーブル
RTSI バスケーブルを使⽤して、X シリーズ、M シリーズ、CAN、その他の測定デバ
イス、Vision デバイス、およびモーションデバイスなどの PCI/PCI Express デバイス
間で、タイミングおよび同期信号を接続します。PXI デバイスはタイミングおよび同
期⽤に PXI バックプレーンを使⽤するため、ケーブルは不要です。
ケーブル
以下のケーブルを使⽤することができます。
•
SHC68-68-EPM1 —M/X シリーズデバイス⽤に設計された⾼性能シールドケーブ
ル。アナログとデジタル信号は個別にバンドルされています。各差動アナログ⼊
⼒チャンネルは、個別にシールドされたツイストペアワイヤで構成されていま
す。また、アナログ出⼒も個別にシールドされています。
メモ NI 6345/6355/6365/6375 のコネクタ 0 には SHC68-68-EPM ケーブル
が推奨されていますが、NI 6345/6355/6365/6375 のコネクタ 1、2、または
3 では動作しません。
1
ナショナルインスツルメンツでは SHC68-68-EPM ケーブルを使⽤することを推奨しますが、SHC68-68-EP
ケーブルも X シリーズデバイスと使⽤することができます。
2-6 | ni.com
X シリーズユーザマニュアル
•
•
SHC68-68— 低価格な 34 ツイストペアワイヤのシールドケーブルこのケーブル
は、NI 6345/6355/6365/6375 コネクタ 1、2、または 3 に推奨されています。
RC68-68— 柔軟性の⾼い⾮シールドリボンケーブル
カスタムケーブルおよび接続
CA-1000 は、接続する端⼦⽤パネルを⾃由に選択できるケースで、パネルをカスタ
マイズすることにより、ユーザが接続構成を⾃在に設定することが可能です。
CA-1000 の詳細については、ni.com を参照してください。
NI は、多くのアプリケーションに対応するケーブルとアクセサリを提供しています。
しかし、独⾃のケーブルを開発したい場合は、最良の結果を出すために以下のガイド
ラインに従ってください。
•
AI 信号には、差動⼊⼒の各 AI ペアにシールドされたツイストペアワイヤを使⽤
してください。各信号ペアのシールドをソースでグランド基準に接続します。
•
•
アナログラインをデジタルラインと別々に経路設定します。
ケーブルシールドを使⽤する場合は、ケーブルのアナログとデジタルセクション
に別々のシールドを使います。ケーブルシールドを使⽤する際にノイズを防⽌す
るには、ケーブルのアナログとデジタルセクションに別々のシールドを使います。
DAQ デバイスに使⽤するコネクタについての詳細は、技術サポートデータベースの
ドキュメント、「NI DAQ Device Custom Cables, Replacement Connectors, and
Screws」を参照してください。このドキュメントは、ni.com/jp/info で Info
Code に「rdspmb」と⼊⼒して利⽤できます。
USB デバイスアクセサリ、USB ケーブル、電源、フェライト
NI では、表 2-3 に記載されている、USB X シリーズデバイスで使⽤可能なさまざまな
製品を提供しています。
表 2-3. USB デバイスアクセサリ、電源、フェライト
説明
製品番号
MINI-COMBICON コネクタ付きユニバーサル電源、12 VDC、
2.5 A
781513-01
DIN レールクリップ付き USB X シリーズ⽤マウントキット *
781515-01
USB X シリーズ⽤マウントキット *
781514-01
取り付けネジの留め具付き USB X シリーズ⽤カバー
781661-01
ロックネジ付き USB ケーブル（2 m）
780534-01
EMI サプレッションフェライト（10.2 mm）
781233-02
* NI
USB BNC デバイスでは使⽤できません。
© National Instruments | 2-7
第2章
DAQ システムの概要
信号調節
ほとんどのコンピュータベース測定システムでは、なんらかの信号調整機能をもつプ
ラグインデータ収集（DAQ）デバイスを使⽤します。通常、センサとトランス
デューサは、測定システムが効果的かつ正確に信号を集録できるように信号調節を⾏
う必要があります。フロントエンドの信号調節システムには、信号増幅、減衰、フィ
ルタ処理、電気絶縁、同時サンプリング、およびマルチプレクスなどの機能を含める
ことができます。さらに、適切で正確な操作のために、トランスデューサの多くで励
起電流 / 電圧、ブリッジ構成、線形化、または⾼増幅が必要となります。
センサとトランスデューサ
センサは電気信号を⽣成して温度、⼒、⾳、光などの物理現象を測定します。⼀般的
に使⽤されるセンサには、歪みゲージ、熱電対、サーミスタ、⾓エンコーダ、リニア
エンコーダ、抵抗温度検出器（RTD）があります。
これらの様々なトランスデューサからの信号を測定するには、DAQ デバイスが受信
できる形式に変換する必要があります。たとえば、熱電対の出⼒電圧は、多くの場合
⾮常に⼩さくノイズの影響を受けやすいため、デジタル化する前に増幅するかフィル
タ処理を⾏う必要がある場合があります。デジタル化するために信号を処理すること
を、「信号調節」と呼びます。
センサについての詳細は、以下のドキュメントを参照してください。
• センサについての⼀般情報は、ni.com/sensors を参照してください。
• LabVIEW を使⽤している場合は、LabVIEW でヘルプ→ LabVIEW ヘルプを検索
を選択して『LabVIEW ヘルプ』を開き、⽬次タブで計測を実⾏するブックを参
照してください。
• 他のアプリケーションソフトウェアを使⽤している場合は、『NI-DAQmx ヘルプ』
の「⼀般的なセンサ」、または『LabVIEW ヘルプ』を参照してください。
信号調節オプション
SCXI
SCXI は、X シリーズデバイスを含むさまざまな測定デバイス⽤のフロントエンド信
号調節およびスイッチシステムです。SCXI システムは、熱電対またはトランス
デューサからのアナログ信号を増幅、フィルタ、絶縁、マルチプレクスするシールド
信号調節モジュールを取り付け可能な⾼耐久性シャーシで構成されています。SCXI
は、⼤きな測定システムまたは⾼速集録が必要なシステム⽤に設計されています。
メモ （NI 6356/6358/6366/6368/6376/6378 デバイス）同時 MIO（SMIO）X
シリーズデバイスでは、SCXI のパラレルモードでの制御のみがサポートさ
れています。
2-8 | ni.com
X シリーズユーザマニュアル
システムの特徴には以下が含まれています。
•
•
•
•
•
モジュールアーキテクチャ — 測定技術を選択
拡張性 — システムを 3,072 チャンネルに拡張
統合 — アナログ⼊⼒、アナログ出⼒、デジタル I/O、およびスイッチを 1 つの統
合プラットフォームに組み合わせる
⾼帯域幅 — 信号を⾼レートで集録
接続性 — 熱電対コネクタまたは端⼦台付き SCXI モジュールから選択
SCC
SCC は、X シリーズプラグインデータ収集デバイス⽤のフロントエンド信号調節シ
ステムです。SCC システムは、調節熱電対と他のトランスデューサ⽤に最⼤ 20 のシ
ングルまたはデュアルチャンネル SCC モジュールを備えたシールドキャリアから構
成されています。SCC は、各信号タイプに数チャンネルだけが必要な⼩規模の測定
システム、またはポータブルアプリケーション⽤に設計されています。SCC システ
ムは、最も総合的そして柔軟性のある信号接続オプションも提供します。
システムの特徴には以下が含まれています。
•
•
モジュールアーキテクチャ — チャンネルごとに測定技術を選択
⼩チャンネルシステム — 最⼤ 16 のアナログ⼊⼒と 8 つのデジタル I/O ラインを
調節
•
ロープロファイル / ポータブル — 他のラップトップコンピュータでの測定技術
とうまく統合
•
接続性 — 熱電対、BNC、LEMO™（B シリーズ）、MIL-Spec コネクタへのカスタ
ム接続を提供するパネレット技術を装備
メモ （PCI Express X シリーズデバイス）PCI Express ユーザは、外部電源
を持たない特定の SCC モジュールに対しては、電⼒制限を考慮する必要が
あります。電⼒制限、および +5 V 端⼦上でデバイスが供給できる電流を⾼
めるための詳細は、デバイスの仕様および第 3 章「コネクタと LED の情報」
の「PCI Express デバイスのディスクドライブ電源コネクタ」セクションを
参照してください。
メモ （NI 6356/6358/6366/6368/6376/6378 デバイス）同時 MIO（SMIO）X
シリーズデバイスでは、SCC はサポートされていません。
ソフトウェアでデバイスをプログラミングする
ナショナルインスツルメンツの測定デバイスには、LabVIEW または LabWindows/
CVI など、アプリケーションソフトウェアから呼び出すことができる VI や関数の豊
富なライブラリである NI-DAQmx ドライバソフトウェアが同梱されており、NI の測
定デバイスの機能をすべてプログラムすることができます。また、ドライバソフト
ウェアには、デバイスのアプリケーションを作成するための、VI、関数、クラス、属
© National Instruments | 2-9
第2章
DAQ システムの概要
性、およびプロパティのライブラリであるアプリケーションプログラミングインタ
フェース（API）が含まれています。
X シリーズデバイスは NI-DAQmx ドライバを使⽤します。NI-DAQmx にはプログラミ
ングサンプルのコレクションが含まれており、アプリケーション開発を⼿がける際に
役⽴ちます。サンプルコードを変更し、アプリケーションに保存することが可能で
す。サンプルコードを使⽤して、新しいアプリケーションを開発したり、サンプル
コードを既存のアプリケーションに追加したりできます。
LabVIEW、LabWindows/CVI、Measurement Studio、Visual Basic、および ANSI C
サンプルのドキュメントを検索するには、ni.com/jp/info で Info Code に
「daqmxexpjp」と⼊⼒して表⽰される技術サポートデータベースドキュメント、
「Where Are NI-DAQmx Examples Installed?」を参照してください。
その他のサンプルについては、ni.com/examples を参照してください。
表 2-4 は、各 X シリーズデバイスがサポートされている最も古い NI-DAQmx のバー
ジョンを⽰します。
表 2-4. X シリーズ NI-DAQmx ソフトウェアのサポート
デバイス
サポートされている NI-DAQmx
の最も古いバージョン
NI PCIe/PXIe-632x/6341/6343
NI-DAQmx 9.0
NI PCIe/PXIe-6351/6353/6361/6363
NI-DAQmx 9.0
NI PXIe-6356/6358/6366/6368
NI-DAQmx 9.0.2
NI USB-6341/6343/6351/6353/6361/6363 ネジ留
め式端⼦
NI-DAQmx 9.2
NI USB-6356/6366 ネジ留め式端⼦
NI-DAQmx 9.2.1
NI USB-6361/6363 マスターミネーション
NI-DAQmx 9.5
NI USB-6366 マスターミネーション
NI-DAQmx 9.5
NI USB-6341/6343/6356/6361/6363/6366 BNC
NI-DAQmx 9.5
NI PXIe-6345/6355/6365/6375
NI-DAQmx 14.1
NI PXIe-6376/6378
NI-DAQmx 15.5
2-10 | ni.com
コネクタと LED の情報
3
「I/O コネクタ信号の説明」および「+5 V 電源」セクションには、X シリーズコネク
タの信号と電源に関する情報が記載されています。デバイス I/O コネクタのピン配列
は、付録 A の「デバイス特有の情報」を参照してください。
「PCI Express デバイスのディスクドライブ電源コネクタ」および「RTSI コネクタのピ
ン配列」セクションでは、X シリーズ PCI Express デバイスの電源と PCI Express デバ
イスの RTSI コネクタについて説明しています。
「USB デバイスの LED パターン」セクションでは、X シリーズ USB デバイスの READY
LED と ACTIVE LED について説明しています。
© National Instruments | 3-1
第3章
コネクタと LED の情報
I/O コネクタ信号の説明
表 3-1 は、I/O コネクタで使⽤可能な信号を説明しています。すべての信号をすべて
のデバイスで使⽤できるわけではありません。
表 3-1. I/O コネクタ信号
信号名
AI GND
AI <0..207>
基準
⽅向
説明
—
—
アナログ⼊⼒グランド — これらの端⼦は、
RSE モードでのシングルエンド AI 測定の基準
点、および DIFF 測定のバイアス電流リターン
ポイントです。AI GND、AO GND、D GND の
3 つのグランド基準は、すべてデバイス上で接
続されています。*
条件に
よって異
なる
⼊⼒
アナログ⼊⼒チャンネル 0 〜 207
（MIO X シリーズデバイス）シングルエンド測
定では、各信号はアナログ⼊⼒電圧チャンネ
ルです。RSE モードでは、AI GND がこれらの
信号の基準です。NRSE モードでは、各
AI <0..15> 信号の基準は AI SENSE で、各
AI <16..79> 信号の基準は AI SENSE 2、各
AI <80..143> の基準は AI SENSE 3、各
AI <144..207> の基準は AI SENSE 4 です。
MIO X シリーズデバイスの差動測定で差動ア
ナログ⼊⼒チャンネル 0 を構成する場合、AI 0
は正極⼊⼒、AI 8 は負極⼊⼒となります。同
様に、以下の信号ペアも差動⼊⼒チャンネル
を形成します。
AI <1,9>、AI <2,10>、AI <3,11>、AI <4,12>、
AI <5,13>、AI <6,14>、AI <7,15>、AI <16,24>、
AI <17,25>、AI <18,26>、AI <19,27>、
AI <20,28>、AI <21,29>、AI <22,30>、AI <23,31>
など。
第 4 章「アナログ⼊⼒」の「グランド基準型
信号ソースを接続する」セクションも参照し
てください。
（同時 MIO X シリーズデバイス）同時 MIO X
シリーズデバイスの差動測定では、AI 0+ と
AI 0- は差動アナログ⼊⼒チャンネル 0 の正と
負の⼊⼒です。
第 4 章「アナログ⼊⼒」の「アナログ⼊⼒信号
を接続する」セクションも参照してください。
3-2 | ni.com
X シリーズユーザマニュアル
表 3-1. I/O コネクタ信号 （続き）
信号名
AI SENSE、
AI SENSE 2、
AI SENSE 3、
AI SENSE 4
AO <0..3>
基準
—
AO GND
⽅向
説明
⼊⼒
アナログ⼊⼒センス —NRSE モードでは、各
AI <0..15> 信号の基準は AI SENSE で、各
AI <16..31> 信号の基準は AI SENSE 2、各
AI <80..143> の基準は AI SENSE 3、各
AI <144..207> の基準は AI SENSE 4 です。
第 4 章「アナログ⼊⼒」の「グランド基準型
信号ソースを接続する」セクションも参照し
てください。
出⼒
アナログ出⼒チャンネル 0 〜 3— これらの端⼦
は AO チャンネル 0 〜 3 の電圧出⼒を供給する。
AO GND
—
—
アナログ出⼒グランド —AO GND は AO <0..3>
の基準です。AI GND、AO GND、D GND の 3
つのグランド基準は、すべてデバイス上で接
続されています。*
D GND
—
—
デジタルグランド —D GND は、P0.<0..31>、PFI
<0..15>/P1/P2 および +5 V の基準です。AI GND、
AO GND、D GND の 3 つのグランド基準は、す
べてデバイス上で接続されています。*
P0.<0..31>
D GND
⼊⼒また
は出⼒
ポート 0 デジタル I/O チャンネル 0 〜 31— 各
信号を⼊⼒または出⼒として個別に構成でき
ます。
APFI <0,1>
AO GND
または
AI GND
⼊⼒
アナログ PFI（プログラム可能な機能的インタ
フェース）チャンネル 0 〜 1— 各 APFI 信号は、
AO <0..3> ⽤の AO 外部基準⼊⼒またはアナロ
グトリガ⼊⼒として使⽤されます。アナログ
トリガ⼊⼒として使⽤される場合、APFI <0,1>
は AI GND を基準とします。AO 外部オフセッ
トまたは基準⼊⼒として使⽤される場合、
APFI <0,1> は AO GND を基準とします。これ
らの機能をすべてのデバイスで使⽤できるわ
けではありません。デバイスの仕様を参照し
てください。
+5 V
D GND
出⼒
+5 V 電源 — これらの端⼦はヒューズ付き +5 V
電源を提供します。詳細については、「+5 V 電
源」セクションを参照してください。
© National Instruments | 3-3
第3章
コネクタと LED の情報
表 3-1. I/O コネクタ信号 （続き）
信号名
基準
PFI <0..7>/
P1.<0..7> PFI
<8..15>/
P2.<0..7>
D GND
⽅向
説明
⼊⼒また
は出⼒
PFI（プログラム可能な機能的インタフェース）
またはデジタル I/O チャンネル 0 〜 7 および
チャンネル 8 〜 15— これらの各端⼦を PFI 端
⼦またはデジタル I/O 端⼦として個別に構成
することができます。
⼊⼒として構成する場合、各 PFI 端⼦は、AI、
AO、DI、DO タイミング信号またはカウンタ /
タイマ⼊⼒に外部ソースを供給するために使
⽤されます。
PFI 出⼒として構成する場合、さまざまな内部
AI、AO、DI、または DO タイミング信号を各
PFI 端⼦に接続し、外部出⼒させることができ
ます。カウンタ / タイマ出⼒を各 PFI 端⼦に接
続し、外部出⼒させることもできます。
ポート 1 またはポート 2 デジタル I/O 信号と
して構成する場合、各信号を⼊⼒または出⼒
として個別に構成することができます。
NC
—
—
接続なし — これらの端⼦に信号を接続しない
でください。
USER 1、USER 2
—
—
ユーザ定義チャンネル 1 および 2—NI USB-63xx
BNC デバイス上で、USER <1..2> BNC コネクタ
では選択したデジタルまたはタイミング I/O 信
号に BNC コネクタを使⽤することができます。
USER <1..2> BNC コネクタは、内部で USER <1..2>
ネジ留め式端⼦に接続されています。
CHS GND
—
—
シャーシグランド † — この端⼦は USB-63xx
BNC デバイスの⾦属ケースに接続します。
ケーブルのシールドワイヤをグランド接続⽤
に CHS GND に接続できます。
AI GND、AO GND、および D GND は X シリーズデバイス上で接続されていますが、サブシ
ステム間のクロストークを低減するために⼩さなトレースで接続されています。各グランド
の電位は多少異なります。† USB-63xx ネジ留め式端⼦では、シールドケーブルのシールドを
グランド接続⽤にシャーシ接地⽤圧着端⼦に接続できます。シャーシ接地⽤圧着端⼦は、デ
バイスバージョンによっては利⽤可能でないものもあります。
*
3-4 | ni.com
X シリーズユーザマニュアル
+5 V 電源
I/O コネクタの +5 V 端⼦は、D GND を基準として +5 V を供給します。これらの端⼦
は外部回路の電⼒供給に使⽤します。
注意 X シリーズデバイスまたは他のデバイス上のアナログ / デジタルグ
ランド、あるいは他の電圧ソースに +5 V 電⼒端⼦を絶対に接続しないでく
ださい。接続した場合、デバイスやコンピュータが破損する可能性があり
ます。NI は、このような接続による破損の責任を負いかねます。
通常のデバイスの電⼒定格は、+4.75 〜 +5.25 VDC（1 A）です。
デバイスの電⼒定格を確認するには、デバイスの仕様を参照してください。
メモ （PCI Express X シリーズデバイス）PCI Express X シリーズデバイス
は、ディスクドライブ電源コネクタを使⽤しない場合、+5 V 電源から 1 A
まで供給が可能です。詳細については、「PCI Express デバイスのディスク
ドライブ電源コネクタ」セクションを参照してください。
USER 1 および USER 2
USER 1/USER 2 BNC コネクタを使うことで、希望するデジタルまたはタイミング I/O
信号に BNC コネクタを使⽤できます。図 3-1 に表⽰されているように、USER 1/USER
2 BNC コネクタは USER 1/USER 2 ネジ留め式端⼦に内部的に経路設定されています。
図 3-1. USER 1 および USER 2 BNC の接続
䝛䝆␃䜑ᘧ
➃Ꮚྎ
ෆ㒊᥋⥆
䝴䞊䝄 1 BNC
D GND
䝴䞊䝄 2 BNC
䝴䞊䝄 1
䝴䞊䝄 2
D GND
+5 V
AI GND
AI SENSE
AI SENSE 2
APFI 0
CHS GND
D GND
© National Instruments | 3-5
第3章
コネクタと LED の情報
PCI Express デバイスのディスクドライブ電源コ
ネクタ
（NI PCIe-632x/634x/635x/636x デバイス）ディスクドライブ電源コネクタは、接続す
ると +5 V 端⼦上から供給する電流を増量させることのできる、PCI Express デバイス
上の 4 ピンハードドライブコネクタです。
ディスクドライブ電源コネクタを使⽤する条件
ディスクドライブ電源コネクタが取り付けられていない PCI Express X シリーズデバ
イスでは、ほとんどのアプリケーションとアクセサリが他の X シリーズデバイスと
同様に動作します。ほとんどのアプリケーションでは、ディスクドライブ電源コネク
タを取り付ける必要はありません。
しかし、以下のいずれかの場合には、ディスクドライブ電源コネクタを取り付ける必
要があります。
•
•
デバイスの仕様に挙げられているよりも多くの電⼒が必要
SC-2345 などの外部電源なしにアクセサリを使⽤している
PCI Express の所要電⼒と電流制限についての詳細は、ご使⽤のデバイスの仕様を参
照してください。
ディスクドライブ電源コネクタの取り付け
ディスクドライブ電源コネクタを取り付ける前に、PCI Express X シリーズデバイスを
『DAQ スタートアップガイド』の説明に従って取り付けおよび設定する必要がありま
す。以下の⼿順に従って、ディスクドライブ電源コネクタを取り付けてください。
1.
2.
コンピュータの電源を切り、電源プラグを抜きます。
コンピュータのカバーを外します。
3-6 | ni.com
X シリーズユーザマニュアル
3.
図 3-2 のように、PC のディスクドライブ電源コネクタをデバイス上のディスク
ドライブ電源コネクタに取り付けます。
メモ コンピュータの各ディスクドライブ電源コネクタで使⽤できる電⼒
は同⼀でない場合があります。そのため、ハードディスクドライブと同じ
電源チェーンに接続されていないディスクドライブ電源コネクタを使⽤す
ることをお勧めします。
図 3-2. ディスクドライブ電源コネクタを接続する
2
1
1
4.
デバイスのディスクドライブ電源コネクタ
2
PC のディスクドライブ電源コネクタ
コンピュータのカバーを元の位置に戻し、コンピュータを電源に接続して ON
にします。
RTSI コネクタのピン配列
（NI PCIe-632x/634x/635x/636x デバイス）PCI Express X シリーズデバイス上の RTSI
コネクタに関する情報は、第 9 章「デジタル接続とクロック⽣成」の「RTSI コネク
タのピン配列」セクションを参照してください。
© National Instruments | 3-7
第3章
コネクタと LED の情報
USB デバイスの LED パターン
（NI USB-634x/635x/636x デバイス）X シリーズ USB デバイスには、ACTIVE および
READY というラベルが付いた LED があります。ACTIVE LED は、バス上の動作を⽰し
ます。READY LED は、デバイスが構成されているかどうかを⽰します。表 3-2 は、
LED の動作を⽰します。
表 3-2. LED パターン
POWER LED*
ACTIVE LED
READY LED
USB デバイスの状態
オフまたは
オン
オフ
オフ
デバイスに電源が投⼊されていない
かホストコンピュータに接続されて
いない、またはホストコンピュータ
に正しいバージョンの NI-DAQmx
がない場合。ご使⽤のデバイスの
NI-DAQmx サポートに関する情報
は、表 2-4「X シリーズ NI-DAQmx
ソフトウェアのサポート」を参照し
てください。検出には 30 〜 45 秒か
かる場合があります。
オン
オフ
オン
デバイスは構成されていますが、
バス上で動作がありません。
オン
オン
オン
オン
点滅
オン
デバイスは構成されていて、バス
上で動作があります。
* USB BNC デバイスのみ。
3-8 | ni.com
4
アナログ⼊⼒
ご使⽤のデバイスによって、以下のいずれかのセクションを参照してください。
• 「MIO X シリーズデバイスのアナログ⼊⼒」—NI 632x/634x/6351/6353/6355/
6361/6363/6365/6375 デバイスは、シングルエンドおよび差動アナログ⼊⼒測定
⽤に構成できます。
• 「同時 MIO X シリーズデバイスのアナログ⼊⼒」—NI 6356/6358/6366/6368/6376/
6378 デバイスは、差動アナログ⼊⼒同時サンプリング測定⽤に構成できます。
MIO X シリーズデバイスのアナログ⼊⼒
図 4-1 は、MIO X シリーズデバイスのアナログ⼊⼒回路を⽰しています。
図 4-1. MIO X シリーズアナログ⼊⼒回路
I/O 䝁䝛䜽䝍
AI <0..207>
Mux
DIFF䚸RSE䚸
䜎䛯䛿NRSE
NI-PGIA
ADC
AI FIFO
AI䝕䞊䝍
AI SENSE
㑅ᢥ䛥䜜䛯
ධຊ䝺䞁䝆
AI GND
㑅ᢥ䛥䜜䛯
AI➃Ꮚᵓᡂ
MIO X シリーズデバイスのアナログ⼊⼒回路に装備されている主なコンポーネントは
以下の通りです。
• I/O コネクタ — アナログ⼊⼒信号を I/O コネクタを通じて MIO X シリーズデバ
イスに接続することができます。アナログ⼊⼒信号の正しい接続⽅法は、「アナ
ログ⼊⼒グランド基準設定」セクションで説明されているようにアナログ⼊⼒グ
ランド基準設定によって異なります。デバイス I/O コネクタのピン配列は、付
録 A の「デバイス特有の情報」も参照してください。
• MUX— 各 MIO X シリーズデバイスには、1 つの A/D 変換器（ADC）があります。
マルチプレクサ（Mux）は、NI-PGIA を通じて⼀度に 1 つの AI チャンネルを
ADC に経路設定します。
© National Instruments | 4-1
第4章
アナログ⼊⼒
•
グランド基準設定 — アナログ⼊⼒グランド基準設定回路は、差動、基準化シン
グルエンド、⾮基準化シングルエンド⼊⼒モードの中から選択します。各 AI
チャンネルで異なるモードを使⽤することができます。
•
計装⽤アンプ（NI-PGIA）—NI プログラマブルゲイン計装⽤アンプ（NI-PGIA）
は、すべての⼊⼒レンジで整定時間を抑えた、測定および計測クラスアンプで
す。NI-PGIA は、ADC の最⾼分解能を使⽤するように AI 信号を増幅または減衰
することができます。
•
•
MIO X シリーズデバイスは、NI-PGIA を使⽤して狭い⼊⼒レンジで複数のチャン
ネルを速いレートでサンプルするときでも⾼い確度を提供します。MIO X シリー
ズデバイスは、任意の順序でチャンネルをサンプルでき、異なる⼊⼒レンジのサ
ンプルで各チャンネルを個別にプログラムすることができます。
A/D 変換器 —A/D 変換器（ADC）は、アナログ電圧をデジタル数値に変換する
ことで AI 信号をデジタル化します。
AI FIFO—MIO X シリーズデバイスは、⼀定数または無限数のサンプルで単⼀また
は複数の A/D 変換を実⾏することができます。⼤きな FIFO（first-in-first-out）
バッファは、AI 集録中にデータを保持し、データの損失を防ぎます。MIO X シ
リーズデバイスは、DMA またはプログラム I/O で複数の A/D 変換操作を⾏うこ
とができます。
アナログ⼊⼒レンジ
⼊⼒レンジは、指定された確度でアナログ⼊⼒チャンネルがデジタル化できる⼀連の
⼊⼒電圧を表します。NI-PGIA は、⼊⼒レンジによって AI 信号を増幅または減衰し
ます。MIO X シリーズデバイス上の各 AI チャンネルの⼊⼒レンジを個別にプログラ
ムすることができます。
⼊⼒レンジは MIO X シリーズデバイスの AI チャンネルの分解能に影響を及ぼしま
す。分解能は 1 つの ADC コードの電圧を表します。たとえば、16 ビット ADC はア
ナログ⼊⼒を 65,536（= 216）コードの 1 つ、つまり 65,536 の使⽤可能なデジタル値
の 1 つに変換します。これらの値は⼊⼒レンジ内に⽐較的均等に広がっています。
そのため、-10 V 〜 10 V の⼊⼒レンジでは、16 ビット ADC の各コードの電圧は以下
のようになります。
10 V –  – 10 V 
------------------------------------= 305 V
16
2
MIO X シリーズデバイスは、⼀部のコード（通常コードの 5%）が指定したレンジ外
にあることが必要なキャリブレーション⽅法を使⽤します。このキャリブレーション
⽅法では絶対確度が向上しますが、上記の公式で⽰されるよりも 5% ほど⼊⼒レンジ
の公称分解能値が増加します。
信号の予想される⼊⼒レンジに⼀致する⼊⼒レンジを選択します。⼤きな⼊⼒レンジ
は⼤きな信号変化に適応しますが、電圧分解能が低下します。⼩さな⼊⼒レンジを選
択すると電圧分解能が向上しますが、⼊⼒信号がレンジ外になる可能性があります。
4-2 | ni.com
X シリーズユーザマニュアル
設定レンジについては、『NI-DAQmx ヘルプ』または『LabVIEW ヘルプ』を参照して
ください。
表 4-1 は、各 MIO X シリーズデバイスでサポートされている⼊⼒レンジと分解能を⽰
しています。
表 4-1. MIO X シリーズデバイスの⼊⼒レンジと公称分解能
MIO X シリーズデバイス
⼊⼒レンジ
公称分解能
（5% オーバーレンジを仮定）
NI 632x/634x
-10 V 〜 10 V
320 μV
-5 V 〜 5 V
160 μV
-1 V 〜 1 V
32 μV
-200 mV 〜 200 mV
6.4 μV
-10 V 〜 10 V
320 μV
-5 V 〜 5 V
160 μV
-2 V 〜 2 V
64 μV
-1 V 〜 1 V
32 μV
-500 mV 〜 500 mV
16 μV
-200 mV 〜 200 mV
6.4 μV
-100 mV 〜 100 mV
3.2 μV
NI 6345/6351/6353/6355/
6361/6363/6365/6375
動作電圧レンジ
ほとんどの MIO X シリーズデバイスでは、以下の 3 つの条件でコモンモード信号を
除去して対象信号を増幅すると、PGIA が通常どおり動作します。
•
コモンモード電圧（Vcm）は ±10 V より低い値でなければなりません。これは
AI <0..x>- から AI <0..x> GND を引いた値です。この Vcm は、すべてのレンジに
おいて⼀定です。
•
信号電圧（Vs）は指定チャンネルに選択したレンジ以内でなければなりません。
これは AI <0..x>- から AI <0..x>+ を引いた値と同じです。Vs が選択レンジ以上の
値になると、⼊⼒結果はクリップして情報が不正になります。
•
正の⼊⼒の合計動作電圧は ±11 V 未満である必要があります。合計動作電圧とは、
これは (Vcm + Vs) と同じか、または AI <0..x>+ から AI GND を引いた値です。
これらの条件レンジを超える場合、問題のある条件が解消されるまで⼊⼒電圧が固定
されます。
© National Instruments | 4-3
第4章
アナログ⼊⼒
アナログ⼊⼒グランド基準設定
MIO X シリーズデバイスは、以下のアナログ⼊⼒グランド基準設定をサポートしてい
ます。
• 差動モード —DIFF モードでは、MIO X シリーズデバイスは 2 つの AI 信号間の電
圧差を測定します。
• 基準化シングルエンドモード —RSE モードでは、MIO X シリーズデバイスは
AI GND を基準として AI 信号の電圧を測定します。
• ⾮基準化シングルエンドモード —NRSE モードでは、MIO X シリーズデバイスは
そのチャンネルに特定の AI SENSE ⼊⼒を基準として AI 信号の電圧を測定します。
AI グランド基準設定は、AI 信号をどのように MIO X シリーズデバイスに接続するか
を決定します。詳細については、「アナログ⼊⼒信号を接続する」セクションを参照
してください。
グランド基準設定はチャンネルごとにプログラムされます。たとえば、4 つの差動
チャンネルと 8 つのシングルエンドチャンネルの 12 チャンネルをスキャンするよう
にデバイスを構成することができます。
MIO X シリーズデバイスは、異なる信号を NI-PGIA に経路設定することで他のアナロ
グ⼊⼒グランド基準設定を適⽤します。NI-PGIA は差動アンプです。つまり、
NI-PGIA は 2 つの⼊⼒間の電圧の差を増幅（または減衰）します。NI-PGIA はこの増
幅された電圧で ADC を駆動します。増幅（ゲイン）は、図 4-2 で⽰されているよう
にアナログ⼊⼒レンジで決定されます。
図 4-2. X シリーズ MIO デバイス NI-PGIA
Vin+
+
PGIA
Vin–
Vm
ᐃ㟁ᅽ
–
Vm = [Vin+ – Vin–] × Gain
4-4 | ni.com
X シリーズユーザマニュアル
表 4-2 は、MIO X シリーズデバイスで信号が NI-PGIA に経路設定される⽅法を⽰し
ます。
表 4-2. MIO X シリーズデバイスで NI-PGIA に経路設定される信号
AI グランド基準設定
NI-PGIA の正極⼊⼒（Vin+） NI-PGIA の負極⼊⼒（Vin-）
に経路設定される信号
に経路設定される信号
RSE
AI <0..207>
AI GND
NRSE
AI <0..15>
AI SENSE
AI <16..79>
AI SENSE 2
AI <80..143>
AI SENSE 3
AI <144..207>
AI SENSE 4
AI <0..7>
AI <8..15>
AI <16..23>
AI <24..31>
AI <32..39>
AI <40..47>
AI <48..55>
AI <56..63>
AI <64..71>
AI <72..79>
AI <80..87>
AI <88..95>
AI <96..103>
AI <104..111>
AI <112..119>
AI <120..127>
AI <128..135>
AI <136..143>
AI <144..151>
AI <152..159>
AI <160..167>
AI <168..175>
AI <176..183>
AI <184..191>
AI <192..199>
AI <200..207>
DIFF
差動測定では、AI 0 および AI 8 が差動アナログ⼊⼒チャンネル 0 の正および負の⼊
⼒です。差動⼊⼒チャンネルを構成する信号ペアの完全なリストについては、第 3
章「コネクタと LED の情報」の「I/O コネクタ信号の説明」セクションを参照してく
ださい。
注意 グランドを基準とする AI 信号（差動モードでは、⼊⼒端⼦ペア）の
最⼤⼊⼒電圧定格は、デバイスの仕様に記載されています。AI 信号の最⼤
⼊⼒電圧を超えると、測定結果の信頼性が失われます。最⼤⼊⼒電圧を超
© National Instruments | 4-5
第4章
アナログ⼊⼒
えた場合、デバイスやコンピュータを破損する可能性もあります。ナショ
ナルインスツルメンツは、このような信号接続による破損の責任を負いま
せん。
AI グランド基準設定は、AI 端⼦設定とも呼ばれます。
ソフトウェアで AI グランド基準設定を構成する
MIO X シリーズデバイス上のチャンネルを、異なるグランド基準で集録するようにプ
ログラムすることができます。
LabVIEW でマルチモードスキャンを有効にするには、NI-DAQmx API の「NI-DAQmx
仮想チャンネルを作成」VI を使⽤します。異なる⼊⼒モードで構成された各チャン
ネルまたはチャンネルのグループごとに、新しい VI を使⽤することが必要です。
表 4-3 では、チャンネル 0 は差動モード、チャンネル 1 は基準化シングルエンドモー
ドで構成されています。
図 4-3. LabVIEW でマルチモードスキャンを有効にする
DAQ アシスタントを使って電圧測定の⼊⼒モードを構成するには、端⼦設定ドロッ
プダウンリストを使⽤します。DAQ アシスタントについての詳細は、『DAQ アシス
タントヘルプ』を参照してください。
NI-DAQmx C API を使⽤して電圧測定の⼊⼒モードを構成するには、terminalConfig
プロパティを設定します。詳細については、『NI-DAQmx C Reference Help』を参照
してください。
複数チャンネルスキャンに関する注意事項
MIO X シリーズデバイスは、複数のチャンネルを⾼レートでスキャンして正確に信号
をデジタル化することができます。しかし、測定の⾼確度を保証するために、測定シ
ステムを設計する際に考慮すべき事項がいくつかあります。
複数チャンネルスキャンアプリケーションでは、整定時間が確度に影響します。MIO
X シリーズデバイスが 1 つの AI チャンネルから別の AI チャンネルに切り替わるとき
に、デバイスは新しいチャンネルの⼊⼒レンジで NI-PGIA を構成します。そして、
NI-PGIA は新しい⼊⼒レンジのゲインで⼊⼒信号を増幅します。整定時間とは、⼊⼒
信号が ADC にサンプルされる前に NI-PGIA で増幅するためにかかる時間のことを指
します。デバイスの整定時間を確認するには、デバイスの仕様を参照してください。
MIO X シリーズデバイスは整定時間が短くなるように設計されています。しかし、い
くつかの要因で整定時間が⻑くなり測定の確度が低下します。整定時間を短くするに
は、以下を実⾏する必要があります（重要な順に記載）
。
4-6 | ni.com
X シリーズユーザマニュアル
1.
低インピーダンスソースを使⽤ — 速い整定時間を確保するためには、信号ソース
のインピーダンスが 1 kΩ 未満であることが必要です。⼤きなソースインピーダン
スは NI-PGIA の整定時間を延ばすため、速いスキャンレートでの確度が落ちます。
⾼インピーダンス信号をスキャンすると、電荷注⼊と呼ばれる現象のために整定
時間が⻑くなります。マルチプレクサはスイッチトキャパシタで作られたスイッ
チを内蔵しています。チャンネルの 1 つ、たとえばチャンネル 0 がマルチプレ
クサで選択されると、キャパシタは電荷を蓄積します。次のチャンネル、たとえ
ばチャンネル 1 が選択されると、蓄積された電荷がチャンネル 1 を介して逆に
漏れます。チャンネル 1 に接続されたソースの出⼒インピーダンスが⼗分に⾼
ければ、チャンネル 1 の読み取り値はチャンネル 0 の電圧に部分的に影響され
ます。この影響はゴーストと呼ばれます。
ソースインピーダンスが⾼い場合、スキャンレートを減らすことで⼗分な整定時
間を NI-PGIA に与えることができます。その他のオプションとして、DAQ デバ
イス側から⾒たインピーダンスを減らすために DAQ の外部に電圧フォロワ回路
を使⽤することもできます。ni.com/jp/info で Info Code に「rdbbisjp」と
⼊⼒して表⽰される技術サポートデータベースのドキュメント、「Decreasing
the Source Impedance of an Analog Input Signal」
を参照してください。
2.
短い⾼品質のケーブルを使⽤ — 短い⾼品質のケーブルを使⽤することで、クロス
トークや伝送回線影響およびノイズなどを含む確度を下げるいくつかの要素を最⼩
限に抑えることができます。ケーブルのキャパシタンスも整定時間を延ばします。
ナショナルインスツルメンツは、AI 信号をデバイスに接続する際に、2 m 以下
の個別にシールドされたツイストペアワイヤを使⽤することを推奨します。詳細
については、「アナログ⼊⼒信号を接続する」セクションを参照してください。
3.
チャンネルのスキャン順を慎重に選択する
• ⼊⼒レンジを⼤から⼩へ切り替えることを避ける — チャンネルを⼊⼒レンジ⼤
のものから⼩のものへ切り替えると、整定時間が⼤幅に延びることがあります。
4 V 信号がチャンネル 0 に、1 mV 信号がチャンネル 1 に接続されていると
します。チャンネル 0 の⼊⼒レンジは -10 V 〜 10 V で、チャンネル 1 の⼊⼒
レンジは -200 mV 〜 200 mV です。
マルチプレクサがチャンネル 0 からチャンネル 1 に切り替わると、NI-PGIA
への⼊⼒は 4 V から 1 mV に切り替わります。4 V から 1 mV への約 4 V ス
テップは、新しいフルスケールレンジの 1,000% です。16 ビットデバイスが
チャンネル１上で ±200 mV フルスケールレンジの 0.0015%（15 ppm または
1 LSB）内で整定するには、⼊⼒回路は ±10 V レンジの 0.000031%
（0.31 ppm または 1/50 LSB）内に整定する必要があります。⼀部のデバイス
では、回路がこれだけ整定するのにかなりのマイクロ秒かかります。
この影響を避けるために、⼤から⼩⼊⼒レンジへの遷移が頻繁に起きないよ
うにチャンネルスキャン順を決める必要があります。
⼀般的に、NI-PGIA で⼊⼒レンジが⼩から⼤に切り替わる場合、この余分な
整定時間は必要ありません。
• 接地したチャンネルを信号チャンネルリストの間に挿⼊する — 整定時間を
向上する他の⽅法として、⼊⼒チャンネルをグランドに接続し、このチャン
© National Instruments | 4-7
第4章
アナログ⼊⼒
ネルをスキャンリスト上の 2 つの信号チャンネル間に挿⼊します。接地し
たチャンネルの⼊⼒レンジは、スキャンリストで接地したチャンネルの後に
スキャンする信号の⼊⼒レンジと⼀致する必要があります。
4.
4 V 信号がチャンネル 0 に、1 mV 信号がチャンネル 1 に接続されている上記
の例を再度取り上げてみましょう。チャンネル 0 の⼊⼒レンジは -10 V 〜 10 V
で、チャンネル 1 の⼊⼒レンジは -200 mV 〜 200 mV であると想定します。
チャンネル 2 を AI GND（または、内部グランドを使⽤することもできま
す。『NI-DAQmx ヘルプ』の「内部チャンネル」を参照してください）に接
続します。チャンネル 2 の⼊⼒レンジをチャンネル 1 と⼀致するように
-200 mV 〜 200 mV に設定します。そして、チャンネルを 0、2、1 の順番で
スキャンします。
⼊⼒が接地されている場合、NI-PGIA は新しい⼊⼒レンジ設定により速く適
応するため、信号チャンネル間に接地したチャンネルを挿⼊することで整定
時間が向上します。
• 隣接チャンネル間の電圧ステップを最⼩限に抑える — 同じ⼊⼒レンジを持
つチャンネル間をスキャンする場合、チャンネル間の電圧ステップとともに
整定時間が⻑くなります。信号の予想される⼊⼒レンジが分かる場合は、ス
キャンリストに予測レンジの近い信号をグループ化することができます。
たとえば、システム上のすべてのチャンネルが -5 V 〜 5 V の⼊⼒レンジを使
⽤するとします。チャンネル 0、2、および 4 の信号は、4.3 V 〜 5 V の間で
変化します。チャンネル 1、3、および 5 の信号は、-4 V 〜 0 V の間で変化し
ます。0、2、4、1、3、5 の順番でチャンネルをスキャンすると、0、1、2、
3、4、5 の順番でスキャンするよりもより正確な結果を得ることができます。
必要以上に⾼速なスキャンを避ける — スキャンの速度が遅くなるようにシステ
ムを設計すると、より正確なレベルに整定する時間が NI-PGIA に与えられます。
以下の 2 つの例を検討します。
• 例 1— 多くの AI サンプルを平均化することでノイズの影響を減らし、読み
取りの確度を向上できます。通常、平均化するポイントが多いほど、最終結
果がより正確になります。ただし、平均化するポイント数を減らして、ス
キャンレートを遅くすることもできます。
たとえば、10 個のチャンネルを 20 ms に渡ってサンプルリングし、結果を
平均化するとします。250 kS/s のスキャンレートでは、各チャンネルから
500 ポイントを集録することができます。別の⽅法としては、500 kS/s のス
キャンレートで、各チャンネルから 1,000 ポイントを集録することができま
す。両⽅にかかる時間は同じです。平均化されたサンプル数を（500 から
1,000 へ）2 倍にすると、ノイズ効果が 1.4（2 の平⽅根）倍減少します。し
かし、（この例のように）サンプル数を 2 倍にすると、PGIA が整定に使⽤
できる時間は 4 μs から 2 μs に減少します。このため、システムのスキャン
レートが遅い⽅が、測定結果の確度が⾼くなる場合もあります。
• 例 2— チャンネル間の時間的関係が重要ではない場合は、同じチャンネルか
ら何回もサンプルを取り、スキャンの頻度を減らすことができます。たとえ
ば、チャンネル 0 から 100 ポイント、チャンネル 1 から 100 ポイントの平
均化が必要であるとします。1 つの⽅法では、チャンネル間を交互に読み取
4-8 | ni.com
X シリーズユーザマニュアル
ります。この場合、チャンネル 0 から 1 ポイント読み取り、次にチャンネ
ル 1 から 1 ポイント読み取るというように、2 つのチャンネルから交互に読
み取ることができます。また、チャンネル 0 から 100 ポイントをすべて読
み取ったあとで、チャンネル 1 から 100 ポイントを読み取ることもできま
す。この 2 番⽬の⽅法では、チャンネル間を交互する回数が少ないため、
整定時間による影響が減ります。
アナログ⼊⼒のデータ収集⽅法
アナログ⼊⼒を測定するには、ソフトウェアタイミングまたはハードウェアタイミン
グ集録のいずれかを使⽤できます。
ソフトウェアタイミング集録
ソフトウェアタイミング集録では、ソフトウェアが集録レートを制御します。各 ADC
変換を開始するための個別のコマンドが、ソフトウェアからハードウェアへ送られま
す。NI-DAQmx では、ソフトウェアタイミングによる集録はオンデマンドタイミング
と呼ばれています。また、ソフトウェアタイミング集録は、即時集録またはスタ
ティック集録とも呼ばれ、通常は単⼀のデータサンプルの読み取りに使⽤されます。
ハードウェアタイミング集録
ハードウェアタイミング集録では、ハードウェアのデジタル信号（AI サンプルク
ロック）が集録レートを制御します。この信号は、デバイス内部で⽣成するか、外部
から供給します。
ハードウェアタイミング集録は、ソフトウェアタイミング集録と⽐較していくつかの
利点があります。
•
•
•
サンプリングの間隔を⼤幅に短く設定できる。
サンプリングの間隔が確定的である。
ハードウェアタイミング集録ではハードウェアトリガを使⽤できる。
ハードウェアタイミング操作には、バッファ型またはハードウェアタイミングシング
ルポイント（HWTSP）を使⽤できます。バッファとは、これから転送されるサンプ
ルを⼀時的にコンピュータ内に保持する場所です。
•
バッファ型 — バッファ型集録では、アプリケーションメモリに転送される前に、
DMA を使⽤してデータは DAQ デバイスのオンボード FIFO メモリから PC の
バッファへ移動されます。バッファ型集録では、HWTSP 集録よりも⾼速な転送
レートを実現できます。これは、データが個々のポイントごとではなく⼤きなブ
ロックごとに移動されるためです。
バッファ型 I/O 操作のプロパティの 1 つは、サンプルモードです。サンプルモー
ドは有限または連続から選択できます。
–
有限サンプルモード集録では、特定のデータサンプルが指定した数だけ集録
されます。指定された数のサンプルが読み取られると、サンプル集録は停⽌
します。基準トリガを使⽤する場合は、有限サンプルモードを使⽤する必要
があります。
© National Instruments | 4-9
第4章
–
アナログ⼊⼒
連続サンプルモードでは、サンプルの数は指定されません。指定したデータ
サンプル数を集録した後で停⽌する代わりに、連続集録ではユーザが処理を
停⽌するまで継続します。連続集録は、ダブルバッファ型または循環バッ
ファ型集録とも呼ばれます。
データがバス上で⼗分な速度で転送されない場合は、FIFO が⼀杯になりま
す。FIFO のデータがホストメモリに転送される前に、新規の集録値によっ
て FIFO 内のデータが上書きされるため、デバイスでエラーが⽣成されます。
連続操作では、ユーザのプログラムがデータ転送を維持できる速度で PC
バッファからデータを読み取れない場合、バッファがオーバーフロー状態に
なり、エラーが発⽣する可能性があります。
•
ハードウェアタイミングシングルポイント（HWTSP）—HWTSP 操作は通常、既
知の時間間隔で単⼀のサンプルを読み取るために使⽤します。バッファ型操作が
⾼スループットに適しているのに対して、HWTSP 操作は低レイテンシおよび低
ジッタに適しています。また、HWTSP はハードウェアに遅れをとるとソフト
ウェアに通知することが可能です。このような機能により、HWTSP はリアルタ
イム制御アプリケーションに適してします。「次のサンプルクロックまで待機」
関数を使⽤した HWTSP 操作は、ソフトウェアレイヤーおよびハードウェアレイ
ヤー間を正確に同期します。詳細については、「NI-DAQmx ハードウェアタイミ
ングによるシングルポイント遅延チェック」ドキュメントを参照してください。
このドキュメントを参照するには、ni.com/jp/info で Info Code に
「daqhwtsp」と⼊⼒してください。
メモ （NI USB-634x/635x/636x デバイス）USB X シリーズデバイスは、ハー
ドウェアタイミングシングルポイント（HWTSP）操作をサポートしていま
せん。
アナログ⼊⼒トリガ
アナログ⼊⼒は、3 つの異なるトリガアクションをサポートします。
•
•
•
開始トリガ
基準トリガ
⼀時停⽌トリガ
これらのトリガの詳細については、「AI 開始トリガ信号」、「AI 基準トリガ信号」、お
よび「AI ⼀時停⽌トリガ信号」セクションを参照してください。
アナログトリガとデジタルトリガは、これらのアクションを発⽣させることができま
す。すべての MIO X シリーズデバイスはデジタルトリガをサポートしていますが、
⼀部アナログトリガをサポートしないものもあります。デバイスのトリガオプション
については、デバイスの仕様書を参照してください。
アナログ⼊⼒信号を接続する
表 4-3 は、信号ソースの両⽅のタイプの推奨⼊⼒構成の概要を⽰します。
4-10 | ni.com
X シリーズユーザマニュアル
表 4-3. MIO X シリーズアナログ⼊⼒構成
浮動型信号ソース（建物の
グランドへの接続なし）
グランド基準型信号ソース †
例:
例:
• 接地なしの熱電対
• ⾮絶縁出⼒⽤プラグイ
ン計測器
• 絶縁出⼒⽤信号調節
AI グランド基準設定 *
• 電池使⽤のデバイス
差動
ಙྕ䝋䞊䝇
DAQ䝕䝞䜲䝇
AI+
+
–
AI–
ಙྕ䝋䞊䝇
DAQ䝕䝞䜲䝇
AI+
+
+
–
–
AI–
AI GND
⾮基準化シングルエ
ンド（NRSE）
ಙྕ䝋䞊䝇
DAQ䝕䝞䜲䝇
AI
+
–
ಙྕ䝋䞊䝇
ಙྕ䝋䞊䝇
DAQ䝕䝞䜲䝇
AI
+
+
+
–
–
–
AI SENSE
AI GND
DAQ䝕䝞䜲䝇
AI
+
–
–
AI GND
AI SENSE
AI GND
基準化シングルエン
ド（RSE）
+
᥎ዡ䛥䜜䜎䛫䜣
+
ಙྕ䝋䞊䝇
DAQ䝕䝞䜲䝇
AI
–
+
–
+
–
AI GND
VA
VB
AI GND
ᐃ䛥䜜䛯ಙྕ䛻
䜾䝷䞁䝗䝹䞊䝥㟁఩ (VA – VB)
䛜㏣ຍ䛥䜜䛶䛔䜎䛩䚹
RSE、NRSE、および DIFF モードおよびソフトウェアの注意点については、「アナログ⼊⼒グ
ランド基準設定」セクションを参照してください。
*
†
詳細については、
「グランド基準型信号ソースを接続する」セクションを参照してください。
© National Instruments | 4-11
第4章
アナログ⼊⼒
浮動型信号ソースを接続する
浮動型信号ソースとは
浮動型信号ソースには建物のシステムグランドに接続されていない、絶縁されたグラ
ンド基準ポイントがあります。浮動型信号ソースの例としては、変圧器、熱電対、電
池式デバイス、光アイソレータ、および絶縁アンプなどが挙げられます。絶縁出⼒を
持つ計測器やデバイスは、浮動型信号ソースです。
浮動型信号ソースに差動（DIFF）接続を使⽤する条件
チャンネルが以下の条件のいずれかを満たす場合は、DIFF ⼊⼒接続を使⽤します。
•
•
•
•
•
⼊⼒信号のレベルが低い場合（1 V 未満）。
信号とデバイスを接続する銅線が 3 m（10 ft）以上の場合。
⼊⼒信号が個別のグランド基準ポイントまたは帰還信号を必要とする場合。
信号銅線がノイズの多い環境を通る場合。
2 つのアナログ⼊⼒チャンネル、AI+ および AI- が信号に使⽤できる場合。
DIFF 信号接続は、集録されるノイズを減らし、より多くのコモンモードノイズを除
去します。また、DIFF 信号接続は NI-PGIA のコモンモードの制限内で⼊⼒信号を浮
動させます。
差動接続の詳細については、「浮動型信号ソースに差動接続を使⽤する」セクション
を参照してください。
浮動型信号ソースに⾮基準化シングルエンド（NRSE）接続を使
⽤する条件
⼊⼒信号が以下の条件に合う場合のみに NRSE ⼊⼒接続を使⽤します。
•
•
⼊⼒信号レベルが⾼い場合（1 V を超える場合）。
信号とデバイスを接続する銅線が 3 m（10 ft）未満の場合。
上記の条件と⼀致しない⼊⼒信号で、⾼い信号品質が必要な場合には、DIFF ⼊⼒接
続が奨励されます。
シングルエンドモードでは、DIFF 構成と⽐較して、より多くの静電気および磁気ノ
イズが信号接続にカプリングされます。カプリングは、信号パスの差異によって起こ
ります。磁気カプリングは、2 本の信号線の間の領域に⽐例します。電気カプリング
は、2 本の信号線間における電界の差異によって変動します。
この種類の接続では、NI-PGIA は、信号のコモンモードノイズ、そして信号ソースと
デバイスグランド間のグランド電位差の両⽅を除去します。
NRSE 接続の詳細については、「浮動型信号ソースに⾮基準化シングルエンド（NRSE）
接続を使⽤する」セクションを参照してください。
4-12 | ni.com
X シリーズユーザマニュアル
浮動型信号ソースに基準化シングルエンド（RSE）接続を使⽤
する条件
⼊⼒信号が以下の条件を満たす場合にのみ RSE ⼊⼒接続を使⽤します。
•
⼊⼒信号が、共通の基準ポイントの AI GND を、RSE を使⽤する他の信号と共有
する場合。
•
•
⼊⼒信号レベルが⾼い場合（1 V を超える場合）。
信号とデバイスを接続する銅線が 3 m（10 ft）未満の場合。
上記の条件と⼀致しない⼊⼒信号で、⾼い信号品質が必要な場合には、DIFF ⼊⼒接
続が奨励されます。
シングルエンドモードでは、DIFF 構成と⽐較して、より多くの静電気および磁気ノ
イズが信号接続にカプリングされます。カプリングは、信号パスの差異によって起こ
ります。磁気カプリングは、2 本の信号線の間の領域に⽐例します。電気カプリング
は、2 本の信号線間における電界の差異によって変動します。
この種類の接続では、NI-PGIA は、信号のコモンモードノイズ、そして信号ソースと
デバイスグランド間のグランド電位差の両⽅を除去します。
RSE 接続の詳細については、「浮動型信号ソースに基準化シングルエンド（RSE）接続
を使⽤する」セクションを参照してください。
浮動型信号ソースに差動接続を使⽤する
浮動ソースの負極のリードを AI GND に接続する（直接またはバイアス抵抗を介し
て）ことが重要です。それを実⾏しない場合、ソースが NI-PGIA の最⼤動作電圧範囲
を超えて浮動し、DAQ デバイスが誤ったデータを返すことがあります。
ソースの基準を AI GND にする⼀番簡単な⽅法は、信号の正極を AI+ に接続し、信号
の負極を AI GND および AI- に抵抗を使⽤せずに接続します。この接続は、低ソース
インピーダンス（100 Ω 未満）のカプリングソースに使⽤できます。
メモ （NI USB-6341/6343/6361/6363 BNC デバイス）X シリーズ USB BNC
デバイスで浮動型信号ソースを測定するには、BNC コネクタの下にあるス
イッチを FS の位置に動かします。
© National Instruments | 4-13
第4章
アナログ⼊⼒
図 4-4. バイアス抵抗なしの浮動型信号ソースの差動接続
MIO X䝅䝸䞊䝈䝕䝞䜲䝇
AI+
ᾋືᆺ
ಙྕ䝋䞊䝇
+
Vs
–
AI–
䜲䞁䝢䞊䝎䞁䝇
<100 Ω
AI SENSE
AI GND
ただし、⼤きなソースインピーダンスの場合は、この接続は DIFF 信号パスのバラン
スを著しく崩します。正側ラインの電気的結合ノイズは、接地されている負側ライン
にはカプリングされません。このノイズは、コモンモード信号ではなく差動モード信
号として表れるため、データに表⽰されます。この場合、負のラインを直接 AI GND
に接続する代わりに、同等のソースインピーダンスの約 100 倍の抵抗を介して負の
ラインを AI GND に接続します。この抵抗によって信号パスがほぼ均衡状態になり、
同程度のノイズが両⽅の端⼦に結合します。これで電気的結合ノイズをほぼ除去でき
ます。この構成は、ソースに負荷をかけません（⾮常に⾼い NI-PGIA の⼊⼒インピー
ダンス以外）。
図 4-5. 単⼀バイアス抵抗を使⽤した浮動型信号ソースの差動接続
MIO X䝅䝸䞊䝈䝕䝞䜲䝇
AI+
ᾋືᆺ
ಙྕ䝋䞊䝇
+
Vs
–
AI–
R䛿䝉䞁䝃䛾
䝋䞊䝇䜲䞁䝢䞊
䝎䞁䝇䛾⣙100ಸ
4-14 | ni.com
R
AI SENSE
AI GND
X シリーズユーザマニュアル
図 4-6 に⽰されるように、正極⼊⼒と AI GND の間に同じ値の他の抵抗を接続するこ
とによって、信号パスのバランスを完全に保つことができます。バランスが完全に保
たれた構成ではノイズ除去がわずかに優れていますが、ソースに 2 つの直列抵抗
（和）の負荷をかけるという不利な点があります。たとえば、ソースインピーダンス
が 2 kΩ で 2 つの各抵抗が 100 kΩ の場合、抵抗により 200 kΩ の負荷がソースにかか
り、-1% のゲイン誤差が発⽣します。
図 4-6. バランスの取れたバイアス抵抗を使⽤した、浮動型信号ソースの差動接続
AI+
+
ᾋືᆺ
ಙྕ䝋䞊䝇
䝞䜲䜰䝇
᢬ᢠ
(ᮏᩥཧ↷)
Vs
+
ィ⿦⏝
䜰䞁䝥
–
PGIA
AI–
–
+
Vm ᐃ㟁ᅽ
–
䝞䜲䜰䝇
㟁ὶ䛾
ᖐ㑏㊰
ධຊ䝬䝹䝏䝥䝺䜽䝃
AI SENSE
AI GND
I/O䝁䝛䜽䝍
ᕪື䝰䞊䝗䛷ᵓᡂ䛥䜜䛯MIO X䝅䝸䞊䝈䝕䝞䜲䝇
© National Instruments | 4-15
第4章
アナログ⼊⼒
NI-PGIA の両⼊⼒には、NI-PGIA が動作するために、グランドへの DC 経路が必要で
す。ソースが AC カプリング（容量カプリング）の場合、NI-PGIA は正極⼊⼒と
AI GND の値に抵抗を必要とします。ソースが低インピーダンスの場合、ソースに⼤
きな負荷をかけない程度に⼤きく、⼊⼒バイアス電流の結果、⼊⼒オフセット電圧を
⽣成しない程度に⼩さい（通常、100 kΩ 〜 1 MΩ）抵抗を選択します。この場合、負
極⼊⼒を直接 AI GND に接続します。ソースが⾼出⼒インピーダンスの場合は、上記
の⽅法で正極と負極の両⼊⼒に同じ値の抵抗を使⽤して、信号パスのバランスを取り
ます。図 4-7 で⽰されるように、ソースに負荷がかかることによって、ゲイン誤差が
⽣じることに注意してください。
図 4-7. バランスの取れたバイアス抵抗を使⽤した、AC カプリング浮動ソースの差動接続
AC䜹䝥䝸䞁䜾
AC䜹䝥䝸䞁䜾
ᾋືᆺ
ಙྕ䝋䞊䝇
MIO X䝅䝸䞊䝈䝕䝞䜲䝇
AI+
+
Vs
–
AI–
AI SENSE
AI GND
浮動型信号ソースに⾮基準化シングルエンド（NRSE）接続を使
⽤する
浮動型信号ソースの負極リードを AI GND に（直接または抵抗を介して）接続するこ
とが重要です。そうしない場合は、ソースが NI-PGIA の有効な⼊⼒レンジを超えて浮
動し、DAQ デバイスは誤ったデータを返す場合があります。
メモ （NI USB-6341/6343/6361/6363 BNC デバイス）X シリーズ USB BNC
デバイスで浮動型信号ソースを測定するには、BNC コネクタの下にあるス
イッチを FS の位置に動かします。
図 4-8 は、NRSE モードで DAQ デバイスに接続された浮動ソースを⽰しています。
図 4-8. 浮動型信号ソースの NRSE 接続
MIO X䝅䝸䞊䝈䝕䝞䜲䝇
AI
ᾋືᆺ
ಙྕ䝋䞊䝇
+
Vs
–
AI SENSE
R
AI GND
4-16 | ni.com
X シリーズユーザマニュアル
「浮動型信号ソースに差動接続を使⽤する」セクションで説明されたすべてのバイア
ス抵抗の構成は、NRSE のバイアス抵抗にも適⽤されます。0 〜 2 つのバイアス抵抗
の構成については、図 4-4、4-5、4-6、および 4-7 の AI- を AI SENSE に置き換えます。
AI SENSE がソースから離れて接続されるため、NRSE モードのノイズ除去は、RSE
モードよりも優れています。ただし、AI SENSE 接続は AI+ 信号とツイストペアケーブ
ルで接続されるのではなく、すべてのチャンネルと共有されているため、NRSE モー
ドのノイズ除去は、DIFF モードよりも劣ります。
DAQ アシスタントを使⽤して、チャンネルを RSE または NRSE ⼊⼒モードに構成で
きます。DAQ アシスタントの詳細については、「ソフトウェアで AI グランド基準設
定を構成する」セクションを参照してください。
浮動型信号ソースに基準化シングルエンド（RSE）接続を使⽤
する
図 4-9 は、浮動型信号ソースを RSE モードに構成した MIO X シリーズデバイスに接
続する⽅法を⽰しています。
図 4-9. 浮動型信号ソースの RSE 接続
AI <0..31>
ᾋືᆺ
ಙྕ
䝋䞊䝇
+
+
Vs
–
+
PGIA
ධຊ䝬䝹䝏䝥䝺䜽䝃
AI SENSE
䝥䝻䜾䝷䝬䝤䝹䝀䜲䞁
ィ⿦⏝
䜰䞁䝥
–
Vm
ᐃ㟁ᅽ
–
AI GND
I/O䝁䝛䜽䝍
RSEᵓᡂ䛷㑅ᢥ䛥䜜䛯䝏䝱䞁䝛䝹
メモ （NI USB-6341/6343/6361/6363 BNC デバイス）X シリーズ USB BNC
デバイスで浮動型信号ソースを測定するには、BNC コネクタの下にあるス
イッチを FS の位置に動かします。
DAQ アシスタントを使⽤して、チャンネルを RSE または NRSE ⼊⼒モードに構成で
きます。DAQ アシスタントの詳細については、「ソフトウェアで AI グランド基準設
定を構成する」セクションを参照してください。
© National Instruments | 4-17
第4章
アナログ⼊⼒
グランド基準型信号ソースを接続する
グランド基準型信号ソースとは
グランド基準型信号ソースは、建物のシステムグランドに接続された信号ソースで
す。コンピュータがソースと同じ電⼒システムに接続される場合は、デバイスに対し
て共通のグランドポイントにすでに接続されています。建物の電源システムに接続さ
れている計測器およびデバイスの⾮絶縁出⼒は、このカテゴリに含まれます。
同じ建物の電⼒システムに接続された 2 つの測定器のグランド電位差は、通常は
1 〜 100 mV の間ですが、配電回路が適切に接続されていないと差異がそれ以上にな
る場合があります。接地された信号ソースが正確に測定されないと、この差異が測定
誤差として表れる可能性があります。グランド電位差を測定信号から除去するには、
接地信号ソースの接続⼿順に従ってください。
グランド基準型信号ソースに差動接続を使⽤する条件
チャンネルが以下の条件のいずれかを満たす場合は、DIFF ⼊⼒接続を使⽤します。
•
•
•
•
•
⼊⼒信号のレベルが低い場合（1 V 未満）。
信号とデバイスを接続する銅線が 3 m（10 ft）以上の場合。
⼊⼒信号が個別のグランド基準ポイントまたは帰還信号を必要とする場合。
信号銅線がノイズの多い環境を通る場合。
2 つのアナログ⼊⼒チャンネル、AI+ および AI- が使⽤可能な場合。
DIFF 信号接続は、集録されるノイズを減らし、より多くのコモンモードノイズを除
去します。また、DIFF 信号接続は NI-PGIA のコモンモードの制限内で⼊⼒信号を浮
動させます。
差動接続の詳細については、「グランド基準型信号ソースに差動接続を使⽤する」セ
クションを参照してください。
グランド基準型信号ソースに⾮基準化シングルエンド（NRSE）
接続を使⽤する条件
⼊⼒信号が以下の条件に合う場合のみに NRSE 接続を使⽤します。
•
•
•
⼊⼒信号レベルが⾼い場合（1 V を超える場合）。
信号とデバイスを接続する銅線が 3 m（10 ft）未満の場合。
⼊⼒信号が他の信号と基準点を共有できる場合。
上記の条件と⼀致しない⼊⼒信号で、⾼い信号品質が必要な場合には、DIFF ⼊⼒接
続が奨励されます。
シングルエンドモードでは、DIFF 構成と⽐較して、より多くの静電気および磁気ノ
イズが信号接続にカプリングされます。カプリングは、信号パスの差異によって起こ
ります。磁気カプリングは、2 本の信号線の間の領域に⽐例します。電気カプリング
は、2 本の信号線間における電界の差異によって変動します。
4-18 | ni.com
X シリーズユーザマニュアル
この種類の接続では、NI-PGIA は、信号のコモンモードノイズ、そして信号ソースと
デバイスグランド間のグランド電位差の両⽅を除去します。
NRSE 接続の詳細については、「グランド基準型信号ソースに⾮基準化シングルエン
ド（NRSE）接続を使⽤する」セクションを参照してください。
グランド基準型信号ソースに基準化シングルエンド（RSE）接
続を使⽤する条件
グランド基準型信号ソースに RSE 接続を使⽤しないでください。NRSE または DIFF 接
続を代わりに使⽤します。
表 4-3 の右下のセルに⽰されるように、AI GND とセンサのグランド間に電位差があ
る場合があります。RSE モードでは、このグランドループによって測定誤差が発⽣し
ます。
グランド基準型信号ソースに差動接続を使⽤する
図 4-10 は、グランド基準型信号ソースを、差動モードで構成された MIO X シリーズ
デバイスに接続する⽅法を⽰しています。
図 4-10. グランド基準型信号ソースの差動接続
AI+
䜾䝷䞁䝗ᇶ‽ᆺ
䝅䜾䝘䝹䝋䞊䝇
+
Vs
+
–
ィ⿦⏝䜰䞁䝥
+
PGIA
AI–
–
ᐃ㟁ᅽ
Vm
–
+
䝁䝰䞁䝰䞊䝗
Vcm
䝜䜲䝈䛸
–
䜾䝷䞁䝗㟁఩
ධຊ䝬䝹䝏䝥䝺䜽䝃
AI SENSE
AI GND
I/O䝁䝛䜽䝍
ᕪື䝰䞊䝗䛷ᵓᡂ䛥䜜䛯MIO X䝅䝸䞊䝈䝕䝞䜲䝇
メモ （NI USB-6341/6343/6361/6363 BNC デバイス）X シリーズ USB BNC
デバイスでグランド基準型信号ソースを測定するには、BNC コネクタの下
にあるスイッチを GS の位置に動かします。
© National Instruments | 4-19
第4章
アナログ⼊⼒
この種類の接続では、NI-PGIA は、図で Vcm と⽰される信号のコモンモードノイズ、
そして信号ソースとデバイスグランド間のグランド電位差の両⽅を除去します。
AI+ および AI- は、両⽅が AI GND の ±11 V レンジ内である必要があります。
グランド基準型信号ソースに⾮基準化シングルエンド（NRSE）
接続を使⽤する
図 4-11 は、グランド基準型信号ソースを NRSE モードで接続する⽅法を⽰しています。
図 4-11. グランド基準型信号ソースにシングルエンド接続を使⽤する（NRSE 構成）
I/O䝁䝛䜽䝍
䜾䝷䞁䝗
ᇶ‽ᆺ
ಙྕ䝋䞊䝇
AI <0..x>
+
Vs
–
+
ィ⿦⏝
䜰䞁䝥
+
PGIA
ධຊ䝬䝹䝏䝥䝺䜽䝃
–
+
䝁䝰䞁䝰䞊䝗
䝜䜲䝈䛸
Vcm
䜾䝷䞁䝗㟁఩
–
AI SENSE
Vm
ᐃ㟁ᅽ
–
AI GND
NRSE䝰䞊䝗䛷ᵓᡂ䛥䜜䛯MIO X䝅䝸䞊䝈䝕䝞䜲䝇
メモ （NI USB-6341/6343/6361/6363 BNC デバイス）X シリーズ USB BNC
デバイスでグランド基準型信号ソースを測定するには、BNC コネクタの下
にあるスイッチを GS の位置に動かします。
AI <0..31> および AI SENSE は、両⽅ AI GND の ±11 V レンジ内である必要があります。
シングルエンド、グランド基準型信号ソースを測定するには、NRSE グランド基準設
定を使⽤する必要があります。表 4-4 を使⽤して、AI 信号を正しく接続する⽅法を確
認します。
表 4-4. AI 信号接続
信号
グランド基準
AI <0..15>
AI SENSE
AI <16..79>
AI SENSE 2
4-20 | ni.com
X シリーズユーザマニュアル
表 4-4. AI 信号接続 （続き）
信号
グランド基準
AI <80..143>
AI SENSE 3
AI <144..207>
AI SENSE 4
AI SENSE は、NI-PGIA の負極⼊⼒に内部で接続されています。そのため、信号のグラ
ンドポイントは、NI-PGIA の負極⼊⼒に接続しています。
デバイスグランドと信号グランドの間に発⽣する電位差は、コモンモード信号として
NI-PGIA の正極および負極⼊⼒の両⽅に表れ、この差異はアンプによって除去されま
す。RSE グランド基準設定のように、デバイスの⼊⼒回路がグランドを基準としてい
る場合、このグランド電位差は測定された電圧に誤差として表れます。
DAQ アシスタントを使⽤して、チャンネルを RSE または NRSE ⼊⼒モードに構成で
きます。DAQ アシスタントの詳細については、「ソフトウェアで AI グランド基準設
定を構成する」セクションを参照してください。
配線に関する注意事項
信号ソースとデバイスの間に信号線を引く際に適切な処置を施さない場合、環境ノイ
ズがデバイスの測定確度に深刻な影響を与えます。以下は、主にデバイスへの AI 信
号の経路に関する注意事項ですが、⼀般的な信号経路にも適⽤することができます。
ノイズによる影響を最⼩化して測定の確度を最⼤化するためには、以下の対策が有効
です。
•
•
差動アナログ⼊⼒接続を使⽤して、コモンノードノイズを除去します。
AI 信号をデバイスに接続する際に、個別にシールドされたツイストペアワイヤ
を使⽤します。この種類のワイヤでは、正極と負極の⼊⼒チャンネルに取り付け
られた信号線がより合わせてあり、シールドで覆われます。そして、このシール
ドを⼀箇所でのみ信号ソースグランドに接続します。このような種類の接続は、
⼤規模な磁場または⾼電磁波妨害のある領域を通過する信号に必要です。
詳細については、「アナログ信号の配線とノイズに関する注意事項」を参照してくだ
さい。このドキュメントを参照するには、ni.com/jp/info で Info Code に
「rdfwn3」と⼊⼒してください。
© National Instruments | 4-21
第4章
アナログ⼊⼒
アナログ⼊⼒タイミング信号
このセクションで説明されているすべてのタイミング機能を提供するために、MIO X
シリーズデバイスは柔軟なタイミングエンジンを備えています。図 4-12 は、アナロ
グ⼊⼒タイミングエンジンが提供するすべてのタイミングオプションの概要を⽰して
います。第 9 章「デジタル接続とクロック⽣成」の「クロック経路設定」セクショ
ンも参照してください。
図 4-12. アナログ⼊⼒タイミングのオプション
PFI, RTSI
PFI, RTSI
PXI_STAR
䜰䝘䝻䜾ẚ㍑䜲䝧䞁䝖
PXI_STAR
Ctr n Internal Output
䜰䝘䝻䜾ẚ㍑䜲䝧䞁䝖
20 MHz䝍䜲䝮䝧䞊䝇
AI䝃䞁䝥䝹䜽䝻䝑
SW䝟䝹䝇
AI䝃䞁䝥䝹䜽䝻䝑䜽
䝍䜲䝮䝧䞊䝇
䝥䝻䜾䝷䝬䝤䝹
䜽䝻䝑䜽
ศ࿘ჾ
100 kHz䝍䜲䝮䝧䞊䝇
PXI_CLK10
PFI, RTSI
100 MHz 䝍䜲䝮䝧䞊䝇
PXI_STAR
䜰䝘䝻䜾ẚ㍑䜲䝧䞁䝖
Ctr n Internal Output
AIኚ᥮䜽䝻䝑䜽
䝍䜲䝮䝧䞊䝇
AIኚ᥮䜽䝻䝑䜽
䝥䝻䜾䝷䝬䝤䝹
䜽䝻䝑䜽
ศ࿘ჾ
MIO X シリーズデバイスは、AI サンプルクロック（ai/SampleClock）および AI 変換
クロック（ai/ConvertClock）を使⽤して間隔サンプリングを⾏います。図 4-13 が⽰
すように、AI サンプルクロックは以下の式によって決定されるサンプル周期を制御
します。
1/ サンプル周期 = サンプルレート
図 4-13. MIO X シリーズ間隔サンプリング
䝏䝱䞁䝛䝹0
䝏䝱䞁䝛䝹1
ኚ᥮࿘ᮇ
䝃䞁䝥䝹࿘ᮇ
4-22 | ni.com
X シリーズユーザマニュアル
AI 変換クロックは、以下の式によって決定される変換周期を制御します。
1/ 変換周期 = 変換レート
ポストトリガデータ収集を実⾏すると、トリガイベントを受信した後のデータのみを
表⽰できます。通常のポストトリガ DAQ シーケンスが図 4-14 に⽰されています。サ
ンプルカウンタには、指定されたポストトリガサンプル数がロードされます（この例
では 5）。値が 0 になり、希望するサンプル数が取得されるまで、この値は AI サンプ
ルクロックのパルスごとに減分します。
図 4-14. ポストトリガデータ収集の例
AI㛤ጞ䝖䝸䜺
AI䝃䞁䝥䝹䜽䝻䝑䜽
AIኚ᥮䜽䝻䝑䜽
䝃䞁䝥䝹䜹䜴䞁䝍
4
3
2
1
0
プレトリガデータ収集を実⾏すると、トリガ後に集録されたデータの他に、トリガ前
に集録したデータを表⽰することができます。図 4-15 に標準的なプレトリガ DAQ
シーケンスを⽰します。AI 開始トリガ（ai/StartTrigger）は、ハードウェアまたはソ
フトウェアのいずれかの信号になります。AI 開始トリガがソフトウェアの開始トリ
ガとして設定されている場合は、集録開始時に ai/StartTrigger ラインからパルスが出
⼒されます。AI 開始トリガパルスが発⽣すると、サンプルカウンタにはプレトリガ
サンプル数がロードされます（この例では 4）。値は、AI サンプルクロック上の各パ
ルスごとに、値が 0 になるまで減少します。その後、サンプルカウンタには、指定
されたポストトリガサンプル数がロードされます（この例では 3）。
図 4-15. プレトリガデータ収集の例
AI㛤ጞ䝖䝸䜺
AIᇶ‽䝖䝸䜺
n/a
AI䝃䞁䝥䝹䜽䝻䝑䜽
AIኚ᥮䜽䝻䝑䜽
䝃䞁䝥䝹䜹䜴䞁䝍
3
2
1
0
2
2
2
1
0
指定されたプレトリガサンプル数が集録される前に、AI 基準トリガ
（ai/ReferenceTrigger）パルスが発⽣した場合、トリガパルスは無視されます。それ
以外は、AI 基準トリガパルスが発⽣すると、指定されたポストトリガサンプル数が
集録されるまでサンプルカウンタ値が減少します。
© National Instruments | 4-23
第4章
アナログ⼊⼒
MIO X シリーズデバイスは、以下のアナログ⼊⼒タイミング信号の機能を持ちます。
• 「AI サンプルクロック信号」*
• 「AI サンプルクロックタイムベース信号」
• 「AI 変換クロック信号」*
• 「AI 変換クロックタイムベース信号」
• 「AI ホールド完了イベント信号」
• 「AI 開始トリガ信号」*
• 「AI 基準トリガ信号」*
• 「AI ⼀時停⽌トリガ信号」*
がついた信号はデジタルフィルタをサポートしています。詳細については、第 8 章
「PFI」の「PFI フィルタ」セクションを参照してください。
*
全体および単⼀チャンネルサンプルレート
MIO X シリーズデバイスの特徴は、最⼤単⼀チャンネルおよび最⼤全体サンプルレー
トの使⽤です。最⼤単⼀チャンネルレートは、正確な結果を取得できる範囲内で単⼀
チャンネルからデータを集録できる最速レートです。最⼤全体サンプルレートは、正
確な結果を取得できる範囲内で複数のチャンネルからのデータを集録できる最速レー
トです。たとえば、NI 6351 デバイスの単⼀チャンネル最⼤レートは 1.25 MS/s、全体
最⼤サンプルレートは 1 MS/s です。そのため、デバイスは以下の表 4-5 に⽰すよう
に、1 チャンネルを 1.25 MS/s、2 チャンネルでは各チャンネルを 500 kS/s でサンプル
することが可能です。
表 4-5. MIO X シリーズデバイスのアナログ⼊⼒レート
アナログ⼊⼒レート *
MIO X シリーズデバイス
単⼀チャンネル
複数チャンネル（全体）
NI 6320/6321/6323
250 kS/s
250 kS/s
NI 6341/6343/6345
500 kS/s
500 kS/s
NI 6351/6353/6355
1.25 MS/s
1 MS/s
NI 6361/6363/6365
2 MS/s
1 MS/s
3.846 MS/s
1 MS/s
NI 6375
* いくつかのデバイスでは、単⼀チャンネルレートが全体レートよりも⾼くなります。これ
は、ADC ではより⾼いレートでのサンプルが可能ですが、PGIA はその速さで整定して確度
仕様を満たすことができないためです。
4-24 | ni.com
X シリーズユーザマニュアル
AI サンプルクロック信号
測定を開始するには、AI サンプルクロック（ai/SampleClock）信号を使⽤します。MIO
X シリーズデバイスは、タスク内の各チャンネルの AI 信号を、各 AI サンプルクロックご
とに⼀回サンプルします。測定データは、1 つ以上のサンプルで構成されます。
AI サンプルクロックには、内部または外部ソースを指定できます。さらに、測定
データのサンプルを、AI サンプルクロックの⽴ち上がりエッジと⽴ち下がりエッジ
のどちらで開始するかを指定することもできます。
内部ソースを使⽤する
以下のいずれかの内部信号を AI サンプルクロックとして使⽤できます。
• Counter n Internal Output
•
•
•
•
AI サンプルクロックタイムベース（分周後）
ホストソフトウェアにより開始されるパルス
変化検出イベント
Counter n Sample Clock
•
•
•
AO サンプルクロック（ao/SampleClock）
DI サンプルクロック（di/SampleClock）
DO サンプルクロック（do/SampleClock）
プログラム可能な内部カウンタが、サンプルクロックタイムベースを分周します。
内部信号には、内部経路を介して AI サンプルクロックに経路設定できるものが他に
もいくつかあります。詳細については、『NIDAQmx ヘルプ』または『LabVIEW ヘル
プ』の「MAX でのデバイス経路設定」セクションを参照してください。
外部ソースを使⽤する
以下のいずれかの外部信号を、AI サンプルクロックのソースとして使⽤します。
• PFI <0..15>
•
•
•
RTSI <0..7>
PXI_STAR
PXIe_DSTAR<A,B>
•
アナログ⽐較イベント（アナログトリガ）
AI サンプルクロック信号を出⼒端⼦に経路設定する
AI サンプルクロック出⼒は、PFI <0..15>、RTSI <0..7>、または PXIe_DSTARC 端⼦のい
ずれにも経路設定できます。このパルスはアクティブ HIGH です。
すべての PFI 端⼦はデフォルトで⼊⼒として構成されます。
© National Instruments | 4-25
第4章
アナログ⼊⼒
その他のタイミング要件
DAQ デバイスは、集録中にのみデータを集録します。デバイスは、測定データの集
録が進⾏中でない間、AI サンプルクロックを無視します。測定データの集録中、AI
⼀時停⽌トリガ信号を使⽤して、DAQ デバイスが AI サンプルクロックを無視するよ
うに設定することもできます。
外部ソースを選択しない場合、デバイス内のカウンタ / タイミングエンジンが AI サ
ンプルクロックを⽣成します。AI 開始トリガがこのカウンタを開始し、有限集録の
完了後にソフトウェアまたはハードウェアのいずれかで終了できます。AI タイミン
グエンジンを使⽤する場合、AI 開始トリガと最初の AI サンプルクロックパルス間の
構成可能な遅延を指定することもできます。デフォルトでは、この遅延は AI サンプ
ルクロックタイムベース信号の 2 ティックに設定されています。
外部で⽣成された AI サンプルクロックを使⽤する場合、AI 変換クロックのタイミン
グ要件をクロック信号が満たしていることを確認する必要があります。確認しない
と、スキャンオーバーランが起こり、エラーが発⽣します。AI 変換クロックおよび
AI サンプルクロック間のタイミング要件の詳細については、「AI 変換クロック信号」
セクションを参照してください。
図 4-16 は、AI サンプルクロックと AI 開始トリガの関係を⽰します。
図 4-16. AI サンプルクロックと AI 開始トリガ
AI䝃䞁䝥䝹䜽䝻䝑䜽䝍䜲䝮䝧䞊䝇
AI㛤ጞ䝖䝸䜺
AI䝃䞁䝥䝹䜽䝻䝑䜽
㛤ጞ
䝖䝸䜺
䛛䜙䛾
㐜ᘏ
AI サンプルクロックタイムベース信号
AI サンプルクロックタイムベース（ai/SampleClockTimebase）信号として以下の
信号を経路設定できます。
• 100 MHz タイムベース（デフォルト）
• 20 MHz タイムベース
• 100 kHz タイムベース
• PXI_CLK10
• RTSI <0..7>
• PFI <0..15>
4-26 | ni.com
X シリーズユーザマニュアル
•
•
PXI_STAR
PXIe_DSTAR<A,B>
•
アナログ⽐較イベント（アナログトリガ）
AI サンプルクロックタイムベースは、I/O コネクタで出⼒として使⽤できません。AI
サンプルクロックタイムベースは分周されて、AI サンプルクロックのソースとして
使⽤可能な信号を提供します。100 MHz タイムベースまたは 20 MHz タイムベースを
除き、AI サンプルクロックタイムベースの極性選択を、⽴ち上がりエッジまたは⽴
ち下がりエッジに構成できます。
AI 変換クロック信号
単⼀のチャンネルで A/D 変換を⾏うには、AI 変換クロック（ai/ConvertClock）信
号を使⽤します。（AI サンプルクロックで制御された）サンプルは、複数の変換から
成ります。
AI 変換クロックのソースとして、内部または外部信号を指定できます。さらに、測
定データのサンプルを、AI 変換クロックの⽴ち上がりエッジと⽴ち下がりエッジの
どちらで開始するかを指定することもできます。
NI-DAQmx では、ドライバは A/D 変換器の速度に基づいた、最も⾼速な変換レート
を選択し、適切な整定時間となるよう各チャンネルの間に 10 μs の遅延を追加しま
す。この仕組みによって、各チャンネルでのほぼ同時のサンプリングが可能になり、
また⼗分な整定時間が与えられます。AI サンプルクロックレートが速すぎて 10 μs の
遅延が追加できない場合、NI-DAQmx は AI 変換クロックがサンプル全体に渡って均
⼀にパルスを⽣成できる変換レートを選択します。
変換レートは、AI 変換クロックレート DAQmx タイミングプロパティノードまたは
関数を使⽤して明⽰的に指定することもできます。
注意 変換レートをデバイスの最⼤レートより⾼く設定すると、エラーが
発⽣します。
内部ソースを使⽤する
以下のいずれかの内部信号を AI 変換クロックとして使⽤できます。
•
•
AI 変換クロックタイムベース（分周後）
Counter n Internal Output
•
•
変化検出イベント
Counter n Sample Clock
•
•
•
AO サンプルクロック（ao/SampleClock）
DI サンプルクロック（di/SampleClock）
DO サンプルクロック（do/SampleClock）
© National Instruments | 4-27
第4章
アナログ⼊⼒
プログラム可能な内部カウンタは、AI 変換クロックタイムベースを分周して AI 変換
クロックを⽣成します。カウンタは AI サンプルクロックによって開始され、0 にな
るまで継続し、AI 変換クロックを⽣成した後で再ロードし、そしてサンプルが完了
するまでプロセスを繰り返します。その後に、次の AI サンプルクロックパルスの準
備のために再ロードします。
内部信号には、内部経路を介して AI 変換クロックに経路設定できるものがいくつか
あります。詳細については、『NIDAQmx ヘルプ』または『LabVIEW ヘルプ』の
「MAX でのデバイス経路設定」セクションを参照してください。
外部ソースを使⽤する
以下のいずれかの外部信号を、AI 変換クロックのソースとして使⽤します。
• PFI <0..15>
•
•
•
RTSI <0..7>
PXI_STAR
PXIe_DSTAR<A,B>
•
アナログ⽐較イベント（アナログトリガ）
AI 変換クロック信号を出⼒端⼦に経路設定する
AI 変換クロック（アクティブ LOW 信号として）は、PFI <0..15>、RTSI <0..7>、または
PXIe_DSTARC 端⼦のいずれにも経路設定することができます。
すべての PFI 端⼦はデフォルトで⼊⼒として構成されます。
サンプルクロックの遅延を使⽤してクロックを変換する
AI タイミングエンジンを使⽤して変換クロックを⽣成する場合、AI サンプルクロッ
クと最初の AI 変換クロックパルス間の構成可能な遅延をサンプル内で指定すること
もできます。デフォルトでは、この遅延は AI 変換クロックタイムベースの 3 ティッ
クです。
4-28 | ni.com
X シリーズユーザマニュアル
図 4-17 は、AI サンプルクロックと AI 変換クロックの関係を⽰します。
図 4-17. AI サンプルクロックと AI 変換クロック
AIኚ᥮䜽䝻䝑䜽䝍䜲䝮䝧䞊䝇
AI䝃䞁䝥䝹䜽䝻䝑䜽
AIኚ᥮䜽䝻䝑䜽
䝃䞁䝥䝹
䜽䝻䝑䜽
䛛䜙䛾㐜ᘏ
ኚ᥮࿘ᮇ
その他のタイミング要件
MIO X シリーズデバイスのサンプルと変換レベルタイミングは、適切なタイミング要
件が満たされない場合に、⼀部のクロック信号を無効にします。たとえば、デバイス
は有効な AI 開始トリガ信号を受信するまで、AI サンプルクロックおよび AI 変換ク
ロックを無視します。同様に、デバイスは AI サンプルクロックパルスを認識するま
で、すべての AI 変換クロックパルスを無視します。デバイスが正しい数の AI 変換ク
ロックパルスを受信すると、次の AI サンプルクロックを受信するまで、その後に続
く AI 変換クロックパルスを無視します。ただし、デバイスが AI サンプルクロックパ
ルスを認識した後、正しい数の AI 変換クロックパルスを受信する前に AI サンプルク
ロックパルスを受信するとエラーが発⽣します。
図 4-18、4-19、4-20、および 4-21 は、4 チャンネル集録のタイミングシーケンス（AI
チャンネル 0、1、2、および 3 を使⽤）を⽰し、AI サンプルクロックと AI 変換ク
ロックの適切および不適切なシーケンスを説明します。
図 4-18. スキャンオーバーラン状態。変換クロックに対して AI サンプルクロックが速す
ぎるとエラーが発⽣する
AI䝃䞁䝥䝹䜽䝻䝑䜽
AIኚ᥮䜽䝻䝑䜽
ᐃ䝏䝱䞁䝛䝹
0 1 2 3
ኚ᥮࿘ᮇ
© National Instruments | 4-29
第4章
アナログ⼊⼒
図 4-19. AI サンプルクロックに対して AI 変換クロックが速すぎる場合。⼀部の AI 変換
クロックパルスが無視される
AI䝃䞁䝥䝹䜽䝻䝑䜽
AIኚ᥮䜽䝻䝑䜽
ᐃ䝏䝱䞁䝛䝹
0 1 2 3
0 1 2 3
0 1 2 3
䝃䞁䝥䝹1
䝃䞁䝥䝹2
䝃䞁䝥䝹3
図 4-20. 不適切な AI サンプルクロックと AI 変換クロックの組み合わせ。⾮周期的なサ
ンプリングの原因となる
AI䝃䞁䝥䝹䜽䝻䝑䜽
AIኚ᥮䜽䝻䝑䜽
ᐃ䝏䝱䞁䝛䝹
0
1
2
3
䝃䞁䝥䝹1
0
1
2
3
䝃䞁䝥䝹2
0
䝃䞁䝥䝹3
図 4-21. 適切な AI サンプルクロックと AI 変換クロックの組み合わせ
AI䝃䞁䝥䝹䜽䝻䝑䜽
AIኚ᥮䜽䝻䝑䜽
ᐃ䝏䝱䞁䝛䝹
0 1 2 3
0 1 2 3
0 1 2 3
䝃䞁䝥䝹1
䝃䞁䝥䝹2
䝃䞁䝥䝹3
AI 変換クロックタイムベース信号
AI 変換クロックタイムベース（ai/ConvertClockTimebase）信号は分周されて、AI
変換クロックのソースとして使⽤可能な信号を提供します。AI 変換クロックタイム
ベースのソースとして、以下のいずれかを使⽤してください。
• AI サンプルクロックタイムベース
• 100 MHz タイムベース
AI 変換クロックタイムベースは、I/O コネクタで出⼒として使⽤できません。
4-30 | ni.com
X シリーズユーザマニュアル
AI ホールド完了イベント信号
AI ホールド完了イベント（ai/HoldCompleteEvent）信号は、各 A/D 変換の開始後に
パルスを⽣成します。AI ホールド完了イベント出⼒は、PFI <0..15>、RTSI <0..7>、ま
たは PXIe_DSTARC 端⼦のいずれにも経路設定できます。
AI ホールド完了イベントの極性はソフトウェアで選択できますが、通常は⽴ち上が
りエッジによって外部 AI マルチプレクサのクロック制御を⾏うことで、⼊⼒信号が
サンプリングされて次に移⾏可能なタイミングを⽰すように構成されています。
AI 開始トリガ信号
測定データの集録を開始するには、AI 開始トリガ（ai/StartTrigger）信号を使⽤しま
す。測定データは、1 つ以上のサンプルで構成されます。トリガを使⽤しない場合
は、ソフトウェアコマンドによって測定を開始します。集録が開始したら、以下のい
ずれかの⽅法で集録が終了するように構成できます。
•
•
•
指定したサンプル数が集録されたとき（有限モードの場合）
ハードウェアの基準トリガが発⽣したとき（有限モードの場合）
ソフトウェアコマンドが発⾏されたとき（連続モードの場合）
開始トリガ（基準トリガではなく）によって開始された集録は、ポストトリガ集録と
も呼ばれます。
再トリガ可能なアナログ⼊⼒
AI 開始トリガは、再トリガ可能として構成することもできます。タイミングエンジ
ンは、AI 開始トリガ信号の各パルスに応答して、構成された集録⽤にサンプルク
ロックおよび変換クロックを⽣成します。
タイミングエンジンは、クロックの⽣成中に受信する AI 開始トリガ信号を無視しま
す。クロック⽣成が完了すると、カウンタは次のクロック⽣成を開始するために次の
開始トリガを待機します。図 4-22 は、各トリガにつき 3 つの AI チャンネルから 4 つ
のサンプルを集録する再トリガ可能なアナログ⼊⼒を⽰します。
図 4-22. 再トリガ可能なアナログ⼊⼒
AI㛤ጞ䝖䝸䜺
AI䝃䞁䝥䝹䜽䝻䝑䜽
AIኚ᥮
メモ LabVIEW からの波形情報は、トリガ間の遅延を反映しません。デー
タは定数 t0 および dt 情報を含む連続集録として処理されます。
基準トリガは再トリガできません。
© National Instruments | 4-31
第4章
アナログ⼊⼒
デジタルソースを使⽤する
デジタルソースで AI 開始トリガを使⽤する場合は、ソースとエッジを指定します。
以下の信号をソースとして使⽤できます。
• PFI <0..15>
•
•
•
•
RTSI <0..7>
Counter n Internal Output
PXI_STAR
PXIe_DSTAR<A,B>
•
•
•
•
変化検出イベント
AO 開始トリガ（ao/StartTrigger）
DI 開始トリガ（di/StartTrigger）
DO 開始トリガ（do/StartTrigger）
また、DAQ デバイスのその他の内部信号をソースとして使⽤することもできます。
詳細については、『NIDAQmx ヘルプ』または『LabVIEW ヘルプ』の「MAX でのデバ
イス経路設定」セクションを参照してください。
さらに、測定データの集録を AI 開始トリガの⽴ち上がりエッジと⽴ち下がりエッジ
のどちらで開始するかを指定することもできます。
アナログソースを使⽤する
アナログトリガソースを使⽤する場合、集録はアナログ⽐較イベント信号の最初の⽴
ち上がりエッジで開始します。
AI 開始トリガを出⼒端⼦に経路設定する
AI 開始トリガ出⼒は、PFI <0..15>、RTSI <0..7>、または PXIe_DSTARC 端⼦のいずれに
も経路設定できます。出⼒はアクティブ HIGH パルスです。すべての PFI 端⼦はデ
フォルトで⼊⼒として構成されます。
また、デバイスは AI 開始トリガを使⽤して DAQ のプレトリガ操作を⾏います。通
常のプレトリガアプリケーションでは、ソフトウェアトリガが AI 開始トリガを⽣成
します。AI 開始トリガおよび AI 基準トリガを DAQ のプレトリガ操作で使⽤する⽅
法の詳細については、「AI 基準トリガ信号」セクションを参照してください。
AI 基準トリガ信号
測定データの集録を停⽌するには、AI 基準トリガ（ai/ReferenceTrigger）信号を使
⽤します。基準トリガを使⽤するには、有限サイズのバッファとプレトリガサンプル
数（基準トリガの前に集録されるサンプル数）を指定します。集録されるポストトリ
ガサンプル（基準トリガの後に集録されるサンプル）の数は、バッファサイズからプ
レトリガサンプルの数を引いた数です。
集録が開始されると、DAQ デバイスはバッファにサンプルを書き込みます。DAQ デバ
イスが指定された数のプレトリガサンプルをキャプチャすると、DAQ デバイスは基準
4-32 | ni.com
X シリーズユーザマニュアル
トリガ条件の検索を開始します。DAQ デバイスが指定された数のプレトリガサンプル
をキャプチャする前に基準トリガの条件が満たされても、条件は無視されます。
バッファが⼀杯になると、DAQ デバイスは継続的にバッファ内の⼀番古いサンプル
から順に破棄し、新しいサンプルを格納する場所を確保します。DAQ デバイスがま
だ破棄していないバッファデータには、ある程度の制限はありますがアクセスできま
す。詳細については、技術サポートデータベースのドキュメント「プレトリガ集録を
連続して⾏うことはできますか ?」を参照してください。この技術サポートデータ
ベースを参照するには、ni.com/jp/info で Info Code に「jpyzt6」と⼊⼒してく
ださい。
基準トリガが発⽣すると、DAQ デバイスはバッファに必要な数のポストトリガサン
プルが蓄積されるまでサンプルをバッファに書き込み続けます。図 4-23 は、最終
バッファを⽰しています。
図 4-23. 基準トリガの最終バッファ
ᇶ‽䝖䝸䜺
䝥䝺䝖䝸䜺䝃䞁䝥䝹
䝫䝇䝖䝖䝸䜺䝃䞁䝥䝹
デジタルソースを使⽤する
デジタルソースで AI 基準トリガを使⽤する場合は、ソースとエッジを指定します。
以下の信号をソースとして使⽤できます。
• PFI <0..15>
•
•
•
RTSI <0..7>
PXI_STAR
PXIe_DSTAR<A,B>
•
•
変化検出イベント
Counter n Internal Output
•
•
•
DI 基準トリガ（di/ReferenceTrigger）
DO 開始トリガ（do/StartTrigger）
AO 開始トリガ（ao/StartTrigger）
また、DAQ デバイスの内部信号の 1 つをソースとして使⽤することもできます。詳
細については、『NI-DAQmx ヘルプ』または『LabVIEW ヘルプ』の「MAX でのデバ
イス経路設定」セクションを参照してください。
© National Instruments | 4-33
第4章
アナログ⼊⼒
さらに、測定データの集録を AI 基準トリガの⽴ち上がりエッジと⽴ち下がりエッジ
のどちらで停⽌するかを指定することもできます。
アナログソースを使⽤する
アナログトリガソースを使⽤する場合、集録はアナログ⽐較イベント信号の最初の⽴
ち上がりエッジで停⽌します。
AI 基準トリガ信号を出⼒端⼦に経路設定する
AI 基準トリガは、PFI <0..15>、RTSI <0..7>、PXI_Trig <0..7>、または PXIe_DSTARC 端⼦
のいずれにも経路設定できます。
すべての PFI 端⼦はデフォルトで⼊⼒として構成されます。
AI ⼀時停⽌トリガ信号
測定データの集録を⼀時停⽌または再開する場合は、AI ⼀時停⽌トリガ
（ai/PauseTrigger）信号を使⽤します。内部サンプルクロックは、外部トリガ信号が
アクティブな間⼀時停⽌し、信号が⾮アクティブになると再開されます。⼀時停⽌ト
リガのアクティブレベルは、図 4-24 に⽰すように HIGH または LOW のどちらかに指
定できます。図では、T は周期、A はクロックパルスとポストトリガ間の不明な時間
を⽰します。
図 4-24. 停⽌（内部クロック）および⾃⾛（外部クロック）
A
T
AI 䝃䞁䝥䝹䜽䝻䝑䜽
AI ኚ᥮䜽䝻䝑䜽
AI ୍᫬೵Ṇ䝖䝸䜺
೵Ṇ䚹ෆ㒊䜽䝻䝑䜽䛷౑⏝
AI እ㒊䝃䞁䝥䝹䜽䝻䝑䜽
AI 䝃䞁䝥䝹䜽䝻䝑䜽
AI ኚ᥮䜽䝻䝑䜽
AI ୍᫬೵Ṇ䝖䝸䜺
⮬㉮䚹እ㒊䜽䝻䝑䜽䛷౑⏝
4-34 | ni.com
T–A
X シリーズユーザマニュアル
デジタルソースを使⽤する
AI ⼀時停⽌トリガを使⽤するには、ソースと極性を指定します。以下の信号をソー
スとして使⽤できます。
• PFI <0..15>
• RTSI <0..7>
• PXI_STAR
• PXIe_DSTAR<A,B>
• Counter n Internal Output
• Counter n Gate
•
•
•
AO ⼀時停⽌トリガ（ao/PauseTrigger）
DO ⼀時停⽌トリガ（do/PauseTrigger）
DI ⼀時停⽌トリガ（di/PauseTrigger）
また、DAQ デバイスのその他の内部信号をソースとして使⽤することもできます。
詳細については、『NIDAQmx ヘルプ』または『LabVIEW ヘルプ』の「MAX でのデバ
イス経路設定」セクションを参照してください。
アナログソースを使⽤する
アナログトリガソースを使⽤する場合、内部サンプルクロックはアナログ⽐較イベン
ト信号が LOW になると⼀時停⽌し、HIGH になると再開します（または HIGH にな
ると⼀時停⽌し、LOW になると再開します）。
AI ⼀時停⽌トリガ信号を出⼒端⼦に経路設定する
AI ⼀時停⽌トリガ出⼒は、PFI <0..15>、RTSI <0..7>、PXI_STAR、または PXIe_DSTARC
端⼦のいずれにも経路設定できます。
メモ ⼀時停⽌トリガは、ソースのレベルにだけ反応し、エッジは無視し
ます。
AI アプリケーションソフトウェアについて
MIO X シリーズデバイスは、以下のアナログ⼊⼒アプリケーションで使⽤できます。
• シングルポイントアナログ⼊⼒（オンデマンド）
• 有限アナログ⼊⼒
• 連続アナログ⼊⼒
• ハードウェアタイミングシングルポイント
© National Instruments | 4-35
第4章
アナログ⼊⼒
これらのアプリケーションを DMA またはプログラム I/O データ転送メカニズムを通
じて実⾏できます。⼀部のアプリケーションは、開始、基準、そして⼀時停⽌トリガ
も使⽤します。
メモ ソフトウェアでアナログ⼊⼒アプリケーションおよびトリガをプロ
グラミングする詳細については、『NI-DAQmx ヘルプ』または『LabVIEW
ヘルプ』を参照してください。
X シリーズ MIO デバイスは NI-DAQmx ドライバを使⽤します。NI-DAQmx にはプロ
グラミングサンプルのコレクションが含まれており、アプリケーション開発を⼿がけ
る際に役⽴ちます。サンプルコードを変更し、アプリケーションに保存することが可
能です。サンプルコードを使⽤して、新しいアプリケーションを開発したり、サンプ
ルコードを既存のアプリケーションに追加したりできます。
LabVIEW、LabWindows/CVI、Measurement Studio、Visual Basic、および ANSI C
サンプルのドキュメントを検索するには、ni.com/jp/info で Info Code に
「daqmxexpjp」と⼊⼒して表⽰される技術サポートデータベースドキュメント、
「Where Are NI-DAQmx Examples Installed?」を参照してください。
その他のサンプルについては、ni.com/examples を参照してください。
同時 MIO X シリーズデバイスのアナログ⼊⼒
図 4-25 は、同時 MIO X シリーズデバイスのアナログ⼊⼒回路を⽰しています。
図 4-25. 同時 MIO X シリーズアナログ⼊⼒回路
NI-PGIA
+
ADC
I/O䝁䝛䜽䝍
–
AI FIFO
AI䝕䞊䝍
+
ADC
–
䜰䝘䝻䜾ධຊ䝍䜲䝭䞁䜾ಙྕ
4-36 | ni.com
X シリーズユーザマニュアル
同時 MIO X シリーズデバイスでは、各チャンネルは独⾃の計装⽤アンプ、FIFO、マ
ルチプレクサ（Mux）、A/D 変換器（ADC）を使⽤し、同時にデータ収集を実現しま
す。同時 MIO X シリーズデバイスのアナログ⼊⼒回路に装備されている主なコン
ポーネントは以下の通りです。
•
•
•
•
•
I/O コネクタ — アナログ⼊⼒信号を I/O コネクタを通じて同時 MIO X シリーズ
デバイスに接続することができます。デバイス I/O コネクタのピン配列は、付
録 A の「デバイス特有の情報」を参照してください。
計装⽤アンプ（NI-PGIA）—NI プログラマブルゲイン計装⽤アンプ（NI-PGIA）
は、ADC の最⾼分解能を使⽤するように AI 信号を増幅または減衰することがで
きます。NI-PGIA では、⼊⼒レンジを選択することもできます。
ADC—A/D 変換器（ADC）は、アナログ電圧をデジタル数値に変換することで
AI 信号をデジタル化します。
アナログ⼊⼒タイミング信号 — 同時 MIO X シリーズデバイスで使⽤可能なアナ
ログ⼊⼒タイミング信号の詳細については、「アナログ⼊⼒タイミング信号」セ
クションを参照してください。
AI FIFO— 同時 MIO X シリーズデバイスは、⼀定数または無限数のサンプルで単⼀
または複数の A/D 変換を実⾏することができます。⼤きな FIFO（first-in-first-out）
バッファは、A/D 変換中にデータが損失しないようにデータを保持します。X シ
リーズ同時 MIO デバイスは、DMA またはプログラム I/O で複数の A/D 変換操作
を⾏うことができます。
アナログ⼊⼒端⼦構成
同時 MIO X シリーズデバイスは差動（DIFF）⼊⼒モードのみをサポートします。同
時 MIO X シリーズデバイスのチャンネルは、真の差動⼊⼒のため、正と負の両⽅の
⼊⼒で対象信号を使⽤できます。DIFF ⼊⼒の詳細については、「アナログ⼊⼒信号を
接続する」セクションを参照してください。このセクションには、DIFF ⼊⼒モード
の信号パスを⽰す図が記載されています。
注意 差動とコモンモード⼊⼒のレンジを超えた場合は、⼊⼒信号に歪み
が⽣じます。最⼤⼊⼒電圧を超えた場合、デバイスやコンピュータを破損
する可能性もあります。ナショナルインスツルメンツは、このような信号
接続による破損の責任を負いません。最⼤⼊⼒電圧は、各同時 MIO X シ
リーズデバイスの仕様で確認できます。
アナログ⼊⼒レンジ
⼊⼒レンジは、指定された確度でアナログ⼊⼒チャンネルがデジタル化できる⼀連の
⼊⼒電圧を表します。NI-PGIA は、⼊⼒レンジによって AI 信号を増幅または減衰し
ます。同時 MIO X シリーズデバイス上の各 AI チャンネルの⼊⼒レンジを個別にプロ
グラムすることができます。
⼊⼒レンジは同時 MIO X シリーズデバイスの AI チャンネルの分解能に影響を及ぼし
ます。分解能は 1 つの ADC コードの電圧を表します。たとえば、16 ビット ADC は
アナログ⼊⼒を 65,536（= 216）コードの 1 つ、つまり 65,536 の使⽤可能なデジタル
© National Instruments | 4-37
第4章
アナログ⼊⼒
値の 1 つに変換します。これらの値は⼊⼒レンジ内に⽐較的均等に広がっています。
そのため、-10 V 〜 10 V の⼊⼒レンジでは、16 ビット ADC の各コードの電圧は以下
のようになります。
10 V –  – 10 V 
------------------------------------= 305 V
16
2
同時 MIO X シリーズデバイスは、⼀部のコード（通常コードの 5%）が指定したレン
ジ外にあることが必要なキャリブレーション⽅法を使⽤します。このキャリブレー
ション⽅法では絶対確度が向上しますが、上記の公式で⽰されるよりも 5% ほど⼊⼒
レンジの公称分解能値が増加します。
信号の予想される⼊⼒レンジに⼀致する⼊⼒レンジを選択します。⼤きな⼊⼒レンジ
は⼤きな信号変化に適応しますが、電圧分解能が低下します。⼩さな⼊⼒レンジを選
択すると電圧分解能が向上しますが、⼊⼒信号がレンジ外になる可能性があります。
設定レンジについては、
『NI-DAQmx ヘルプ』または『LabVIEW ヘルプ』を参照して
ください。
表 4-6 は、同時 MIO X シリーズデバイスでサポートされている⼊⼒レンジと分解能を
⽰しています。
表 4-6. 同時 MIO X シリーズデバイスの⼊⼒レンジと公称分解能
同時 MIO X シリーズデバイス
⼊⼒レンジ
公称分解能
（5% オーバーレンジを仮定）
NI 6356/6358/6366/6368/
6376/6378
-10 V 〜 10 V
320 μV
-5 V 〜 5 V
160 μV
-2 V 〜 2 V
64 μV
-1 V 〜 1 V
32 μV
動作電圧レンジ
ほとんどの同時 MIO X シリーズデバイスでは、以下の 3 つの条件でコモンモード信
号を除去して対象信号を増幅すると、PGIA が通常どおり動作します。
•
コモンモード電圧（Vcm）は ±10 V より低い値でなければなりません。これは
AI <0..x>- から AI <0..x> GND を引いた値です。この Vcm は、すべてのレンジに
おいて⼀定です。
•
信号電圧（Vs）は指定チャンネルに選択したレンジ以内でなければなりません。
これは AI <0..x>- から AI <0..x>+ を引いた値と同じです。Vs が選択レンジ以上の
値になると、⼊⼒結果はクリップして情報が不正になります。
4-38 | ni.com
X シリーズユーザマニュアル
•
正の⼊⼒の合計動作電圧は ±11 V 未満である必要があります。合計動作電圧と
は、これは (Vcm + Vs) と同じか、または AI <0..x>+ から AI <0..x> GND を引いた
値です。
これらの条件レンジを超える場合、問題のある条件が解消されるまで⼊⼒電圧が固定
されます。
アナログ⼊⼒のデータ収集⽅法
アナログ⼊⼒を測定するには、ソフトウェアタイミングまたはハードウェアタイミン
グ集録のいずれかを使⽤できます。
•
ソフトウェアタイミング集録 — ソフトウェアタイミング集録では、ソフトウェ
アが集録レートを制御します。各 ADC 変換を開始するための個別のコマンド
が、ソフトウェアからハードウェアへ送られます。NI-DAQmx では、ソフトウェ
アタイミングによる集録はオンデマンドタイミングと呼ばれています。また、ソ
フトウェアタイミング集録は、即時集録またはスタティック集録とも呼ばれ、通
常は単⼀のデータサンプルの読み取りに使⽤されます。
•
ハードウェアタイミング集録 — ハードウェアタイミング集録では、ハードウェ
アのデジタル信号（AI サンプルクロック）によって集録の速度を制御します。
この信号は、デバイス内部で⽣成するか、外部から供給します。
ハードウェアタイミング集録は、ソフトウェアタイミング集録と⽐較していくつ
かの利点があります。
– サンプリングの間隔を⼤幅に短く設定できる。
– サンプリングの間隔が確定的である。
– ハードウェアタイミング集録ではハードウェアトリガを使⽤できる。
ハードウェアタイミング操作には、バッファ型またはハードウェアタイミングシ
ングルポイント（HWTSP）を使⽤できます。バッファとは、これから転送され
るサンプルを⼀時的にコンピュータ内に保持する場所です。
– バッファ型 — バッファ型集録では、アプリケーションメモリに転送される
前に、DMA を使⽤してデータは DAQ デバイスのオンボード FIFO メモリか
ら PC のバッファへ移動されます。バッファ型集録では、HWTSP 集録より
も⾼速な転送レートを実現できます。これは、データが個々のポイントごと
ではなく⼤きなブロックごとに移動されるためです。
バッファ型 I/O 操作のプロパティの 1 つは、サンプルモードです。サンプル
モードは有限または連続から選択できます。
• 有限サンプルモード集録では、特定のデータサンプルが指定した数だけ
集録されます。指定された数のサンプルが読み取られると、サンプル集
録は停⽌します。基準トリガを使⽤する場合は、有限サンプルモードを
使⽤する必要があります。
メモ （NI USB-6356、NI USB-6366、および PXIe-6378 デバイス）⼀部の X
シリーズデバイスは、単⼀サンプルではなくペアのサンプルでデータを内
部で転送します。この実装でより⼤きなスループットが可能になります。
© National Instruments | 4-39
第4章
アナログ⼊⼒
ただし、これらのデバイスで集録された合計サンプル数が奇数の場合、最
後に集録されたサンプルは転送されません。
この状態が起こらないようにするため、NI-DAQmx は、チャンネル数が奇
数で、かつチャンネルごとのサンプル数が奇数の有限集録⽤に、バックグ
ラウンドチャンネルを追加します。基準トリガの有限集録を実⾏する際も
バックグラウンドチャンネルが追加されます。バックグラウンドチャンネ
ルからのデータは、未処理モードでの読み取り時にのみ表⽰されます。
バス帯域幅とオンボード FIFO の使⽤で効率を最⼤に⾼めるには、有限集録
で偶数のチャンネルごとのサンプル数または偶数のチャンネル数を使⽤し、
バックグラウンドチャンネルが追加されないようにします。
•
連続サンプルモードでは、サンプルの数は指定されません。指定した
データサンプル数を集録した後で停⽌する代わりに、連続集録ではユー
ザが処理を停⽌するまで継続します。連続集録は、ダブルバッファ型ま
たは循環バッファ型集録とも呼ばれます。
データがバス上で⼗分な速度で転送されない場合は、FIFO が⼀杯にな
ります。FIFO のデータがホストメモリに転送される前に、新規の集録
値によって FIFO 内のデータが上書きされるため、デバイスでエラーが
⽣成されます。連続操作では、ユーザのプログラムがデータ転送を維持
できる速度で PC バッファからデータを読み取れない場合、バッファが
オーバーフロー状態になり、エラーが発⽣する可能性があります。
–
ハードウェアタイミングシングルポイント（HWTSP）—HWTSP 操作は通常、
既知の時間間隔の単⼀のサンプルを読み取るために使⽤します。バッファ型
操作が⾼スループットに適しているのに対して、HWTSP 操作は低レイテン
シおよび低ジッタに適しています。また、HWTSP はハードウェアに遅れを
とるとソフトウェアに通知することが可能です。このような機能により、
HWTSP はリアルタイム制御アプリケーションに適してします。「次のサンプ
ルクロックまで待機」関数を使⽤した HWTSP 操作は、ソフトウェアレイ
ヤーおよびハードウェアレイヤー間を正確に同期します。詳細については、
「NI-DAQmx ハードウェアタイミングによるシングルポイント遅延チェック」
ドキュメントを参照してください。このドキュメントを参照するには、
ni.com/jp/info で Info Code に「daqhwtsp」と⼊⼒してください。
メモ （NI USB-635x/636x デバイス）X シリーズ USB デバイスは、ハード
ウェアタイミングシングルポイント（HWTSP）操作をサポートしていません。
アナログ⼊⼒トリガ
アナログ⼊⼒は、3 つの異なるトリガアクションをサポートします。
•
•
•
開始トリガ
基準トリガ
⼀時停⽌トリガ
4-40 | ni.com
X シリーズユーザマニュアル
これらのトリガの詳細については、「AI 開始トリガ信号」、「AI 基準トリガ信号」、お
よび「AI ⼀時停⽌トリガ信号」セクションを参照してください。
アナログトリガとデジタルトリガは、これらのアクションを発⽣させることができま
す。すべての同時 MIO X シリーズデバイスはデジタルトリガをサポートしています
が、⼀部アナログトリガをサポートしないものもあります。デバイスのトリガオプ
ションについては、デバイスの仕様書を参照してください。
アナログ⼊⼒信号を接続する
表 4-7 は、同時 MIO X シリーズデバイスの信号ソースの異なるタイプについて、推奨
⼊⼒構成の概要を⽰します。
表 4-7. 同時 MIO X シリーズアナログ⼊⼒信号構成
浮動型信号ソース
（アースへの接続なし）
例:
例:
• 接地なしの熱電対
• ⾮絶縁出⼒⽤プラグイン計測
器
• 絶縁出⼒⽤信号調節
⼊⼒
差動
（DIFF）
グランド基準型信号ソース
• 電池使⽤のデバイス
AI 0 +
+ V
– 1
AI 0 –
R
R
AI GND
+
–
AI 0 +
+ V
– 1
AI 0 –
+
–
AI GND
⼊⼒モードの詳細については、「アナログ⼊⼒端⼦構成」セクションを参照してくだ
さい。
信号ソースのタイプ
⼊⼒チャンネルを構成して信号接続を⾏う場合、最初に信号ソースが浮動またはグラ
ンド基準のいずれかを決定します。
•
浮動型信号ソース — 浮動型信号ソースは、建物のシステムグランドに接続され
ていませんが、絶縁グランド基準ポイントがあります。浮動型信号ソースの例と
しては、変圧器、熱電対、電池式デバイス、光アイソレータ、および絶縁アンプ
などが挙げられます。絶縁出⼒を持つ計測器やデバイスは、浮動型信号ソースで
す。浮動型信号のグランド基準は、信号のローカル基準またはオンボード基準と
なるように、そのデバイスの AI グランドに接続する必要があります。これを⾏
わないと、ソースがコモンモード⼊⼒レンジを超えて浮動したときに、測定され
た⼊⼒信号にばらつきが⽣じます。
© National Instruments | 4-41
第4章
•
アナログ⼊⼒
グランド基準型信号ソース — グランド基準型信号ソースは、建物のシステムグ
ランドに接続されているため、ホストコンピュータが同じ電源システムに接続さ
れていると想定した場合、デバイスから⾒ると既にコモングランドポイントに接
続されていることになります。建物の電源システムに接続されている計測器およ
びデバイスの⾮絶縁出⼒は、このカテゴリに含まれます。
同じ建物の電源システムに接続された 2 つの計測器のグランド電位差は、通常
は 1 mV 〜 100 mV の間ですが、配電回路が適切に接続されていないと差異がそ
れ以上になることがあります。接地された信号ソースが正確に測定されないと、
この差異が測定誤差として表れる可能性があります。グランド電位差を測定信号
から除去するには、接地信号ソースの接続⼿順に従ってください。
絶縁デバイスにはグランド基準型信号ソースから絶縁された絶縁型のフロントエ
ンドがあり、そのデバイスは建物のシステムグランドには接続されていません。
絶縁デバイスを使⽤する場合、ユーザは⼊⼒信号が基準となるグランド基準端⼦
を使⽤する必要があります。
グランド基準型信号ソースの差動接続
図 4-26 は、グランド基準型信号ソースを同時 MIO X シリーズデバイスのチャンネル
に接続する⽅法を⽰しています。
図 4-26. 同時 MIO X シリーズデバイス上のグランド基準型信号の差動接続
ྠ᫬MIO X䝅䝸䞊䝈䝕䝞䜲䝇
AI 0 +
䜾䝷䞁䝗ᇶ‽ᆺ
ಙྕ䝋䞊䝇
䝁䝰䞁䝰䞊䝗
䝜䜲䝈䛸
䜾䝷䞁䝗㟁఩
+
Vs
–
+
ィ⿦⏝
䜰䞁䝥
+
AI 0 –
–
ᐃ㟁ᅽ
Vm
–
+
Vcm
–
AI 0 GND
I/O䝁䝛䜽䝍
AI 0᥋⥆
メモ （NI USB-6356/6366 BNC デバイス）X シリーズ USB BNC デバイスで
浮動型信号ソースを測定するには、BNC コネクタの下にあるスイッチを
GS の位置に動かします。
この種類の接続では、計装⽤アンプは、図 4-26 で Vcm と⽰される信号のコモンモー
ドノイズ、および信号ソースとデバイスグランド間のグランド電位差の両⽅を除去し
ます。
4-42 | ni.com
X シリーズユーザマニュアル
コモンモード信号除去に関する注意事項
計装⽤アンプは、信号ソースとデバイス間のグランド電位差により発⽣する電圧を除
去できます。また、計装⽤アンプは、信号ソースをデバイスに接続するリード線で発
⽣するコモンモードノイズを除去することもできます。計装⽤アンプは、V+in と
V-in（⼊⼒信号）がデバイスの動作電圧レンジ内である限り、コモンモード信号を除
去できます。
浮動型信号ソースの差動接続
図 4-27 は、浮動（⾮基準）型信号ソースを同時 MIO X シリーズデバイスのチャンネ
ルに接続する⽅法を⽰しています。
図 4-27. 同時 MIO X シリーズデバイス上の浮動型信号の差動接続
ྠ᫬MIO X䝅䝸䞊䝈䝕䝞䜲䝇
AI 0 +
ᾋືᆺ
ಙྕ䝋䞊䝇
+
Vs
–
+
ィ⿦⏝
䜰䞁䝥
+
AI 0 –
䝞䜲䜰䝇᢬ᢠ
–
Vm ᐃ㟁ᅽ
–
䝞䜲䜰䝇
㟁ὶ䛾
ᖐ㑏㊰
AI 0 GND
I/O䝁䝛䜽䝍
⾲♧䛥䜜䛯AI 0᥋⥆
メモ （NI USB-6356/6366 BNC デバイス）X シリーズ USB BNC デバイスで
浮動型信号ソースを測定するには、BNC コネクタの下にあるスイッチを FS
の位置に動かします。
図 4-27 は、AI 0-、AI 0+、および浮動型信号ソースグランドの間に接続されたバイア
ス抵抗を⽰しています。これらの抵抗はバイアス電流の帰還路となります。通常は
10 kΩ 〜 100 kΩ の値で⼗分です。抵抗を使⽤せず、ソースが実際に浮動している場
合は、ソースはコモンモード信号範囲を超える可能性があり、計装⽤アンプが飽和し
て読み取り値が膨⼤になる恐れがあります。ソースが個々のチャンネルのグランドを
基準にするように設定する必要があります。
© National Instruments | 4-43
第4章
アナログ⼊⼒
DC カプリング
低ソースインピーダンスおよび⾼ソースインピーダンスの DC カプリングソースを接
続できます。
•
低ソースインピーダンス — ソースが AI GND を基準にするように接続する必要
があります。この基準を作成する⼀番簡単な⽅法は、信号の正極を計装⽤アンプ
の正の⼊⼒に接続し、信号の負極を AI GND および計装⽤アンプの負の⼊⼒に抵
抗を使⽤せずに接続します。この接続は、低ソースインピーダンス（100 Ω 未
満）のカプリングソースに使⽤できます。
•
⾼ソースインピーダンス — ⼤きなソースインピーダンスの場合は、この接続は
DIFF 信号パスのバランスを著しく崩します。正側ラインの電気的結合ノイズは、
接地されている負側ラインにはカプリングされません。したがって、このノイズ
はコモンモード信号ではなく DIFF モード信号として現れるため、計装⽤アンプ
では除去されません。この場合、負のラインを直接 AI GND に接続する代わり
に、同等のソースインピーダンスの約 100 倍の抵抗を介して負のラインを AI
GND に接続します。この抵抗によって信号パスがほぼ均衡状態になり、同程度
のノイズが両⽅の端⼦に結合します。これで電気的結合ノイズをほぼ除去できま
す。この構成はソースに負荷をかけません（⾮常に⾼い計装⽤アンプの⼊⼒イン
ピーダンス以外）
。
正極⼊⼒と AI GND の間に同じ値の他の抵抗を接続することによって、信号パス
のバランスを完全に保つことができます。バランスが完全に保たれた構成では、
ノイズ除去がわずかに優れていますが、2 つの抵抗を直列の組み合わせで接続す
るため、ソースに負荷がかかるという不利な点があります。たとえば、ソースイ
ンピーダンスが 2 kΩ で 2 つの各抵抗が 100 kΩ の場合、抵抗により 200 kΩ の負
荷がソースにかかり、-1% のゲイン誤差が発⽣します。
AC カプリング
計装⽤アンプの両⽅の⼊⼒には、計装⽤アンプを動作させるためにグランドへの DC
経路が必要です。ソースが AC カプリングされている（容量カプリング）場合、計装
⽤アンプは正極⼊⼒と AI GND の間に抵抗を必要とします。ソースが低インピーダン
スの場合、ソースに⼤きな負荷をかけない程度に⼤きく、⼊⼒バイアス電流の結果、
⼊⼒オフセット電圧を⽣成しない程度に⼩さい（通常、100 kΩ 〜 1 MΩ）抵抗を選択
します。この場合、負極⼊⼒を直接 AI GND に接続します。ソースが⾼出⼒インピー
ダンスの場合は、上記の⽅法で正極と負極の両⼊⼒に同じ値の抵抗を使⽤して、信号
パスのバランスを取ります。この結果、ソースに負荷がかかることによってゲイン誤
差が⽣じることに注意してください。
配線に関する注意事項
信号ソースとデバイスの間に信号線を引く際に適切な処置を施さない場合、環境ノイ
ズは同時 MIO X シリーズデバイスの測定確度に深刻な影響を与えます。以下は、主
に AI 信号の経路に関する注意事項ですが、⼀般的な信号経路にも適⽤できます。
ノイズによる影響を最⼩化して測定の確度を最⼤化するためには、以下の対策が有効
です。
4-44 | ni.com
X シリーズユーザマニュアル
•
•
•
•
•
AI 信号をデバイスに接続する際に、個別にシールドされたツイストペアワイヤ
を使⽤します。このタイプのワイヤでは、AI+ および AI- の⼊⼒に接続された信
号線は寄り合わせられてあり、シールドで覆われています。そして、このシール
ドを⼀箇所でのみ信号ソースグランドに接続します。このような種類の接続は、
⼤規模な磁場または⾼電磁波妨害のある領域を通過する信号に必要です。
デバイスへの信号接続の経路は慎重に決定する必要があります。ケーブルはノイ
ズの原因から離れた場所に配線してください。PCI DAQ における最も⼀般的な
ノイズ源は、ビデオモニタです。モニタは、アナログ信号からできる限り遠くに
配線してください。
同時 MIO X シリーズデバイスの信号線を⾼電流 / ⾼電圧ワイヤから隔離してくだ
さい。⾼電流 / ⾼電圧ワイヤが近くに並列配置されていると、同時 MIO X シリー
ズデバイスの信号線に電流や電圧が誘引される可能性があります。並列配置され
た信号線間の磁気カプリングを低減するには、それらの線を適度に離れた場所に
配線してください。または、信号線が垂直に交わるように配線してください。
信号線を電源と同じ電線管に通さないでください。
信号線は、電気モーター、はんだ付け装置、ブレーカー、変圧器によって発⽣す
る磁界の影響を受けないよう、⾦属製の特殊な電線管に通してください。
詳細については、「アナログ信号の配線とノイズに関する注意事項」を参照してくだ
さい。このドキュメントを参照するには、ni.com/jp/info で Info Code に
「rdfwn3」と⼊⼒してください。
差動モードでドリフトを最⼩限に抑える
DAQ デバイスからの読み取り値が変則的で急激にドリフトする場合は、グランド基
準接続を確認する必要があります。デバイスグランドを基準にすると、信号は浮動し
ている場合があります。DIFF モードを使⽤している場合でも、デバイス基準と同じ
グランドレベルが信号の基準である必要があります。⾼コモンモード除去⽐
（CMRR）を維持しながら、この基準を達成するさまざまな⽅法があります。これら
の⽅法については、「アナログ⼊⼒信号を接続する」セクションで概要を説明します。
AI GND は AI コモン信号で、デバイスのグランド接続ポイントに直接接続されます。
デバイスへの⼀般的なアナロググランド接続ポイントが必要な場合は、この信号を使
⽤できます。
アナログ⼊⼒タイミング信号
このセクションで説明されているすべてのタイミング機能を提供するために、同時
MIO X シリーズデバイスは柔軟なタイミングエンジンを備えています。第 9 章「デジ
タル接続とクロック⽣成」の「クロック経路設定」セクションを参照してください。
同時 MIO X シリーズデバイスは、AI サンプルクロック（ai/SampleClock）を使⽤し
て、すべてのアクティブなアナログチャンネルで同時サンプリングを⾏います。各
チャンネルに対して ADC が 1 つあるため、AI サンプルクロックがタスク内のすべて
のチャンネルのサンプル周期を制御します。
© National Instruments | 4-45
第4章
アナログ⼊⼒
ポストトリガデータの集録を実⾏すると、トリガイベント後のデータを取得できま
す。通常のポストトリガ DAQ シーケンスが図 4-28 に⽰されています。サンプルカウ
ンタには、指定されたポストトリガサンプル数がロードされます（この例では 5）。
値が 0 になり、希望するサンプル数が取得されるまで、この値は AI サンプルクロッ
クのパルスごとに減分します。
図 4-28. 標準的なポストトリガ DAQ シーケンス
AI㛤ጞ䝖䝸䜺
AI䝃䞁䝥䝹䜽䝻䝑䜽
䝃䞁䝥䝹䜹䜴䞁䝍
4
3
2
1
0
プレトリガデータの集録を実⾏すると、トリガ後に集録されたデータの他に、トリガ
前に集録したデータを取得できます。図 4-29 に標準的なプレトリガ DAQ シーケンス
を⽰します。AI 開始トリガ信号（ai/StartTrigger）は、ハードウェアまたはソフト
ウェアのいずれかの信号になります。AI 開始トリガがソフトウェアの開始トリガと
して設定されている場合は、集録開始時に ai/StartTrigger ラインからパルスが出⼒さ
れます。AI 開始トリガパルスが発⽣すると、サンプルカウンタはプレトリガサンプ
ル数でロードされます（この例では 4）。値は、AI サンプルクロック上の各パルスご
とに、値が 0 になるまで減少します。その後、サンプルカウンタは、指定されたポ
ストトリガサンプル数でロードされます（この例では 3）。
図 4-29. 標準的なプレトリガ DAQ シーケンス
AI㛤ጞ䝖䝸䜺
AIᇶ‽䝖䝸䜺
↓ど
AI䝃䞁䝥䝹䜽䝻䝑䜽
䝃䞁䝥䝹䜹䜴䞁䝍
3
2
1
0
2
2
2
1
0
指定されたプレトリガサンプル数が集録される前に、AI 基準トリガ
（ai/ReferenceTrigger）パルスが発⽣した場合、トリガパルスは無視されます。それ
以外は、AI 基準トリガパルスが発⽣すると、指定されたポストトリガサンプル数が
集録されるまでサンプルカウンタ値が減少します。開始トリガおよび基準トリガの詳
細については、「アナログ⼊⼒トリガ」セクションを参照してください。
4-46 | ni.com
X シリーズユーザマニュアル
同時 MIO X シリーズデバイスは、以下のアナログ⼊⼒タイミング信号の機能を持ち
ます。
•
•
•
•
•
•
「AI サンプルクロック信号」*
「AI サンプルクロックタイムベース信号」
「AI ホールド完了イベント信号」
「AI 開始トリガ信号」*
「AI 基準トリガ信号」*
「AI ⼀時停⽌トリガ信号」*
* がついた信号はデジタルフィルタをサポートしています。詳細については、第 8 章
「PFI」の「PFI フィルタ」セクションを参照してください。
全体および単⼀チャンネルサンプルレート
同時 MIO X シリーズデバイスの ADC はチャンネルにつき 1 つであるため、単⼀チャ
ンネル最⼤サンプルレートが各チャンネルで使⽤できます。最⼤単⼀チャンネルレー
トは、正確な結果を取得できる範囲内で単⼀または複数チャンネルからデータを集録
できる最速レートです。
総計により、デバイスが使⽤する最⼤バス帯域幅が決定します。総計サンプルレート
は、「単⼀チャンネルの最⼤サンプルレート x デバイスがサポートする AI チャンネル
数」です。
表 4-8 は、同時 MIO X シリーズデバイスの単⼀チャンネルおよび総計レートを⽰します。
表 4-8. 同時 MIO X シリーズデバイスのアナログ⼊⼒レート
アナログ⼊⼒レート
同時 MIO X シリーズデバイス
単⼀チャンネル
総計
NI 6356
1.25 MS/s
10 MS/s
NI 6358
1.25 MS/s
20 MS/s
NI 6366
2 MS/s
16 MS/s
NI 6368
2 MS/s
32 MS/s
NI 6376
3.57 MS/s
28.56 MS/s
NI 6378
3.57 MS/s
57.12 MS/s
メモ : 同時 MIO X シリーズデバイスの各チャンネルには ADC があるため、各チャンネルを
最⼤単⼀チャンネルレートで集録することが可能です。
© National Instruments | 4-47
第4章
アナログ⼊⼒
AI サンプルクロック信号
測定を開始するには、AI サンプルクロック（ai/SampleClock）信号を使⽤します。
同時 MIO X シリーズデバイスは、タスク内の各チャンネルの AI 信号を、各 AI サン
プルクロックごとに⼀回サンプルします。測定データは、1 つ以上のサンプルで構成
されます。
AI サンプルクロックには、内部または外部ソースを指定できます。さらに、測定
データのサンプルを、AI サンプルクロックの⽴ち上がりエッジと⽴ち下がりエッジ
のどちらで開始するかを指定することもできます。
内部ソースを使⽤する
以下のいずれかの内部信号を AI サンプルクロックとして使⽤できます。
• Counter n Internal Output
•
•
•
•
AI サンプルクロックタイムベース（分周後）
ホストソフトウェアにより開始されるパルス
変化検出イベント
Counter n Sample Clock
•
•
•
DI サンプルクロック（di/SampleClock）
AO サンプルクロック（ao/SampleClock）
DO サンプルクロック（do/SampleClock）
プログラム可能な内部カウンタが、サンプルクロックタイムベースを分周します。
内部信号には、内部経路を介して AI サンプルクロックに経路設定できるものが他に
もいくつかあります。詳細については、『NIDAQmx ヘルプ』または『LabVIEW ヘル
プ』の「MAX でのデバイス経路設定」セクションを参照してください。
外部ソースを使⽤する
以下のいずれかの外部信号を、AI サンプルクロックのソースとして使⽤します。
• PFI <0..15>
•
•
•
RTSI <0..7>
PXI_STAR
PXIe_DSTAR<A,B>
•
アナログ⽐較イベント（アナログトリガ）
AI サンプルクロック信号を出⼒端⼦に経路設定する
AI サンプルクロック出⼒は、PFI <0..15>、RTSI <0..7>、または PXIe_DSTARC 端⼦のい
ずれにも経路設定できます。このパルスはアクティブ HIGH です。
すべての PFI 端⼦はデフォルトで⼊⼒として構成されます。
4-48 | ni.com
X シリーズユーザマニュアル
その他のタイミング要件
DAQ デバイスは、集録中にのみデータを集録します。デバイスは、測定データの集
録が進⾏中でない間、AI サンプルクロックを無視します。測定データの集録中、AI
⼀時停⽌トリガ信号を使⽤して、DAQ デバイスが AI サンプルクロックを無視するよ
うに設定することもできます。
外部ソースを選択しない場合、デバイス内のカウンタ / タイミングエンジンが AI サ
ンプルクロックを⽣成します。AI 開始トリガがこのカウンタを開始し、有限集録の
完了後にソフトウェアまたはハードウェアのいずれかで終了できます。AI タイミン
グエンジンを使⽤する場合、AI 開始トリガと最初の AI サンプルクロックパルス間の
構成可能な遅延を指定することもできます。デフォルトでは、この遅延は AI サンプ
ルクロックタイムベース信号の 2 ティックに設定されています。
図 4-30 は、AI サンプルクロックと AI 開始トリガの関係を⽰します。
図 4-30. AI サンプルクロックと AI 開始トリガ
AI䝃䞁䝥䝹䜽䝻䝑䜽䝍䜲䝮䝧䞊䝇
AI㛤ጞ䝖䝸䜺
AI䝃䞁䝥䝹䜽䝻䝑䜽
㛤ጞ
䝖䝸䜺
䛛䜙䛾
㐜ᘏ
AI サンプルクロックタイムベース信号
AI サンプルクロックタイムベース（ai/SampleClockTimebase）信号として以下の
信号を経路設定できます。
• 100 MHz タイムベース（デフォルト）
• 20 MHz タイムベース
• 100 kHz タイムベース
• PXI_CLK10
• RTSI <0..7>
• PFI <0..15>
• PXI_STAR
• PXIe_DSTAR<A,B>
•
アナログ⽐較イベント（アナログトリガ）
AI サンプルクロックタイムベースは、I/O コネクタで出⼒として使⽤できません。AI
サンプルクロックタイムベースは分周されて、AI サンプルクロックのソースとして
© National Instruments | 4-49
第4章
アナログ⼊⼒
使⽤可能な信号を提供します。100 MHz タイムベースまたは 20 MHz タイムベースを
除き、AI サンプルクロックタイムベースの極性選択を、⽴ち上がりエッジまたは⽴
ち下がりエッジに構成できます。
AI ホールド完了イベント信号
AI ホールド完了イベント（ai/HoldCompleteEvent）信号は、各 A/D 変換の開始後に
パルスを⽣成します。AI ホールド完了イベント出⼒は、PFI <0..15>、RTSI <0..7>、ま
たは PXIe_DSTARC 端⼦のいずれにも経路設定できます。
AI ホールド完了イベントの極性はソフトウェアで選択できますが、通常は⽴ち上が
りエッジによって外部 AI マルチプレクサのクロック制御を⾏うことで、⼊⼒信号が
サンプリングされて次に移⾏可能なタイミングを⽰すように構成されています。
AI 開始トリガ信号
測定データの集録を開始するには、AI 開始トリガ（ai/StartTrigger）信号を使⽤しま
す。測定データは、1 つ以上のサンプルで構成されます。トリガを使⽤しない場合
は、ソフトウェアコマンドによって測定を開始します。集録が開始したら、以下のい
ずれかの⽅法で集録が終了するように構成できます。
•
•
•
指定したサンプル数が集録されたとき（有限モードの場合）
ハードウェアの基準トリガが発⽣したとき（有限モードの場合）
ソフトウェアコマンドが発⾏されたとき（連続モードの場合）
開始トリガ（基準トリガではなく）によって開始された集録は、ポストトリガ集録と
も呼ばれます。
再トリガ可能なアナログ⼊⼒
AI 開始トリガは、再トリガ可能として構成することがきます。AI 開始トリガが再ト
リガ可能として構成されている場合、タイミングエンジンは、AI 開始トリガ信号の
各パルスに応答して、構成された集録⽤にサンプルクロックおよび変換クロックを⽣
成します。
タイミングエンジンは、クロックの⽣成中に受信する AI 開始トリガ信号を無視しま
す。クロック⽣成が完了すると、カウンタは次のクロック⽣成を開始するために次の
開始トリガを待機します。図 4-31 は、各トリガにつき 3 つの AI チャンネルから 4 つ
のサンプルを集録する再トリガ可能なアナログ⼊⼒を⽰します。
図 4-31. 同時 MIO X シリーズ再トリガ可能アナログ⼊⼒
AI㛤ጞ䝖䝸䜺
AI䝃䞁䝥䝹䜽䝻䝑䜽
メモ LabVIEW からの波形情報は、トリガ間の遅延を反映しません。デー
タは定数 t0 および t1 情報を含む連続集録として処理されます。
4-50 | ni.com
X シリーズユーザマニュアル
メモ （NI USB-6356、NI USB-6366、および PXIe-6378 デバイス）⼀部の X
シリーズデバイスは、単⼀サンプルではなくペアのサンプルでデータを内
部で転送します。この実装でより⼤きなスループットが可能になります。
ただし、これらのデバイスで集録された合計サンプル数が奇数の場合、最
後に集録されたサンプルは転送されません。
この状態が起こらないようにするため、NI-DAQmx は、チャンネル数が奇
数で、かつチャンネルごとのサンプル数が奇数の有限集録⽤に、バックグ
ラウンドチャンネルを追加します。基準トリガの有限集録を実⾏する際も
バックグラウンドチャンネルが追加されます。バックグラウンドチャンネ
ルからのデータは、未処理モードでの読み取り時にのみ表⽰されます。
バス帯域幅とオンボード FIFO の使⽤で効率を最⼤に⾼めるには、有限集録
で偶数のチャンネルごとのサンプル数または偶数のチャンネル数を使⽤し、
バックグラウンドチャンネルが追加されないようにします。
基準トリガは再トリガできません。
デジタルソースを使⽤する
デジタルソースで AI 開始トリガを使⽤する場合は、ソースとエッジを指定します。
以下の信号をソースとして使⽤できます。
• PFI <0..15>
•
•
•
•
RTSI <0..7>
Counter n Internal Output
PXI_STAR
PXIe_DSTAR<A,B>
また、DAQ デバイスのその他の内部信号をソースとして使⽤することもできます。
詳細については、『NIDAQmx ヘルプ』または『LabVIEW ヘルプ』の「MAX でのデバ
イス経路設定」セクションを参照してください。
さらに、測定データの集録を AI 開始トリガの⽴ち上がりエッジと⽴ち下がりエッジ
のどちらで開始するかを指定することもできます。
アナログソースを使⽤する
アナログトリガソースを使⽤する場合、集録はアナログ⽐較イベント信号の最初の⽴
ち上がりエッジで開始します。
AI 開始トリガを出⼒端⼦に経路設定する
AI 開始トリガ出⼒は、PFI <0..15>、RTSI <0..7>、または PXIe_DSTARC 端⼦のいずれに
も経路設定できます。出⼒はアクティブ HIGH パルスです。すべての PFI 端⼦はデ
フォルトで⼊⼒として構成されます。
© National Instruments | 4-51
第4章
アナログ⼊⼒
また、デバイスは AI 開始トリガを使⽤して DAQ のプレトリガ操作を⾏います。通
常のプレトリガアプリケーションでは、ソフトウェアトリガが AI 開始トリガを⽣成
します。AI 開始トリガおよび AI 基準トリガを DAQ のプレトリガ操作で使⽤する⽅
法の詳細については、「AI 基準トリガ信号」セクションを参照してください。
AI 基準トリガ信号
測定データの集録を停⽌するには、AI 基準トリガ（ai/ReferenceTrigger）信号を使
⽤します。基準トリガを使⽤するには、有限サイズのバッファとプレトリガサンプル
数（基準トリガの前に集録されるサンプル数）を指定します。集録されるポストトリ
ガサンプル（基準トリガの後に集録されるサンプル）の数は、バッファサイズからプ
レトリガサンプルの数を引いた数です。
メモ （NI USB-6356/6366 デバイス）バッファをホスト上または
NI USB-6356/6366 デバイス上で選択できます。基準トリガまたはオンボー
ドメモリを有効にするには、NI-DAQmx で AI データ転送リクエスト条件プ
ロパティを「集録完了時」に設定します。
集録が開始されると、DAQ デバイスはバッファにサンプルを書き込みます。DAQ デ
バイスが指定された数のプレトリガサンプルをキャプチャすると、DAQ デバイスは
基準トリガ条件の検索を開始します。DAQ デバイスが指定された数のプレトリガサ
ンプルをキャプチャする前に基準トリガの条件が満たされても、条件は無視されま
す。
バッファが⼀杯になると、DAQ デバイスは継続的にバッファ内の⼀番古いサンプル
から順に破棄し、新しいサンプルを格納する場所を確保します。DAQ デバイスがま
だ破棄していないバッファデータには、ある程度の制限はありますがアクセスできま
す。詳細については、技術サポートデータベースのドキュメント「プレトリガ集録を
連続して⾏うことはできますか ?」を参照してください。この技術サポートデータ
ベースを参照するには、ni.com/jp/info で Info Code に「jpyzt6」と⼊⼒してく
ださい。
基準トリガが発⽣すると、DAQ デバイスはバッファに必要な数のポストトリガサン
プルが蓄積されるまでサンプルをバッファに書き込み続けます。図 4-32 は、最終
バッファを⽰しています。
図 4-32. 基準トリガの最終バッファ
ᇶ‽䝖䝸䜺
䝥䝺䝖䝸䜺䝃䞁䝥䝹
4-52 | ni.com
䝫䝇䝖䝖䝸䜺䝃䞁䝥䝹
X シリーズユーザマニュアル
デジタルソースを使⽤する
デジタルソースで AI 基準トリガを使⽤する場合は、ソースとエッジを指定します。
以下の信号をソースとして使⽤できます。
• PFI <0..15>
•
•
•
RTSI <0..7>
PXI_STAR
PXIe_DSTAR<A,B>
•
•
変化検出イベント
Counter n Internal Output
•
•
•
DI 基準トリガ（di/ReferenceTrigger）
AO 開始トリガ（ao/StartTrigger）
DO 開始トリガ（do/StartTrigger）
また、DAQ デバイスの内部信号の 1 つをソースとして使⽤することもできます。詳
細については、『NI-DAQmx ヘルプ』または『LabVIEW ヘルプ』の「MAX でのデバ
イス経路設定」セクションを参照してください。
さらに、測定データの集録を AI 基準トリガの⽴ち上がりエッジと⽴ち下がりエッジ
のどちらで停⽌するかを指定することもできます。
アナログソースを使⽤する
アナログトリガソースを使⽤する場合、集録はアナログ⽐較イベント信号の最初の⽴
ち上がりエッジで停⽌します。
AI 基準トリガ信号を出⼒端⼦に経路設定する
AI 基準トリガは、PFI <0..15>、RTSI <0..7>、PXI_Trig <0..7>、または PXIe_DSTARC 端⼦
のいずれにも経路設定できます。
すべての PFI 端⼦はデフォルトで⼊⼒として構成されます。
© National Instruments | 4-53
第4章
アナログ⼊⼒
AI ⼀時停⽌トリガ信号
測定データの集録を⼀時停⽌または再開する場合は、AI ⼀時停⽌トリガ
（ai/PauseTrigger）信号を使⽤します。内部サンプルクロックは、外部トリガ信号が
アクティブな間⼀時停⽌し、信号が⾮アクティブになると再開されます。⼀時停⽌ト
リガのアクティブレベルは、図 4-33 に⽰すように HIGH または LOW のどちらかに指
定できます。図では、T は周期、A はクロックパルスとポストトリガ間の不明な時間
を⽰します。
図 4-33. 停⽌（内部クロック）および⾃⾛（外部クロック）
A
T–A
T
AI䝃䞁䝥䝹䜽䝻䝑䜽
AI୍᫬೵Ṇ䝖䝸䜺
೵Ṇ䚹ෆ㒊䜽䝻䝑䜽䛷౑⏝
AIእ㒊䝃䞁䝥䝹䜽䝻䝑䜽
AI䝃䞁䝥䝹䜽䝻䝑䜽
AI୍᫬೵Ṇ䝖䝸䜺
⮬㉮䚹እ㒊䜽䝻䝑䜽䛷౑⏝
デジタルソースを使⽤する
AI ⼀時停⽌トリガを使⽤するには、ソースと極性を指定します。以下の信号をソー
スとして使⽤できます。
• PFI <0..15>
• RTSI <0..7>
• PXI_STAR
• PXIe_DSTAR<A,B>
• Counter n Internal Output
• Counter n Gate
•
•
•
AO ⼀時停⽌トリガ（ao/PauseTrigger）
DI ⼀時停⽌トリガ（di/PauseTrigger）
DO ⼀時停⽌トリガ（do/PauseTrigger）
また、DAQ デバイスのその他の内部信号をソースとして使⽤することもできます。
詳細については、『NIDAQmx ヘルプ』または『LabVIEW ヘルプ』の「MAX でのデバ
イス経路設定」セクションを参照してください。
4-54 | ni.com
X シリーズユーザマニュアル
アナログソースを使⽤する
アナログトリガソースを使⽤する場合、内部サンプルクロックはアナログ⽐較イベン
ト信号が LOW になると⼀時停⽌し、HIGH になると再開します（または HIGH にな
ると⼀時停⽌し、LOW になると再開します）。
AI ⼀時停⽌トリガ信号を出⼒端⼦に経路設定する
AI ⼀時停⽌トリガ出⼒は、PFI <0..15>、RTSI <0..7>、PXI_STAR、または PXIe_DSTARC
端⼦のいずれにも経路設定できます。
メモ ⼀時停⽌トリガは、ソースのレベルにだけ反応し、エッジは無視し
ます。
AI アプリケーションソフトウェアについて
同時 MIO X シリーズデバイスは、以下のアナログ⼊⼒アプリケーションで使⽤でき
ます。
•
•
•
•
同時サンプリング
シングルポイントアナログ⼊⼒
有限アナログ⼊⼒
連続アナログ⼊⼒
これらのアプリケーションを DMA またはプログラム I/O データ転送メカニズムを通
じて実⾏できます。⼀部のアプリケーションは、開始、基準、そして⼀時停⽌トリガ
も使⽤します。
メモ ソフトウェアでアナログ⼊⼒アプリケーションおよびトリガをプロ
グラミングして実⾏する詳細な⽅法については、『NI-DAQmx ヘルプ』また
はバージョン 8.0 以降の『LabVIEW ヘルプ』を参照してください。
同時 MIO X シリーズデバイスは NI-DAQmx ドライバを使⽤します。NI-DAQmx には
プログラミングサンプルのコレクションが含まれており、アプリケーション開発を⼿
がける際に役⽴ちます。サンプルコードを変更し、アプリケーションに保存すること
が可能です。サンプルコードを使⽤して、新しいアプリケーションを開発したり、サ
ンプルコードを既存のアプリケーションに追加したりできます。
LabVIEW、LabWindows/CVI、Measurement Studio、Visual Basic、および ANSI C
サンプルのドキュメントを検索するには、ni.com/jp/info で Info Code に
「daqmxexpjp」と⼊⼒して表⽰される技術サポートデータベースドキュメント、
「Where Are NI-DAQmx Examples Installed?」を参照してください。
その他のサンプルについては、ni.com/examples を参照してください。
© National Instruments | 4-55
5
アナログ出⼒
多くの X シリーズデバイスは、アナログ出⼒機能を持っています。X シリーズデバイ
スは、単⼀クロックで制御され、波形⽣成が可能な 2 つまたは 4 つの AO チャンネ
ルを持つアナログ出⼒をサポートしています。デバイスの機能の詳細については、付
録 A「デバイス特有の情報」を参照してください。
図 5-1 は、X シリーズデバイスのアナログ出⼒回路を⽰しています。
図 5-1. X シリーズアナログ出⼒回路
AO 0
DAC0
AO 1
DAC1
AO FIFO
AO 2
DAC2
AO 3
DAC3
AO䝕䞊䝍
AO䝃䞁䝥䝹䜽䝻䝑䜽
AOᇶ‽㑅ᢥ
X シリーズアナログ出⼒回路に装備されている主なコンポーネントは、以下の通りで
す。
•
•
•
•
DAC—D/A 変換器（DAC）は、デジタルコードをアナログ電圧に変換します。
AO FIFO—AO FIFO は、アナログ出⼒波形⽣成を可能にします。これは、コン
ピュータと DAC 間の FIFO（First-In-First-Out）メモリバッファです。ホストコン
ピュータの介⼊なしで、波形ポイントを X シリーズデバイスにダウンロードす
ることを可能にします。
AO サンプルクロック —AO サンプルクロック信号は、DAC FIFO からサンプルを
読み取り、AO 電圧を⽣成します。
AO 基準選択 —AO 基準選択信号は、アナログ出⼒のレンジの変更を許可します。
© National Instruments | 5-1
第5章
アナログ出⼒
AO 基準選択
AO 基準選択は、アナログ出⼒レンジの設定を可能にします。アナログ出⼒レンジ
は、デバイスが⽣成できる電圧のセットを表します。DAC のデジタルコードは、ア
ナログ出⼒レンジ内に均等に広がっています。レンジが狭い場合、アナログ出⼒の分
解能がより優れています。つまり、2 つの連続するコード間の電圧出⼒差異が⼩さい
ことを意味します。したがって、アナログ出⼒はより精密です。
デバイスのアナログ出⼒レンジは、以下の間の電圧すべてです。
-AO 基準および +AO 基準
AO 基準に使⽤できる設定は、デバイスのモデルによって異なります。以下に記載さ
れていないモデルについては、デバイスの仕様を参照してください。
• （NI 6321/6323/634x デバイス）AO 基準は常に 10 V で、アナログ出⼒レンジは
±10 V です。
• (NI 6345/635x/636x/637x デバイス）各アナログ出⼒（AO <0..3>）の AO 基準は、
以下のいずれかに個別に設定できます。
– 10 V
– 5V
– APFI <0,1>
外部信号を APFI <0,1> に接続して、AO 基準を提供できます。AO 基準には、正
または負の電圧を指定することができます。AO 基準が負の電圧の場合、AO 出
⼒の極性は反転されます。APFI <0,1> の有効なレンジは、デバイスの仕様に⼀覧
があります。
AO <0..3> 信号のいずれかを、異なる AO 信号の AO 基準として使⽤できます。
ただし、外部でこのチャンネルを APFI 0 または APFI 1 に接続する必要がありま
す。
メモ 外部基準を使⽤する場合、出⼒信号はソフトウェアでキャリブレー
トされません。値を⽣成して電圧オフセットを測定し、ソフトウェアで出
⼒をキャリブレートすることができます。
出⼒信号のグリッチを抑える
DAC を使⽤して波形を⽣成する場合、出⼒信号でグリッチが発⽣することがありま
す。これらのグリッチは、DAC の電圧が切り替わるときに解放されるチャージに
よって発⽣するものであり、正常です。最⼤グリッチは DAC コードの最⼤ビットが
変化するときに発⽣します。ローパスグリッチ除去フィルタを作成して、これらのグ
リッチを周波数や出⼒信号の特性に応じてある程度除去することができます。グリッ
チ除去の詳細については、ni.com/support を参照してください。
5-2 | ni.com
X シリーズユーザマニュアル
アナログ出⼒データの⽣成⽅法
アナログ出⼒処理には、ソフトウェアタイミングまたはハードウェアタイミング⽣成
を使⽤できます。
ソフトウェアタイミング⽣成
ソフトウェアタイミングによる⽣成では、ソフトウェアによってデータを⽣成する速
度を制御します。ソフトウェアは、各 DAC 変換を開始するためにそれぞれ独⽴した
コマンドをハードウェアに送ります。NI-DAQmx では、ソフトウェアタイミングによ
るデータ⽣成はオンデマンドタイミングと呼ばれています。または、即時処理または
スタティック処理とも呼ばれます。通常は、固定 DC 電圧などの単⼀値の出⼒を書き
込むために使⽤されます。
ハードウェアタイミング⽣成
ハードウェアタイミングによる⽣成では、ハードウェアのデジタル信号によってデー
タ⽣成速度を制御します。この信号は、デバイス内部で⽣成するか、外部から供給し
ます。
ハードウェアタイミング⽣成は、ソフトウェアタイミング⽣成と⽐較していくつかの
利点があります。
•
•
•
サンプリングの間隔を⼤幅に短く設定できる。
サンプリングの間隔を確定的にできる。
ハードウェアタイミング集録ではハードウェアトリガを使⽤できる。
ハードウェアタイミング操作には、バッファ型またはハードウェアタイミングシング
ルポイント（HWTSP）を使⽤できます。バッファとは、これから転送されるサンプ
ルを⼀時的にコンピュータ内に保持する場所です。
•
ハードウェアタイミングシングルポイント（HWTSP）—HWTSP 操作は通常、既
知の時間間隔で単⼀のサンプルを書き込むために使⽤します。バッファ型操作が
⾼スループットに適しているのに対して、HWTSP 操作は低レイテンシおよび低
ジッタに適しています。また、HWTSP はハードウェアに遅れをとるとソフト
ウェアに通知することが可能です。このような機能により、HWTSP はリアルタ
イム制御アプリケーションに適してします。「次のサンプルクロックまで待機」
関数を使⽤した HWTSP 操作は、ソフトウェアレイヤーおよびハードウェアレイ
ヤー間を正確に同期します。詳細については、「NI-DAQmx ハードウェアタイミ
ングによるシングルポイント遅延チェック」ドキュメントを参照してください。
このドキュメントを参照するには、ni.com/jp/info で Info Code に
「daqhwtsp」と⼊⼒してください。
メモ （NI USB-634x/635x/636x デバイス）USB X シリーズデバイスは、
ハードウェアタイミングシングルポイント（HWTSP）操作をサポートして
いません。
© National Instruments | 5-3
第5章
•
アナログ出⼒
バッファ型 — バッファ型データ⽣成では、データは DMA を使⽤して PC バッ
ファから DAQ デバイスのオンボード FIFO に移動され、DAC に⼀度に 1 つのサ
ンプルが書き込まれます。バッファ型データ⽣成では、バッファを使⽤しない場
合よりも⾼速な転送レートを実現できます。これは、データが個々のポイントご
とではなく⼤きなブロックごとに移動されるためです。
バッファ型 I/O 操作のプロパティの 1 つは、サンプルモードです。サンプルモー
ドは有限または連続から選択できます。
–
有限サンプルモードでは、特定のデータサンプルが指定した数だけ⽣成され
ます。指定された数のサンプルが書き込まれると、サンプル⽣成は停⽌しま
す。
–
連続サンプルモードでは、サンプルの数は指定されません。このモードで
は、指定した数のデータサンプルを⽣成した後に停⽌するのではなく、連続
⽣成はユーザが処理を停⽌するまで継続します。連続サンプルモードは、ど
こに保持されたデータを書き込むかに応じて異なります。具体的には、再⽣
成モード、FIFO 再⽣成モード、⾮再⽣成モードがあります。
•
再⽣成モードでは、バッファにすでにあるデータを繰り返し出⼒しま
す。この標準の再⽣成では、データは PC バッファから連続的に FIFO
にダウンロードされ、出⼒されます。出⼒処理に⼲渉することなく、
PC バッファに随時新しいデータを書き込めます。NI-DAQmx の書き込
みプロパティの「再⽣成モード（RegenMode）」を使⽤して、「再⽣成
を許可」（または「再⽣成を許可しない」）に設定します。NI-DAQmx で
は、デフォルトで再⽣成が許可されています。
•
FIFO 再⽣成モードでは、バッファ全体が FIFO にダウンロードされ、そ
こから再⽣成されます。データのダウンロードが完了すると、それ以降
は FIFO に新しいデータを書き込めません。FIFO 再⽣成モードでは、
バッファ全体が FIFO サイズ以下である必要があります。FIFO 再⽣成
モードの利点は、⼀度操作を開始するとメインホストメモリとやり取り
する必要がなくなるため、過剰なバストラフィックによる問題が発⽣し
なくなることです。NI-DAQmx の AO チャンネルプロパティ、「オン
ボードメモリのみ使⽤（UseOnlyOnBrdMem）」を使⽤して、FIFO の再
⽣成を有効または無効にします。
⾮再⽣成モードでは、古いデータは再利⽤されません。新しいデータを
次々とバッファに書き込む必要があります。プログラムが新しいデータ
を書き込む速度よりもサンプルが⽣成される速度のほうが速い場合、
バッファでアンダーフローが発⽣し、エラーの原因となります。
•
5-4 | ni.com
X シリーズユーザマニュアル
アナログ出⼒トリガ
アナログ出⼒は、2 つの異なるトリガアクションをサポートします。
•
•
開始トリガ
⼀時停⽌トリガ
アナログトリガとデジタルトリガは、これらのアクションを発⽣させることができま
す。すべての X シリーズデバイスはデジタルトリガをサポートしていますが、⼀部
アナログトリガをサポートしないものもあります。デバイスのトリガオプションにつ
いては、デバイスの仕様書を参照してください。これらのトリガアクションの詳細に
ついては、「AO 開始トリガ信号」および「AO ⼀時停⽌トリガ信号」セクションを
参照してください。
アナログ出⼒信号を接続する
AO <0..3> は、アナログ出⼒チャンネル 0、1、2、および 3 の電圧出⼒信号です。AO
GND は、AO <0..3> のグランド基準です。
図 5-2 は、デバイスへのアナログ出⼒接続の⽅法を⽰しています。
図 5-2. アナログ出⼒接続
䜰䝘䝻䜾ฟຊ䝏䝱䞁䝛䝹
AO 0
+
䝏䝱䞁䝛䝹0
V OUT
–
+
㈇Ⲵ
–
AO GND
–
㈇Ⲵ
V OUT
+
䝁䝛䜽䝍0 (AI 0 –15)
AO 1
䝏䝱䞁䝛䝹1
AO GND
X䝅䝸䞊䝈䝕䝞䜲䝇
V OUT
+
㈇Ⲵ
䝏䝱䞁䝛䝹2
V OUT
–
㈇Ⲵ
䜰䝘䝻䜾ฟຊ䝏䝱䞁䝛䝹
AO 2
䝁䝛䜽䝍1 (AI 16 – 31)
AO 3
䝏䝱䞁䝛䝹3
X䝅䝸䞊䝈䝕䝞䜲䝇
© National Instruments | 5-5
第5章
アナログ出⼒
アナログ出⼒タイミング信号
図 5-3 は、アナログ出⼒タイミングエンジンが提供するすべてのタイミングオプショ
ンの概要を⽰しています。
図 5-3. アナログ出⼒タイミングオプション
DSTAR <A..B>
100 MHz䝍䜲䝮䝧䞊䝇
PFI, RTSI
DSTAR <A..B>
PXI_STAR
PFI, RTSI
PXI_STAR
䜰䝘䝻䜾ẚ㍑䜲䝧䞁䝖
AO䝃䞁䝥䝹䜽䝻䝑䜽
䜰䝘䝻䜾ẚ㍑䜲䝧䞁䝖
䜹䜴䞁䝍nෆ㒊ฟຊ
AO䝃䞁䝥䝹䜽䝻䝑䜽
䝍䜲䝮䝧䞊䝇
20 MHz䝍䜲䝮䝧䞊䝇
䝥䝻䜾䝷䝬䝤䝹
䜽䝻䝑䜽ศ࿘ჾ
100 kHz䝍䜲䝮䝧䞊䝇
PXI_CLK10
X シリーズデバイスは、以下のアナログ出⼒（波形⽣成）タイミング信号の機能を持
ちます。
• 「AO 開始トリガ信号」*
• 「AO ⼀時停⽌トリガ信号」*
• 「AO サンプルクロック信号」*
• 「AO サンプルクロックタイムベース信号」
* がついた信号はデジタルフィルタをサポートしています。詳細については、第 8 章
「PFI」の「PFI フィルタ」セクションを参照してください。
AO 開始トリガ信号
波形⽣成を開始するには、AO 開始トリガ（ao/StartTrigger）信号を使⽤します。ト
リガを使⽤しない場合は、ソフトウェアコマンドによって⽣成を開始します。
再トリガ可能アナログ出⼒
AO 開始トリガは、再トリガ可能として構成することがきます。タイミングエンジン
は、AO 開始トリガ信号の各パルスに応答して、構成された⽣成⽤にサンプルクロッ
クを⽣成します。
タイミングエンジンは、クロックの⽣成中に受信する AO 開始トリガ信号を無視しま
す。クロック⽣成が完了すると、カウンタは次のクロック⽣成を開始するために次の
開始トリガを待機します。
5-6 | ni.com
X シリーズユーザマニュアル
図 5-4 は、4 サンプルの再トリガ可能 AO ⽣成を⽰します。
図 5-4. 再トリガ可能アナログ出⼒
AO㛤ጞ䝖䝸䜺
AO䝃䞁䝥䝹䜽䝻䝑䜽
デジタルソースを使⽤する
AO 開始トリガを使⽤するには、ソースとエッジを指定します。以下の信号のうち 1
つをソースとして使⽤できます。
• ホストソフトウェアにより開始されるパルス
• PFI <0..15>
• RTSI <0..7>
•
•
•
•
•
AI 開始トリガ（ai/StartTrigger）
AI 基準トリガ（ai/ReferenceTrigger）
PXI_STAR
PXIe_DSTAR<A,B>
Counter n Internal Output
•
•
•
•
変化検出イベント
DI 開始トリガ（di/StartTrigger）
DI 基準トリガ（di/ReferenceTrigger）
DO 開始トリガ（do/StartTrigger）
また、DAQ デバイスの内部信号の 1 つをソースとして使⽤することもできます。詳
細については、『NI-DAQmx ヘルプ』または『LabVIEW ヘルプ』の「MAX でのデバ
イス経路設定」セクションを参照してください。
さらに、波形⽣成を AO 開始トリガの⽴ち上がりエッジと⽴ち下がりエッジのどちら
で開始するかを指定することもできます。
アナログソースを使⽤する
アナログトリガソースを使⽤する場合、波形⽣成はアナログ⽐較イベント信号の最初
の⽴ち上がりエッジで開始します。詳細については、第 11 章「トリガ処理」の「ア
ナログソースによるトリガ」セクションを参照してください。
AO 開始トリガ信号を出⼒端⼦に経路設定する
AO 開始トリガ出⼒は、PFI <0..15>、RTSI <0..7>、または PXIe_DSTARC 端⼦のいずれ
にも経路設定できます。
出⼒はアクティブ HIGH パルスです。PFI 端⼦はデフォルトで⼊⼒として構成されます。
© National Instruments | 5-7
第5章
アナログ出⼒
AO ⼀時停⽌トリガ信号
AO ⼀時停⽌トリガ（ao/PauseTrigger）信号を使⽤して、DAQ シーケンス内のサン
プルをマスクオフします。これは、AO ⼀時停⽌トリガがアクティブの場合にサンプ
ルが発⽣しないという意味です。
AO ⼀時停⽌トリガは、進⾏中のサンプルを停⽌しません。⼀時停⽌は次のサンプル
が開始されるまで有効になりません。
アナログ出⼒信号の⽣成は、⼀時停⽌トリガがアサートされるとすぐに停⽌します。
サンプルクロックのソースがオンボードクロックの場合、信号⽣成は⼀時停⽌トリガ
がアサート解除されるとすぐに再開されます。図 5-5 を参照してください。
図 5-5. オンボードクロックソースによる AO ⼀時停⽌トリガ
୍᫬೵Ṇ䝖䝸䜺
䝃䞁䝥䝹䜽䝻䝑䜽
オンボードクロック以外の信号をサンプルクロックのソースとして使⽤している場合
は、⼀時停⽌トリガがアサート解除されサンプルクロックの別のエッジが受信される
とすぐに信号⽣成が再開されます。図 5-6 を参照してください。
図 5-6. その他の信号ソースによる AO ⼀時停⽌トリガ
୍᫬೵Ṇ䝖䝸䜺
䝃䞁䝥䝹䜽䝻䝑䜽
デジタルソースを使⽤する
AO ⼀時停⽌トリガを使⽤するには、ソースと極性を指定します。以下の信号のうち
1 つをソースとして使⽤できます。
• PFI <0..15>
• RTSI <0..7>
• PXI_STAR
• PXIe_DSTAR<A,B>
• Counter n Internal Output
• Counter n Gate
•
AI ⼀時停⽌トリガ（ai/PauseTrigger）
5-8 | ni.com
X シリーズユーザマニュアル
•
•
DI ⼀時停⽌トリガ（di/PauseTrigger）
DO ⼀時停⽌トリガ（do/PauseTrigger）
また、DAQ デバイスのその他の内部信号をソースとして使⽤することもできます。
詳細については、『NIDAQmx ヘルプ』または『LabVIEW ヘルプ』の「MAX でのデバ
イス経路設定」セクションを参照してください。
AO ⼀時停⽌トリガが論理 HIGH レベルまたは LOW レベルのときにサンプルを⼀時
停⽌するかどうかを指定することもできます。
アナログソースを使⽤する
アナログトリガソースを使⽤する場合、アナログ⽐較イベント信号が HIGH のときに
サンプリングが⼀時停⽌されます。詳細については、第 11 章「トリガ処理」の「ア
ナログソースによるトリガ」セクションを参照してください。
AO ⼀時停⽌トリガ信号を出⼒端⼦に経路設定する
AO ⼀時停⽌トリガ出⼒は、PFI <0..15>、RTSI <0..7>、または PXIe_DSTARC 端⼦のい
ずれにも経路設定できます。
AO サンプルクロック信号
AO サンプルを開始するには、AO サンプルクロック（ao/SampleClock）信号を使
⽤します。各サンプルは、すべての DAC の出⼒をアップデートします。AO サンプ
ルクロックには、内部または外部ソースを指定できます。さらに、DAC のアップ
デートを AO サンプルクロックの⽴ち上がりエッジと⽴ち下がりエッジのどちらで
開始するかを指定することもできます。
内部ソースを使⽤する
以下のいずれかの内部信号を AO サンプルクロックとして使⽤できます。
•
•
AO サンプルクロックタイムベース（分周後）
Counter n Internal Output
•
•
変化検出イベント
Counter n Sample Clock
•
•
•
•
AI 変換クロック（ai/ConvertClock）
AI サンプルクロック（ai/SampleClock）
DI サンプルクロック（di/SampleClock）
DO サンプルクロック（do/SampleClock）
プログラム可能な内部カウンタが、AO サンプルクロックタイムベース信号を分周し
ます。
© National Instruments | 5-9
第5章
アナログ出⼒
内部信号には、内部経路を介して AO サンプルクロックに経路設定できるものがいく
つかあります。詳細については、『NIDAQmx ヘルプ』または『LabVIEW ヘルプ』の
「MAX でのデバイス経路設定」セクションを参照してください。
外部ソースを使⽤する
以下のいずれかの外部信号を、AO サンプルクロックのソースとして使⽤します。
• PFI <0..15>
•
•
•
RTSI <0..7>
PXI_STAR
PXIe_DSTAR<A,B>
•
アナログ⽐較イベント（アナログトリガ）
AO サンプルクロック信号を出⼒端⼦に経路設定する
AO サンプルクロック（アクティブ LOW 信号として）は、PFI <0..15>、RTSI <0..7>、
または PXIe_DSTARC 端⼦のいずれにも経路設定することができます。
その他のタイミング要件
外部ソースを選択しない場合、デバイス内の AO タイミングエンジンが AO サンプ
ルクロックを⽣成します。AO 開始トリガがタイミングエンジンを開始し、有限⽣成
の完了後にソフトウェアまたはハードウェアのいずれかで終了することができます。
AO タイミングエンジンを使⽤する場合、AO 開始トリガと最初の AO サンプルク
ロックパルス間の構成可能な遅延を指定することもできます。デフォルトでは、この
遅延は AO サンプルクロックタイムベースの 2 ティックです。
図 5-7 は、AO サンプルクロックと AO 開始トリガの関係を⽰します。
図 5-7. AO サンプルクロックと AO 開始トリガ
AO䝃䞁䝥䝹䜽䝻䝑䜽䝍䜲䝮䝧䞊䝇
AO㛤ጞ䝖䝸䜺
AO䝃䞁䝥䝹䜽䝻䝑䜽
㛤ጞ
䝖䝸䜺
䛛䜙䛾
㐜ᘏ
5-10 | ni.com
X シリーズユーザマニュアル
AO サンプルクロックタイムベース信号
AO サンプルクロックタイムベース（ao/SampleClockTimebase）信号は分周され
て、AO サンプルクロックのソースになります。
AO サンプルクロックタイムベース信号として以下の信号を経路設定できます。
• 100 MHz タイムベース（デフォルト）
• 20 MHz タイムベース
• 100 kHz タイムベース
• PXI_CLK10
• PFI <0..15>
• RTSI <0..7>
• PXI_STAR
• PXIe_DSTAR<A,B>
•
アナログ⽐較イベント（アナログトリガ）
AO サンプルクロックタイムベースは、I/O コネクタから出⼒するように構成できま
せん。
外部サンプルクロック信号は、DAQ デバイス内部で分周することにより AO サンプ
ルクロックタイムベース信号として使⽤することができます。信号を分周することな
く、AO サンプルクロック信号のまま使⽤することもできます。
AO アプリケーションソフトウェアについて
X シリーズデバイスは、次のアナログ出⼒アプリケーションで使⽤できます。
• シングルポイント（オンデマンド）⽣成
• 有限⽣成
• 連続⽣成
• 波形⽣成
これらの⽣成をプログラム I/O または DMA データ転送メカニズムを通じて使⽤でき
ます。⼀部のアプリケーションは、開始および⼀時停⽌トリガも使⽤します。
メモ ソフトウェアでアナログ出⼒アプリケーションおよびトリガをプロ
グラミングする詳細については、『NI-DAQmx ヘルプ』または『LabVIEW
ヘルプ』を参照してください。
X シリーズデバイスは NI-DAQmx ドライバを使⽤します。NI-DAQmx にはプログラミ
ングサンプルのコレクションが含まれており、アプリケーション開発を⼿がける際に
役⽴ちます。サンプルコードを変更し、アプリケーションに保存することが可能で
す。サンプルコードを使⽤して、新しいアプリケーションを開発したり、サンプル
コードを既存のアプリケーションに追加したりできます。
© National Instruments | 5-11
第5章
アナログ出⼒
LabVIEW、LabWindows/CVI、Measurement Studio、Visual Basic、および ANSI C
サンプルのドキュメントを検索するには、ni.com/jp/info で Info Code に
「daqmxexpjp」と⼊⼒して表⽰される技術サポートデータベースドキュメント、
「Where Are NI-DAQmx Examples Installed?」を参照してください。
その他のサンプルについては、ni.com/examples を参照してください。
5-12 | ni.com
6
デジタル I/O
X シリーズデバイスでは、ポート 0 に最⼤ 32 ラインの双⽅向 DIO 信号があります。
さらに、X シリーズデバイスには、スタティック DIO 信号として機能する最⼤ 16 の
PFI 信号があります。
X シリーズデバイスは、ポート 0 で以下の DIO 機能をサポートします。
• 最⼤ 32 ラインの DIO
• 個別に制御できる各端⼦の⽅向と機能
• スタティックデジタル⼊出⼒
• ⾼速デジタル波形⽣成
• ⾼速デジタル波形集録
• DI 変化検出トリガ / 割り込み
図 6-1 は、DIO ライン 1 つの回路を⽰しています。各 DIO ラインは類似しています。
以下のセクションは、DIO 回路のさまざまなパーツの詳細について記載しています。
図 6-1. X シリーズデジタル I/O 回路
DOἼᙧ⏕ᡂ
FIFO
DO䝃䞁䝥䝹䜽䝻䝑䜽
䝇䝍䝔䜱䝑䜽DO
䝞䝑䝣䜯
I/Oಖㆤ
P0.x
DO.x᪉ྥไᚚ
ᚤᙅ䝥䝹䝎䜴䞁
䝇䝍䝔䜱䝑䜽DI
DIἼᙧ ᐃ
FIFO
䝣䜱䝹䝍
DI䝃䞁䝥䝹䜽䝻䝑䜽
DIኚ໬᳨ฟ
DIO 端⼦は、X シリーズデバイスの I/O コネクタで、P0 <0..31> と名付けられています。
© National Instruments | 6-1
第6章
デジタル I/O
DIO ラインの電圧⼊⼒と出⼒レベルおよび電流駆動レベルは、デバイスの仕様に記載
されています。
デジタル⼊⼒のデータ収集⽅法
デジタル⼊⼒を測定するには、ソフトウェアタイミングまたはハードウェアタイミン
グ集録のどちらでも使⽤できます。
ソフトウェアタイミング集録
ソフトウェアタイミング集録では、ソフトウェアが集録レートを制御します。ソフト
ウェアは、各集録を開始するためにそれぞれ独⽴したコマンドをハードウェアに送り
ます。NI-DAQmx では、ソフトウェアタイミングによる集録はオンデマンドタイミン
グと呼ばれています。また、ソフトウェアタイミング集録は、即時集録またはスタ
ティック集録とも呼ばれ、通常は単⼀のデータサンプルの読み取りに使⽤されます。
各 X シリーズの DIO ラインは、スタティック DI または DO ラインとして使⽤できま
す。スタティック DIO を使⽤してデジタル信号の監視や制御ができます。各 DIO をデ
ジタル⼊⼒（DI）またはデジタル出⼒（DO）として個々に構成することができます。
スタティック DI ラインのサンプリングとスタティック DO ラインのアップデートで
は、すべてソフトウェアタイミングが使⽤されます。
ハードウェアタイミング集録
ハードウェアタイミング集録では、ハードウェアのデジタル信号（di/SampleClock）
によって集録のレートを制御します。この信号は、デバイス内部で⽣成するか、外部
から供給します。
ハードウェアタイミング集録は、ソフトウェアタイミング集録と⽐較していくつかの
利点があります。
•
•
•
サンプリングの間隔を⼤幅に短く設定できる。
サンプリングの間隔が確定的である。
ハードウェアタイミング集録ではハードウェアトリガを使⽤できる。
ハードウェアタイミング操作は、バッファ型またはハードウェアタイミングシングル
ポイントが使⽤可能です。バッファとは、これから転送されるサンプルを⼀時的にコ
ンピュータ内に保持する場所です。
•
バッファ型 — アプリケーションメモリに転送される前に、DMA を使⽤してデー
タは DAQ デバイスのオンボード FIFO メモリから PC のバッファへ移動されま
す。バッファ型集録では、バッファを使⽤しない場合よりも⾼速な転送レートを
実現できます。これは、データが個々のポイントごとではなく⼤きなブロックご
とに移動されるためです。
バッファ型 I/O 操作のプロパティの 1 つは、サンプルモードです。サンプルモー
ドは有限または連続から選択できます。
6-2 | ni.com
X シリーズユーザマニュアル
–
有限サンプルモード集録では、特定のデータサンプルが指定した数だけ集録
されます。指定された数のサンプルが読み取られると、サンプル集録は停⽌
します。基準トリガを使⽤する場合は、有限サンプルモードを使⽤する必要
があります。
–
連続サンプルモードでは、サンプルの数は指定されません。指定したデータ
サンプル数を集録した後で停⽌する代わりに、連続集録ではユーザが処理を
停⽌するまで継続します。連続集録は、ダブルバッファ型または循環バッ
ファ型集録とも呼ばれます。
バス上でデータが⼗分な速度で転送されない場合、FIFO は⼀杯になります。
FIFO のデータがホストメモリに転送される前に、新規の集録値によって
FIFO 内のデータが上書きされるため、デバイスでエラーが⽣成されます。
連続操作では、ユーザのプログラムがデータ転送を維持できる速度で PC
バッファからデータを読み取れない場合、バッファがオーバーフロー状態に
なり、エラーが発⽣する可能性があります。
•
ハードウェアタイミングシングルポイント（HWTSP）—HWTSP 操作は通常、既
知の時間間隔で単⼀のサンプルを読み取るために使⽤します。バッファ型操作が
⾼スループットに適しているのに対して、HWTSP 操作は低レイテンシおよび低
ジッタに適しています。また、HWTSP はハードウェアに遅れをとるとソフト
ウェアに通知することが可能です。このような機能により、HWTSP はリアルタ
イム制御アプリケーションに適してします。「次のサンプルクロックまで待機」
関数を使⽤した HWTSP 操作は、ソフトウェアレイヤーおよびハードウェアレイ
ヤー間を正確に同期します。詳細については、「NI-DAQmx ハードウェアタイミ
ングによるシングルポイント遅延チェック」ドキュメントを参照してください。
このドキュメントを参照するには、ni.com/jp/info で Info Code に
「daqhwtsp」と⼊⼒してください。
メモ （NI USB-634x/635x/636x デバイス）X シリーズ USB デバイスは、
ハードウェアタイミングシングルポイント（HWTSP）操作をサポートして
いません。
デジタル⼊⼒トリガ
デジタル⼊⼒は、3 つの異なるトリガアクションをサポートします。
•
•
•
開始トリガ
基準トリガ
⼀時停⽌トリガ
これらのトリガの詳細については、「DI 開始トリガ信号」、「DI 基準トリガ信号」、お
よび「DI ⼀時停⽌トリガ信号」セクションを参照してください。
アナログトリガとデジタルトリガは、これらのアクションを発⽣させることができま
す。すべての X シリーズデバイスはデジタルトリガをサポートしていますが、⼀部
アナログトリガをサポートしないものもあります。デバイスのトリガオプションにつ
いては、デバイスの仕様書を参照してください。
© National Instruments | 6-3
第6章
デジタル I/O
デジタル波形集録
図 6-2 は、デジタル⼊⼒タイミングエンジンが提供するすべてのタイミングオプショ
ンの概要を⽰しています。
図 6-2. デジタル⼊⼒タイミングのオプション
DSTAR <A..B>
100 MHz䝍䜲䝮䝧䞊䝇
PFI, RTSI
DSTAR <A..B>
PXI_STAR
䜰䝘䝻䜾ẚ㍑䜲䝧䞁䝖
PFI, RTSI
DI䝃䞁䝥䝹䜽䝻䝑䜽
revamp DI ??????????????????AO?????????????
Ctr n Internal Output
PXI_STAR
䜰䝘䝻䜾ẚ㍑䜲䝧䞁䝖
DI䝃䞁䝥䝹䜽䝻䝑䜽
䝍䜲䝮䝧䞊䝇
䝥䝻䜾䝷䝬䝤䝹
䜽䝻䝑䜽
ศ࿘ჾ
20 MHz䝍䜲䝮䝧䞊䝇
100 kHz䝍䜲䝮䝧䞊䝇
PXI_CLK10
ポート 0 DIO ラインでデジタル波形を集録できます。DI 波形集録 FIFO はデジタルサ
ンプルを格納します。X シリーズデバイスには、データを DI 波形集録 FIFO からシス
テムメモリに移動するための DMA コントローラがあります。DAQ デバイスは、DI
サンプルクロック（クロック信号）の各⽴ち上がり / ⽴ち下がりエッジで DIO ライ
ンをサンプリングします。
各 DIO ラインを出⼒、スタティック⼊⼒、またはデジタル波形集録⼊⼒として構成
できます。
X シリーズデバイスは、以下のデジタル⼊⼒タイミング信号の機能を持ちます。
• 「DI サンプルクロック信号」「DI サンプルクロックタイムベース信号」
• 「DI 開始トリガ信号」*
• 「DI 基準トリガ信号」*
• 「DI ⼀時停⽌トリガ信号」*
がついた信号はデジタルフィルタをサポートしています。詳細については、第 8 章
「PFI」の「PFI フィルタ」セクションを参照してください。
*
DI サンプルクロック信号
デバイスは、DI サンプルクロック（di/SampleClock）信号を使⽤して、ポート 0 の
端⼦をサンプルし、結果を DI 波形集録 FIFO に保存します。
6-4 | ni.com
X シリーズユーザマニュアル
DI サンプルクロックには、内部または外部ソースを指定できます。さらに、測定
データのサンプルを、DI サンプルクロックの⽴ち上がりエッジと⽴ち下がりエッジ
のどちらで開始するかを指定することもできます。
DAQ デバイスは、FIFO がいっぱいのときに DI サンプルクロックを受信すると、ホ
ストソフトウェアに対してオーバーフローエラーをレポートします。
内部ソースを使⽤する
内部ソースで DI サンプルクロックを使⽤するには、信号ソースと信号の極性を指定
します。以下の信号をソースとして使⽤できます。
•
•
•
•
•
•
•
DI サンプルクロック（di/SampleClock）
DO サンプルクロック（do/SampleClock）
AI サンプルクロック（ai/SampleClock）
AI 変換クロック（ai/ConvertClock）
AO サンプルクロック（ao/SampleClock）
Counter n Sample Clock
Counter n Internal Output
•
•
周波数出⼒
DI 変化検出出⼒
内部信号には、内部経路を介して DI サンプルクロックに経路設定できるものがいく
つかあります。詳細については、『NIDAQmx ヘルプ』または『LabVIEW ヘルプ』の
「MAX でのデバイス経路設定」セクションを参照してください。
外部ソースを使⽤する
次の信号を DI サンプルクロックとして経路設定できます。
• PFI <0..15>
•
•
•
RTSI <0..7>
PXI_STAR
PXIe_DSTAR<A,B>
•
アナログ⽐較イベント（アナログトリガ）
DI サンプルクロックの⽴ち上がり / ⽴ち下がりエッジでデータをサンプリングでき
ます。
DI サンプルクロックを出⼒端⼦に経路設定する
DI サンプルクロックは、任意の PFI <0..15> 端⼦に経路設定できます。PFI 回路は、PFI
端⼦を駆動する前に DI サンプルクロックの極性を反転します。
© National Instruments | 6-5
第6章
デジタル I/O
その他のタイミング要件
DAQ デバイスは、集録中にのみデータを集録します。デバイスは、測定データの集
録が進⾏中でない間、DI サンプルクロックを無視します。測定データの集録中、DI
⼀時停⽌トリガ信号を使⽤して、DAQ デバイスが DI サンプルクロックを無視するよ
うに設定することもできます。
外部ソースを選択しない場合、デバイス内の DI タイミングエンジンが DI サンプルク
ロックを⽣成します。DI 開始トリガがタイミングエンジンを開始し、有限集録の完
了後にソフトウェアまたはハードウェアのいずれかで終了することができます。DI
タイミングエンジンを使⽤する場合、DI 開始トリガと最初の DI サンプルクロックパ
ルス間の構成可能な遅延を指定することもできます。
デフォルトでは、この遅延は DI サンプルクロックタイムベース信号の 2 ティックに
設定されています。
図 6-3. DI サンプルクロックおよび DI 開始トリガ
DI䝃䞁䝥䝹䜽䝻䝑䜽䝍䜲䝮䝧䞊䝇
DI㛤ጞ䝖䝸䜺
DI䝃䞁䝥䝹䜽䝻䝑䜽
㛤ጞ
䝖䝸䜺
䛛䜙䛾
㐜ᘏ
DI サンプルクロックタイムベース信号
DI サンプルクロックタイムベース（di/SampleClockTimebase）信号として以下の
信号を経路設定できます。
•
•
•
•
•
•
•
•
100 MHz タイムベース（デフォルト）
20 MHz タイムベース
100 kHz タイムベース
PXI_CLK10
RTSI <0..7>
PFI <0..15>
PXI_STAR
PXIe_DSTAR<A,B>
•
アナログ⽐較イベント（アナログトリガ）
その他のすべての経路設定可能な信号については、MAX のデバイス経路の表を参照
してください。デバイス経路の表を参照するには、MAX を起動してデバイスとイン
6-6 | ni.com
X シリーズユーザマニュアル
タフェース→ NI-DAQmx デバイスを選択します。デバイスをクリックして、中央の
ペーンにタブ付きのウィンドウを開きます。ペーンの⼀番下のデバイス経路タブをク
リックして、デバイス経路表を表⽰します。
DI サンプルクロックタイムベースは、I/O コネクタで出⼒として使⽤できません。DI
サンプルクロックタイムベースは分周されて、DI サンプルクロックのソースとして
使⽤可能な信号を提供します。100 MHz タイムベースまたは 20 MHz タイムベースを
除き、DI サンプルクロックタイムベースの極性選択を、⽴ち上がりエッジまたは⽴
ち下がりエッジに構成できます。
外部サンプルクロック信号は、DAQ デバイス内部で分周することにより DI サンプル
クロックタイムベース信号として使⽤可能です。外部サンプルクロックをそのまま使
⽤する場合は、DI サンプルクロック信号として使⽤可能です。
DI 開始トリガ信号
測定データの集録を開始するには、DI 開始トリガ（di/StartTrigger）信号を使⽤しま
す。測定データは、1 つ以上のサンプルで構成されます。トリガを使⽤しない場合
は、ソフトウェアコマンドによって測定を開始します。集録が開始したら、以下のい
ずれかの⽅法で集録が終了するように構成できます。
•
•
•
指定したサンプル数が集録されたとき（有限モードの場合）
ハードウェアの基準トリガが発⽣したとき（有限モードの場合）
ソフトウェアコマンドが発⾏されたとき（連続モードの場合）
開始トリガ（基準トリガではなく）によって開始された集録は、ポストトリガ集録と
も呼ばれます。
再トリガ可能 DI
DI 開始トリガは、再トリガ可能として構成することがきます。DI 開始トリガが再ト
リガ可能として構成されている場合、タイミングエンジンは、DI 開始トリガ信号の
各パルスに応答して、構成された集録⽤にサンプルクロックおよび変換クロックを⽣
成します。
タイミングエンジンは、クロックの⽣成中に受信する DI 開始トリガ信号を無視しま
す。クロック⽣成が完了すると、タイミングエンジンは次のクロック⽣成を開始する
ために次の開始トリガを待機します。図 6-4 は、4 サンプルの再トリガ可能 DI を⽰
します。
図 6-4. 再トリガ可能 DI
DI㛤ጞ䝖䝸䜺
DI䝃䞁䝥䝹䜽䝻䝑䜽
© National Instruments | 6-7
第6章
デジタル I/O
メモ LabVIEW からの波形情報は、トリガ間の遅延を反映しません。デー
タは定数 t0 および dt 情報を含む連続集録として処理されます。
基準トリガは再トリガできません。
デジタルソースを使⽤する
デジタルソースで DI 開始トリガを使⽤する場合は、ソースとエッジを指定します。
以下の信号をソースとして使⽤できます。
• PFI <0..15>
•
•
•
•
RTSI <0..7>
Counter n Internal Output
PXI_STAR
PXIe_DSTAR<A,B>
•
•
•
•
変化検出イベント
AI 開始トリガ（ai/StartTrigger）
AO 開始トリガ（ao/StartTrigger）
DO 開始トリガ（do/StartTrigger）
また、DAQ デバイスのその他の内部信号をソースとして使⽤することもできます。
詳細については、『NIDAQmx ヘルプ』または『LabVIEW ヘルプ』の「MAX でのデバ
イス経路設定」セクションを参照してください。
さらに、測定データの集録を DI 開始トリガの⽴ち上がりエッジと⽴ち下がりエッジ
のどちらで開始するかを指定することもできます。
アナログソースを使⽤する
アナログトリガソースを使⽤する場合、集録はアナログ⽐較イベント信号の最初の⽴
ち上がりエッジまたは⽴ち下りエッジで開始します。
DI 開始トリガを出⼒端⼦に経路設定する
DI 開始トリガ出⼒は、PFI <0..15>、RTSI <0..7>、または PXIe_DSTARC 端⼦のいずれに
も経路設定できます。出⼒はアクティブ HIGH パルスです。すべての PFI 端⼦はデ
フォルトで⼊⼒として構成されます。
また、デバイスは DI 開始トリガを使⽤して DAQ のプレトリガ操作を⾏います。通
常のプレトリガアプリケーションでは、ソフトウェアトリガが DI 開始トリガを⽣成
します。DI 開始トリガおよび DI 基準トリガを DAQ のプレトリガ操作で使⽤する⽅
法の詳細については、「DI 基準トリガ信号」セクションを参照してください。
DI 基準トリガ信号
測定データの集録を停⽌するには、DI 基準トリガ（di/ReferenceTrigger）信号を使
⽤します。基準トリガを使⽤するには、有限サイズのバッファとプレトリガサンプル
6-8 | ni.com
X シリーズユーザマニュアル
数（基準トリガの前に集録されるサンプル数）を指定します。集録されるポストトリ
ガサンプル（基準トリガの後に集録されるサンプル）の数は、バッファサイズからプ
レトリガサンプルの数を引いた数です。
集録が開始されると、DAQ デバイスはバッファにサンプルを書き込みます。DAQ デ
バイスが指定された数のプレトリガサンプルをキャプチャすると、DAQ デバイスは
基準トリガ条件の検索を開始します。DAQ デバイスが指定された数のプレトリガサ
ンプルをキャプチャする前に基準トリガの条件が満たされても、条件は無視されま
す。
バッファが⼀杯になると、DAQ デバイスは継続的にバッファ内の⼀番古いサンプル
から順に破棄し、新しいサンプルを格納する場所を確保します。DAQ デバイスがま
だ破棄していないバッファデータには、ある程度の制限はありますがアクセスできま
す。詳細については、技術サポートデータベースのドキュメント「プレトリガ集録を
連続して⾏うことはできますか ?」を参照してください。この技術サポートデータ
ベースを参照するには、ni.com/jp/info で Info Code に「jpyzt6」と⼊⼒してく
ださい。
基準トリガが発⽣すると、DAQ デバイスはバッファに必要な数のポストトリガサン
プルが蓄積されるまでサンプルをバッファに書き込み続けます。図 6-5 は、最終バッ
ファを⽰しています。
図 6-5. 基準トリガの最終バッファ
ᇶ‽䝖䝸䜺
䝥䝺䝖䝸䜺䝃䞁䝥䝹
䝫䝇䝖䝖䝸䜺䝃䞁䝥䝹
䝞䝑䝣䜯඲య
デジタルソースを使⽤する
デジタルソースで DI 基準トリガを使⽤する場合は、ソースとエッジを指定します。
以下の信号をソースとして使⽤できます。
• PFI <0..15>
•
•
•
RTSI <0..7>
PXI_STAR
PXIe_DSTAR<A,B>
•
•
変化検出イベント
Counter n Internal Output
•
AI 基準トリガ（ai/ReferenceTrigger）
© National Instruments | 6-9
第6章
•
•
デジタル I/O
AO 開始トリガ（ao/StartTrigger）
DO 開始トリガ（do/StartTrigger）
また、DAQ デバイスの内部信号の 1 つをソースとして使⽤することもできます。詳
細については、『NI-DAQmx ヘルプ』または『LabVIEW ヘルプ』の「MAX でのデバ
イス経路設定」セクションを参照してください。
さらに、測定データの集録を DI 基準トリガの⽴ち上がりエッジと⽴ち下がりエッジ
のどちらで停⽌するかを指定することもできます。
アナログソースを使⽤する
アナログトリガソースを使⽤する場合、集録はアナログ⽐較イベント信号の最初の⽴
ち上がりエッジで停⽌します。
DI 基準トリガ信号を出⼒端⼦に経路設定する
DI 基準トリガは、PFI <0..15>、RTSI <0..7>、PXI_Trig <0..7>、または PXIe_DSTARC 端⼦
のいずれにも経路設定できます。すべての PFI 端⼦はデフォルトで⼊⼒として構成さ
れます。
DI ⼀時停⽌トリガ信号
DI ⼀時停⽌トリガ（di/PauseTrigger）信号を使⽤して、測定データの集録を⼀時停
⽌、または再開できます。内部サンプルクロックは、外部トリガ信号がアクティブな
間⼀時停⽌し、信号が⾮アクティブになると再開されます。⼀時停⽌トリガのアク
ティブレベルは、図 6-6 に⽰すように HIGH または LOW のどちらかに指定できます。
図では、T は周期、A はクロックパルスとポストトリガ間の不明な時間を⽰します。
図 6-6. 停⽌（内部クロック）および⾃⾛（外部クロック）
A
T
DI䝃䞁䝥䝹䜽䝻䝑䜽
DI୍᫬೵Ṇ䝖䝸䜺
೵Ṇ䚹ෆ㒊䜽䝻䝑䜽䛷౑⏝
DIእ㒊䝃䞁䝥䝹䜽䝻䝑䜽
DI䝃䞁䝥䝹䜽䝻䝑䜽
DI୍᫬೵Ṇ䝖䝸䜺
⮬㉮䚹እ㒊䜽䝻䝑䜽䛷౑⏝
6-10 | ni.com
T–A
X シリーズユーザマニュアル
デジタルソースを使⽤する
DI ⼀時停⽌トリガを使⽤するには、ソースと極性を指定します。以下の信号をソー
スとして使⽤できます。
• PFI <0..15>
• RTSI <0..7>
• PXI_STAR
• PXIe_DSTAR<A,B>
• Counter n Internal Output
• Counter n Gate
•
•
•
AI ⼀時停⽌トリガ（ai/PauseTrigger）
AO ⼀時停⽌トリガ（ao/PauseTrigger）
DO ⼀時停⽌トリガ（do/PauseTrigger）
また、DAQ デバイスのその他の内部信号をソースとして使⽤することもできます。
詳細については、『NIDAQmx ヘルプ』または『LabVIEW ヘルプ』の「MAX でのデバ
イス経路設定」セクションを参照してください。
アナログソースを使⽤する
アナログトリガソースを使⽤する場合、内部サンプルクロックはアナログ⽐較イベン
ト信号が LOW になると⼀時停⽌し、HIGH になると再開します（または HIGH にな
ると⼀時停⽌し、LOW になると再開します）。
DI ⼀時停⽌トリガ信号を出⼒端⼦に経路設定する
DI ⼀時停⽌トリガ出⼒は、RTSI <0..7>、PFI <0..15>、PXI_STAR、または PXIe_DSTARC
端⼦のいずれにも経路設定できます。
メモ ⼀時停⽌トリガは、ソースのレベルにだけ反応し、エッジは無視し
ます。
デジタル出⼒データの⽣成⽅法
デジタル波形処理には、ソフトウェアタイミングまたはハードウェアタイミングのど
ちらでも使⽤できます。
ソフトウェアタイミング⽣成
ソフトウェアタイミングによる⽣成では、ソフトウェアによってデータを⽣成する速
度を制御します。ソフトウェアは、各更新を開始するためにそれぞれ独⽴したコマン
ドをハードウェアに送ります。NI-DAQmx では、ソフトウェアタイミングによるデー
タ⽣成はオンデマンドタイミングと呼ばれています。または、即時処理またはスタ
ティック処理とも呼ばれます。通常は、固定デジタル値などの単⼀値の出⼒を書き込
むために使⽤されます。
© National Instruments | 6-11
第6章
デジタル I/O
ハードウェアタイミング⽣成
ハードウェアタイミングによる⽣成では、ハードウェアのデジタル信号によってデー
タ⽣成速度を制御します。この信号は、デバイス内部で⽣成するか、外部から供給し
ます。
ハードウェアタイミング⽣成は、ソフトウェアタイミング⽣成と⽐較していくつかの
利点があります。
•
•
•
サンプリングの間隔を⼤幅に短く設定できる。
サンプリングの間隔を確定的にできる。
ハードウェアタイミング集録ではハードウェアトリガを使⽤できる。
ハードウェアタイミング操作には、バッファ型またはハードウェアタイミングシング
ルポイント（HWTSP）を使⽤できます。バッファとは、これから転送されるサンプ
ルを⼀時的にコンピュータ内に保持する場所です。
•
ハードウェアタイミングシングルポイント（HWTSP）—HWTSP 操作は通常、既
知の時間間隔で単⼀のサンプルを書き込むために使⽤します。バッファ型操作が
⾼スループットに適しているのに対して、HWTSP 操作は低レイテンシおよび低
ジッタに適しています。また、HWTSP はハードウェアに遅れをとるとソフト
ウェアに通知することが可能です。このような機能により、HWTSP はリアルタ
イム制御アプリケーションに適してします。「次のサンプルクロックまで待機」
関数を使⽤した HWTSP 操作は、ソフトウェアレイヤーおよびハードウェアレイ
ヤー間を正確に同期します。詳細については、「NI-DAQmx ハードウェアタイミ
ングによるシングルポイント遅延チェック」ドキュメントを参照してください。
このドキュメントを参照するには、ni.com/jp/info で Info Code に
「daqhwtsp」と⼊⼒してください。
メモ （NI USB-634x/635x/636x デバイス）USB X シリーズデバイスは、
ハードウェアタイミングシングルポイント（HWTSP）操作をサポートして
いません。
•
バッファ型 — バッファ型データ⽣成では、データは DMA を使⽤して PC バッ
ファから DAQ デバイスのオンボード FIFO に移動され、出⼒ラインに⼀度に 1
つのサンプルが書き込まれます。バッファ型データ⽣成では、バッファを使⽤し
ない場合よりも⾼速な転送レートを実現できます。これは、データが個々のポイ
ントごとではなく⼤きなブロックごとに移動されるためです。
バッファ型 I/O 操作のプロパティの 1 つは、サンプルモードです。サンプルモー
ドは有限または連続から選択できます。
–
有限サンプルモードでは、特定のデータサンプルが指定した数だけ⽣成され
ます。指定された数のサンプルが書き込まれると、サンプル⽣成は停⽌しま
す。
–
連続サンプルモードでは、サンプルの数は指定されません。このモードで
は、指定した数のデータサンプルを⽣成した後に停⽌するのではなく、連続
⽣成はユーザが処理を停⽌するまで継続します。連続サンプルモードは、ど
6-12 | ni.com
X シリーズユーザマニュアル
こに保持されたデータを書き込むかに応じて異なります。具体的には、再⽣
成モード、FIFO 再⽣成モード、⾮再⽣成モードがあります。
•
再⽣成モードでは、バッファにすでにあるデータを繰り返し出⼒しま
す。この標準の再⽣成では、データは PC バッファから連続的に FIFO
にダウンロードされ、出⼒されます。出⼒処理に⼲渉することなく、
PC バッファに随時新しいデータを書き込めます。NI-DAQmx の書き込
みプロパティの「再⽣成モード（RegenMode）」を使⽤して、「再⽣成
を許可」（または「再⽣成を許可しない」）に設定します。NI-DAQmx で
は、デフォルトで再⽣成が許可されています。
•
⾮再⽣成モードでは、古いデータは再利⽤されません。新しいデータを
次々とバッファに書き込む必要があります。プログラムが新しいデータ
を書き込む速度よりもサンプルが⽣成される速度のほうが速い場合、
バッファでアンダーフローが発⽣し、エラーの原因となります。
•
FIFO 再⽣成モードでは、バッファ全体が FIFO にダウンロードされ、そ
こから再⽣成されます。データのダウンロードが完了すると、それ以降
は FIFO に新しいデータを書き込めません。FIFO 再⽣成モードでは、
バッファ全体が FIFO サイズ以下である必要があります。FIFO 再⽣成
モードの利点は、⼀度操作を開始するとメインホストメモリとやり取り
する必要がなくなるため、過剰なバストラフィックによる問題が発⽣し
なくなることです。NI-DAQmx UseOnlyOnBoardMemeory DO チャン
ネルプロパティを使⽤して、FIFO の再⽣成を有効または無効にします。
デジタル出⼒トリガ
デジタル出⼒は、2 つの異なるトリガアクションをサポートします。
•
•
開始トリガ
⼀時停⽌トリガ
アナログトリガとデジタルトリガは、これらのアクションを発⽣させることができま
す。すべての X シリーズデバイスはデジタルトリガをサポートしていますが、⼀部
アナログトリガをサポートしないものもあります。デバイスのトリガオプションにつ
いては、デバイスの仕様書を参照してください。これらのトリガアクションの詳細に
ついては、「DO 開始トリガ信号」および「DO ⼀時停⽌トリガ信号」セクションを
参照してください。
デジタル波形⽣成
ポート 0 DIO ラインでデジタル波形を⽣成できます。DO 波形⽣成 FIFO はデジタル
サンプルを格納します。X シリーズデバイスには、データをシステムメモリから DO
波形集録 FIFO に移動するための DMA コントローラがあります。DAQ デバイスは、
DO サンプルクロック（クロック信号）の各⽴ち上がり / ⽴ち下がりエッジで、サン
プルを FIFO から DIO 端⼦に移動します。各 DIO 信号を⼊⼒、スタティック出⼒、ま
たはデジタル波形⽣成出⼒として構成できます。
© National Instruments | 6-13
第6章
デジタル I/O
FIFO は、再送信モードをサポートしています。再送信モードでは、FIFO のサンプル
がすべてクロックアウトされると、FIFO はもう⼀度同じ順序ですべてのサンプルの
出⼒を開始します。たとえば、FIFO にサンプルが 5 個が含まれている場合、1 番、
2 番、3 番、4 番、5 番、1 番、2 番、3 番、4 番、5 番、1 番、... と⼀致するパターン
で⽣成されます。
X シリーズデバイスは、以下の DO（波形⽣成）タイミング信号の機能を持ちます。
• 「DO サンプルクロック信号」*
• 「DO サンプルクロックタイムベース信号」
• 「DO 開始トリガ信号」*
• 「DO ⼀時停⽌トリガ信号」*
がついた信号はデジタルフィルタをサポートしています。詳細については、第 8 章
「PFI」の「PFI フィルタ」セクションを参照してください。
*
DO サンプルクロック信号
デバイスは DO サンプルクロック（do/SampleClock）信号を使⽤して、DO 波形⽣
成 FIFO からの次のサンプルで DO 端⼦を更新します。
DO サンプルクロックには、内部または外部ソースを指定できます。さらに、DAC
のアップデートを DO サンプルクロックの⽴ち上がりエッジと⽴ち下がりエッジの
どちらで開始するかを指定することもできます。DAQ デバイスは、FIFO が空のとき
に DO サンプルクロックを受信すると、ホストソフトウェアに対してアンダーフ
ローエラーをレポートします。
内部ソースを使⽤する
以下のいずれかの内部信号を DO サンプルクロックとして使⽤できます。
•
•
•
•
•
•
•
DI サンプルクロック（di/SampleClock）
DO サンプルクロック（do/SampleClock）
AI サンプルクロック（ai/SampleClock）
AI 変換クロック（ai/ConvertClock）
AO サンプルクロック（ao/SampleClock）
Counter n Sample Clock
Counter n Internal Output
•
•
周波数出⼒
DI 変化検出出⼒
内部信号には、内部経路を介して DO サンプルクロックに経路設定できるものがい
くつかあります。詳細については、『NIDAQmx ヘルプ』または『LabVIEW ヘルプ』
の「MAX でのデバイス経路設定」セクションを参照してください。
6-14 | ni.com
X シリーズユーザマニュアル
外部ソースを使⽤する
以下のいずれかの外部信号を、DO サンプルクロックのソースとして使⽤します。
• PFI <0..15>
•
•
•
RTSI <0..7>
PXI_STAR
PXIe_DSTAR<A,B>
•
アナログ⽐較イベント（アナログトリガ）
DO サンプルクロックを出⼒端⼦に経路設定する
DO サンプルクロック（アクティブ LOW 信号として）は、PFI <0..15>、RTSI <0..7>、
または PXIe_DSTARC 端⼦のいずれにも経路設定することができます。
その他のタイミング要件
外部ソースを選択しない場合、デバイス内の DO タイミングエンジンが DO サンプ
ルクロックを⽣成します。DO 開始トリガがタイミングエンジンを開始し、有限⽣成
の完了後にソフトウェアまたはハードウェアのいずれかで終了することができます。
DO タイミングエンジンを使⽤する場合、DO 開始トリガと最初の DO サンプルク
ロックパルス間の構成可能な遅延を指定することもできます。デフォルトでは、この
遅延は DO サンプルクロックタイムベースの 2 ティックです。図 6-7 は、DO サンプ
ルクロックと DO 開始トリガの関係を⽰します。
図 6-7. DO サンプルクロックと DO 開始トリガ
DO䝃䞁䝥䝹䜽䝻䝑䜽䝍䜲䝮䝧䞊䝇
DO㛤ጞ䝖䝸䜺
DO䝃䞁䝥䝹䜽䝻䝑䜽
㛤ጞ
䝖䝸䜺
䛛䜙䛾
㐜ᘏ
DO サンプルクロックタイムベース信号
DO サンプルクロックタイムベース（do/SampleClockTimebase）信号は分周され
て、DO サンプルクロックのソースになります。DO サンプルクロックタイムベース
信号として以下の信号を経路設定できます。
•
•
•
100 MHz タイムベース（デフォルト）
20 MHz タイムベース
100 kHz タイムベース
© National Instruments | 6-15
第6章
デジタル I/O
•
•
•
•
•
PXI_CLK10
PFI <0..15>
RTSI <0..7>
PXI_STAR
PXIe_DSTAR<A,B>
•
アナログ⽐較イベント（アナログトリガ）
DO サンプルクロックタイムベースは、I/O コネクタで出⼒として使⽤できません。
外部サンプルクロック信号は、DAQ デバイス内部で分周することにより DO サンプ
ルクロックタイムベース信号として使⽤可能です。外部サンプルクロックをそのまま
使⽤する場合は、DO サンプルクロック信号として使⽤可能です。
DO 開始トリガ信号
波形⽣成を開始するには、DO 開始トリガ（do/StartTrigger）信号を使⽤します。
トリガを使⽤しない場合は、ソフトウェアコマンドによって⽣成を開始します。
再トリガ可能 DO
DO 開始トリガは、再トリガ可能として構成することがきます。DO 開始トリガが再
トリガ可能として構成されている場合、タイミングエンジンは、DO 開始トリガ信号
の各パルスに応答して、構成された集録⽤にサンプルクロックを⽣成します。
タイミングエンジンは、クロックの⽣成中に受信した DO 開始トリガ信号を無視し
ます。クロック⽣成が完了すると、タイミングエンジンは次のクロック⽣成を開始す
るために次の開始トリガを待機します。図 6-8 は、4 サンプルの再トリガ可能 DO を
⽰します。
図 6-8. 再トリガ可能 DO
DO㛤ጞ䝖䝸䜺
DO䝃䞁䝥䝹䜽䝻䝑䜽
デジタルソースを使⽤する
DO 開始トリガを使⽤するには、ソースとエッジを指定します。以下の信号のうち 1
つをソースとして使⽤できます。
• ホストソフトウェアにより開始されるパルス
• PFI <0..15>
• RTSI <0..7>
•
•
AI 基準トリガ（ai/ReferenceTrigger）
AI 開始トリガ（ai/StartTrigger）
6-16 | ni.com
X シリーズユーザマニュアル
•
•
AO 開始トリガ（ao/StartTrigger）
Counter n Internal Output
•
•
•
•
•
DI 開始トリガ（di/StartTrigger）
DI 基準トリガ（di/ReferenceTrigger）
変化検出イベント
PXI_STAR
PXIe_DSTAR<A,B>
また、DAQ デバイスの内部信号の 1 つをソースとして使⽤することもできます。
『NI-DAQmx ヘルプ』、または『LabVIEW ヘルプ』で「MAX でのデバイス経路設定」
セクションを参照してください。
さらに、波形⽣成を DO 開始トリガの⽴ち上がりエッジと⽴ち下がりエッジのどち
らで開始するかを指定することもできます。
アナログソースを使⽤する
アナログトリガソースを使⽤する場合、波形⽣成はアナログ⽐較イベント信号の最初
の⽴ち上がりまたは⽴ち下がりエッジで開始します。詳細については、第 11 章「トリ
ガ処理」の「アナログソースによるトリガ」セクションを参照してください。
DO 開始トリガ信号を出⼒端⼦に経路設定する
DO 開始トリガ出⼒は、PFI <0..15>、RTSI <0..7>、または PXIe_DSTARC 端⼦のいずれ
にも経路設定できます。
出⼒はアクティブ HIGH パルスです。PFI 端⼦はデフォルトで⼊⼒として構成されま
す。
DO ⼀時停⽌トリガ信号
DO ⼀時停⽌トリガ（do/PauseTrigger）信号を使⽤して、DAQ シーケンス内のサン
プルをマスクオフします。これは、DO ⼀時停⽌トリガがアクティブの場合にサンプ
ルが発⽣しないという意味です。
DO ⼀時停⽌トリガは、進⾏中のサンプルを停⽌しません。⼀時停⽌は次のサンプル
が開始されるまで有効になりません。
デジタル出⼒信号の⽣成は、⼀時停⽌トリガがアサートされるとすぐに停⽌します。
サンプルクロックのソースがオンボードクロックの場合、信号⽣成は⼀時停⽌トリガ
がアサート解除されるとすぐに再開されます。図 6-9 を参照してください。
© National Instruments | 6-17
第6章
デジタル I/O
図 6-9. オンボードクロックソースによる DO ⼀時停⽌トリガ
୍᫬೵Ṇ䝖䝸䜺
䝃䞁䝥䝹䜽䝻䝑䜽
オンボードクロック以外の信号をサンプルクロックのソースとして使⽤している場合
は、⼀時停⽌トリガがアサート解除され、サンプルクロックの別のエッジが受信され
るとすぐに信号⽣成が再開されます。図 6-10 を参照してください。
図 6-10. その他の信号ソースによる DO ⼀時停⽌トリガ
୍᫬೵Ṇ䝖䝸䜺
䝃䞁䝥䝹䜽䝻䝑䜽
デジタルソースを使⽤する
DO ⼀時停⽌トリガを使⽤するには、ソースと極性を指定します。以下の信号のうち
1 つをソースとして使⽤できます。
• PFI <0..15>
• RTSI <0..7>
• PXI_STAR
• PXIe_DSTAR<A,B>
• Counter n Internal Output
• Counter n Gate
•
•
•
AI ⼀時停⽌トリガ（ai/PauseTrigger）
AO ⼀時停⽌トリガ（ao/PauseTrigger）
DI ⼀時停⽌トリガ（di/PauseTrigger）
また、DAQ デバイスのその他の内部信号をソースとして使⽤することもできます。
詳細については、『NIDAQmx ヘルプ』または『LabVIEW ヘルプ』の「MAX でのデバ
イス経路設定」セクションを参照してください。
DO ⼀時停⽌トリガが論理 HIGH レベルまたは LOW レベルのときにサンプルを⼀時
停⽌するかどうかを指定することもできます。
6-18 | ni.com
X シリーズユーザマニュアル
アナログソースを使⽤する
アナログトリガソースを使⽤する場合、アナログ⽐較イベント信号が HIGH のときに
サンプリングが⼀時停⽌されます。詳細については、第 11 章「トリガ処理」の「アナ
ログソースによるトリガ」セクションを参照してください。
DO ⼀時停⽌トリガ信号を出⼒端⼦に経路設定する
DO ⼀時停⽌トリガ出⼒は、RTSI <0..7>、PFI <0..15>、または PXIe_DSTARC 端⼦のい
ずれにも経路設定できます。
I/O 保護
各 DIO および PFI 信号は、過電圧、低電圧、過電流の状態、および静電破壊から保護
されています。ただし、以下のガイドラインに従って、これらの不良状態を回避する
必要があります。
•
PFI または DIO ラインを出⼒として構成する場合は、DIO ラインを外部信号ソー
スや、グランド、または電源に接続しないでください。
•
PFI または DIO ラインを出⼒として構成する場合は、これらの信号に接続された
負荷の電流要件を認識する必要があります。DAQ デバイスの指定された電流出
⼒制限を超えないでください。ナショナルインスツルメンツは、⾼電流駆動を必
要とするデジタルアプリケーション⽤にいくつかの信号調節ソリューションを提
供しています。
PFI または DIO ラインを⼊⼒として構成する場合は、通常動作範囲外の電圧でラ
インを駆動しないでください。PFI または DIO ラインは AI 信号より⼩さな動作
範囲です。
DAQ デバイスは、静電気放電に敏感なデバイスとして取り扱う必要があります。
DAQ デバイスの操作や接続を⾏う際は、常に⾝体と装置に接地を施してくださ
い。
•
•
プログラム可能な電源投⼊時の状態
システムの起動およびリセット時に、ハードウェアはすべての PFI および DIO ライン
を⾼インピーダンス⼊⼒にデフォルトで設定します。DAQ デバイスは信号 HIGH ま
たは LOW を駆動しません。デバイスの仕様書に記載されているように、各ラインに
は微弱プルダウン抵抗が接続されています。
NI-DAQmx では、PFI および DIO ラインでプログラム可能な電源投⼊時の状態がサ
ポートされています。ソフトウェアで P0、P1、および P2 ラインに起動時の任意の
値をプログラムできます。PFI および DIO ラインは以下のように設定できます。
•
•
•
微弱プルダウン抵抗付きの⾼インピーダンス⼊⼒（デフォルト）
0 を駆動する出⼒
1 を駆動する出⼒
© National Instruments | 6-19
第6章
デジタル I/O
NI-DAQmx または MAX で電源投⼊時の状態を設定する⽅法の詳細については、
『NI-DAQmx ヘルプ』または『LabVIEW ヘルプ』を参照してください。
メモ X シリーズデバイスを使⽤して SCXI シャーシを制御する場合は、
DIO ライン 0、1、2、および 4 が通信ラインとして使⽤されるので、これ
らの信号への悪影響を回避するためには、デフォルトの⾼インピーダンス
状態のままで起動する必要があります。
DI 変化検出
全 32 のデジタル⼊⼒ライン（P0、P1、P2）および全 16 の PFI ラインでの変化を検
出するように、DAQ デバイスを構成できます。図 6-11 は、DIO 変化検出回路のブ
ロック図を⽰しています。
図 6-11. DI 変化検出
P0.0
ྠᮇ
᭷ຠ
᭷ຠ
ኚ໬᳨ฟ䜲䝧䞁䝖
P2.7
ྠᮇ
᭷ຠ
᭷ຠ
DIO 変化検出回路を有効にして、⽴ち上がりエッジ、⽴ち下がりエッジ、または各
DIO ラインのいずれかのエッジを個々に検出することができます。DAQ デバイスは、
各 DI 信号を 100 MHz タイムベースに同期して、信号を変化検出器に送信します。回
路は、各 DI 信号からの有効な変化検出器すべての出⼒に対して OR を実⾏します。
この OR の結果は、変化検出イベント信号です。
6-20 | ni.com
X シリーズユーザマニュアル
変化検出はバス相関を⾏い、50 ns 時間内のすべての変化を 1 つの変化検出イベント
として検出します。これにより、同⼀バス上の信号のサンプルの同期が維持され、
オーバーランを防ぎます。
変化検出イベントは、以下を実⾏できます。
•
•
•
任意の RTSI <0..7>、PFI <0..15>、または PXI_STAR 信号を駆動する
DO サンプルクロックまたは DI サンプルクロックを駆動する
割り込みを⽣成する
また、変化検出イベント信号は、デジタル出⼒イベントの変化を検出するために使⽤
することもできます。
DI 変化検出アプリケーション
DIO 変化検出回路は、複数の DIO 信号のいずれかの状態が変化すると、ユーザプロ
グラムに割り込みを送信することができます。
また、DIO 変化検出回路の出⼒を使⽤して、複数のデジタル信号の論理 OR の DI ま
たはカウンタ集録をトリガできます。単⼀のデジタル信号でのトリガの詳細について
は、第 11 章「トリガ処理」の「デジタルソースによるトリガ」セクションを参照し
てください。変化検出イベント信号をカウンタに経路設定することによって、バス変
更間の相対時間を計測することができます。
変化検出イベント信号を使⽤して、DO またはカウンタ⽣成をトリガすることもでき
ます。
デジタルフィルタ
ポート 0 上の各デジタルラインに対して、プログラム可能なデバウンスフィルタを
適⽤できます。フィルタを適⽤すると、使⽤するデバイスはフィルタクロックの各⽴
ち上がりエッジで⼊⼒信号をサンプリングします。X シリーズデバイスは、100 MHz
または 100 kHz のオンボードクロックを分周して、フィルタクロックを⽣成します。
⼊⼒信号の LOW から HIGH への遷移の例を説明します。HIGH から LOW へも、同様
に遷移します。
たとえば、⼊⼒端⼦がしばらく LOW レベルであるとします。その後、その⼊⼒端⼦
が HIGH に変化する際に、何度かグリッチが発⽣するとします。フィルタクロックの
連続した 2 つのエッジで HIGH 信号がサンプリングされ、そのクロックエッジ間で信
号が安定していた場合、LOW から HIGH への遷移が回路の他の部分にも伝播します。
© National Instruments | 6-21
第6章
デジタル I/O
表 6-1. フィルタ
フィルタ設定
フィルタ
クロック
フィルタを確実に
通過するパルス幅
フィルタを確実に
通過しないパルス幅
短
12.5 MHz
160 ns
80 ns
中
195.3125 kHz
10.24 μs
5.12 μs
⾼
390.625 Hz
5.12 ms
2.56 ms
なし
—
—
—
各⼊⼒に対するフィルタの設定は、個別に構成できます。起動時にはフィルタは無効
になります。図 6-12 は、⼊⼒での LOW から HIGH への遷移の例を⽰します。
図 6-12. ⼊⼒ LOW から HIGH への遷移
䝕䝆䝍䝹ධຊP0.x
1
1
1
1
2
1
2
䝣䜱䝹䝍䜽䝻䝑䜽
䝣䜱䝹䝍ධຊ
複数のラインが同じフィルタ設定に構成されている場合、バスとみなされます。複数
のラインで使⽤するフィルタモードには、ラインフィルタとバスフィルタの 2 つが
あります。ラインフィルタでは、各ラインがバス上の他のラインから独⽴して遷移
し、上記の動作を⾏います。バスフィルタでは、バスの 1 ラインにジッタがある場
合、バスのすべてのラインはバスが安定するまで保持状態になります。ただし、各ラ
インは次に更新する前に 1 フィルタティックのみ待機し、これにより、ノイズの多
いラインが有効な遷移を無限に保持することを防ぎます。バスモードでは、バスライ
ン遷移が 1 フィルタクロック周期未満で安定し、バス周期が 2 フィルタクロック周
期より⻑い場合、すべてのバスラインはフィルタの出⼒で相関されます。
6-22 | ni.com
X シリーズユーザマニュアル
各遷移の動作は、ステートマシンとして考えることができます。ラインが遷移し、
2 フィルタクロックエッジの間連続して HIGH を維持すると、次のいずれかが起こり
ます。
•
ケース 1— 他のラインで遷移が起こらなかった場合、図 6-13 に⽰すように 2 番
⽬のフィルタクロックエッジで遷移が伝播します。
図 6-13. ケース 1
Ᏻᐃ
Ᏻᐃ
Ᏻᐃ
䝕䝆䝍䝹ධຊP0.A
䝕䝆䝍䝹ධຊP0.B
䝣䜱䝹䝍䜽䝻䝑䜽
䝣䜱䝹䝍ධຊA
䝣䜱䝹䝍ධຊB
•
ケース 2— バス上の別のラインでフィルタクロック周期内に遷移が起こった場合、
図 6-14 に⽰すように次のフィルタクロックエッジまで変更が伝播されません。
図 6-14. ケース 2
୙Ᏻᐃ
୙Ᏻᐃ
䝕䝆䝍䝹ධຊP0.A
䝕䝆䝍䝹ධຊP0.B
䝣䜱䝹䝍䜽䝻䝑䜽
䝣䜱䝹䝍ධຊA
䝣䜱䝹䝍ධຊB
© National Instruments | 6-23
第6章
デジタル I/O
図 6-15 は、ラインフィルタおよびバスフィルタの違いを⽰します。
図 6-15. ラインおよびバスフィルタ
䝕䝆䝍䝹ධຊP0.A
䝕䝆䝍䝹ධຊP0.B
1A
2A
3A
䝣䜱䝹䝍䜽䝻䝑䜽
䝣䜱䝹䝍ධຊA
䝣䜱䝹䝍ධຊB
2A ラインフィルタでは、フィルタされた⼊⼒ A はデジタル⼊⼒ P0.B のグリッチを無視し、2 フィルタク
ロック後に遷移します。
3A フィルタされた⼊⼒ A は 2 フィルタクロック連続して HIGH がサンプルされると HIGH になり、デジタ
ル⼊⼒ P0.B のグリッチのため次のフィルタエッジで遷移します。
ウォッチドッグタイマ
ウォッチドッグは、ソフトウェアの不具合、システムのクラッシュ、アプリケーショ
ンと X シリーズデバイスの通信切断が発⽣した場合に、重要な出⼒を安全な状態に
設定するソフトウェアの機能です。
X シリーズデバイスでウォッチドッグタイマを有効にすると、指定された時間内にデ
バイスがソフトウェアからウォッチドッグリセットコマンドを受信しない場合に、出
⼒はユーザが定義する安全な状態になります。この状態は、ウォッチドッグタイマが
アプリケーションによってアーム解除され新しい値が書き込まれるか、デバイスがリ
セットされるか、コンピュータが再起動されるまで維持されます。ウォッチドッグタ
イマの制限時間切れ状態を⽰す制限時間切れ信号は、ウォッチドッグタイマがアーム
解除されるまでアサートされ続けます。ウォッチドッグタイマが制限時間切れになる
と、デバイスはウォッチドッグタイマがアーム解除されるまであらゆるデジタル書き
込みを無視します。
メモ ウォッチドッグタイマが有効になり、コンピュータが障害状態にな
ると、トライステートに設定されたポートはトライステートのまま維持さ
れ、ユーザが定義する安全な状態には変更されません。
ウォッチドッグタイマがタイムアウトになるまでの制限時間は構成可能です。ウォッ
チドッグタイマのカウンタの制限時間は、(232 - 1) x 8 ns（約 34 秒）にまで設定でき
ます。ウォッチドックタイマはすべての DIO および PFI ラインに設定できます。
6-24 | ni.com
X シリーズユーザマニュアル
デジタル I/O 信号を接続する
DIO 信号、P0.<0..31>、P1.<0..7>、および P2.<0..7> は、D GND を基準にしています。
各ラインを⼊⼒または出⼒として個別にプログラムすることができます。図 6-16 で
は、P1.<0..3> がデジタル⼊⼒として、P1.<4..7> がデジタル出⼒として構成されてい
ます。図 6-16 は、TTL 信号を受信して外部デバイスの状態感知を⾏うスイッチ、およ
び TTL 信号を送信して外部デバイスを駆動する LED を⽰しています。
図 6-16. デジタル I/O 接続
+5 V
LED
P1.<4..7>
TTLಙྕ
P1.<0..3>
+5 V
䝇䜲䝑䝏
D GND
I/O䝁䝛䜽䝍
X䝅䝸䞊䝈䝕䝞䜲䝇
注意 各 X シリーズデバイスの仕様書に記載されている最⼤⼊⼒電圧を超
えた場合、DAQ デバイスやコンピュータを損傷する可能性もあります。ナ
ショナルインスツルメンツは、このような信号接続による破損の責任を負
いません。
DIO アプリケーションソフトウェアについて
X シリーズデバイスは、次のデジタル I/O アプリケーションで使⽤できます。
• スタティックデジタル⼊⼒
• スタティックデジタル出⼒
• デジタル波形⽣成
• デジタル波形集録
• DI 変化検出
© National Instruments | 6-25
第6章
デジタル I/O
メモ ソフトウェアでデジタル I/O アプリケーションおよびトリガをプロ
グラミングして実⾏する詳細な⽅法については、『NI-DAQmx ヘルプ』また
は『LabVIEW ヘルプ』を参照してください。
X シリーズデバイスは NI-DAQmx ドライバを使⽤します。NI-DAQmx にはプログラミ
ングサンプルのコレクションが含まれており、アプリケーション開発を⼿がける際に
役⽴ちます。サンプルコードを変更し、アプリケーションに保存することが可能で
す。サンプルコードを使⽤して、新しいアプリケーションを開発したり、サンプル
コードを既存のアプリケーションに追加したりできます。
LabVIEW、LabWindows/CVI、Measurement Studio、Visual Basic、および ANSI C
サンプルのドキュメントを検索するには、ni.com/jp/info で Info Code に
「daqmxexpjp」と⼊⼒して表⽰される技術サポートデータベースドキュメント、
「Where Are NI-DAQmx Examples Installed?」を参照してください。
その他のサンプルについては、ni.com/examples を参照してください。
6-26 | ni.com
7
カウンタ
X シリーズデバイスには、4 つの汎⽤ 32 ビットカウンタ / タイマおよび 1 つの周波
数発⽣器が搭載されています。汎⽤カウンタ / タイマは、さまざまな計測アプリケー
ション、パルス発⽣アプリケーションで使⽤できます。図 7-1 は、X シリーズカウン
タ 0 と周波数発⽣器を⽰します。X シリーズデバイスの 4 つのカウンタはすべて同じ
です。
図 7-1. X シリーズカウンタ 0 および周波数発⽣器
ධຊ㑅ᢥMux
䜹䜴䞁䝍0
Counter 0 Source (Counter 0 Timebase)
Counter 0 Gate
Counter 0 Internal Output
Counter 0 Aux
Embedded Ctr0
Counter 0 HW Arm
FIFO
Counter 0 A
Counter 0 B (Counter 0 Up_Down)
Counter 0 TC
Counter 0 Z
Counter 0 Sample Clock
ධຊ㑅ᢥMux
࿘ἼᩘⓎ⏕ჾ
࿘Ἴᩘฟຊ䝍䜲䝮䝧䞊䝇
Freq Out
カウンタには 8 つの⼊⼒信号がありますが、ほとんどのアプリケーションではその
⼀部だけが使⽤されます。
カウンタ信号の接続についての詳細は、「デフォルトのカウンタ / タイマピン配列」
セクションを参照してください。
各カウンタには、バッファ集録および⽣成に使⽤できる FIFO があります。各カウン
タにはまた、従来は 2 つのカウンタを必要とした測定および⽣成を可能にする組込カ
ウンタ（Embedded Ctrn）が搭載されています。組込カウンタは、メインカウンタと
別にプログラムすることはできず、組込カウンタからの信号は経路設定できません。
© National Instruments | 7-1
第7章
カウンタ
カウンタタイミングエンジン
X シリーズカウンタは、アナログ⼊⼒、アナログ出⼒、デジタル⼊⼒、デジタル出⼒
とは異なり、タイムベースを分周して内部カウンタサンプルクロックを⽣成する機能
を持ちません。サンプルクロック操作の場合、クロックソース⽤の外部信号を供給す
る必要があります。以下の信号をソースとして使⽤できます。
• AI サンプルクロック
• AI 開始トリガ
• AI 基準トリガ
• AO サンプルクロック
• DI サンプルクロック
• DI 開始トリガ
• DO サンプルクロック
• CTR n Internal Output
• Freq Out
• PFI <0..15>
• PXI_Trig <0..7>
• PXIe_DSTAR<A,B>
•
•
変化検出イベント
アナログ⽐較イベント
すべてのタイミングカウンタ操作にサンプルクロックが必要なわけではありません。
たとえば、簡単なバッファ型パルス幅測定では、パルスの各エッジでデータがラッチ
されます。この測定では、測定する信号によりデータをラッチするタイミングが決定
されます。これらの動作は、指定なしタイミング操作と呼ばれます。しかし、サンプ
ルクロックの間隔を使⽤して同様の測定を⾏うこともできます。これらはサンプルク
ロック操作と呼ばれます。表 7-1 は、異なる測定のさまざまなオプションを⽰しま
す。
メモ すべてのハードウェアタイミングシングルポイント（HWTSP）操作
はサンプルクロックを使⽤します。
7-2 | ni.com
X シリーズユーザマニュアル
表 7-1. カウンタタイミング測定
指定なしタイミン
グサポート
サンプルクロック
タイミングサポート
バッファ型エッジカウント
X
○
バッファ型パルス幅
○
○
バッファ型パルス
○
○
バッファ型半周期
○
X
バッファ型周波数
○
○
バッファ型周期
○
○
バッファ型位置
X
○
バッファ型 2 信号エッジ間隔
○
○
測定
カウンタ⼊⼒アプリケーション
以下のセクションには、X シリーズデバイスで使⽤できるさまざまなカウンタ⼊⼒ア
プリケーションの⼀覧が記載されています。
•
•
•
•
•
•
•
•
「エッジをカウントする」
「パルス幅測定」
「パルス測定」
「半周期測定」
「周波数測定」
「周期測定」
「位置測定」
「2 信号エッジ間隔測定」
エッジをカウントする
エッジカウントアプリケーションは、カウンタがアームされると、そのカウンタの
ソースでエッジをカウントします。カウンタは、ソース⼊⼒での⽴ち上がりエッジ、
⽴ち下がりエッジをカウントするように構成できます。「カウント⽅向を制御する」
セクションに記載されるように、カウント⽅向（カウントアップまたはカウントダウ
ン）を指定することもできます。カウンタ値は、オンデマンドで読み取ることも、サ
ンプルクロックを使⽤して読み取ることもできます。
© National Instruments | 7-3
第7章
カウンタ
X シリーズのエッジカウントオプションについては、以下のセクションを参照してく
ださい。
• 「シングルポイント（オンデマンド）エッジカウント」
• 「バッファ型（サンプルクロック）エッジカウント」
シングルポイント（オンデマンド）エッジカウント
シングルポイント（オンデマンド）エッジカウントでは、カウンタはアームされると
ソース⼊⼒でエッジ数をカウントします。オンデマンドは、ソフトウェアがカウント
処理に⼲渉することなくカウンタの値をいつでも読み取れることを意味します。
図 7-2 は、シングルポイントのエッジカウントを⽰したものです。
図 7-2. シングルポイント（オンデマンド）エッジカウント
䜹䜴䞁䝍䜢䜰䞊䝮
䝋䞊䝇
䜹䜴䞁䝍್
0
1
2
3
4
5
⼀時停⽌トリガを使⽤してカウンタを⼀時停⽌（ゲート）することができます。⼀時
停⽌トリガがアクティブなときは、カウンタはソース⼊⼒のエッジを無視します。⼀
時停⽌トリガがアクティブではないときは、カウンタは通常通りにエッジをカウント
します。
⼀時停⽌トリガをカウンタのゲート⼊⼒に経路設定できます。カウンタは、⼀時停⽌
トリガが HIGH のときまたは LOW のときにカウントを⼀時停⽌するように構成でき
ます。図 7-3 は、⼀時停⽌トリガによるオンデマンドのエッジカウントを⽰したもの
です。
図 7-3. ⼀時停⽌トリガによるシングルポイント（オンデマンド）エッジカウント
䜹䜴䞁䝍䜢䜰䞊䝮
୍᫬೵Ṇ䝖䝸䜺
(LOW䛷୍᫬೵Ṇ)
䝋䞊䝇
䜹䜴䞁䝍್
0
0
1
2
3
4
5
バッファ型（サンプルクロック）エッジカウント
バッファ型エッジカウント（サンプルクロックによるエッジカウント）では、カウン
タはアーム後にソース⼊⼒のエッジ数をカウントします。カウンタの値は、サンプル
クロックの各アクティブエッジでサンプリングされ、FIFO に保存されます。DMA コ
ントローラはサンプル値をホストメモリに転送します。
7-4 | ni.com
X シリーズユーザマニュアル
返されるカウント値は、カウンタアームイベント以降の累積カウントです。つまり、
サンプルクロックはカウンタをリセットしません。
カウンタは、サンプルクロックの⽴ち上がり / ⽴ち下がりエッジでデータをサンプリ
ングするよう構成できます。
図 7-4 は、バッファ型エッジカウントを⽰したものです。図が⽰すように、カウント
はカウンタがアームされると開始されます。アームはサンプルクロックの最初のアク
ティブエッジより前に発⽣します。
図 7-4. バッファ型（サンプルクロック）エッジカウント
䜹䜴䞁䝍䜢䜰䞊䝮
䝃䞁䝥䝹䜽䝻䝑䜽
(❧䛱ୖ䛜䜚䜶䝑䝆䛷䝃䞁䝥䝹)
䝋䞊䝇
䜹䜴䞁䝍್
0
1
2
3
4
3
䝞䝑䝣䜯
5
6
7
3
6
カウント⽅向を制御する
エッジカウントアプリケーションでは、カウントダウン、カウントアップのどちらか
を指定できます。カウンタは、以下のように指定できます。
•
•
•
常にカウントアップする
常にカウントダウンする
カウンタ 0 の B ⼊⼒が HIGH のときカウントアップし、LOW のときカウントダ
ウンする
カウンタ信号の接続についての詳細は、「デフォルトのカウンタ / タイマピン配列」
セクションを参照してください。
パルス幅測定
パルス幅測定では、カウンタはゲート⼊⼒信号のパルスの幅を測定します。カウンタ
は、ゲート信号の HIGH パルスまたは LOW パルスの幅を測定するように構成するこ
とができます。
内部 / 外部周期クロック信号（周期が既知の場合）を、カウンタのソース⼊⼒に経路
設定できます。カウンタは、ゲート信号のパルスがアクティブな間にソース信号の⽴
ち上がり（または⽴ち下がり）エッジの数をカウントします。
パルス幅は、ソース信号の周期にカウンタから返されたエッジ数を乗算して計算され
ます。
© National Instruments | 7-5
第7章
カウンタ
パルス幅測定は、パルス列が進⾏中の間にカウンタがアームされても正確です。カウ
ンタは、パルスがアクティブな状態のときにアームされる場合、次回アクティブな状
態に遷移するまで測定の開始を待機します。
X シリーズのパルス幅測定のオプションについては、以下のセクションを参照してく
ださい。
• 「単⼀パルス幅測定」
• 「指定なしバッファ型パルス幅測定」
• 「サンプルクロックバッファ型パルス幅測定」
• 「ハードウェアタイミングシングルポイントパルス幅測定」
単⼀パルス幅測定
単⼀パルス幅測定では、カウンタはゲート⼊⼒がアクティブな間、ソース⼊⼒のエッ
ジ数をカウントします。ゲート⼊⼒が⾮アクティブになると、カウント値は FIFO に
格納され、ゲートとソース⼊⼒の他のエッジを無視します。その後、ソフトウェアに
よって格納されたカウント値が読み取られます。
図 7-5 は、単⼀パルス幅測定を⽰したものです。
図 7-5. 単⼀パルス幅測定
䝀䞊䝖
䝋䞊䝇
䜹䜴䞁䝍್
䝷䝑䝏್
0
1
2
2
指定なしバッファ型パルス幅測定
指定なしバッファ型パルス幅測定は、単⼀パルス幅測定に類似していますが、複数パ
ルスを測定するという点で異なります。
カウンタはゲート⼊⼒がアクティブな間、ソース⼊⼒のエッジ数をカウントします。
カウンタは、ゲート信号の各⽴ち下がりエッジで、カウンタ FIFO にカウント値を保
存します。DMA コントローラは保存された値をホストメモリに転送します。
7-6 | ni.com
X シリーズユーザマニュアル
図 7-6 は、指定なしバッファ型パルス幅測定を⽰したものです。
図 7-6. 指定なしバッファ型パルス幅測定
䝀䞊䝖
䝋䞊䝇
䜹䜴䞁䝍್
0
1
2
3
1
2
3
2
3
䝞䝑䝣䜯
3
2
サンプルクロックバッファ型パルス幅測定
サンプルクロックバッファ型パルス幅測定は、単⼀パルス幅測定に類似しています
が、サンプルクロックに基づいて複数パルスを測定するという点で異なります。
カウンタはゲート⼊⼒がアクティブな間、ソース⼊⼒のエッジ数をカウントします。
各サンプルクロックのエッジで、カウンタは最後のパルス幅のカウント値を FIFO に
保存します。DMA コントローラは保存された値をホストメモリに転送します。
図 7-7 は、サンプルクロックバッファ型パルス幅測定を⽰したものです。
図 7-7. サンプルクロックバッファ型パルス幅測定
䝀䞊䝖
䝋䞊䝇
2
2
4
2
2
3
䝃䞁䝥䝹䜽䝻䝑䜽
䝞䝑䝣䜯
4
4
3
ハードウェアタイミングシングルポイントパルス幅測定
ハードウェアタイミングシングルポイント（HWTSP）パルス幅測定の動作は、サン
プルクロックバッファ型パルス幅測定と同じです。
メモ サンプルクロック間でパルスが発⽣しないと、オーバーランエラー
が発⽣します。
メモ （NI USB-634x/635x/636x デバイス）USB X シリーズデバイスは、
ハードウェアタイミングシングルポイント（HWTSP）操作をサポートして
いません。
© National Instruments | 7-7
第7章
カウンタ
カウンタ信号の接続についての詳細は、「デフォルトのカウンタ / タイマピン配列」
セクションを参照してください。
パルス測定
パルス測定では、カウンタのアーム後にゲート⼊⼒信号のパルスの HIGH および
LOW 時間を測定します。パルスは、HIGH および LOW 時間、HIGH および LOW
ティック、または周波数およびデューティーサイクルで定義されます。⾮アクティブ
なパルスも測定されることを除き、パルス幅測定に似ています。
内部 / 外部周期クロック信号（周期が既知の場合）を、カウンタのソース⼊⼒に経路
設定できます。カウンタは、ゲート信号の 2 つのエッジ間に発⽣するソース⼊⼒の
⽴ち上がり / ⽴ち下がりエッジの数をカウントします。
ゲート⼊⼒の HIGH および LOW 時間は、ソース信号の周期にカウンタから返された
エッジ数を乗算して計算されます。
X シリーズのパルス測定のオプションについては、以下のセクションを参照してくだ
さい。
• 「単⼀パルス測定」
• 「指定なしバッファ型パルス測定」
• 「サンプルクロックバッファ型パルス測定」
• 「ハードウェアタイミングシングルポイントパルス測定」
単⼀パルス測定
単⼀（オンデマンド）パルス測定は、図 7-8 に⽰されるように、パルスの HIGH（H）
および LOW（L）ティックでの 2 回のパルス幅測定と同等です。
図 7-8. 単⼀（オンデマンド）パルス測定
䜹䜴䞁䝍䜢
䜰䞊䝮
䝀䞊䝖
䝋䞊䝇
H L
䝷䝑䝏್
7-8 | ni.com
1
2
3
4
5
6
7
1
2
3
4
5
6
7
8
9
10
7 10
X シリーズユーザマニュアル
指定なしバッファ型パルス測定
指定なしバッファ型パルス測定では、ゲート信号の各エッジでカウンタが FIFO にカ
ウント値を保存します。DMA コントローラは保存された値をホストメモリに転送し
ます。
カウンタは、アームされるとカウントを開始します。アームは通常、ゲート⼊⼒の
エッジ間で起こりますが、カウントは指定したエッジが発⽣するまで開始しません。
NI-DAQmx の開始エッジ（StartingEdge）プロパティを使⽤して、HIGH パルスまた
は LOW パルスのどちらを最初に読み取るかを選択できます。
図 7-9 は、指定なしバッファ型パルス測定を⽰したものです。
図 7-9. 指定なしバッファ型パルス測定
䜹䜴䞁䝍䜢䜰䞊䝮
䝀䞊䝖
䝋䞊䝇
H L
4 2
䝞䝑䝣䜯
H L
4 2
4 4
L
2
4
2
H
4
4
6
H
4
4
6
2
L
2
4
2
2
サンプルクロックバッファ型パルス測定
サンプルクロックバッファ型パルス測定は単⼀パルス測定に類似していますが、バッ
ファ型パルス測定はサンプルクロックに基づいて複数のパルス測定を⾏います。
カウンタは、ゲートでパルス測定を⾏います。各サンプルクロックのエッジで、カウ
ンタは最後のパルスの HIGH および LOW ティックを FIFO に格納します。DMA コン
トローラは保存された値をホストメモリに転送します。
図 7-10 は、サンプルクロックバッファ型パルス測定を⽰しています。
図 7-10. サンプルクロックバッファ型パルス測定
䜹䜴䞁䝍䜢
䜰䞊䝮
S2
S1
䝀䞊䝖
䝋䞊䝇
䝃䞁䝥䝹
䜽䝻䝑䜽
䝞䝑䝣䜯
HL
2
2
2 2
H L
3
3
2 2
3 3
© National Instruments | 7-9
第7章
カウンタ
ハードウェアタイミングシングルポイントパルス測定
ハードウェアタイミングシングルポイント（HWTSP）パルス測定の動作は、サンプ
ルクロックバッファ型パルス測定と同じです。
メモ サンプルクロック間でパルスが発⽣しないと、オーバーランエラー
が発⽣します。
メモ （NI USB-634x/635x/636x デバイス）USB X シリーズデバイスは、
ハードウェアタイミングシングルポイント（HWTSP）操作をサポートして
いません。
カウンタ信号の接続についての詳細は、「デフォルトのカウンタ / タイマピン配列」
セクションを参照してください。
パルスと半周期測定
ハードウェアでは、パルス測定と半周期測定は同じです。両⽅の測定で、パルスの
HIGH および LOW 時間が測定されます。2 つの測定の機能的違いは、データが返さ
れる⽅法です。半周期測定では、HIGH または LOW 時間はデータの 1 ポイントとみ
なされ、秒またはティック単位で返されます。パルス測定では、HIGH および LOW
時間の各ペアがデータの 1 ポイントとみなされ、ペアのサンプルとして周波数およ
びデューティーサイクル、HIGH および LOW 時間、または HIGH および LOW ティッ
クの単位で返されます。データを読み取る際、半周期測定の 10 ポイントは 5 つの
HIGH 時間および 5 つの LOW 時間の配列として返されます。パルス測定で 10 ポイン
トを読み取ると、HIGH および LOW 時間の 10 個のペアの配列が返されます。
また、パルス測定ではサンプルクロックタイミングがサポートされていますが、半周
期測定ではサポートされていません。
半周期測定
半周期測定では、カウンタはアーム後のゲート⼊⼒信号の半周期を測定します。半周
期は、ゲート⼊⼒での任意の 2 つの連続したエッジ間の時間です。
内部 / 外部周期クロック信号（周期が既知の場合）を、カウンタのソース⼊⼒に経路
設定できます。カウンタは、ゲート信号の 2 つのエッジ間に発⽣するソース⼊⼒の
⽴ち上がり / ⽴ち下がりエッジの数をカウントします。
ゲート⼊⼒の半周期は、ソース信号の周期にカウンタから返されたエッジ数を乗算し
て計算されます。
7-10 | ni.com
X シリーズユーザマニュアル
X シリーズの半周期測定のオプションについては、以下のセクションを参照してくだ
さい。
• 「単⼀半周期測定」
• 「指定なしバッファ型半周期測定」
半周期測定とパルス測定の違いについては、「パルスと半周期測定」セクションを参
照してください。
単⼀半周期測定
単⼀半周期測定は、単⼀パルス幅測定と同じです。
指定なしバッファ型半周期測定
指定なし半周期測定では、ゲート信号の各エッジでカウンタが FIFO にカウント値を
保存します。DMA コントローラは保存された値をホストメモリに転送します。
カウンタは、アームされるとカウントを開始します。通常、アームはゲート⼊⼒の
エッジ間で起こります。NI-DAQmx の開始エッジ（CI.SemiPeriod.StartingEdge）プ
ロパティを使⽤して、最初にアクティブ LOW またはアクティブ HIGH 半周期のどち
らを読み取るかを選択できます。
図 7-11 は、指定なしバッファ型半周期測定を⽰したものです。
図 7-11. 指定なしバッファ型半周期測定
䜹䜴䞁䝍䜢
䜰䞊䝮
㛤ጞ
䜶䝑䝆
䝀䞊䝖
䝋䞊䝇
䜹䜴䞁䝍್
0
1
2
3
3 3
䝞䝑䝣䜯
1
1
1 3
1
2
1
2 3
1
2
カウンタ信号の接続についての詳細は、「デフォルトのカウンタ / タイマピン配列」
セクションを参照してください。
周波数測定
カウンタでは、いくつかの⽅法で周期を測定できます。X シリーズの周波数測定のオ
プションについては、以下のセクションを参照してください。
• 「1 つのカウンタによる低周波数」
• 「2 つのカウンタによる⾼周波数」
• 「2 つのカウンタによる広範囲周波数」
© National Instruments | 7-11
第7章
カウンタ
• 「サンプルクロックバッファ型周波数測定」
• 「ハードウェアタイミングシングルポイント周波数測定」
1 つのカウンタによる低周波数
1 つのカウンタによる低周波数では、既知のタイムベースを使⽤して信号の 1 周期を
測定します。
測定信号（fx）をカウンタのゲートに経路設定できます。既知のタイムベース（fk）
はカウンタのソースに経路設定できます。既知のタイムベースには、100 MHz タイム
ベース、20 MHz タイムベース、または 100 kHz タイムベースなどのオンボードタイ
ムベース、もしくはその他の既知のレートの信号を使⽤できます。
カウンタは、ゲート信号の 1 つの周期を測定するように構成できます。fx の周波数は
周期の逆数です。図 7-12 は、この⽅法を図で表したものです。
図 7-12. 1 つのカウンタによる低周波数
ᐃ䛥䜜䛯㛫㝸
fx
fx
䝀䞊䝖
fk
䝋䞊䝇
1
2
3
…
…
N
fk
༢୍࿘ᮇ ᐃ
fx 䛾࿘ᮇ㻌=
N
fk
fx 䛾࿘Ἴᩘ㻌=
fk
N
2 つのカウンタによる⾼周波数
2 つのカウンタによる⾼周波数測定では、測定対象の信号を使⽤して既知の幅の 1 パ
ルスを測定し、その結果から測定対象の信号の周波数を取得します。
メモ カウンタ 0 はカウンタ 1 と常にペアになり、カウンタ 2 はカウンタ
3 と常にペアになります。
この⽅法では、既知の持続時間（T）を持つパルスをカウンタのゲートに経路設定し
ます。パルスは、2 番⽬のカウンタを使⽤して⽣成できます。または、パルスを外部
で⽣成して PFI または RTSI 端⼦に接続することもできます。パルスを外部で⽣成する
場合は、カウンタは 1 つだけ使⽤します。
7-12 | ni.com
X シリーズユーザマニュアル
測定信号（fx）をカウンタのソースに経路設定します。カウンタは、単⼀パルス幅測
定⽤に構成します。パルス T の幅が fx の N 周期分と測定される場合、fx の周波数は
N/T になります。
図 7-13 は、この⽅法を図で表したものです。他のオプションとしては、既知のパル
スではなく既知の周期の幅を測定する⽅法があります。
図 7-13. 2 つのカウンタによる⾼周波数
䝟䝹䝇ᖜ (T )
䝟䝹䝇
䝟䝹䝇
䝀䞊䝖
fx
䝋䞊䝇
1
2
…
N
fx
䝟䝹䝇ᖜ ᐃ
䝟䝹䝇ᖜ T =
N
fx
fx 䛾࿘Ἴᩘ㻌=
N
T
2 つのカウンタによる広範囲周波数
2 つのカウンタを使⽤して、⾼周波数または低周波数の信号を正確に測定できます。
このテクニックは、逆周波数測定と呼ばれます。2 つのカウンタを使⽤して広範囲の
周波数を測定する場合、測定する信号を使⽤して⻑いパルスを⽣成します。さらに、
その⻑いパルスを既知のタイムベースで測定します。X シリーズは、⾼速な⼊⼒信号
より⻑いパルスをより正確に測定することができます。
メモ カウンタ 0 はカウンタ 1 と常にペアになり、カウンタ 2 はカウンタ
3 と常にペアになります。
© National Instruments | 7-13
第7章
カウンタ
図 7-14 のように、カウンタ 0 のソース⼊⼒に測定信号を経路設定することができま
す。たとえば、測定信号の周波数が fx であるとします。NI-DAQmx は、カウンタ 0
を、ソース⼊⼒信号の N 周期分の幅を持つ単⼀パルスを⽣成するよう⾃動的に構成
します。
図 7-14. 2 つのカウンタによる広範囲周波数
ᐃ䛩䜛ಙྕ (fx)
䝋䞊䝇
ฟຊ
䜹䜴䞁䝍0
᪤▱䛾࿘Ἴᩘ䛾
ಙྕ (fk)
䝋䞊䝇
ฟຊ
䜹䜴䞁䝍1
䝀䞊䝖
0
1
2
3
…
N
CTR_0_SOURCE
( ᐃ䛩䜛ಙྕ)
CTR_0_OUT
(CTR_1_GATE)
ᐃ䛩䜛
㛫㝸
CTR_1_SOURCE
NI-DAQmx は、Counter 0 Internal Output 信号をカウンタ 1 のゲートに経路設定しま
す。その後、既知の周波数（fk）の信号をカウンタタイムベースとしてカウンタ 1
ソース⼊⼒に経路設定できます。NI-DAQmx は単⼀パルス幅を測定するようにカウン
タ 1 を構成します。結果が、パルス幅が fk クロックの J 周期分であるとします。
カウンタ 0 では、パルスの⻑さが N/fx と測定されます。カウンタ 1 では、同じパル
スの⻑さが J/fk と測定されます。そのため、fx の周波数は、fx = fk * (N/J) から求める
ことができます。
サンプルクロックバッファ型周波数測定
サンプルクロックバッファ型ポイント周波数測定は、単⼀周波数測定またはサンプル
クロック間の平均として取得できます。平均を有効化（CI.Freq.EnableAveraging）
プロパティを使⽤して動作を設定します。バッファ型周波数の場合、デフォルトは
TRUE です。ハードウェアタイミングシングルポイント（HWTSP）の場合、デフォル
トは FALSE です。
7-14 | ni.com
X シリーズユーザマニュアル
平均を有効化プロパティが TRUE に設定されている場合、サンプルクロックバッファ
型周波数測定は、組込カウンタとサンプルクロックを使⽤して周波数測定を実⾏しま
す。各サンプルクロック周期では、組込カウンタは測定する信号（fk）をカウント
し、プライマリカウンタは既知の周波数（fk）の内部タイムベースをカウントしま
す。T1 がサンプルクロック間でカウントされた未知の信号のティック数で、T2 が既
知のタイムベースのカウントされたティック数であるとします。測定される周波数
は、fx = fk * (T1/T2) になります。
図 7-15. サンプルクロックバッファ型周波数測定（平均）
䜹䜴䞁䝍䜢䜰䞊䝮
S1
S2
S3
䝀䞊䝖
(fx)
1
2
1
6
10
6
䝋䞊䝇
(fk)
䝃䞁䝥䝹
䜽䝻䝑䜽
䝞䝑䝣䜯
T1 T2
T1 T2
T1T2
1 6
1 7
2 10
1 7
2 10
1 6
平均を有効化プロパティが FALSE に設定されている場合、周波数測定はサンプルク
ロックの直前のパルスの周波数を返します。この単⼀測定は単⼀周波数測定で、ク
ロック間の平均ではありません。
図 7-16. サンプルクロックバッファ型周波数測定（平均なし）
䜹䜴䞁䝍䜢䜰䞊䝮
䝀䞊䝖
䝋䞊䝇
䝃䞁䝥䝹
䜽䝻䝑䜽
䝷䝑䝏್
6
4
6
6
4
6
6
4
6
サンプルクロック周波数測定では、測定オーバーフローを回避するため、測定する周
波数がサンプルクロックの 2 倍の速度であることを確認してください。
© National Instruments | 7-15
第7章
カウンタ
ハードウェアタイミングシングルポイント周波数測定
ハードウェアタイミングシングルポイント（HWTSP）周波数測定は、単⼀周波数測
定またはサンプルクロック間平均です。平均を有効化（CI.Freq.EnableAveraging）
プロパティを使⽤して動作を設定します。ハードウェアタイミングシングルポイント
の場合、デフォルトは FALSE です。詳細については、「サンプルクロックバッファ型
周波数測定」セクションを参照してください。
図 7-17. ハードウェアタイミングシングルポイント周波数測定
䜹䜴䞁䝍䜢䜰䞊䝮
䝀䞊䝖
䝋䞊䝇
䝃䞁䝥䝹
䜽䝻䝑䜽
䝷䝑䝏್
6
4
6
メモ （NI USB-634x/635x/636x デバイス）USB X シリーズデバイスは、
ハードウェアタイミングシングルポイント（HWTSP）操作をサポートして
いません。
周波数測定⽅法を選択する
周波数の最適な測定⽅法は、測定信号の予想される周波数、必要な確度、使⽤するカ
ウンタの数、測定時間など、いくつかの要素に基づきます。すべての周波数測定⽅法
では、以下を前提とします。
fx
エラーがない場合に測定される周波数
fk
既知のソースまたはゲート周波数
測定時間（T）
単⼀サンプルの測定にかかる時間
分周（N）
測定する周波数を分周する整数、広範囲 2 カウンタのみ
で使⽤
fs
サンプルクロックレート、サンプルクロック周波数測定の
みで使⽤
7-16 | ni.com
X シリーズユーザマニュアル
以下はこれらの変数が各⽅法にどのように適⽤されるかを⽰し、概要は表 7-2 に⽰さ
れます。
•
1 カウンタ —1 カウンタ測定では、既知のタイムベースがソース周波数（fk）に
使⽤されます。測定時間は、測定する周波数の周期（1/fx）です。
•
2 カウンタ⾼周波数 —2 カウンタ⾼周波数測定では、2 番⽬のカウンタが既知の
測定時間を提供します。ゲート周波数は、1/ 測定時間に等しくなります。
2 カウンタ広範囲 —2 カウンタ広範囲測定は、1 カウンタ測定と同じですが、信
号の整数分周を⾏うことができます。内部タイムベースはソース周波数（fk）に
使⽤されますが、測定時間は分周された信号の周期、N/fx です。N は分周です。
サンプルクロック — サンプルクロック周波数測定では、既知のタイムベースの
ソース周波数（fk）がカウントされます。測定時間は、サンプルクロック（fs）
の周期です。
•
•
表 7-2. 周波数測定⽅法
変数
fk
測定時
間
最⼤周
波数誤
差
最⼤誤
差%
2 カウンタ
サンプル
クロック
1 カウンタ
⾼周波数
広範囲
既知のタイム
ベース
既知のタイ
ムベース
1
-----------------------------ゲート周期
既知のタイム
ベース
1
------
1
------
ゲート周期
--Nfx
fx
fx  ----------------------------------fx
fk  --- – 1
fs
fx
fx  -----------fk – fx
fk
fx
fx  ---------------------------N  fk – fx
-----fx
------fk – fx
-fk
-fx
fs
fx
----------------------------------fx
fk  --- – 1
fs
fx
fx
---------------------------N  fk – fx
メモ : 確度式ではクロックの安定性は考慮されていません。クロックの安定性については、
デバイスの仕様を参照してください。
© National Instruments | 7-17
第7章
カウンタ
最適な⽅法
最適な⽅法は、測定する周波数、周波数を監視するレート、および要求される確度に
より異なります。たとえば、50 kHz 信号を測定するとします。サンプルクロック周
波数測定（平均を使⽤）および 2 カウンタ周波数測定の測定時間の構成は同じであ
るとします。表 7-3 がその結果です。
表 7-3. 50 kHz 周波数測定⽅法
2 カウンタ
変数
サンプルクロック
1 カウンタ
⾼周波数
広範囲
fx
50,000
50,000
50,000
50,000
fk
100 M
100 M
1,000
100 M
測定時間（mS）
1
.02
1
1
N
—
—
—
50
.512
25
1,000
.5
.00102
.05
2
.001
最⼤周波数誤差
（Hz）
最⼤誤差 %
これらの結果により、1 カウンタの測定時間がより短く、サンプルクロックおよび 2
カウンタ広範囲測定で確度が最⾼であることがわかります。もう 1 つの例として、
表 7-4 に 5 MHz の結果が⽰されています。
表 7-4. 5 MHz 周波数測定⽅法
2 カウンタ
変数
サンプルクロック
1 カウンタ
⾼周波数
広範囲
fx
5M
5M
5M
5M
fk
100 M
100 M
1,000
100 M
測定時間（mS）
1
.0002
1
1
N
—
—
—
5,000
50.01
263 k
1,000
50
.001
5.26
.02
.001
最⼤周波数誤差
（Hz）
最⼤誤差 %
7-18 | ni.com
X シリーズユーザマニュアル
上記と同じように、1 カウンタ測定の測定時間は最短ですが、確度も低くなります。
サンプルクロックおよび 2 カウンタ広範囲の確度および測定時間はほぼ同じです。
サンプルクロック⽅式の利点は、測定する周波数が変化する場合に、測定時間と誤差
の割合の変化が少ないことです。たとえば、50 k 信号に対して広範囲 2 カウンタ測
定で 50 の分周を使⽤するように構成した場合、表 7-3 に記載される測定時間および
確度を得ることができます。ただし、信号が 5 M に増加すると、50 の分周では測定
時間が 0.01 ms、誤差は 0.1% になります。サンプルクロック周波数測定の誤差は測
定される周波数に依存しないため、50 k および 5 M で 1 ms の測定時間の場合の誤差
の割合は約 0.001% になります。サンプルクロック周波数測定の短所の 1 つは、測定
する周波数がサンプルクロックレートの 2 倍以上でなければならないことです。測
定する周波数の全周期がサンプルクロックエッジ間にある必要があります。
•
•
•
•
1 つのカウンタによる低周波数測定は、多くのアプリケーションに適していま
す。ただし、周波数が⾼くなるにつれて測定値の確度が低くなります。
2 つのカウンタによる⾼周波数測定は、⾼周波数信号に対して正確です。ただ
し、測定する信号の周波数が低くなるにつれて測定値の確度が低くなります。⾮
常に低い周波数では、この⽅法ではアプリケーションにとって確度が低すぎる可
能性があります。また、この⽅法は 2 つのカウンタを必要とするという短所も
あります（既知の幅の外部信号がない場合）。2 つのカウンタによる⾼周波数測
定の利点は、測定が既知の時間内に終了することです。
2 つのカウンタを使⽤する広範囲の周波数測定では、⾼周波数および低周波数信
号を正確に測定することができます。ただし、2 つのカウンタが必要であり、サ
ンプル時間および誤差の割合が⼊⼒信号によって変動します。
上記と同じように、1 カウンタ測定の測定時間は最短ですが、確度も低くなりま
す。サンプルクロックおよび 2 カウンタ広範囲の確度および測定時間は同じで
す。サンプルクロック⽅式の利点は、測定する周波数が変化する場合に、測定時
間と誤差の割合の変化が少ないことです。たとえば、50 kHz 信号に対して広範
囲 2 カウンタ測定で 50 の分周を使⽤するように構成した場合、表 7-3 に記載さ
れる測定時間および確度を得ることができます。ただし、信号が 5 MHz に増加
すると、50 の分周では測定時間が 0.01 ms となり、誤差は 0.1% となります。サ
ンプルクロック周波数測定の誤差は測定される周波数に依存しないため、1 ms
の測定時間の場合の 50 kHz および 5 MHz での誤差の割合も 0.001% に近くなり
ます。サンプルクロック周波数測定の短所の 1 つは、測定する周波数がサンプ
ルクロックレートの 2 倍以上でなければならないことです。測定する周波数の
全周期がサンプルクロックエッジ間にある必要があります。
© National Instruments | 7-19
第7章
カウンタ
表 7-5 は、周波数測定⽅法の⽐較を表したものです。
表 7-5. 周波数測定⽅法の⽐較
必要な
カウンタ
数
返される測定
値の数
⾼周波数信
号の正確な
測定
低周波数信
号の正確な
測定
1 つのカウンタに
よる低周波数
1
1
X
○
2 つのカウンタに
よる⾼周波数
1 または 2
1
○
X
2 つのカウンタに
よる広範囲周波数
2
1
○
○
サンプルクロック
（平均）
1
1
○
○
⽅法
カウンタ信号の接続についての詳細は、「デフォルトのカウンタ / タイマピン配列」
セクションを参照してください。
周期測定
周期測定では、カウンタはアーム後のゲート⼊⼒信号の周期を測定します。カウンタ
は、ゲート⼊⼒信号の 2 つの⽴ち上がりエッジ間か、2 つの⽴ち下がりエッジ間の周
期を測定するように構成できます。
内部 / 外部周期クロック信号（周期が既知の場合）を、カウンタのソース⼊⼒に経路
設定できます。カウンタは、ゲート信号の 2 つのアクティブエッジ間にあるソース
⼊⼒で発⽣する⽴ち上がり（または⽴ち下がり）エッジの数をカウントします。
ゲート⼊⼒の周期は、ソース信号の周期にカウンタから返されたエッジ数を乗算して
計算されます。
周期測定は、周波数測定の逆数の結果を返します。詳細については、「周波数測定」
セクションを参照してください。
位置測定
カウンタを使⽤して、位相差出⼒エンコーダまたは 2 パルスエンコーダによる位置
測定を⾏えます。⾓位置は、X1、X2、X4 直⾓位相エンコーダで測定できます。直線
位置は 2 パルスエンコーダで測定します。位置測定は、シングルポイント（オンデ
マンド）またはバッファ型（サンプルクロック）のどちらかを選択できます。位置測
定を開始するには、カウンタをアームする必要があります。
7-20 | ni.com
X シリーズユーザマニュアル
X シリーズの位置測定のオプションについては、以下のセクションを参照してくださ
い。
• 「位相差出⼒エンコーダによる測定」
• 「2 パルスエンコーダによる測定」
• 「バッファ型（サンプルクロック）位置測定」
位相差出⼒エンコーダによる測定
カウンタは、X1、X2、X4 エンコードを使⽤する位相差出⼒エンコーダの測定を実⾏
できます。位相差出⼒エンコーダは、3 つのチャンネル（A、B、Z）まで設定できま
す。
•
X1 エンコード — 直交サイクルにおいてチャンネル A がチャンネル B より先⾏す
る場合、カウンタは増分します。直交サイクルにおいてチャンネル B がチャン
ネル A より先⾏する場合、カウンタは減分します。サイクルごとの増分値と減
分値は、エンコードが X1、X2、X4 のいずれかによって異なります。
図 7-18 は、X1 エンコードの直交サイクルとその結果の増分値または減分値を⽰
しています。チャンネル A がチャンネル B より先⾏する場合、チャンネル A の
⽴ち上がりエッジでカウンタの値が増分します。チャンネル B がチャンネル A
よりも先⾏する場合、チャンネル A の⽴ち下がりエッジでカウンタの値が減分
します。
図 7-18. X1 エンコード
Ch A
Ch B
䜹䜴䞁䝍್ 5
•
6
7
7
5
6
X2 エンコード —X2 エンコードでも同様の現象が⾒られますが、カウンタがチャ
ンネル A の各エッジで増分または減分する点で異なります（増分 / 減分はどち
らのチャンネルが先⾏するかで決まります）。図 7-19 のように、各サイクルに
よって、2 つの増分または 2 つの減分が発⽣します。
図 7-19. X2 エンコード
Ch A
Ch B
䜹䜴䞁䝍್ 5
6
7
8
9
9
8
7
6
5
© National Instruments | 7-21
第7章
•
カウンタ
X4 エンコード — 同様に、カウンタは X4 エンコードではチャンネル A と B の各
エッジで増分または減分します。カウンタが増分するか減分するかは、どちらの
チャンネルが先⾏するかで決定されます。図 7-20 のように、各サイクルによっ
て、4 つの増分または 4 つの減分が発⽣します。
図 7-20. X4 エンコード
Ch A
Ch B
䜹䜴䞁䝍್
5
6
7
8
9
10
11
12
13
13
12
11
10
9
8
7
6
5
チャンネル Z の動作
⼀部の位相差出⼒エンコーダでは、チャンネル A、B に加えてインデックスチャンネ
ルとも呼ばれるチャンネル Z があります。チャンネル Z が HIGH レベルになると、カ
ウンタには直交サイクルの指定された位相で、指定された値が再ロードされます。カ
ウンタの再ロードは、直交サイクルの 4 つの位相のいずれかで実⾏されるようにプ
ログラムすることができます。
チャンネル Z の動作（HIGH になる条件、HIGH の持続時間）は、位相差出⼒エン
コーダの設計に応じて異なります。チャンネル Z のチャンネル A/B に対するタイミ
ングについては、位相差出⼒エンコーダのドキュメントを参照してください。また、
チャンネル Z が、再ロードの条件に指定する位相の少なくとも⼀部で HIGH になるよ
う設定する必要があります。たとえば、図 7-21 では、チャンネル A が HIGH でチャ
ンネル B が LOW である場合に、チャンネル Z が HIGH になることはありません。し
たがって、再ロードは別の位相で発⽣する必要があります。
図 7-21 では、再ロードはチャンネル A と B が両⽅ LOW となる位相で実⾏されます。
再ロードは、位相条件が TRUE でありチャンネル Z が HIGH であるときに実⾏されま
す。また、カウンタの増減は再ロードよりも優先されます。したがって、チャンネル
B が LOW となって再ロードの位相に⼊るとき、まずはカウンタが増分します。再
ロード（カウンタのリセット）は、再ロードの位相が TRUE になってから、最⼤タイ
ムベースの 1 周期以内に⾏われます。再ロード後は、カウンタはそれまでと同様の
カウントを続⾏します。図 7-21 は、X4 でコードでのチャンネル Z の再ロードを⽰し
ています。
7-22 | ni.com
X シリーズユーザマニュアル
図 7-21. X4 デコードでのチャンネル Z 再ロード
Ch A
Ch B
Ch Z
᭱኱䝍䜲䝮䝧䞊䝇
䜹䜴䞁䝍್
5
6
7
8
9
0
1
2
3
4
A=0
B=0
Z=1
2 パルスエンコーダによる測定
カウンタは、2 つのチャンネル（A と B）を持つ 2 パルスエンコーダをサポートしま
す。
カウンタは、チャンネル A の各⽴ち上がりエッジで増分し、チャンネル B の各⽴ち
上がりエッジで減分します（図 7-22 を参照）。
図 7-22. 2 パルスエンコーダによる測定
䝏䝱䞁䝛䝹A
䝏䝱䞁䝛䝹B
䜹䜴䞁䝍್
2
3
4
5
4
3
4
カウンタ信号の接続についての詳細は、「デフォルトのカウンタ / タイマピン配列」
セクションを参照してください。
バッファ型（サンプルクロック）位置測定
バッファ型位置測定（サンプルクロックを使⽤する位置測定）では、カウンタがアー
ムされた後に使⽤されたエンコードに応じてカウンタを増分します。カウンタの値
は、サンプルクロックの各アクティブエッジでサンプリングされます。DMA コント
ローラはサンプル値をホストメモリに転送します。返されるカウント値は、カウンタ
アームイベント以降の累積カウントです。つまり、サンプルクロックはカウンタをリ
セットしません。カウンタサンプルクロックをカウンタのゲート⼊⼒に経路設定でき
ます。カウンタは、サンプルクロックの⽴ち上がり / ⽴ち下がりエッジでデータをサ
ンプリングするよう構成できます。
© National Instruments | 7-23
第7章
カウンタ
図 7-23 は、バッファ型 X1 位置測定を⽰したものです。
図 7-23. バッファ型位置測定
䝃䞁䝥䝹䜽䝻䝑䜽
(❧䛱ୖ䛜䜚䜶䝑䝆䛷䝃䞁䝥䝹)
䜹䜴䞁䝍䜢
䜰䞊䝮
Ch A
Ch B
䜹䜴䞁䝖
䝞䝑䝣䜯
0
1
1
2
3
4
1
3
ハードウェアタイミングシングルポイント位置測定
ハードウェアタイミングシングルポイント（HWTSP）位置測定の動作は、バッファ
型（サンプルクロック）位置測定と同じです。
メモ （NI USB-634x/635x/636x デバイス）X シリーズ USB デバイスは、
ハードウェアタイミングシングルポイント（HWTSP）操作をサポートして
いません。
カウンタ信号の接続についての詳細は、「デフォルトのカウンタ / タイマピン配列」
セクションを参照してください。
2 信号エッジ間隔測定
2 信号エッジ間隔測定は、パルス幅測定に類似していますが、AUX とゲートという
2 つの測定信号を使⽤する点で異なります。AUX ⼊⼒のアクティブエッジでカウント
が開始され、ゲート⼊⼒のアクティブエッジでカウントが終了します。2 信号エッジ
間隔測定を開始するには、カウンタをアームする必要があります。
カウンタがアームされた状態で、AUX ⼊⼒でアクティブエッジが発⽣すると、カウ
ンタはソースの⽴ち上がり（または⽴ち下がり）エッジの数をカウントします。AUX
⼊⼒のその他のエッジは無視されます。
カウンタは、ゲート⼊⼒のアクティブエッジを受信するとカウントを停⽌します。カ
ウンタはカウント値を FIFO に保存します。
AUX ⼊⼒の⽴ち上がりエッジまたは⽴ち下がりエッジをアクティブエッジにするよ
う構成することもできます。ゲート⼊⼒の⽴ち上がりエッジまたは⽴ち下がりエッジ
をアクティブエッジにするよう構成することもできます。
7-24 | ni.com
X シリーズユーザマニュアル
この測定タイプは、イベント数をカウントしたり、2 つの信号のエッジ間の時間を測
定する場合に使⽤します。このタイプの測定は、開始 / 停⽌トリガ測定、第 2 ゲート
測定、A 〜 B 測定などと呼ばれる場合があります。
X シリーズのエッジ間隔測定のオプションについては、以下のセクションを参照して
ください。
•
•
•
•
「単⼀ 2 信号エッジ間隔測定」
「指定なしバッファ型 2 信号エッジ間隔測定」
「サンプルクロックバッファ型 2 信号間隔測定」
「ハードウェアタイミングシングルポイント 2 信号間隔測定」
単⼀ 2 信号エッジ間隔測定
単⼀ 2 信号エッジ間隔測定では、カウンタは、ゲート信号のアクティブエッジと
AUX 信号のアクティブエッジ間にあるソース⼊⼒で発⽣する⽴ち上がり（または⽴
ち下がり）エッジの数をカウントします。カウンタは、カウント値を FIFO に保存し、
⼊⼒の他のエッジを無視します。その後、ソフトウェアによって格納されたカウント
値が読み取られます。
図 7-24 は、単⼀ 2 信号エッジ間隔測定を⽰したものです。
図 7-24. 単⼀ 2 信号エッジ間隔測定
䜹䜴䞁䝍䜢
䜰䞊䝮
ᐃ㛫㝸
AUX
䝀䞊䝖
䝋䞊䝇
䜹䜴䞁䝍್
0
0
0
0
1
2
3
4
5
6
䝷䝑䝏್
7
8
8
8
8
指定なしバッファ型 2 信号エッジ間隔測定
指定なしバッファ型および単⼀ 2 信号エッジの間隔測定は類似していますが、指定
なしバッファ型測定では複数の間隔を測定します。
カウンタは、ゲート信号のアクティブエッジと AUX 信号のアクティブエッジの間に
発⽣するソース⼊⼒の⽴ち上がり（または⽴ち下がり）エッジの数をカウントしま
す。その後、カウンタはカウント値を FIFO に保存します。カウンタは、ゲート信号
の次のアクティブエッジで、次の測定を開始します。DMA コントローラは保存され
た値をホストメモリに転送します。
© National Instruments | 7-25
第7章
カウンタ
図 7-25 は、指定なしバッファ型 2 信号エッジ間隔測定を⽰したものです。
図 7-25. 指定なしバッファ型 2 信号エッジ間隔測定
AUX
䝀䞊䝖
䝋䞊䝇
䜹䜴䞁䝍್
1
2
3
1
2
3
3
1
2
3
3
3
䝞䝑䝣䜯
3
3
3
サンプルクロックバッファ型 2 信号間隔測定
サンプルクロックバッファ型 2 信号間隔測定は、単⼀ 2 信号間隔測定に類似してい
ますが、バッファ型 2 信号間隔測定はサンプルクロックに基づいて複数の間隔で測
定を⾏います。カウンタは、ゲート信号のアクティブエッジと AUX 信号のアクティ
ブエッジの間に発⽣するソース⼊⼒の⽴ち上がり（または⽴ち下がり）エッジの数を
カウントします。カウンタはその後、サンプルクロックのエッジでカウント値を
FIFO に保存します。カウンタは、ゲート信号の次のアクティブエッジで、次の測定
を開始します。DMA コントローラは保存された値をホストメモリに転送します。
図 7-26 は、サンプルクロックバッファ型 2 信号間隔測定を⽰したものです。
図 7-26. サンプルクロックバッファ型 2 信号間隔測定
䝃䞁䝥䝹
䜽䝻䝑䜽
AUX
䝀䞊䝖
䝋䞊䝇
䜹䜴䞁䝍್
1
2
3
1
2
3
䝞䝑䝣䜯
3
1
2
3
3
3
ハードウェアタイミングシングルポイント 2 信号間隔測定
ハードウェアタイミングシングルポイント（HWTSP）2 信号間隔測定の動作は、サン
プルクロックバッファ型 2 信号間隔測定と同じです。詳細については、「サンプルク
ロックバッファ型 2 信号間隔測定」セクションを参照してください。
メモ ゲートのアクティブエッジおよび AUX のアクティブエッジがサンプ
ルクロック間で発⽣しないと、オーバーランエラーが起こります。
7-26 | ni.com
X シリーズユーザマニュアル
メモ （NI USB-634x/635x/636x デバイス）USB X シリーズデバイスは、
ハードウェアタイミングシングルポイント（HWTSP）操作をサポートして
いません。
カウンタ信号の接続についての詳細は、「デフォルトのカウンタ / タイマピン配列」
セクションを参照してください。
カウンタ出⼒アプリケーション
以下のセクションには、X シリーズデバイスで使⽤できるさまざまなカウンタ出⼒ア
プリケーションの⼀覧が記載されています。
•
•
•
•
•
「簡易パルス⽣成」
「パルス列⽣成」
「周波数の⽣成」
「周波数分周」
「ETS のパルス⽣成」
簡易パルス⽣成
X シリーズの簡易パルス⽣成のオプションについては、以下のセクションを参照して
ください。
• 「単⼀パルス⽣成」
• 「開始トリガによる単⼀パルス⽣成」
単⼀パルス⽣成
カウンタは、単⼀パルスを出⼒できます。パルスは、Counter n Internal Output 信号
に出⼒されます。
カウンタがアームされてから、パルスが開始されるまでの遅延を指定することができ
ます。遅延は、ソース⼊⼒のアクティブエッジの数で測定されます。
パルス幅は指定することができます。パルス幅も、ソース⼊⼒のアクティブエッジの
数によって測定されます。ソース⼊⼒のアクティブエッジ（⽴ち上がりまたは⽴ち下
がり）も、指定することができます。
© National Instruments | 7-27
第7章
カウンタ
図 7-27 は、4 つのパルス遅延が設定された幅が 3 であるパルスの⽣成を表していま
す（ソースの⽴ち上がりエッジを使⽤）。
図 7-27. 単⼀パルス⽣成
䜹䜴䞁䝍䜢䜰䞊䝮
䝋䞊䝇
ฟຊ
開始トリガによる単⼀パルス⽣成
カウンタは、ハードウェアの開始トリガ信号の 1 つのパルスに対して単⼀パルスを
出⼒できます。パルスは、Counter n Internal Output 信号に出⼒されます。
開始トリガ信号は、カウンタのゲート⼊⼒に接続できます。開始トリガからパルスが
開始されるまでの遅延を指定することができます。パルス幅を指定することもできま
す。遅延とパルス幅は、ソース⼊⼒のアクティブエッジの数で測定されます。
開始トリガ信号のパルスが 1 つ発⽣すると、カウンタはゲート⼊⼒を無視します。
図 7-28 は、4 つのパルス遅延が設定された幅が 3 であるパルスの⽣成を表していま
す（ソースの⽴ち上がりエッジを使⽤）。
図 7-28. 開始トリガによる単⼀パルス⽣成
䝀䞊䝖
(㛤ጞ䝖䝸䜺)
䝋䞊䝇
ฟຊ
パルス列⽣成
X シリーズのパルス列⽣成のオプションについては、以下のセクションを参照してく
ださい。
• 「有限パルス列⽣成」
• 「再トリガ可能なパルスまたはパルス列⽣成」
• 「連続パルス列⽣成」
• 「有限指定なしバッファ型パルス列⽣成」
• 「連続バッファ型指定なしパルス列⽣成」
• 「有限バッファ型サンプルクロックパルス列⽣成」
• 「連続バッファ型サンプルクロックパルス列⽣成」
7-28 | ni.com
X シリーズユーザマニュアル
有限パルス列⽣成
有限パルス列⽣成は、図 7-29 に⽰すように、プログラム可能な周波数およびデュー
ティーサイクルのパルス列を、指定したパルス数だけ⽣成します。X シリーズカウン
タでは、プライマリカウンタが指定されたパルス列を⽣成し、組込カウンタはプライ
マリカウンタが⽣成するパルスをカウントします。組込カウンタが指定されたティッ
クカウントに達すると、プライマリカウンタの⽣成を停⽌するトリガを⽣成します。
図 7-29. 有限パルス列⽣成 : 4 ティック初期遅延、4 パルス
䜹䜴䞁䝍䜢䜰䞊䝮
䝋䞊䝇
᭷ຠ㻌x
䜹䜴䞁䝍 x
レガシーモードの場合、カウンタの操作には 2 カウンタが必要で、組込カウンタは
使⽤しません。たとえば、カウンタ 0 で 4 パルス⽣成するには、カウンタ 0 がパル
ス列を⽣成して 2 番⽬のペアカウンタがそのパルス列をゲートします。ペアカウン
タのカウンタ 1 は、必要な幅のパルスを⽣成します。
メモ カウンタ 0 はカウンタ 1 と常にペアになり、カウンタ 2 はカウンタ
3 と常にペアになります。
経路設定は内部で⾏われます。図 7-30 は、有限パルス列タイミング図の例を⽰しま
す。
図 7-30. 有限パルス列タイミング（レガシーモード）
䜹䜴䞁䝍1
(䝨䜰䜹䜴䞁䝍)
䜹䜴䞁䝍0
⏕ᡂ᏶஢
再トリガ可能なパルスまたはパルス列⽣成
カウンタは、ハードウェアの開始トリガ信号の各パルスに対して単⼀または複数のパ
ルスを出⼒できます。⽣成されたパルスは、Counter n Internal Output 信号に出⼒さ
れます。
開始トリガ信号は、カウンタのゲート⼊⼒に接続できます。開始トリガから各パルス
が開始されるまでの遅延を指定することができます。パルス幅を指定することもでき
© National Instruments | 7-29
第7章
カウンタ
ます。遅延とパルス幅は、ソース⼊⼒のアクティブエッジの数で測定されます。初期
遅延は、再トリガで初期遅延を有効化（CO.EnableInitalDelayOnRetrigger）プロパ
ティを使⽤して、1 番⽬のトリガのみ、またはすべてのトリガに適⽤することができ
ます。単⼀パルスのデフォルトは TRUE で、有限パルス列のデフォルトは FALSE で
す。
カウンタは、パルスが⽣成されている間はゲート⼊⼒を無視します。パルス⽣成が完
了すると、カウンタは次のパルス⽣成を開始するために次の開始トリガを待機しま
す。⼀時停⽌トリガはゲート⼊⼒を使⽤するため、再トリガされたパルス列⽣成で⼀
時停⽌トリガは使⽤できません。
図 7-31 は、再トリガで初期遅延を有効化プロパティがデフォルトの TRUE に設定され
ている場合に、パルスの遅延が 5、幅が 3（ソースの⽴ち上がりエッジを使⽤）に設
定された 2 つのパルスの⽣成を表しています。
図 7-31. 再トリガ時の初期遅延が有効な再トリガ可能単⼀パルス⽣成
䜹䜴䞁䝍
䝻䞊䝗್
䝀䞊䝖
(㛤ጞ䝖䝸䜺)
4 3 2 1 0 2 1 0
4 3 2 1 0 2 1 0
5
5
䝋䞊䝇
ฟຊ
3
3
図 7-32 は、再トリガで初期遅延を有効化プロパティがデフォルトの FALSE に設定さ
れている同じパルス列を⽰します。
図 7-32. 再トリガ時の初期遅延が FALSE に設定されている再トリガ可能単⼀パルス⽣成
䜹䜴䞁䝍
䝻䞊䝗್
4 3 2 1 0 2 1 0
4 3 2 1 0 2 1 0
䝀䞊䝖
(㛤ጞ䝖䝸䜺)
䝋䞊䝇
ฟຊ
5
3
2
3
メモ トリガと 1 番⽬のアクティブエッジ間の最⼩時間は、ソースの
2 ティック分です。
カウンタ信号の接続についての詳細は、「デフォルトのカウンタ / タイマピン配列」
セクションを参照してください。
7-30 | ni.com
X シリーズユーザマニュアル
連続パルス列⽣成
連続パルス列⽣成は、プログラム可能な周波数とデューティーサイクルによってパル
ス列を⽣成します。パルスは、Counter n Internal Output 信号に出⼒されます。
カウンタがアームされてから、パルス列が開始されるまでの遅延を指定することがで
きます。遅延は、ソース⼊⼒のアクティブエッジの数で測定されます。
出⼒信号の HIGH パルスと LOW パルスの幅を指定できます。パルス幅は、ソース⼊
⼒のアクティブエッジの数として測定することもできます。ソース⼊⼒のアクティブ
エッジ（⽴ち上がりまたは⽴ち下がり）も、指定することができます。
カウンタは、アーム後またはハードウェア開始トリガに反応してすぐにパルス列の⽣
成を開始します。開始トリガは、カウンタのゲート⼊⼒に接続できます。
また、カウンタのゲート⼊⼒を⼀時停⽌トリガとして使⽤することもできます（開始
トリガとして使⽤されていない場合）。カウンタは、⼀時停⽌トリガがアクティブに
なるとパルスの⽣成を⼀時停⽌します。
図 7-33 は、ソースの⽴ち上がりエッジを使⽤した連続パルス列の⽣成を表したもの
です。
図 7-33. 連続パルス列⽣成
䝋䞊䝇
ฟຊ
䜹䜴䞁䝍䜢䜰䞊䝮
連続パルス列の⽣成は、周波数分周と呼ばれる場合もあります。出⼒信号の HIGH パ
ルスと LOW パルスの幅が M 周期と N 周期の場合、Counter n Internal Output 信号の
周波数はソース⼊⼒を M + N の値で分周して得られる周波数と等しくなります。
カウンタ信号の接続についての詳細は、「デフォルトのカウンタ / タイマピン配列」
セクションを参照してください。
バッファ型パルス列⽣成
X シリーズカウンタは、FIFO を使⽤してバッファ型パルス列⽣成を⾏うことができ
ます。バッファ型パルス列⽣成では、指定なしタイミングまたはサンプルクロックタ
イミングを使⽤できます。指定なしタイミングを使⽤する場合、パルスの待機および
アクティブ期間は書き込む各サンプルにより変更されます。サンプルクロックタイミ
ングでは、書き込む各サンプルが各サンプルクロックエッジで⽣成の待機およびアク
ティブ時間を更新します。待機およびアクティブ時間は、周波数とデューティーサイ
クル、およびアクティブティックと待機ティックで定義することもできます。
© National Instruments | 7-31
第7章
カウンタ
メモ バッファ型指定なしパルス列では、カウンタ出⼒の「DAQmx チャ
ンネルを作成」のパルス仕様は無視され、複数ポイントの書き込みで定義
されるパルス数を⽣成します。バッファ型サンプルクロックパルス列では、
カウンタ出⼒の「DAQmx チャンネルを作成」のパルス仕様は、カウンタ
の開始後、1 番⽬のサンプルクロックの前に⽣成され、複数ポイントの書
き込みで定義される更新数を⽣成します。
有限指定なしバッファ型パルス列⽣成
有限指定なしバッファ型パルス列⽣成は、可変待機およびアクティブ時間であらかじ
め定義された数のパルスを作成します。書き込む各ポイントにつき、単⼀パルスが⽣
成されます。書き込む待機およびアクティブ時間（パルス仕様）のペア数により、⽣
成されるパルス数を決定します。すべてのポイントが連続して⽣成され、ユーザ定義
パルス列を作成します。
表 7-6 および図 7-34 は、3 つのサンプルの有限指定なし⽣成の詳細を⽰しています。
表 7-6. 有限指定なしバッファ型パルス列⽣成
サンプル
待機ティック
アクティブティック
1
2
2
2
3
4
3
2
2
図 7-34. 有限指定なしバッファ型パルス列⽣成
䜹䜴䞁䝍
䝻䞊䝗್
1 0 1 0 2 1 0 3 2 1 0 1 0 1 0
䝋䞊䝇
ฟຊ
2
2
3
4
2
2
䜹䜴䞁䝍䜢䜰䞊䝮
連続バッファ型指定なしパルス列⽣成
連続バッファ型指定なしパルス列⽣成は、可変待機およびアクティブ時間でパルスの
連続列を作成します。このモードでは、指定した数のデータサンプルを⽣成した後に
停⽌するのではなく、連続⽣成はユーザが処理を停⽌するまで継続します。書き込む
各ポイントにつき、単⼀パルスが⽣成されます。すべてのポイントが連続して⽣成さ
れ、ユーザ定義パルス列を作成します。
有限バッファ型サンプルクロックパルス列⽣成
有限バッファ型サンプルクロックパルス列⽣成は、あらかじめ指定された数のパルス
列を作成します。書き込む各ポイントはパルス仕様を定義し、仕様は各サンプルク
7-32 | ni.com
X シリーズユーザマニュアル
ロックで更新されます。サンプルクロックが発⽣すると、現在のパルス（待機の後に
アクティブが続く）の⽣成を終了し、次のサンプル仕様に基づく次のパルスで出⼒を
更新します。
メモ 最後のサンプルが⽣成されると、パルス列はタスクが停⽌されるま
で継続してこれらの仕様に基づいて⽣成を⾏います。
表 7-7 および図 7-35 は、3 つのサンプルの有限サンプルクロック⽣成の詳細を⽰して
います。ここでは、チャンネル作成のパルス仕様は、2 ティック待機、2 ティックア
クティブ、3 ティック初期遅延です。
表 7-7. 有限バッファ型サンプルクロックパルス列⽣成
サンプル
待機ティック
アクティブティック
1
3
3
2
2
2
3
3
3
図 7-35. 有限バッファ型サンプルクロックパルス列⽣成
䜹䜴䞁䝍䜢䜰䞊䝮
䝃䞁䝥䝹
䜽䝻䝑䜽
䜹䜴䞁䝍
䝻䞊䝗್
2 1 0 1 0 1 0 1 0 2 1 0 2 1 0 2 1 0 2 1 0 1 0 1 0 2 1 0 2 1 0
䝋䞊䝇
ฟຊ
3
2
2
2
3
3
3
3
2
2
3
3
連続サンプルモードは、どこに保持されたデータを書き込むかに応じて異なります。
3 種類の⽅法とは、再⽣成モード、FIFO 再⽣成モード、⾮再⽣成モードのことです。
再⽣成モードでは、バッファにすでにあるデータを繰り返し出⼒します。
この標準の再⽣成では、データは PC バッファから連続的に FIFO にダウンロードさ
れ、出⼒されます。出⼒処理に⼲渉することなく、PC バッファに随時新しいデータ
を書き込めます。FIFO 再⽣成モードでは、バッファ全体が FIFO にダウンロードさ
れ、そこから再⽣成されます。データのダウンロードが完了すると、それ以降は
FIFO に新しいデータを書き込めません。FIFO 再⽣成モードでは、バッファ全体が
FIFO サイズ以下である必要があります。FIFO 再⽣成モードの利点は、⼀度操作を開
始するとメインホストメモリとやり取りする必要がなくなるため、過剰なバストラ
フィックによる問題が発⽣しなくなることです。
⾮再⽣成モードでは、古いデータは再利⽤されません。新しいデータを次々とバッ
ファに書き込む必要があります。プログラムが新しいデータを書き込む速度よりもサ
© National Instruments | 7-33
第7章
カウンタ
ンプルが⽣成される速度のほうが速い場合、バッファでアンダーフローが発⽣し、エ
ラーの原因となります。
連続バッファ型サンプルクロックパルス列⽣成
連続バッファ型サンプルクロックパルス列⽣成は、可変待機およびアクティブ時間で
パルスの連続列を作成します。このモードでは、指定した数のデータサンプルを⽣成
した後に停⽌するのではなく、連続⽣成はユーザが処理を停⽌するまで継続します。
書き込む各ポイントはパルス仕様を指定し、仕様は各サンプルクロックで更新されま
す。サンプルクロックが発⽣すると、現在のパルスの⽣成を終了し、次のパルスは次
のサンプル仕様を使⽤します。
周波数の⽣成
周波数を⽣成するには、パルス列⽣成モードでカウンタを使⽤するか、「周波数発⽣
器を使⽤する」セクションに記載される周波数発⽣回路を使⽤します。
周波数発⽣器を使⽤する
周波数発⽣器は、さまざまな周波数で⽅形波を⽣成できます。周波数発⽣器は、X シ
リーズ上の 4 つの汎⽤ 32 ビットカウンタ / タイマモジュールとは独⽴して動作しま
す。
図 7-36 は、周波数発⽣器のブロック図を⽰しています。
図 7-36. 周波数発⽣器ブロック図
20 MHz䝍䜲䝮䝧䞊䝇
÷2
࿘Ἴᩘฟຊ
䝍䜲䝮䝧䞊䝇
࿘ἼᩘⓎ⏕ჾ
࿘Ἴᩘฟຊ
100 kHz䝍䜲䝮䝧䞊䝇
ศ࿘ჾ
(1–16)
周波数発⽣器は、周波数出⼒信号を⽣成します。周波数出⼒信号は、周波数出⼒タイ
ムベースを 1 から 16 のいずれかの数値で分周して得られる周波数です。周波数出⼒
タイムベースは、20 MHz タイムベース、2 で分周した 20 MHz タイムベース、または
100 kHz タイムベースのいずれかです。
周波数出⼒のデューティーサイクルは、分周する数値が 1 か偶数の場合は 50% です。
分周する数値が奇数の場合、その数値を D とすると、周波数出⼒は周波数出⼒タイ
ムベースの (D + 1)/2 サイクルで LOW となり、(D - 1)/2 サイクルで HIGH となりま
す。
7-34 | ni.com
X シリーズユーザマニュアル
図 7-37 は、分周する値が 5 に設定されている場合の周波数発⽣器の出⼒波形を⽰し
ています。
図 7-37. 周波数発⽣器の出⼒波形
࿘Ἴᩘฟຊ
䝍䜲䝮䝧䞊䝇
࿘Ἴᩘฟຊ
(ศ࿘⋡ = 5)
周波数出⼒は、PFI <0..15> または RTSI <0..7> 端⼦のどれにでも接続できます。すべて
の PFI 端⼦が起動時に⾼インピーダンスに設定されます。FREQ OUT 信号はまた、多
くの内部タイミング信号に経路設定できます。
ソフトウェアでは、カウンタをパルス列⽣成⽤にプログラムするように周波数発⽣器
をプログラムできます。
カウンタ信号の接続についての詳細は、「デフォルトのカウンタ / タイマピン配列」
セクションを参照してください。
周波数分周
カウンタは、⼊⼒信号の分数となる周波数の信号を⽣成することができます。この機
能は、連続パルス列の⽣成と同じです。詳細については、「連続パルス列⽣成」セク
ションを参照してください。
カウンタ信号の接続についての詳細は、「デフォルトのカウンタ / タイマピン配列」
セクションを参照してください。
ETS のパルス⽣成
等価時間サンプリング（ETS）アプリケーションでは、ゲートのエッジがアクティブ
化された後に、カウンタは出⼒のパルスに指定された遅延を⽣成します。ゲートの各
アクティブエッジの後にカウンタは、ゲートと出⼒上のパルスの間の遅延を指定され
た分累積的に増分します。そのため、ゲートと⽣成されるパルス間の遅延は引き続き
増加します。
遅延値の増分は 0 〜 255 に設定できます。たとえば、増分値を 10 に指定すると、ア
クティブゲートエッジおよび出⼒パルス間の遅延は、新規パルスが⽣成される度に
10 増加します。
トリガを受け取る度に、遅延が 100 およびパルス幅が 200 のパルスを⽣成するよう
に、カウンタをプログラムしたとします。そして、遅延増分を 10 に指定したとしま
す。最初のトリガのパルス遅延は 100、2 番⽬は 110、3 番⽬は 120 となり、カウン
タのアームが解除されるまで繰り返されます。ゲートエッジによってトリガされたパ
ルスがまだ出⼒されている間に、さらなるゲートエッジがトリガされた場合、カウン
タは新しい⽅を無視します。
© National Instruments | 7-35
第7章
カウンタ
カウンタの出⼒で⽣成された波形は、デジタル化システムがシステムのナイキスト周
波数よりも⾼い周波数の反復波形をサンプルできる、アンダーサンプリングのアプリ
ケーションにタイミングを提供するために使⽤できます。図 7-38 は、ETS のパルス⽣
成の例を⽰しています。トリガからパルスまでの遅延は、以降の各ゲートアクティブ
エッジで増加します。
図 7-38. ETS のパルス⽣成
䝀䞊䝖
ฟຊ
D1
D2 = D1 + ΔD
D3 = D1 + 2ΔD
カウンタ信号の接続についての詳細は、「デフォルトのカウンタ / タイマピン配列」
セクションを参照してください。
カウンタタイミング信号
X シリーズデバイスには、以下のカウンタタイミング信号の機能があります。
• 「Counter n Source 信号」
• 「Counter n Gate 信号」
• 「Counter n Aux 信号」
• Counter n A 信号
• Counter n B 信号
• Counter n Z 信号
• 「Counter n Up_Down 信号」
• 「Counter n HW Arm 信号」
• 「Counter n Sample Clock 信号」
• Counter n Internal Output 信号
• Counter n TC 信号
• 「周波数出⼒信号」
メモ すべてのカウンタタイミング信号は、フィルタ処理が可能です。詳
細については、第 8 章「PFI」の「PFI フィルタ」セクションを参照してく
ださい。
このセクションでは、n は X シリーズカウンタ 0、1、2、または 3 を指します。たと
えば、Counter n Source は、Counter 0 Source（カウンタ 0 へのソース⼊⼒）、
Counter 1 Source（カウンタ 1 へのソース⼊⼒）、Counter 2 Source（カウンタ 2 へ
7-36 | ni.com
X シリーズユーザマニュアル
のソース⼊⼒）、または Counter 3 Source（カウンタ 3 へのソース⼊⼒）の 4 つの信
号を指しています。
これらの各信号では、デジタルフィルタがサポートされています。詳細については、
第 8 章「PFI」の「PFI フィルタ」セクションを参照してください。
Counter n Source 信号
カウンタが実⾏しているアプリケーションに応じて、Counter n Source 信号の選択
したエッジでカウンタ値が増分または減分します。表 7-8 は、端⼦が各アプリケー
ションでどのように使⽤されるかを⽰したものです。
表 7-8. カウンタアプリケーションと Counter n Source
アプリケーション
ソース端⼦の⽤途
パルス⽣成
カウンタタイムベース
1 カウンタ時間測定
カウンタタイムベース
2 カウンタ時間測定
⼊⼒端⼦
⾮バッファ型エッジカウント
⼊⼒端⼦
バッファ型エッジカウント
⼊⼒端⼦
2 エッジ間隔
カウンタタイムベース
信号を Counter n Source に経路設定する
各カウンタには、Counter n Source 信号に対する独⽴した⼊⼒セレクタがあります。
Counter n Source ⼊⼒には、以下の信号を経路設定できます。
•
•
•
•
•
•
•
•
100 MHz タイムベース
20 MHz タイムベース
100 kHz タイムベース
RTSI <0..7>
PFI <0..15>
PXI_CLK10
PXI_STAR
PXIe_DSTAR<A,B>
•
•
アナログ⽐較イベント
変化検出イベント
また、カウンタからの TC またはゲートは異なるカウンタソースに経路設定できます。
ドライバソフトウェアによっては、⼀部のオプションを使⽤できないことがあります。
© National Instruments | 7-37
第7章
カウンタ
Counter n Source を出⼒端⼦に経路設定する
Counter n Source 出⼒は、PFI <0..15>、RTSI <0..7>、または PXIe_DSTARC 端⼦のいず
れにも経路設定できます。すべての PFI が起動時に⾼インピーダンスに設定されま
す。
Counter n Gate 信号
Counter n Gate 信号は、アプリケーションに応じて、カウンタの開始や停⽌、カウ
ンタ値の保存などの様々な操作を実⾏できます。
信号を Counter n Gate に経路設定する
各カウンタには、Counter n Gate 信号に対する独⽴した⼊⼒セレクタがあります。
Counter n Gate ⼊⼒には、以下の信号を経路設定できます。
• RTSI <0..7>
•
PFI <0..15>
•
•
•
•
•
•
•
•
AI 基準トリガ（ai/ReferenceTrigger）
AI 開始トリガ（ai/StartTrigger）
AO サンプルクロック（ao/SampleClock）
DI サンプルクロック（di/SampleClock）
DI 基準トリガ（di/ReferenceTrigger）
DO サンプルクロック（do/SampleClock）
PXI_STAR
PXIe_DSTAR<A,B>
•
•
変化検出イベント
アナログ⽐較イベント
また、カウンタの内部出⼒またはソースは異なるカウンタのゲートに経路設定できま
す。
ドライバソフトウェアによっては、⼀部のオプションを使⽤できないことがありま
す。
Counter n Gate を出⼒端⼦に経路設定する
Counter n Gate 出⼒は、PFI <0..15>、RTSI <0..7>、または PXIe_DSTARC 端⼦のいずれ
にも経路設定できます。すべての PFI が起動時に⾼インピーダンスに設定されます。
Counter n Aux 信号
Counter n Aux 信号は、2 つの信号のエッジ間隔測定での最初のエッジを⽰します。
7-38 | ni.com
X シリーズユーザマニュアル
信号を Counter n Aux に経路設定する
各カウンタには、Counter n Aux 信号に対する独⽴した⼊⼒セレクタがあります。
Counter n Aux ⼊⼒には、以下の信号を経路設定できます。
• RTSI <0..7>
•
PFI <0..15>
•
•
•
•
AI 基準トリガ（ai/ReferenceTrigger）
AI 開始トリガ（ai/StartTrigger）
PXI_STAR
PXIe_DSTAR<A,B>
•
•
アナログ⽐較イベント
変化検出イベント
また、カウンタの内部出⼒、ゲート、またはソースは異なるカウンタの Aux に経路
設定できます。カウンタのゲートは Aux ⼊⼒に経路設定できます。
ドライバソフトウェアによっては、⼀部のオプションを使⽤できないことがありま
す。
Counter n A、Counter n B、Counter n Z 信号
Counter n B は、エッジカウントアプリケーションでのカウント⽅向を制御します。
位相差出⼒エンコーダまたは 2 パルスエンコーダを測定する場合、A、B、Z ⼊⼒を
各カウンタで使⽤します。
信号を A、B、Z カウンタ⼊⼒に経路設定する
各カウンタには、A、B、Z ⼊⼒それぞれに対して独⽴した⼊⼒セレクタがあります。
各⼊⼒には、以下の信号を経路設定できます。
• RTSI <0..7>
•
•
•
PFI <0..15>
PXI_STAR
PXIe_DSTAR<A,B>
•
アナログ⽐較イベント
Counter n Z 信号を出⼒端⼦に接続する
Counter n Z を RTSI <0..7> 端⼦に経路設定できます。
Counter n Up_Down 信号
Counter n Up_Down 信号は、Counter n B 信号の別名です。
© National Instruments | 7-39
第7章
カウンタ
Counter n HW Arm 信号
Counter n HW Arm 信号は、カウンタの⼊⼒ / 出⼒機能を開始できるよう有効にします。
カウンタの⼊出⼒機能を開始するには、まずカウンタを有効にする（アームする）必
要があります。バッファ型エッジカウントなど⼀部のアプリケーションでは、カウン
タはアーム後にカウントを始めます。また、単⼀パルス幅測定などのアプリケーショ
ンでは、カウンタはアーム後にゲート信号の待機を始めます。カウンタ出⼒操作は、
開始トリガに加えてアーム信号も使⽤できます。
ソフトウェアによって、カウンタをアームするか、ハードウェア信号でカウンタが
アームされるように構成することができます。このハードウェア信号は、ソフトウェ
アでアーム開始トリガと呼ばれます。ソフトウェアは、内部的にアーム開始トリガを
カウンタの Counter n HW Arm ⼊⼒に経路設定します。
信号を Counter n HW Arm ⼊⼒に経路設定する
Counter n HW Arm ⼊⼒には、以下の信号を経路設定できます。
• RTSI <0..7>
• PFI <0..15>
•
•
•
•
AI 基準トリガ（ai/ReferenceTrigger）
AI 開始トリガ（ai/StartTrigger）
PXI_STAR
PXIe_DSTAR<A,B>
•
•
アナログ⽐較イベント
変化検出イベント
カウンタの内部出⼒は、異なるカウンタの HW Arm に経路設定できます。
ドライバソフトウェアによっては、⼀部のオプションを使⽤できないことがあります。
Counter n Sample Clock 信号
Counter n Sample Clock（CtrnSampleClock）信号を使⽤して、サンプルクロック
集録および⽣成を⾏います。
Counter n Sample Clock には、内部または外部ソースを指定できます。さらに、測
定データのサンプルを、Counter n Sample Clock の⽴ち上がりエッジと⽴ち下がり
エッジのどちらで開始するかを指定することもできます。
DAQ デバイスは、FIFO が⼀杯のときに Counter n Sample Clock を受信すると、ホ
ストソフトウェアに対してオーバーフローエラーをレポートします。
7-40 | ni.com
X シリーズユーザマニュアル
内部ソースを使⽤する
内部ソースで Counter n Sample Clock を使⽤するには、信号ソースと信号の極性を
指定します。以下の信号をソースとして使⽤できます。
•
•
•
•
•
•
DI サンプルクロック（di/SampleClock）
DO サンプルクロック（do/SampleClock）
AI サンプルクロック（ai/SampleClock）
AI 変換クロック（ai/ConvertClock）
AO サンプルクロック（ao/SampleClock）
DI 変化検出出⼒
内部信号には、内部経路を介して Counter n Sample Clock に経路設定できるものが
いくつかあります。詳細については、『NIDAQmx ヘルプ』または『LabVIEW ヘル
プ』の「MAX でのデバイス経路設定」セクションを参照してください。
外部ソースを使⽤する
以下の信号を Counter n Sample Clock として経路設定できます。
• PFI <0..15>
•
•
•
RTSI <0..7>
PXI_STAR
PXIe_DSTAR<A,B>
•
アナログ⽐較イベント
Counter n Sample Clock の⽴ち上がり / ⽴ち下がりエッジでデータをサンプリング
できます。
Counter n Sample Clock を出⼒端⼦に経路設定する
Counter n Sample Clock 出⼒を PFI <0..15> 端⼦に経路設定できます。PFI 回路は、
PFI 端⼦を駆動する前に Counter n Sample Clock の極性を反転します。
Counter n Internal Output と Counter n TC 信号
Counter n Internal Output 信号は、Counter n TC に応じて変化します。
2 つのソフトウェア選択可能な出⼒オプションは、TC のパルス出⼒と TC のトグル出
⼒です。出⼒極性は、どちらのオプションもソフトウェアで選択できます。
パルスまたはパルス列⽣成タスクで、カウンタは Counter n Internal Output 信号上のパ
ルスを駆動します。Counter n Internal Output 信号は、内部的に経路を設定してカウン
タ / タイマ⼊⼒または AI、AO、DI、DO タイミング信号の外部ソースになります。
© National Instruments | 7-41
第7章
カウンタ
Counter n Internal Output を出⼒端⼦に経路設定する
Counter n Internal Output 出⼒は、PFI <0..15>、RTSI <0..7>、または PXIe_DSTARC 端
⼦のいずれにも経路設定できます。すべての PFI が起動時に⾼インピーダンスに設定
されます。
周波数出⼒信号
周波数出⼒（FREQ OUT）信号は、周波数出⼒発⽣器の出⼒です。
周波数出⼒を端⼦に経路設定する
周波数出⼒を、任意の FI <0..15> または PXIe_DSTARC 端⼦に経路設定できます。す
べての PFI が起動時に⾼インピーダンスに設定されます。また、FREQ OUT 信号を
DO サンプルクロックと DI サンプルクロックに接続することもできます。
デフォルトのカウンタ / タイマピン配列
デフォルトで、NI-DAQmx ではカウンタ / タイマ⼊⼒および出⼒は PFI ピンに経路設
定されます。
PCI Express、PXI Express、USB マスターミネーション、および USB BNC デバイスの
デフォルトの NI-DAQmx カウンタ / タイマ出⼒については、表 7-9 を参照してくださ
い。USB ネジ留め式端⼦デバイスのデフォルトの NI-DAQmx カウンタ / タイマ出⼒に
ついては、表 7-10 を参照してください。
メモ （NI USB BNC デバイス）NI USB BNC デバイスでは、デフォルトのコ
ネクタ 0 ピン番号は適⽤されません。
表 7-9. X シリーズ PCI Express/PXI Express/USB マスターミネーションデバイスのデフォ
ルト NI-DAQmx カウンタ / タイマピン
カウンタ / タイマ信号
デフォルトコネクタ 0 ピン番号（名前）
CTR 0 SRC
37 (PFI 8)
CTR 0 GATE
3 (PFI 9)
CTR 0 AUX
45 (PFI 10)
CTR 0 OUT
2 (PFI 12)
CTR 0 A
37 (PFI 8)
CTR 0 Z
3 (PFI 9)
CTR 0 B
45 (PFI 10)
CTR 1 SRC
42 (PFI 3)
7-42 | ni.com
X シリーズユーザマニュアル
表 7-9. X シリーズ PCI Express/PXI Express/USB マスターミネーションデバイスのデフォ
ルト NI-DAQmx カウンタ / タイマピン （続き）
カウンタ / タイマ信号
デフォルトコネクタ 0 ピン番号（名前）
CTR 1 GATE
41 (PFI 4)
CTR 1 AUX
46 (PFI 11)
CTR 1 OUT
40 (PFI 13)
CTR 1 A
42 (PFI 3)
CTR 1 Z
41 (PFI 4)
CTR 1 B
46 (PFI 11)
CTR 2 SRC
11 (PFI 0)
CTR 2 GATE
10 (PFI 1)
CTR 2 AUX
43 (PFI 2)
CTR 2 OUT
1 (PFI 14)
CTR 2 A
11 (PFI 0)
CTR 2 Z
10 (PFI 1)
CTR 2 B
43 (PFI 2)
CTR 3 SRC
6 (PFI 5)
CTR 3 GATE
5 (PFI 6)
CTR 3 AUX
38 (PFI 7)
CTR 3 OUT
39 (PFI 15)
CTR 3 A
6 (PFI 5)
CTR 3 Z
5 (PFI 6)
CTR 3 B
38 (PFI 7)
FREQ OUT
1 (PFI 14)
© National Instruments | 7-43
第7章
カウンタ
表 7-10. X シリーズ USB ネジ留め式端⼦デバイスのデフォルト NI-DAQmx
カウンタ / タイマピン
カウンタ / タイマ信号
デフォルトのピン番号（名前）
CTR 0 SRC
81 (PFI 8)
CTR 0 GATE
83 (PFI 9)
CTR 0 AUX
85 (PFI 10)
CTR 0 OUT
89 (PFI 12)
CTR 0 A
81 (PFI 8)
CTR 0 Z
83 (PFI 9)
CTR 0 B
85 (PFI 10)
CTR 1 SRC
76 (PFI 3)
CTR 1 GATE
77 (PFI 4)
CTR 1 AUX
87 (PFI 11)
CTR 1 OUT
91 (PFI 13)
CTR 1 A
76 (PFI 3)
CTR 1 Z
77 (PFI 4)
CTR 1 B
87 (PFI 11)
CTR 2 SRC
73 (PFI 0)
CTR 2 GATE
74 (PFI 1)
CTR 2 AUX
75 (PFI 2)
CTR 2 OUT
93 (PFI 14)
CTR 2 A
73 (PFI 0)
CTR 2 Z
74 (PFI 1)
CTR 2 B
75 (PFI 2)
CTR 3 SRC
78 (PFI 5)
CTR 3 GATE
79 (PFI 6)
CTR 3 AUX
80 (PFI 7)
CTR 3 OUT
95 (PFI 15)
CTR 3 A
78 (PFI 5)
7-44 | ni.com
X シリーズユーザマニュアル
表 7-10. X シリーズ USB ネジ留め式端⼦デバイスのデフォルト NI-DAQmx
カウンタ / タイマピン （続き）
カウンタ / タイマ信号
デフォルトのピン番号（名前）
CTR 3 Z
79 (PFI 6)
CTR 3 B
80 (PFI 7)
FREQ OUT
93 (PFI 14)
NI-DAQmx のカウンタ / タイマ信号には、これらのデフォルトを使⽤するか、他の
ソースおよび出⼒先を選択することができます。⼀般的なカウンタ測定および⽣成で
信号を接続する⽅法については、『NI-DAQmx ヘルプ』、または『LabVIEW ヘルプ』
で「カウンタ信号を接続する」を参照してください。X シリーズのカウンタ機能のデ
フォルト PFI ラインは、『NI-DAQmx ヘルプ』、または『LabVIEW ヘルプ』で「X シ
リーズ物理チャンネル」を参照してください。
カウンタトリガ
カウンタは、3 つの異なるトリガアクションをサポートします。
•
アーム開始トリガ — カウンタの⼊出⼒機能を開始するには、まずカウンタを有
効にする（アームする）必要があります。ソフトウェアによって、カウンタを
アームするか、ハードウェア信号でカウンタがアームされるように構成すること
ができます。このハードウェア信号は、ソフトウェアでアーム開始トリガと呼ば
れます。ソフトウェアは、内部的にアーム開始トリガをカウンタの Counter n
HW Arm ⼊⼒に経路設定します。
カウンタ出⼒操作では、開始 / ⼀時停⽌トリガに加え、アーム開始トリガを使⽤
できます。カウンタ⼊⼒操作では、アーム開始トリガを開始トリガと同様に使⽤
することができます。アーム開始トリガによって、複数のカウンタ⼊出⼒タスク
を同期化できます。
•
アーム開始トリガを使⽤する際は、アーム開始トリガソースを Counter n HW
Arm 信号に経路設定します。
開始トリガ — カウンタ出⼒操作では、開始トリガによって有限 / 連続パルス⽣
成を開始できます。連続パルス⽣成の場合は、パルスの⽣成がソフトウェアで停
⽌操作を実⾏するまで続⾏します。有限パルス⽣成の場合は、指定した数のパル
スが⽣成されると、再トリガ属性を使⽤しない限りは、パルス⽣成が停⽌しま
す。再トリガ属性を使⽤すると、次の開始トリガによって⽣成が再開されます。
開始トリガを使⽤する際は、開始トリガソースをそのカウンタの Counter n
Gate 信号⼊⼒に経路設定します。
カウンタ⼊⼒操作では、アーム開始トリガを開始トリガと同様に使⽤することが
できます。
© National Instruments | 7-45
第7章
•
カウンタ
⼀時停⽌トリガ — ⼀時停⽌トリガは、エッジカウントアプリケーションや連続
パルス⽣成アプリケーションで使⽤できます。エッジカウント集録では、カウン
タは外部トリガ信号が LOW になるとエッジカウントを停⽌し、HIGH になると
再開するか、あるいは、HIGH になると停⽌し、LOW になると再開します。連続
パルス⽣成では、カウンタは外部トリガ信号が LOW になるとパルス⽣成を停⽌
し、HIGH になると再開するか、あるいは、HIGH になると停⽌し、LOW になる
と再開します。
⼀時停⽌トリガを使⽤する際は、⼀時停⽌トリガソースをそのカウンタの
Counter n Gate 信号⼊⼒に経路設定します。
その他のカウンタの機能
以下のセクションには、X シリーズデバイスで使⽤できるその他のカウンタ機能の⼀
覧が記載されています。
カウンタをカスケード接続する
各カウンタの Counter n Internal Output 信号と Counter n TC 信号を、それぞれ別の
カウンタのゲート⼊⼒に内部接続することができます。2 つのカウンタをカスケード
接続することで、64 ビットカウンタを効果的に作成できます。カウンタをカスケー
ド接続することで、他のアプリケーションを有効にすることもできます。たとえば、
周波数測定の確度を向上させるために、「2 つのカウンタによる広範囲周波数」セク
ションで説明されているような逆周波数測定を使⽤できます。
プリスケール
プリスケールを使⽤すると、図 7-39 に⽰すように、カウンタの最⼤タイムベースよ
り⾼速な信号をカウントできるようになります。X シリーズデバイスでは、各カウン
タにおいて 8X と 2X のプリスケールが使⽤できます（プリスケールは無効にするこ
ともできます）。各プリスケーラは、8（または 2）までカウントし、ロールオーバー
する⼩型で簡単なカウンタで構成されます。このカウンタは、⼩型のカウンタのロー
ルオーバー回数をカウントするだけの⼤型のカウンタよりも⾼速に実⾏できます。し
たがって、プリスケーラはソースにおいて周波数分周を実⾏し、受け⼊れ信号の 8
分の 1（または 2 分の 1）の周波数を出⼒します。
図 7-39. プリスケール
እ㒊ಙྕ
䝥䝸䝇䜿䞊䝷䝻䞊䝹䜸䞊䝞䞊
(䜹䜴䞁䝍䛷䝋䞊䝇䛸䛧䛶౑⏝)
䜹䜴䞁䝍್
0
1
プリスケールは、連続的な繰り返し信号の周波数を測定するために使⽤されます。プ
リスケールカウンタは読み取り不可能なため、前回のロールオーバーから何回エッジ
が発⽣したか確認することができません。プリスケールは、7（または 1）ティック
7-46 | ni.com
X シリーズユーザマニュアル
までの誤差が許容できることを条件に、イベントカウントの⽬的で使⽤できます。プ
リスケールは、カウンタのソースが外部信号である場合に使⽤できます。また、プリ
スケールはカウンタのソースが内部タイムベース（100MHzTimebase、
20MHzTimebase、100kHzTimebase）の場合は使⽤できません。
同期モード
32 ビットカウンタは、ソース信号に同期してカウントアップまたはカウントダウン
します。ゲート信号およびその他のカウンタ⼊⼒はソース信号に対して⾮同期である
ため、X シリーズデバイスはこれらの信号を内部カウンタに渡す前に同期します。
デバイスを構成する⽅法により、X シリーズデバイスは 3 つの同期⽅法の 1 つを使⽤
します。
• 「100 MHz ソースモード」
• 「25 MHz を超える外部ソース」
• 「25 MHz 未満の外部または内部ソース」
100 MHz ソースモード
100 MHz ソースモードでは、デバイスは信号をソースの⽴ち上がりエッジで同期し、
3 番⽬の⽴ち上がりエッジでカウントします。図 7-40 に⽰されるように、カウント
が失われないようにエッジがパイプライン処理されます。
図 7-40. 100 MHz ソースモード
100 MHz䝋䞊䝇
ྠᮇ
䜹䜴䞁䝖
25 MHz を超える外部ソース
25 MHz を超える外部ソースでは、デバイスは信号をソースの⽴ち上がりエッジで同
期し、3 番⽬の⽴ち上がりエッジでカウントします。図 7-41 に⽰されるように、カ
ウントが失われないようにエッジがパイプライン処理されます。
図 7-41. 25 MHz を超える外部ソース
እ㒊䝋䞊䝇 >25 MHz
ྠᮇ
䜹䜴䞁䝖
© National Instruments | 7-47
第7章
カウンタ
25 MHz 未満の外部または内部ソース
25 MHz 未満の外部または内部ソースでは、デバイスはソース信号を数ナノ秒遅延さ
せた信号を⽣成します。図 7-42 で⽰すように、デバイスは信号をソース信号の⽴ち
上がりエッジで同期化し、遅延ソース信号の次の⽴ち上がりエッジをカウントしま
す。
図 7-42. 25 MHz 未満の外部または内部ソース
䝋䞊䝇
ྠᮇ
㐜ᘏ䝋䞊䝇
䜹䜴䞁䝖
7-48 | ni.com
8
PFI
X シリーズデバイスは、16 の PFI（プログラム可能な機能的インタフェース）信号を
備えています。そして、X シリーズデバイスには、最⼤ 32 ラインの双⽅向 DIO 信号
があります。
各 PFI は、以下のように個別に構成できます。
• スタティックデジタル⼊⼒
• スタティックデジタル出⼒
• AI、AO、DI、DO へのタイミング⼊⼒信号、またはカウンタ / タイマ機能
• AI、AO、DI、DO からのタイミング出⼒信号、またはカウンタ / タイマ機能
各 PFI ⼊⼒には、プログラム可能なデバウンスフィルタもあります。図 8-1 は、1 つ
の PFI ラインの回路を⽰したものです。各 PFI ラインは類似しています。
図 8-1. X シリーズ PFI 回路
䝍䜲䝭䞁䜾ಙྕ
䝇䝍䝔䜱䝑䜽DO
䝞䝑䝣䜯
䝇䝍䝔䜱䝑䜽DI
ධຊ䝍䜲䝭䞁䜾
ಙྕ䝉䝺䜽䝍䜈
᪉ྥ
ไᚚ
PFI
䝣䜱䝹䝍
I/Oಖㆤ
PFI x/P1/P2
ᚤᙅ䝥䝹䝎䜴䞁
PFI
ኚ໬᳨ฟ
端⼦がタイミング⼊⼒または出⼒として使⽤される場合、PFI x と呼ばれます（ここ
で x は 0 〜 15 の整数です）。端⼦がスタティックデジタル⼊⼒または出⼒として使⽤
される場合、P1.x または P2.x と呼ばれます。I/O コネクタでは、各端⼦は PFI x/P1.x
または PFI x/P2.x とラベル付けされています。
© National Instruments | 8-1
第8章
PFI
PFI 信号の電圧⼊⼒と出⼒レベルおよび電流駆動レベルは、デバイスの仕様に記載さ
れています。
PFI 端⼦をタイミング⼊⼒信号として使⽤する
PFI 端⼦を使⽤して、外部タイミング信号をさまざまな X シリーズ機能に経路設定し
ます。各 PFI 端⼦は、以下の信号に経路設定できます。
• （NI 632x/634x/6351/6353/6355/6361/6363/6365/6375 デバイス）AI 変換クロッ
ク（ai/ConvertClock）
• AI サンプルクロック（ai/SampleClock）
• AI 開始トリガ（ai/StartTrigger）
• AI 基準トリガ（ai/ReferenceTrigger）
• AI ⼀時停⽌トリガ（ai/PauseTrigger）
• AI サンプルクロックタイムベース（ai/SampleClockTimebase）
• AO 開始トリガ（ao/StartTrigger）
• AO サンプルクロック（ao/SampleClock）
• AO サンプルクロックタイムベース（ao/SampleClockTimebase）
• AO ⼀時停⽌トリガ（ao/PauseTrigger）
• ソース、ゲート、Aux、HW_Arm、A、B、Z のすべてのカウンタのカウンタ⼊⼒
信号
• Counter n Sample Clock
•
•
•
•
DI サンプルクロック（di/SampleClock）
DI サンプルクロックタイムベース（di/SampleClockTimebase）
DI 基準トリガ（di/ReferenceTrigger）
DO サンプルクロック（do/SampleClock）
ほとんどの機能で、PFI ⼊⼒の極性を構成、およびエッジかレベルに影響を受けるか
を構成することができます。
PFI 端⼦を使⽤してタイミング出⼒信号をエク
スポートする
以下のタイミング信号を、出⼒として構成された任意の PFI 端⼦に経路設定できま
す。
• （NI 632x/634x/6351/6353/6355/6361/6363/6365/6375 デバイス）AI 変換クロッ
ク *（ai/ConvertClock）
• AI ホールド完了イベント（ai/HoldCompleteEvent）
• AI 基準トリガ（ai/ReferenceTrigger）
• AI サンプルクロック（ai/SampleClock）
8-2 | ni.com
X シリーズユーザマニュアル
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
AI 開始トリガ（ai/StartTrigger）
AI ⼀時停⽌トリガ（ai/PauseTrigger）
AO サンプルクロック * （ao/SampleClock）
AO 開始トリガ（ao/StartTrigger）
AO ⼀時停⽌トリガ（ao/PauseTrigger）
DI サンプルクロック（di/SampleClock）
DI 開始トリガ（di/StartTrigger）
DI 基準トリガ（di/ReferenceTrigger）
DI ⼀時停⽌トリガ（di/PauseTrigger）
DO サンプルクロック *（do/SampleClock）
DO 開始トリガ（do/StartTrigger）
DO ⼀時停⽌トリガ（do/PauseTrigger）
Counter n Source
Counter n Gate
Counter n Internal Output
Counter n Sample Clock
Counter n Counter n HW Arm
•
•
•
周波数出⼒
PXI_STAR
•
•
•
アナログ⽐較イベント
RTSI <0..7>
変化検出イベント
ウォッチドッグタイマの期限切れパルス
メモ * の付いた信号は、端⼦で使⽤される前に反転します。これらの信
号はアクティブ LOW です。
PFI 端⼦をスタティックデジタル I/O として使
⽤する
各 PFI をスタティックデジタル⼊⼒またはスタティックデジタル出⼒として個々に構
成することができます。端⼦がスタティックデジタル⼊⼒または出⼒として使⽤され
る場合、P1.x または P2.x と呼ばれます。I/O コネクタでは、各端⼦は PFI x/P1.x また
は PFI x/P2.x とラベル付けされています。
そして、X シリーズデバイスには、最⼤ 32 ラインの双⽅向 DIO 信号があります。
© National Instruments | 8-3
第8章
PFI
PFI 端⼦をデジタル検出イベントで使⽤する
各 PFI はデジタル変化を検出するように構成できます。PFI ラインは、ハードウェア
タイミングタスクで使⽤中の場合はその値を読み取ることができませんが、変化検出
イベントを発⽣させるために使⽤できます。たとえば、8 つのタイミング DIO ライ
ンの変化検出を⾏いたい場合、常に変化する 8 つのラインとは別のもう 1 つのライ
ンを監視することで、期待通り 1 秒ごとに 8 つのラインが更新されていることを確
認したいとします。PFI ラインを変化検出⽤に設定すると、1 Hz 信号を確認できま
す。
PFI ⼊⼒信号を接続する
すべての PFI ⼊⼒接続は、D GND を基準にします。図 8-2 はこの基準、そして外部
PFI 0 ソースおよび外部 PFI 2 ソースを 2 つの PFI 端⼦に接続する⽅法を⽰しています。
図 8-2. PFI ⼊⼒信号の接続
PFI 0
PFI 2
PFI 0
䝋䞊䝇
PFI 2
䝋䞊䝇
D GND
I/O䝁䝛䜽䝍
X䝅䝸䞊䝈䝕䝞䜲䝇
PFI フィルタ
各 PFI、RTSI、PXI_STAR、または PXIe-DSTAR<A,B> 信号に対して、プログラム可能な
デバウンスフィルタを適⽤できます。フィルタを適⽤すると、使⽤するデバイスは
フィルタクロックの各⽴ち上がりエッジで⼊⼒信号をサンプリングします。X シリー
ズデバイスは、オンボード発振器を使⽤してフィルタクロックを⽣成します。
⼊⼒信号の LOW から HIGH への遷移の例を説明します。HIGH から LOW へも、同様
に遷移します。
8-4 | ni.com
X シリーズユーザマニュアル
たとえば、⼊⼒端⼦がしばらく LOW レベルであるとします。その後、その⼊⼒端⼦
が HIGH に変化する際に、何度かグリッチが発⽣するとします。フィルタクロックに
よって連続した N 個のエッジで HIGH 信号がサンプリングされると、LOW から
HIGH への遷移が回路の次の部分に伝播します。N の値は、フィルタの設定によって
表 8-1 のように決定されます。
表 8-1. フィルタ
フィルタ設定
フィルタ
クロック
N（信号をパ
スするために
必要なフィル
タクロック
数）
フィルタを確
実に通過する
パルス幅
フィルタを確
実に通過しな
いパルス幅
なし
—
—
—
—
90 ns（短）
100 MHz
9
90 ns
80 ns
5.12 μs（中）
100 MHz
512
5.12 μs
5.11 μs
2.56 ms（⾼）
100 kHz
256
2.56 ms
2.55 ms
カスタム
ユーザによる
構成可能
N
N/ タイム
ベース
(N - 1)/ タイム
ベース
各⼊⼒に対するフィルタの設定は、個別に構成できます。起動時にはフィルタは無効
になります。図 8-3 は、カスタムフィルタを N = 5 に設定した場合の⼊⼒における
LOW から HIGH への遷移を⽰しています。
図 8-3. フィルタの例
RTSI, PFI, 䜎䛯䛿
PXI_STAR➃Ꮚ
1
䝣䜱䝹䝍䜽䝻䝑䜽
1
2
3
4
1
2
3
4
5
䝣䜱䝹䝍䜽䝻䝑䜽䜢౑⏝䛧䛶
㞟㘓䛧䛯➃Ꮚ䛾䝃䞁䝥䝹䛜
5㐃⥆HIGH䛾ሙྜ䚸䝣䜱䝹䝍ᚋ
䛾ධຊ䛜HIGH䛻䛺䜚䜎䛩䚹
䝣䜱䝹䝍䛥䜜䛯ධຊ
フィルタを有効にすると、⼊⼒信号にジッタが発⽣します。最⼤ジッタは、タイム
ベースの 1 周期です。
PFI ⼊⼒が RTSI に直接経路設定されている場合、X シリーズデバイスは⼊⼒信号の
フィルタされた信号を使⽤しません。
© National Instruments | 8-5
第8章
PFI
I/O 保護
各 DIO および PFI 信号は、過電圧、低電圧、過電流の状態、および静電破壊から保護
されています。ただし、以下のガイドラインに従って、これらの不良状態を回避する
必要があります。
•
PFI または DIO ラインを出⼒として構成する場合は、DIO ラインを外部信号ソー
スや、グランド、または電源に接続しないでください。
•
PFI または DIO ラインを出⼒として構成する場合は、これらの信号に接続された
負荷の電流要件を認識する必要があります。DAQ デバイスの指定された電流出
⼒制限を超えないでください。ナショナルインスツルメンツは、⾼電流駆動を必
要とするデジタルアプリケーション⽤にいくつかの信号調節ソリューションを提
供しています。
PFI または DIO ラインを⼊⼒として構成する場合は、通常動作範囲外の電圧でラ
インを駆動しないでください。PFI または DIO ラインは AI 信号より⼩さな動作
範囲です。
DAQ デバイスは、静電気放電に敏感なデバイスとして取り扱う必要があります。
DAQ デバイスの操作や接続を⾏う際は、常に⾝体と装置に接地を施してくださ
い。
•
•
プログラム可能な電源投⼊時の状態
システムの起動およびリセット時に、ハードウェアはすべての PFI および DIO ライン
を⾼インピーダンス⼊⼒にデフォルトで設定します。DAQ デバイスは信号 HIGH ま
たは LOW を駆動しません。デバイスの仕様書に記載されているように、各ラインに
は微弱プルダウン抵抗が接続されています。
NI-DAQmx では、PFI および DIO ラインでプログラム可能な電源投⼊時の状態がサ
ポートされています。ソフトウェアで P0、P1、および P2 ラインに起動時の任意の
値をプログラムできます。PFI および DIO ラインは以下のように設定できます。
• 微弱プルダウン抵抗付きの⾼インピーダンス⼊⼒（デフォルト）
• 0 を駆動する出⼒
• 1 を駆動する出⼒
NI-DAQmx または MAX で電源投⼊時の状態を設定する⽅法の詳細については、
『NI-DAQmx ヘルプ』または『LabVIEW ヘルプ』を参照してください。
メモ X シリーズデバイスを使⽤して SCXI シャーシを制御する場合は、
DIO ライン 0、1、2、および 4 が通信ラインとして使⽤されるので、これ
らの信号への悪影響を回避するためには、デフォルトの⾼インピーダンス
状態のままで起動する必要があります。
8-6 | ni.com
9
デジタル接続とクロック⽣成
デジタル経路設定回路は、以下の主な役割を果たします。
•
バスインタフェースと集録 / ⽣成サブシステム（アナログ I/O、デジタル I/O、
カウンタ）の間のデータの流れを制御します。デジタル経路設定回路は、可能で
あれば FIFO を各サブシステムで使⽤して効率的にデータを移動します。
•
タイミング信号と制御信号の経路設定をします。集録 / ⽣成サブシステムは、こ
れらの信号によって集録と⽣成を制御します。これらの信号は次のソースから受
け⼊れることができます。
•
– X シリーズデバイス
– RTSI を介するシステムのその他のデバイス
– PFI 端⼦を介するユーザの⼊⼒
– PXI_STAR 端⼦を介するユーザの⼊⼒
X シリーズデバイスでメインクロック信号を経路設定し、⽣成します。
クロック経路設定
図 9-1 は、X シリーズデバイスのクロック経路設定回路を⽰しています。
図 9-1. X シリーズクロック経路設定回路
䜸䞁䝪䞊䝗
100 MHz
Ⓨ᣺ჾ
RTSI <0..7>
PXIe_CLK100
PXI_STAR
PFI
PXIe-DSTAR<A, B>
÷ 10
እ㒊ᇶ‽
䜽䝻䝑䜽
10 MHzᇶ‽䜽䝻䝑䜽
(RTSI <0..7>
ฟຊ䝉䝺䜽䝍䜈)
100 MHz
䝍䜲䝮䝧䞊䝇
PLL
20 MHz
䝍䜲䝮䝧䞊䝇
÷5
÷ 200
100 kHz
䝍䜲䝮䝧䞊䝇
© National Instruments | 9-1
第9章
デジタル接続とクロック⽣成
100 MHz タイムベース
100 MHz タイムベースは、すべての内部サブシステムでタイムベースとして使⽤でき
ます。
100 MHz タイムベースは、以下のソースから⽣成されます。
• オンボード発振器
• 外部信号（外部基準クロックを使⽤）
20 MHz タイムベース
20 MHz タイムベースは、さまざまな AI/AO タイミング信号の⽣成に使⽤できます。
20 MHz タイムベースは、32 ビット汎⽤カウンタ / タイマへのソース⼊⼒としても使
⽤できます。
20 MHz タイムベースは、100 MHz タイムベースを分周して⽣成されます。
100 kHz タイムベース
100 kHz タイムベースは、さまざまな AI/AO タイミング信号の⽣成に使⽤できます。
100 kHz タイムベースは、32 ビット汎⽤カウンタ / タイマへのソース⼊⼒としても使
⽤できます。
100 kHz タイムベースは、20 MHz タイムベースを 200 で分周して⽣成されます。
外部基準クロック
外部基準クロックは、X シリーズデバイスで内部タイムベース（100 MHz タイムベー
ス、20 MHz タイムベース、および 100 kHz タイムベース）のソースとして使⽤でき
ます。外部基準クロックを使⽤することによって、内部タイムベースを外部クロック
に同期できます。
以下の信号を接続して、外部基準クロックを駆動できます。
• RTSI <0..7>
•
•
•
•
PFI <0..15>
PXIe_CLK100
PXI_STAR
PXIe_DSTAR<A,B>
外部基準クロックは、位相ロックループ（PLL）への⼊⼒です。PLL は、内部タイム
ベースを⽣成します。
9-2 | ni.com
X シリーズユーザマニュアル
注意 デバイスが同期中またはタスクにより使⽤されている間は、外部基
準クロックを接続解除しないでください。接続解除すると、デバイスが不
明な状態になる原因となります。接続解除する前に、基準クロックを使⽤
するすべてのタスクが停⽌されていることを確認してください。
基準クロックを使⽤して PLL を有効または無効にすると、すべてのサブシ
ステムのクロックに影響を与えます。このため、PLL は、その他のタスク
がデバイスのサブシステムで実⾏されていない場合のみ有効または無効に
できます。
10 MHz 基準クロック
10 MHz 基準クロックを使⽤して、その他のデバイスを X シリーズデバイスに同期で
きます。10 MHz 基準クロックを RTSI <0..7> 端⼦または PFI <0..15> 端⼦に経路設定で
きます。RTSI バスに接続されるその他のデバイスは、この信号をクロック⼊⼒として
使⽤できます。
10 MHz 基準クロックは、オンボード発振器を分周することによって⽣成されます。
複数のデバイスを同期する
以下のセクションには、複数の X シリーズデバイスの同期に関する情報が記載され
ています。
PXI Express デバイス
PXI Express システムでは、デバイスを PXIe_CLK100 に同期できます。このアプリケー
ションでは、PXI Express シャーシがイニシエータの役割をします。各 PXI Express モ
ジュールは、PXIe_CLK100 をその外部基準クロックに経路設定します。
PXI Express システムでのもう 1 つのオプションは、PXI_STAR を使⽤することです。
Star トリガコントローラデバイスは、イニシエータとして機能し、クロック信号で
PXI_STAR を駆動します。各ターゲットデバイスは、PXI_STAR を外部基準クロックに
経路設定します。
PCI Express デバイス
X シリーズ PCI Express デバイスの経路設定機能と RTSI バスおよび PFI バスを使⽤し
て、使⽤するアプリケーションにより複数のデバイスを同期するいくつかの⽅法があ
ります。
複数のデバイスを共通のタイムベースに同期するには、デバイスを 1 つイニシエー
タとして選択しタイムベースを⽣成します。イニシエータデバイスは、10 MHz 基準
クロックを RTSI <0..7> 端⼦または PFI <0..15> 端⼦に経路設定します。
© National Instruments | 9-3
第9章
デジタル接続とクロック⽣成
すべてのデバイス（イニシエータデバイスを含む）は、RTSI または PFI から 10 MHz
基準クロックを受け取ります。この信号は、外部基準クロックになります。各デバイ
スの PLL は、外部基準クロックに同期された内部タイムベースを⽣成します。
すべてのデバイスが共通のタイムベースを使⽤するまたは基準とすると、それらのデ
バイスで操作を同期し、RTSI バスまたは PFI バスを通じて共通の開始トリガを送信
し、サンプルクロックを同じ値に設定することができます。
USB デバイス
USB X シリーズデバイスの経路設定機能と PFI バスを使⽤して、使⽤するアプリケー
ションにより複数のデバイスを同期するいくつかの⽅法があります。
複数のデバイスを共通のタイムベースに同期するには、デバイスを 1 つイニシエー
タとして選択しタイムベースを⽣成します。イニシエータデバイスは、10 MHz 基準
クロックを PFI <0..15> 端⼦に経路設定します。
すべてのデバイス（イニシエータデバイスを含む）は、PFI から 10 MHz 基準クロッ
クを受け取ります。この信号は、外部基準クロックになります。各デバイスの PLL
は、外部基準クロックに同期された内部タイムベースを⽣成します。
すべてのデバイスが共通のタイムベースを使⽤するまたは基準とすると、それらのデ
バイスで操作を同期し、PFI バスを通じて共通の開始トリガを送信し、サンプルク
ロックを同じ値に設定することができます。
リアルタイムシステムインテグレーション
（RTSI）
リアルタイムシステムインテグレーション（RTSI）は、デバイス間で信号を転送する
ためのバスで、以下を実⾏できます。
•
共通のクロック（またはタイムベース）を使⽤して、複数のデバイスでタイミン
グエンジンを駆動します。
•
デバイス間のトリガ信号を共有する
ナショナルインスツルメンツの DAQ、モーション、ビジョン、および CAN デバイ
スが RTSI をサポートしています。
PCI Express システムでは、RTSI バスは RTSI バスインタフェースとリボンケーブルで
構成されています。このバスは、コンピュータ内の DAQ、ビジョン、モーション、
および CAN の最⾼ 5 つのデバイス上の機能間でタイミングとトリガ信号を接続でき
ます。
PXI Express システムでは、RTSI バスは PXI Express バックプレーンの PXI および
PXI Express トリガ信号に置換されます。このバスは、システム内の DAQ の 7 つのデ
バイス上の複数の機能間でタイミングとトリガ信号を接続できます。
USB デバイスは RTSI バスをサポートしていません。
9-4 | ni.com
X シリーズユーザマニュアル
RTSI コネクタのピン配列
（NI PCIe-632x/634x/635x/636x デバイス）図 9-2 は RTSI コネクタのピン配列を⽰し、
表 9-1 は RTSI 信号を説明しています。
図 9-2. PCI Express X シリーズデバイス RTSI のピン配列
➃Ꮚ34
➃Ꮚ33
➃Ꮚ2
➃Ꮚ1
表 9-1. RTSI 信号
RTSI バス信号
端⼦
RTSI 7
34
RTSI 6
32
RTSI 5
30
RTSI 4
28
RTSI 3
26
RTSI 2
24
RTSI 1
22
RTSI 0
20
接続なし。信号をこれらの端⼦に接続しないでくだ
さい。
1 〜 18
D GND
19, 21, 23, 25, 27, 29, 31, 33
© National Instruments | 9-5
第9章
デジタル接続とクロック⽣成
RTSI を出⼒として使⽤する
RTSI <0..7> は、双⽅向の端⼦です。出⼒として、以下の信号を RTSI 端⼦に駆動できま
す。
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
AI 開始トリガ（ai/StartTrigger）
AI 基準トリガ（ai/ReferenceTrigger）
AI 変換クロック * （ai/ConvertClock）
AI サンプルクロック（ai/SampleClock）
AI ⼀時停⽌トリガ（ai/PauseTrigger）
AO サンプルクロック * （ao/SampleClock）
AO 開始トリガ（ao/StartTrigger）
AO ⼀時停⽌トリガ（ao/PauseTrigger）
DI 開始トリガ（di/StartTrigger）
DI サンプルクロック（di/SampleClock）
DI ⼀時停⽌トリガ（di/PauseTrigger）
DI 基準トリガ（di/ReferenceTrigger）
DO 開始トリガ（do/StartTrigger）
DO サンプルクロック *（do/SampleClock）
DO ⼀時停⽌トリガ（do/PauseTrigger）
10 MHz 基準クロック
Counter n Source、Gate、Z、Internal Output
変化検出イベント
アナログ⽐較イベント
FREQ OUT
PFI <0..5>
メモ
*
の付いた信号は、RTSI 端⼦で駆動される前に反転します。
RTSI 端⼦をタイミング⼊⼒信号として使⽤する
RTSI 端⼦を使⽤して、外部タイミング信号をさまざまな X シリーズの機能に経路設
定できます。各 RTSI 端⼦は、以下の信号に経路設定できます。
• AI 変換クロック（ai/ConvertClock）
• AI サンプルクロック（ai/SampleClock）
• AI 開始トリガ（ai/StartTrigger）
• AI 基準トリガ（ai/ReferenceTrigger）
• AI ⼀時停⽌トリガ（ai/PauseTrigger）
• AI サンプルクロックタイムベース（ai/SampleClockTimebase）
9-6 | ni.com
X シリーズユーザマニュアル
•
•
•
•
•
•
•
•
•
•
•
AO 開始トリガ（ao/StartTrigger）
AO サンプルクロック（ao/SampleClock）
AO サンプルクロックタイムベース（ao/SampleClockTimebase）
AO ⼀時停⽌トリガ（ao/PauseTrigger）
ソース、ゲート、Aux、HW_Arm、A、B、または Z のすべてのカウンタのカウン
タ⼊⼒信号
DI サンプルクロック（di/SampleClock）
DI 開始トリガ（di/StartTrigger）
DI ⼀時停⽌トリガ（di/PauseTrigger）
DI 基準トリガ（di/ReferenceTrigger）
DO サンプルクロック（do/SampleClock）
DO サンプルクロックタイムベース（do/SampleClockTimebase）
ほとんどの機能で、RTSI ⼊⼒の極性を構成、およびエッジまたはレベルに影響を受け
るかを構成することができます。
RTSI フィルタ
各 PFI、RTSI、または PXI_STAR 信号に対して、プログラム可能なデバウンスフィルタ
を適⽤できます。詳細については、第 8 章「PFI」の「PFI フィルタ」セクションを参
照してください。
PXI および PXI Express クロックとトリガ信号
PXI および PXI Express クロックとトリガ信号は PXI Express デバイスのみで使⽤でき
ます。
PXIe_CLK100
PXIe_CLK100 は、PXI Express 測定または制御システムで複数モジュールを同期する
ための歪みの少ない⼀般的な 100 MHz 基準クロックです。PXIe バックプレーンは、
PXI Express シャーシの各周辺スロットに独⽴した PXIe_CLK100 を⽣成する役割をし
ます。詳細については、www.pxisa.org で「PXI Express Specification」を参照して
ください。
PXIe_SYNC100
PXIe_SYNC100 は、PXI Express 測定または制御システムで複数のモジュールを同期す
るために使⽤する、低スキューの⼀般的な 10 MHz 基準クロックです。デューティー
サイクルは 10% です。この信号を使⽤して、PXI_CLK10 を使⽤するモジュールと
PXIe_CLK100 を使⽤するモジュールを正確に同期します。PXI Express バックプレー
ンは、PXI Express シャーシの各周辺スロットに独⽴した PXIe_SYNC100 を⽣成する
役割をします。詳細については、www.pxisa.org で「PXI Express Specification」を
参照してください。
© National Instruments | 9-7
第9章
デジタル接続とクロック⽣成
PXI_CLK10
PXI_CLK10 は、PXI 測定または制御システムで複数モジュールを同期するための共通
の歪みの少ない 10 MHz 基準クロックです。PXI バックプレーンは、PXI シャーシの各
周辺スロットに独⽴した PXI_CLK10 を⽣成する役割をします。
メモ PXI_CLK10 は、X シリーズデバイスで基準クロックとして使⽤でき
ません。
PXI トリガ
PXI シャーシは、システム内の各モジュールに 8 つのバストリガラインを提供しま
す。トリガは 1 つのモジュールから他のモジュールへ渡すこともできるため、監視
下または制御下にある⾮同期外部イベントに正確なタイミングで応答できます。トリ
ガは、いくつかの異なる PXI 周辺モジュールの操作を同期するために使⽤できます。
X シリーズデバイスでは、PXI トリガの 8 つのラインは RTSI <0..7> と同様の働きをし
ます。
8 個以上のスロットを持つ PXI シャーシでは、PXI トリガラインが複数の独⽴したバ
スに分割される場合があることに注意してください。詳細については、使⽤する
シャーシの関連ドキュメントを参照してください。
PXI_STAR トリガ
PXI Express システムでは、Star トリガバスがシステムタイミングスロットとその他
の周辺スロットの間で専⽤のトリガラインを実装します。Star トリガは、複数のデバ
イスを同期する、またはデバイス間で共通トリガを共有するために使⽤できます。
Star トリガコントローラは、このシステムタイミングスロットに取り付けることがで
き、トリガ信号をその他の周辺モジュールに提供します。この機能を必要としないシ
ステムでは、このシステムタイミングスロットに任意の標準周辺モジュールを取り付
けることができます。
X シリーズデバイスは、Star トリガコントローラから Star トリガ信号（PXI_STAR）
を受け取ります。PXI_STAR は、外部ソースとして多くの AI、AO、およびカウンタ信
号に使⽤できます。
X シリーズデバイスは Star トリガコントローラではありません。X シリーズのデバイ
スは、PXI システムのシステムタイミングスロットで使⽤できますが、Star トリガの
機能は使⽤できません。
PXI_STAR フィルタ
各 PFI、RTSI、PXIe_DSTAR、または PXI_STAR 信号に対して、プログラム可能なデバ
ウンスフィルタを適⽤できます。詳細については、第 8 章「PFI」の「PFI フィルタ」
セクションを参照してください。
9-8 | ni.com
X シリーズユーザマニュアル
PXIe_DSTAR<A..C>
PXI Express デバイスは、各スロットおよびシステムタイミングスロット間で、⾼品
質で⾼周波数のポイント間接続を提供します。これらの接続は、PXI Express システ
ムタイミングモジュールと周辺デバイスの間で、⾼周波数のポイント間接続を確⽴す
る 3 つの低電圧差動 Star トリガ形式です。複数の接続を使⽤すると、経路設定機能
が向上するため、より多くのアプリケーションを作成できます。
表 9-2 は、3 つの差動 Star（DSTAR）ラインおよびその使⽤⽬的を⽰します。
表 9-2. PXIe_DSTAR ラインの説明
トリガライン
⽬的
PXIe_DSTARA
⾼速で⾼品質なクロック信号を、システムタイミングス
ロットから周辺機器に送信（⼊⼒）。
PXIe_DSTARB
⾼速で⾼品質なトリガ信号を、システムタイミングスロッ
トから周辺機器に送信（⼊⼒）。
PXIe_DSTARC
⾼速で⾼品質なトリガまたはクロック信号を、周辺機器か
らシステムタイミングスロットに送信（出⼒）。
DSTAR ラインは、PXI Express デバイスを PXI Express システムタイミングモジュール
と使⽤する場合のみ使⽤可能です。詳細については、www.pxisa.org で
「PXI Express Specification」を参照してください。
© National Instruments | 9-9
バスインタフェース
10
X シリーズのバスインタフェース回路は、ホストメモリと測定 / 集録回路間のデータ
を効率的に移動します。X シリーズデバイスは、以下のプラットフォームで使⽤でき
ます。
• PCI Express
•
•
PXI Express
USB
データの転送⽅法
X シリーズデバイスのバスインタフェースデータ転送については、以下のセクション
を参照してください。
PCI Express/PXI Express デバイスのデータ転送⽅法
PCI Express バスを介してデータを転送するには、主に以下の⽅法があります。
• ダイレクトメモリアクセス (DMA)—DMA は、デバイスとコンピュータメモリ間
で CPU を関与させずにデータを転送する⽅法です。使⽤可能な転送⽅法の中で
は、DMA が⼀番速いデータ転送⽅法になります。NI は、⾼速な処理能⼒の実
現、そしてシステム稼働率の向上のために、DMA ハードウェアおよびソフト
ウェアの技術を使⽤しています。DMA は、PCI Express および PXI Express デバ
イスのデフォルトのデータ転送⽅法です。
NI PCI Express および PXI Express X シリーズデバイスには、データブロックを効
率よく転送するために、8 つの完全に独⽴した DMA コントローラが搭載されて
います。DMA コントローラ 1 つを各測定と集録ブロックに使⽤できます。
– アナログ⼊⼒
– アナログ出⼒
– Counter 0
– Counter 1
– Counter 2
– Counter 3
– デジタル波形⽣成（デジタル出⼒）
– デジタル波形集録（デジタル⼊⼒）
各 DMA コントローラのチャンネルには、FIFO、および FIFO を埋めるまたは空
にするための独⽴したプロセスがあります。これにより、転送に関わるバスが最
適なパフォーマンスで操作を独⽴して⾏うことが可能になります。データはポー
© National Instruments | 10-1
第 10 章
バスインタフェース
ト間で同時に転送されます。DMA コントローラは、FIFO との間でバースト転送
をサポートしています。
各 DMA コントローラは、PCI Express/PXI Express バスの使⽤を最適化するいく
つかの機能をサポートしています。DMA コントローラは、FIFO を介してデータ
をパックおよびアンパックします。この機能によって、DMA コントローラは
DAQ 回路への複数の 16 ビット転送を PCI Express 上でひとつの 32 ビットバース
ト転送に組み合わせることができます。また、DMA コントローラは、PCI
Express/PXI Express 上の整列されていないメモリバッファを⾃動的に処理しま
す。
•
プログラム I/O— プログラム I/O は、ユーザのプログラムがデータの転送を⾏
うデータ転送⽅法です。プログラムにおける読み取りまたは書き込みの各呼び
出しにより、データ転送が開始されます。プログラム I/O は、通常、ソフト
ウェアタイミング（オンデマンド）操作に使⽤されます。詳細については、
第 5 章「アナログ出⼒」の「アナログ出⼒データの⽣成⽅法」セクションを参
照してください。
USB デバイスのデータ転送⽅法
USB バスを介してデータを転送するには、主に以下の⽅法を使⽤します。
• USB 信号ストリーム —USB 信号ストリームは、NI デバイス上のマイクロコント
ローラの介⼊なしで、USB バルク転送を使⽤して、デバイスとコンピュータのメ
モリの間でデータを転送する⽅法です。NI は、⾼速な処理能⼒の実現、そして
USB デバイスでのシステム稼働率の向上のために、USB 信号ストリームハード
ウェアおよびソフトウェアの技術を使⽤しています。
USB X シリーズデバイスには、データブロックを効率よく転送するために、8 つ
の完全に独⽴した USB 信号ストリームが搭載されています。これらのチャンネ
ルは、チャンネルを要求する最初の 8 つの測定 / 集録回路に割り当てられます。
• プログラム I/O— プログラム I/O は、ユーザのプログラムがデータの転送を⾏
うデータ転送⽅法です。プログラムにおける読み取りまたは書き込みの各呼び
出しにより、データ転送が開始されます。プログラム I/O は、通常、ソフト
ウェアタイミング（オンデマンド）操作に使⽤されます。詳細については、
第 5 章「アナログ出⼒」の「アナログ出⼒データの⽣成⽅法」セクションを参
照してください。
10-2 | ni.com
X シリーズユーザマニュアル
PXI Express に関する注意事項
PXI Express クロックおよびトリガ信号は PXI デバイスのみで使⽤できます。
PXI および PXI Express クロックおよびトリガ信号
PXI および PXI Express クロックおよびトリガ信号の詳細については、第 9 章「デジ
タル接続とクロック⽣成」の「PXI_CLK10」、「PXI トリガ」、「PXI_STAR トリガ」、
「PXI_STAR フィルタ」、「PXIe_DSTAR<A..C>」、「PXIe_CLK100」、および
「PXIe_SYNC100」セクションを参照してください。
PXI Express
PXI Express X シリーズデバイスは、PXI Express シャーシの任意の PXI Express スロッ
トに取り付けることができます。
PXI Express 仕様は、PXI System Alliance（www.pxisa.org）によって作成されてい
ます（英語）。
© National Instruments | 10-3
11
トリガ処理
トリガとは、データ収集の開始や停⽌などのアクションを発⽣させる信号を指しま
す。トリガを構成するには、トリガの⽣成⽅法とトリガの発⽣要因となるアクション
を決定します。すべての X シリーズデバイスは、内部ソフトウェアトリガと外部デ
ジタルトリガの両⽅をサポートします。また、デバイスにはアナログトリガをサポー
トするものもあります。デバイスの各サブシステムに対してトリガが実⾏可能な動作
については、以下のセクションを参照してください。
•
•
•
第 4 章「アナログ⼊⼒」の「アナログ⼊⼒トリガ」セクション
第 5 章「アナログ出⼒」の「アナログ出⼒トリガ」セクション
第 7 章「カウンタ」の「カウンタトリガ」セクション
メモ X シリーズデバイスの中には、アナログトリガをサポートしないも
のもあります。トリガの互換性の詳細については、デバイスの仕様を参照
してください。
デジタルソースによるトリガ
DAQ デバイスは、デジタル信号でトリガを⽣成できます。ソースおよびエッジを指
定する必要があります。デジタルソースとして、PFI、RTSI、または PXI_STAR を使⽤
できます。
エッジは、デジタル信号の⽴ち上がりエッジまたは⽴ち下がりエッジのどちらかにす
ることができます。⽴ち上がりエッジは、LOW 論理レベルから HIGH 論理レベルへ
の遷移です。⽴ち下がりエッジは HIGH から LOW の遷移です。
図 11-1 は、⽴ち下がりエッジのトリガを⽰します。
図 11-1. ⽴ち下がりエッジトリガ
5V
䝕䝆䝍䝹䝖䝸䜺
0V
❧䛱ୗ䛜䜚䜶䝑䝆䛜㞟㘓䜢㛤ጞ
© National Instruments | 11-1
第 11 章
トリガ処理
また、デジタルソースからトリガが発⽣した時にある動作を実⾏するように DAQ デ
バイスをプログラミングすることもできます。動作は以下に影響を与える場合があり
ます。
•
•
•
•
アナログ⼊⼒集録
アナログ出⼒⽣成
カウンタ動作
デジタル波形の集録 / ⽣成
アナログソースによるトリガ
⼀部の X シリーズデバイスでは、アナログ信号でトリガを⽣成できます。デバイス
のトリガオプションについては、デバイスの仕様書を参照してください。
図 11-2 は、MIO X シリーズデバイスのアナログトリガ回路を⽰しています。
図 11-2. MIO X シリーズデバイスアナログトリガ回路
䜰䝘䝻䜾
ධຊ
䝏䝱䞁䝛䝹
+
PGIA
ADC
–
AIᅇ㊰
Mux
APFI <0..1>
11-2 | ni.com
䜰䝘䝻䜾
䝖䝸䜺
᳨ฟ
䜰䝘䝻䜾ẚ㍑䜲䝧䞁䝖
(䜰䝘䝻䜾䝖䝸䜺
ᅇ㊰ฟຊ)
AOᅇ㊰
DIOᅇ㊰
䜹䜴䞁䝍ᅇ㊰
X シリーズユーザマニュアル
図 11-3 は、同時 MIO X シリーズデバイスのアナログトリガ回路を⽰しています。
図 11-3. 同時 MIO X シリーズデバイスアナログトリガ回路
+
NI-PGIA
–
ADC
AIᅇ㊰
䜰䝘䝻䜾
ධຊ
䝏䝱䞁䝛䝹
Mux
+
NI-PGIA
–
ADC
䜰䝘䝻䜾
䝖䝸䜺
᳨ฟ
䜰䝘䝻䜾ẚ㍑䜲䝧䞁䝖
AOᅇ㊰
(䜰䝘䝻䜾䝖䝸䜺
ᅇ㊰ฟຊ)
DIOᅇ㊰
䜹䜴䞁䝍ᅇ㊰
APFI <0..1>
ソースおよびアナログトリガタイプを指定する必要があります。ソースは、APFI
<0,1> 端⼦またはアナログ⼊⼒チャンネルのいずれかです。
APFI <0,1> 端⼦
APFI <0,1> 端⼦のいずれかをアナログトリガとして使⽤する場合、低インピーダンス信
号ソース（1 kΩ 未満のソースインピーダンス）で端⼦を駆動する必要があります。
APFI <0,1> が未接続の場合は、不正確なトリガの原因となる隣接する端⼦からのクロス
トークの影響を受ける可能性があります。第 5 章「アナログ出⼒」の「AO 基準選択」
セクションで説明されているように、APFI <0,1> 端⼦は、AO 外部基準⼊⼒などの他の
機能に使⽤されることもあることに注意してください。
アナログ⼊⼒チャンネル
使⽤するデバイスに応じて、「MIO X シリーズデバイスのアナログ⼊⼒チャンネル」
または「同時 MIO X シリーズデバイスのアナログ⼊⼒チャンネル」セクションを参
照してください。
MIO X シリーズデバイスのアナログ⼊⼒チャンネル
任意のアナログ⼊⼒チャンネルを選択して、NI-PGIA を駆動します。NI-PGIA は、⼊
⼒グランド基準設定および⼊⼒レンジに応じて信号を増幅します。この後、NI-PGIA
の出⼒はアナログトリガ検出回路を駆動します。NI-PGIA を使⽤することで、⼊⼒信
号で極めて⼩さい電圧変化をトリガすることができます。
DAQ デバイスが AI チャンネルをアナログトリガのソースとして使⽤する場合、トリ
ガ待機中は AI のマルチプレクサは他の AI チャンネルを NI-PGIA に経路設定してはい
けません。他のチャンネルが NI-PGIA に経路設定されている場合、⽬的のチャンネル
上のトリガを受け損ねる可能性があります。また、他のチャンネルで発⽣したトリガ
を誤って受信してしまう可能性があります。
© National Instruments | 11-3
第 11 章
トリガ処理
このため、トリガソースとして AI チャンネルを使⽤する場合、いくつかの制約が設
けられています。アナログ開始トリガを使⽤する場合、トリガチャンネルはチャンネ
ルリストの最初のチャンネルである必要があります。アナログ基準または⼀時停⽌ト
リガを使⽤し、アナログチャンネルがトリガのソースである場合、チャンネルリスト
には 1 つのチャンネルのみ含ませることができます。
同時 MIO X シリーズデバイスのアナログ⼊⼒チャンネル
同時 MIO X シリーズデバイスでは、各 AI チャンネルが専⽤の NI-PGIA を駆動しま
す。NI-PGIA は、指定された⼊⼒レンジに従って信号を増幅します。この後、
NI-PGIA の出⼒はアナログトリガ検出回路を駆動します。NI-PGIA を使⽤することで、
⼊⼒信号で極めて⼩さい電圧変化をトリガすることができます。
チャンネルはマルチプレクサで切り替えを⾏う必要がないため、アナログ⼊⼒チャン
ネルリストの順序に関する制限や、基準トリガおよび⼀時停⽌トリガのチャンネル数
に制限はありません。ただし、アナログ⼊⼒チャンネルはスキャンリストになければ
なりません。
アナログトリガの動作
アナログトリガ検出回路の出⼒は、アナログ⽐較イベント信号です。アナログ⽐較イ
ベント信号に応じて動作を実⾏するよう DAQ デバイスをプログラムできます。動作
は以下に影響を与える場合があります。
•
•
•
•
•
アナログ⼊⼒集録
アナログ出⼒⽣成
デジタル⼊⼒動作
デジタル出⼒動作
カウンタ動作
アナログ⽐較イベントを出⼒端⼦に経路設定する
アナログ⽐較イベントは、<0..15> または RTSI <0..7> 端⼦のどれにでも経路設定する
ことができます。
11-4 | ni.com
X シリーズユーザマニュアル
アナログトリガの種類
アナログトリガ回路を異なるトリガモードに構成します。
•
アナログエッジトリガ — アナログトリガ回路を構成して、アナログ信号が指定
したレベルよりも下または上になるタイミングを読み取ります。
レベル以下のアナログトリガモードでは、図 11-4 に⽰すように、信号値がレベ
ル以下になるとトリガが⽣成されます。
図 11-4. レベル以下のアナログトリガモード
䝺䝧䝹
䜰䝘䝻䜾ẚ㍑䜲䝧䞁䝖
レベル以上のアナログトリガモードでは、図 11-5 に⽰すように、信号値がレベ
ル以下になるとトリガが⽣成されます。
図 11-5. レベル以上のアナログトリガモード
䝺䝧䝹
䜰䝘䝻䜾ẚ㍑䜲䝧䞁䝖
•
ヒステリシスによるアナログエッジトリガ — ヒステリシスは、DAQ デバイスが
トリガ条件を認識する前に、⼊⼒信号が通過する必要のあるトリガレベルよりも
上または下のレベルでプログラム可能な電圧領域を追加し、信号のノイズまたは
ジッタにより発⽣する不正確なトリガを削減します。
–
ヒステリシスによるアナログエッジトリガ（⽴ち上がりスロープ）— ⽴ち
上がりスロープでヒステリシスを使⽤する場合、トリガレベルとヒステリシ
スの量を指定します。⾼しきい値はトリガレベルで、低しきい値はトリガレ
ベルからヒステリシスを差し引いた値です。
トリガがアサートされるには、信号は最初に低しきい値よりも下のレベルに
あり、その状態から⾼しきい値よりも上のレベルに遷移する必要がありま
す。トリガは、信号が低しきい値よりも下のレベルに戻るまでアサートされ
© National Instruments | 11-5
第 11 章
トリガ処理
た状態で残ります。トリガ検出回路の出⼒は、図 11-6 に⽰すように、内部
アナログ⽐較イベントの信号です。
図 11-6. ヒステリシスによるアナログエッジトリガの⽴ち上がりスロープの例
䛭䛾ᚋ䚸ಙྕ䛜㧗䛧䛝䛔್௨ୖ䛻
䛺䜛䛸䚸䜰䝘䝻䜾ẚ㍑䜲䝧䞁䝖䛜
䜰䝃䞊䝖䛥䜜䜎䛩䚹
䝠䝇䝔䝸䝅䝇
䜎䛪䚸ಙྕ䛿ప䛧䛝䛔್
௨ୗ䛻䛺䜛ᚲせ䛜䛒䜚䜎䛩䚹
㧗䛧䛝䛔್
(䝺䝧䝹)
ప䛧䛝䛔್
(䝺䝧䝹 – 䝠䝇䝔䝸䝅䝇)
䜰䝘䝻䜾ẚ㍑䜲䝧䞁䝖
–
ヒステリシスによるアナログエッジトリガ（⽴ち下がりスロープ）— ⽴ち
下がりスロープでヒステリシスを使⽤する場合、トリガレベルとヒステリシ
スの量を指定します。低しきい値はトリガレベルで、⾼しきい値はトリガレ
ベルにヒステリシスを加算した値です。
信号は最初に⾼しきい値よりも上のレベルにあり、その状態から低しきい値
よりも下のレベルに遷移する必要があります。トリガは、信号が⾼しきい地
よりも上のレベルに戻るまでアサートされた状態で残ります。トリガ検出回
路の出⼒は、図 11-7 に⽰すように、内部アナログ⽐較イベントの信号です。
図 11-7. ヒステリシスによるアナログエッジトリガの⽴ち下がりスロープの例
䜎䛪䚸ಙྕ䛿㧗䛧䛝䛔್௨ୖ
䛻䛺䜛ᚲせ䛜䛒䜚䜎䛩䚹
䝠䝇䝔䝸䝅䝇
㧗䛧䛝䛔್
(䝺䝧䝹 + 䝠䝇䝔䝸䝅䝇)
ప䛧䛝䛔್
(䝺䝧䝹)
䛭䛾ᚋ䚸ಙྕ䛜ప䛧䛝䛔್௨ୗ䛻䛺䜛䛸䚸
䜰䝘䝻䜾ẚ㍑䜲䝧䞁䝖䛜䜰䝃䞊䝖䛥䜜䜎䛩䚹
䜰䝘䝻䜾ẚ㍑䜲䝧䞁䝖
11-6 | ni.com
X シリーズユーザマニュアル
•
アナログウィンドウトリガ — アナログウィンドウトリガは、アナログ信号が 2
つの電圧レベルにより定義されたウィンドウの外側から内側を通過する（⼊る）
か、またはウィンドウの内側から外側を通過する（出る）際に起こります。ウィ
ンドウの上限値およびウィンドウの下限値を設定して、レベルを指定します。
図 11-8 は、信号がウィンドウに⼊るとアサートするトリガを⽰します。
図 11-8. アナログウィンドウトリガモード（ウィンドウに⼊る）
ୖ㝈
ୗ㝈
䜰䝘䝻䜾ẚ㍑䜲䝧䞁䝖
アナログトリガの確度
アナログトリガ回路は、トリガソースの電圧とプログラム可能なトリガ DAC の出⼒
を⽐較します。レベル（つまり、ウィンドウトリガモードでの上限および下限）を構
成すると、デバイスはトリガ DAC の出⼒を調整します。これらの DAC の確度また
は分解能の詳細については、アナログトリガの確度や分解能についての説明も含むデ
バイスの仕様を参照してください。
確度を向上させるには、以下を実⾏してください。
•
•
APFI <0,1> の代わりに AI チャンネル（⼊⼒レンジが⼩さい）をトリガソースと
して使⽤します。DAQ デバイスは APFI <0,1> 信号を増幅しません。AI チャンネ
ルを使⽤する場合、NI-PGIA はアナログトリガ回路を駆動する前に AI チャンネ
ル信号を増幅します。⼩さい⼊⼒レンジで AI チャンネルを構成すると、⼊⼒信
号で極めて⼩さい電圧変化をトリガすることができます。
ソフトウェアを使⽤してアナログトリガ回路をキャリブレーションします。トリ
ガ信号のスルーレートが⾼い場合、有効なトリガ条件が満たされてからアナログ
トリガ回路がアナログ⽐較イベントを送り出すまでの伝播遅延は測定に影響を与
える場合があります。これらの状態の測定への影響が顕著な場合、タスクを正常
に構成し、周知の信号をアナログトリガに適⽤することによって、アナログトリ
ガ回路でソフトウェアキャリブレーションを実⾏することができます。測定結果
を予想結果と⽐較し、ソフトウェアに適⽤する必要なオフセットを計算して、希
望するトリガ動作を微調整できます。
© National Instruments | 11-7
デバイス特有の情報
A
この付録には、以下の X シリーズデバイスのデバイスピン配列、仕様、ケーブルと
アクセサリのオプション、およびその他の情報が含まれています。
•
•
•
•
•
•
•
•
•
•
「NI 6320」
「NI 6321/6341」
「NI 6323/6343」
「NI 6345/6355」
「NI 6351/6361」
「NI 6353/6363」
「NI 6356/6366/6376」
「NI 6358/6368/6378」
「NI 6365」
「NI 6375」
ここに記載されていないデバイスのドキュメントについては、ni.com/manuals を
参照してください。
NI 6320
以下のセクションには、NI PCIe-6320 デバイスに関する情報が記載されています。
NI 6320 ピン配列
図 A-1 は、NI PCIe-6320 デバイスのピン配列を⽰します。各信号の詳細については、
第 3 章「コネクタと LED の情報」の「I/O コネクタ信号の説明」セクションを参照し
てください。
© National Instruments | A-1
付録 A
デバイス特有の情報
AI 0 (AI 0+)
68 34
AI 8 (AI 0–)
AI GND
67 33
AI 1 (AI 1+)
AI 9 (AI 1–)
66 32
AI GND
AI 2 (AI 2+)
65 31
AI 10 (AI 2–)
AI GND
64 30
AI 3 (AI 3+)
AI 11 (AI 3–)
63 29
AI GND
AI SENSE
62 28
AI 4 (AI 4+)
AI 12 (AI 4–)
61 27
AI GND
AI 5 (AI 5+)
60 26
AI 13 (AI 5–)
AI GND
59 25
AI 6 (AI 6+)
AI 14 (AI 6–)
58 24
AI GND
AI 7 (AI 7+)
57 23
AI 15 (AI 7–)
AI GND
56 22
NC
NC
55 21
NC
NC
54 20
NC
D GND
53 19
P0.4
P0.0
52 18
D GND
P0.5
51 17
P0.1
D GND
50 16
P0.6
P0.2
49 15
D GND
P0.7
48 14
+5 V
P0.3
47 13
D GND
PFI 11/P2.3
46 12
D GND
PFI 10/P2.2
45 11
PFI 0/P1.0
D GND
44 10
PFI 1/P1.1
PFI 2/P1.2
43
9
D GND
PFI 3/P1.3
42
8
+5 V
PFI 4/P1.4
41
7
D GND
PFI 13/P2.5
40
6
PFI 5/P1.5
PFI 15/P2.7
39
5
PFI 6/P1.6
PFI 7/P1.7
38
4
D GND
PFI 8/P2.0
37
3
PFI 9/P2.1
D GND
36
2
PFI 12/P2.4
D GND
35
1
PFI 14/P2.6
䝁䝛䜽䝍 0
(AI 0-15)
図 A-1. NI PCIe-6320 ピン配列
➃Ꮚ㻌68
➃Ꮚ㻌34
➃Ꮚ 35
➃Ꮚ 1
NC = ᥋⥆䛺䛧
メモ このデバイスのデフォルトの NI-DAQmx カウンタ / タイマピンの⼀
覧については、表 7-9「X シリーズ PCI Express/PXI Express/USB マスターミ
ネーションデバイスのデフォルト NI-DAQmx カウンタ / タイマピン」を参
照してください。デフォルトの NI-DAQmx カウンタ⼊⼒の詳細について
は、『NI-DAQmx ヘルプ』または『LabVIEW ヘルプ』で「カウンタ信号を
接続する」を参照してください。
A-2 | ni.com
X シリーズユーザマニュアル
NI 6320 デバイス仕様
NI 6320 デバイスの詳細については、『NI 632x デバイス 仕様』を参照してください。
NI 6320 のアクセサリとケーブルのオプション
NI は、DAQ デバイスと使⽤するさまざまなアクセサリとケーブルを提供していま
す。詳細については、第 2 章「DAQ システムの概要」の「ケーブルとアクセサリ」
セクションを参照してください。
NI 6321/6341
以下のセクションには、NI PCIe-6321、NI PCIe/PXIe-6341、NI USB-6341 デバイスに関
する情報が記載されています。
NI 6321/6341 ピン配列
図 A-2 は、NI PCIe-6321 デバイスおよび NI PCIe/PXIe-6341 デバイスのピン配列を⽰
しています。各信号の詳細については、第 3 章「コネクタと LED の情報」の「I/O コ
ネクタ信号の説明」セクションを参照してください。
© National Instruments | A-3
付録 A
デバイス特有の情報
AI 0 (AI 0+)
68 34
AI 8 (AI 0–)
AI GND
67 33
AI 1 (AI 1+)
AI 9 (AI 1–)
66 32
AI GND
AI 2 (AI 2+)
65 31
AI 10 (AI 2–)
AI GND
64 30
AI 3 (AI 3+)
AI 11 (AI 3–)
63 29
AI GND
AI SENSE
62 28
AI 4 (AI 4+)
AI 12 (AI 4–)
61 27
AI GND
AI 5 (AI 5+)
60 26
AI 13 (AI 5–)
AI GND
59 25
AI 6 (AI 6+)
AI 14 (AI 6–)
58 24
AI GND
AI 7 (AI 7+)
57 23
AI 15 (AI 7–)
AI GND
56 22
AO 0
AO GND
55 21
AO 1
AO GND
54 20
NC
D GND
53 19
P0.4
P0.0
52 18
D GND
P0.5
51 17
P0.1
D GND
50 16
P0.6
P0.2
49 15
D GND
P0.7
48 14
+5 V
P0.3
47 13
D GND
PFI 11/P2.3
46 12
D GND
PFI 10/P2.2
45 11
PFI 0/P1.0
D GND
44 10
PFI 1/P1.1
PFI 2/P1.2
43
9
D GND
PFI 3/P1.3
42
8
+5 V
PFI 4/P1.4
41
7
D GND
PFI 13/P2.5
40
6
PFI 5/P1.5
PFI 15/P2.7
39
5
PFI 6/P1.6
PFI 7/P1.7
38
4
D GND
PFI 8/P2.0
37
3
PFI 9/P2.1
D GND
36
2
PFI 12/P2.4
D GND
35
1
PFI 14/P2.6
䝁䝛䜽䝍 0
(AI 0-15)
図 A-2. NI PCIe-6321 および NI PCIe/PXIe-6341 ピン配列
➃Ꮚ 68
➃Ꮚ 34
➃Ꮚ 35
➃Ꮚ 1
NC = ᥋⥆䛺䛧
メモ このデバイスのデフォルトの NI-DAQmx カウンタ / タイマピンの⼀
覧については、表 7-9「X シリーズ PCI Express/PXI Express/USB マスターミ
ネーションデバイスのデフォルト NI-DAQmx カウンタ / タイマピン」を参
照してください。デフォルトの NI-DAQmx カウンタ⼊⼒の詳細について
は、『NI-DAQmx ヘルプ』または『LabVIEW ヘルプ』で「カウンタ信号を
接続する」を参照してください。
A-4 | ni.com
X シリーズユーザマニュアル
図 A-3 は、NI USB-6341 ネジ留め式端⼦のピン配列を⽰します。各信号の詳細につい
ては、第 3 章「コネクタと LED の情報」の「I/O コネクタ信号の説明」セクションを
参照してください。
図 A-3. NI USB-6341 ネジ留め式端⼦のピン配列
AI 0 (AI 0+)
AI 8 (AI 0–)
AI GND
AI 1 (AI 1+)
AI 9 (AI 1–)
AI GND
AI 2 (AI 2+)
AI 10 (AI 2–)
AI GND
AI 3 (AI 3+)
AI 11 (AI 3–)
AI GND
AI SENSE
AI GND
AO 0
AO GND
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
AI 4 (AI 4+)
AI 12 (AI 4–)
AI GND
AI 5 (AI 5+)
AI 13 (AI 5–)
AI GND
AI 6 (AI 6+)
AI 14 (AI 6–)
AI GND
AI 7 (AI 7+)
AI 15 (AI 7–)
AI GND
NC
AI GND
AO 1
AO GND
P0.0
P0.1
P0.2
P0.3
P0.4
P0.5
P0.6
P0.7
PFI 0/P1.0
PFI 1/P1.1
PFI 2/P1.2
PFI 3/P1.3
PFI 4/P1.4
PFI 5/P1.5
PFI 6/P1.6
PFI 7/P1.7
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
PFI 8/P2.0
D GND
PFI 9/P2.1
D GND
PFI 10/P2.2
D GND
PFI 11/P2.3
D GND
PFI 12/P2.4
D GND
PFI 13/P2.5
D GND
PFI 14/P2.6
D GND
PFI 15/P2.7
+5 V
NC = ᥋⥆䛺䛧
メモ このデバイスのデフォルトの NI-DAQmx カウンタ / タイマピンの⼀
覧については、表 7-10「X シリーズ USB ネジ留め式端⼦デバイスのデフォ
ルト NI-DAQmx カウンタ / タイマピン」を参照してください。デフォルト
の NI-DAQmx カウンタ⼊⼒の詳細については、
『NI-DAQmx ヘルプ』または
『LabVIEW ヘルプ』で「カウンタ信号を接続する」を参照してください。
© National Instruments | A-5
付録 A
デバイス特有の情報
図 A-4 は、NI USB-6341 BNC のピン配列を⽰します。各信号の詳細については、第 3
章「コネクタと LED の情報」の「I/O コネクタ信号の説明」セクションを参照してく
ださい。
図 A-4. NI USB-6341 BNC ピン配列
このデバイスのデフォルトの NI-DAQmx カウンタ / タイマピンの⼀覧については、
表 7-9「X シリーズ PCI Express/PXI Express/USB マスターミネーションデバイスのデ
フォルト NI-DAQmx カウンタ / タイマピン」を参照してください。デフォルトの
NI-DAQmx カウンタ⼊⼒の詳細については、『NI-DAQmx ヘルプ』または『LabVIEW
ヘルプ』で「カウンタ信号を接続する」を参照してください。
A-6 | ni.com
X シリーズユーザマニュアル
NI 6321/6341 デバイス仕様
NI 6321 デバイスの詳細については、『NI 6321 デバイス 仕様』を参照してください。
NI 6341 デバイスの詳細については、『NI 6341 デバイス 仕様』を参照してください。
NI 6321/6341 のアクセサリとケーブルのオプション
NI は、DAQ デバイスと使⽤するさまざまなアクセサリとケーブルを提供していま
す。詳細については、第 2 章「DAQ システムの概要」の「ケーブルとアクセサリ」
セクションを参照してください。
NI 6323/6343
以下のセクションには、NI PCIe-6323、NI PCIe-6343、NI USB-6343 デバイスに関する
情報が記載されています。
NI 6323/6343 ピン配列
図 A-5 は、NI PCIe-NI 6323/6343 デバイスのピン配列を⽰します。I/O 信号は 2 つの
68 ピンコネクタに分かれています。各信号の詳細については、第 3 章「コネクタと
LED の情報」の「I/O コネクタ信号の説明」セクションを参照してください。
© National Instruments | A-7
付録 A
デバイス特有の情報
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
AI 8 (AI 0–)
AI 1 (AI 1+)
AI GND
AI 10 (AI 2–)
AI 3 (AI 3+)
AI GND
AI 4 (AI 4+)
AI GND
AI 13 (AI 5–)
AI 6 (AI 6+)
AI GND
AI 15 (AI 7–)
AO 0
AO 1
NC
P0.4
D GND
P0.1
P0.6
D GND
+5 V
D GND
D GND
PFI 0/P1.0
PFI 1/P1.1
D GND
+5 V
D GND
PFI 5/P1.5
PFI 6/P1.6
D GND
PFI 9/P2.1
PFI 12/P2.4
PFI 14/P2.6
NC = ᥋⥆䛺䛧
䝁䝛䜽䝍 1
(AI 16-31)
AI 0 (AI 0+)
AI GND
AI 9 (AI 1–)
AI 2 (AI 2+)
AI GND
AI 11 (AI 3–)
AI SENSE
AI 12 (AI 4–)
AI 5 (AI 5+)
AI GND
AI 14 (AI 6–)
AI 7 (AI 7+)
AI GND
AO GND
AO GND
D GND
P0.0
P0.5
D GND
P0.2
P0.7
P0.3
PFI 11/P2.3
PFI 10/P2.2
D GND
PFI 2/P1.2
PFI 3/P1.3
PFI 4/P1.4
PFI 13/P2.5
PFI 15/P2.7
PFI 7/P1.7
PFI 8/P2.0
D GND
D GND
䝁䝛䜽䝍 0
(AI 0-15)
図 A-5. NI PCIe-6323/6343 ピン配列
➃Ꮚ 68
➃Ꮚ 35
➃Ꮚ 34
➃Ꮚ 1
➃Ꮚ 1
➃Ꮚ 34
➃Ꮚ 35
➃Ꮚ 68
P0.30
P0.28
P0.25
D GND
P0.22
P0.21
D GND
+5 V
D GND
P0.17
P0.16
D GND
D GND
+5 V
D GND
P0.14
P0.9
D GND
P0.12
NC
AO 3
AO 2
AI 31 (AI 23–)
AI GND
AI 22 (AI 22+)
AI 29 (AI 21–)
AI GND
AI 20 (AI 20+)
AI GND
AI 19 (AI 19+)
AI 26 (AI 18–)
AI GND
AI 17 (AI 17+)
AI 24 (AI 16–)
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
D GND
D GND
P0.24
P0.23
P0.31
P0.29
P0.20
P0.19
P0.18
D GND
P0.26
P0.27
P0.11
P0.15
P0.10
D GND
P0.13
P0.8
D GND
AO GND
AO GND
AI GND
AI 23 (AI 23+)
AI 30 (AI 22–)
AI GND
AI 21 (AI 21+)
AI 28 (AI 20–)
AI SENSE 2
AI 27 (AI 19–)
AI GND
AI 18 (AI 18+)
AI 25 (AI 17–)
AI GND
AI 16 (AI 16+)
NC = ᥋⥆䛺䛧
メモ このデバイスのデフォルトの NI-DAQmx カウンタ / タイマピンの⼀
覧については、表 7-9「X シリーズ PCI Express/PXI Express/USB マスターミ
ネーションデバイスのデフォルト NI-DAQmx カウンタ / タイマピン」を参
照してください。デフォルトの NI-DAQmx カウンタ⼊⼒の詳細について
は、『NI-DAQmx ヘルプ』または『LabVIEW ヘルプ』で「カウンタ信号を
接続する」を参照してください。
A-8 | ni.com
X シリーズユーザマニュアル
図 A-6 は、NI USB-6343 ネジ留め式端⼦のピン配列を⽰します。各信号の詳細につい
ては、第 3 章「コネクタと LED の情報」の「I/O コネクタ信号の説明」セクションを
参照してください。
図 A-6. NI USB-6343 ネジ留め式端⼦のピン配列
AI 0 (AI 0+)
AI 8 (AI 0–)
AI GND
AI 1 (AI 1+)
AI 9 (AI 1–)
AI GND
AI 2 (AI 2+)
AI 10 (AI 2–)
AI GND
AI 3 (AI 3+)
AI 11 (AI 3–)
AI GND
AI SENSE
AI GND
AO 0
AO GND
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
P0.0
P0.1
P0.2
P0.3
P0.4
P0.5
P0.6
P0.7
PFI 0/P1.0
PFI 1/P1.1
PFI 2/P1.2
PFI 3/P1.3
PFI 4/P1.4
PFI 5/P1.5
PFI 6/P1.6
PFI 7/P1.7
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
AI 4 (AI 4+)
AI 12 (AI 4–)
AI GND
AI 5 (AI 5+)
AI 13 (AI 5–)
AI GND
AI 6 (AI 6+)
AI 14 (AI 6–)
AI GND
AI 7 (AI 7+)
AI 15 (AI 7–)
AI GND
NC
AI GND
AO 1
AO GND
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
PFI 8/P2.0
D GND
PFI 9/P2.1
D GND
PFI 10/P2.2
D GND
PFI 11/P2.3
D GND
PFI 12/P2.4
D GND
PFI 13/P2.5
D GND
PFI 14/P2.6
D GND
PFI 15/P2.7
+5 V
AI 16 (AI 16+)
AI 24 (AI 16–)
AI GND
AI 17 (AI 17+)
AI 25 (AI 17–)
AI GND
AI 18 (AI 18+)
AI 26 (AI 18–)
AI GND
AI 19 (AI 19+)
AI 27 (AI 19–)
AI GND
AI SENSE 2
AI GND
AO 2
AO GND
P0.8
P0.9
P0.10
P0.11
P0.12
P0.13
P0.14
P0.15
P0.16
P0.17
P0.18
P0.19
P0.20
P0.21
P0.22
P0.23
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
AI 20 (AI 20+)
AI 28 (AI 20–)
AI GND
AI 21 (AI 21+)
AI 29 (AI 21–)
AI GND
AI 22 (AI 22+)
AI 30 (AI 22–)
AI GND
AI 23 (AI 23+)
AI 31 (AI 23–)
AI GND
NC
AI GND
AO 3
AO GND
P0.24
D GND
P0.25
D GND
P0.26
D GND
P0.27
D GND
P0.28
D GND
P0.29
D GND
P0.30
D GND
P0.31
D GND
NC = ᥋⥆䛺䛧
© National Instruments | A-9
付録 A
デバイス特有の情報
図 A-7 は、NI USB-6343 BNC のピン配列を⽰します。各信号の詳細については、第 3
章「コネクタと LED の情報」の「I/O コネクタ信号の説明」セクションを参照してく
ださい。
図 A-7. USB-6343 BNC ピン配列
このデバイスのデフォルトの NI-DAQmx カウンタ / タイマピンの⼀覧については、
表 7-9「X シリーズ PCI Express/PXI Express/USB マスターミネーションデバイスのデ
フォルト NI-DAQmx カウンタ / タイマピン」を参照してください。デフォルトの
NI-DAQmx カウンタ⼊⼒の詳細については、『NI-DAQmx ヘルプ』または『LabVIEW
ヘルプ』で「カウンタ信号を接続する」を参照してください。
A-10 | ni.com
X シリーズユーザマニュアル
NI 6323/6343 デバイス仕様
NI 6323 デバイスの詳細については、『NI 6323 デバイス 仕様』を参照してください。
NI 6343 デバイスの詳細については、『NI 6343 デバイス 仕様』を参照してください。
NI 6323/6343 のアクセサリとケーブルのオプション
NI は、DAQ デバイスと使⽤するさまざまなアクセサリとケーブルを提供していま
す。詳細については、第 2 章「DAQ システムの概要」の「ケーブルとアクセサリ」
セクションを参照してください。
NI 6345/6355
以下のセクションには、NI PXIe-6345 および NI PXIe-6355 デバイスに関する情報が記
載されています。
NI 6345/6355 ピン配列
図 A-8 は、NI PCIe-6345 デバイスおよび NI PCIe/PXIe-6355 デバイスのピン配列を⽰
しています。I/O 信号は 2 つの 68 ピンコネクタに分かれています。各信号の詳細に
ついては、第 3 章「コネクタと LED の情報」の「I/O コネクタ信号の説明」セクショ
ンを参照してください。
© National Instruments | A-11
付録 A
デバイス特有の情報
図 A-8. NI PXIe-6345/6355 ピン配列
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
AI 8 (AI 0–)
AI 1 (AI 1+)
AI GND
AI 10 (AI 2–)
AI 3 (AI 3+)
AI GND
AI 4 (AI 4+)
AI GND
AI 13 (AI 5–)
AI 6 (AI 6+)
AI GND
AI 15 (AI 7–)
AO 0
AO 1
APFI 0
P0.4
D GND
P0.1
P0.6
D GND
+5 V
D GND
D GND
PFI 0/P1.0
PFI 1/P1.1
D GND
+5 V
D GND
PFI 5/P1.5
PFI 6/P1.6
D GND
PFI 9/P2.1
PFI 12/P2.4
PFI 14/P2.6
䝁䝛䜽䝍 1 (AI 16-79)
AO GND
D GND
P0.0
P0.5
D GND
P0.2
P0.7
P0.3
PFI 11/P2.3
PFI 10/P2.2
D GND
PFI 2/P1.2
PFI 3/P1.3
PFI 4/P1.4
PFI 13/P2.5
PFI 15/P2.7
PFI 7/P1.7
PFI 8/P2.0
D GND
D GND
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
䝁䝛䜽䝍 0 (AI 0-15, AO, DIO)
AI 0 (AI 0+)
AI GND
AI 9 (AI 1–)
AI 2 (AI 2+)
AI GND
AI 11 (AI 3–)
AI SENSE
AI 12 (AI 4–)
AI 5 (AI 5+)
AI GND
AI 14 (AI 6–)
AI 7 (AI 7+)
AI GND
AO GND
AI 71 (AI 71+)
AI 78 (AI 70–)
AI 69 (AI 69+)
AI 68 (AI 68+)
AI 75 (AI 67–)
AI 66 (AI 66+)
AI 65 (AI 65+)
AI 72 (AI 64–)
AI GND
AI 55 (AI 55+)
AI 54 (AI 54+)
AI 61 (AI 53–)
AI 52 (AI 52+)
AI 51 (AI 51+)
AI 58 (AI 50–)
AI 49 (AI 49+)
AI 48 (AI 48+)
AI 47 (AI 39–)
AI 38 (AI 38+)
AI 37 (AI 37+)
AI 44 (AI 36–)
AI GND
AI 35 (AI 35+)
AI 34 (AI 34+)
AI 41 (AI 33–)
AI 32 (AI 32+)
AI 23 (AI 23+)
AI 30 (AI 22–)
AI 21 (AI 21+)
AI 20 (AI 20+)
AI 27 (AI 19–)
AI 18 (AI 18+)
AI 17 (AI 17+)
AI 24 (AI 16–)
1
35
AI 79 (AI 71–)
2
36
AI 70 (AI 70+)
3
4
37
38
AI 77 (AI 69–)
5
39
AI 67 (AI 67+)
6
40
AI 74 (AI 66–)
7
41
AI 73 (AI 65–)
8
42
AI 64 (AI 64+)
9
43
AI GND
AI 76 (AI 68–)
10 44
AI 63 (AI 55–)
11 45
AI 62 (AI 54–)
12 46
AI 53 (AI 53+)
13 47
AI 60 (AI 52–)
14 48
15 49
AI 59 (AI 51–)
16 50
AI 57 (AI 49–)
17 51
18 52
AI 56 (AI 48–)
19 53
AI 46 (AI 38–)
20 54
AI 45 (AI 37–)
21 55
AI 36 (AI 36+)
22 56
AI SENSE 2
23 57
AI 43 (AI 35–)
24 58
AI 42 (AI 34–)
25 59
AI 33 (AI 33+)
26 60
AI 40 (AI 32–)
27 61
AI 31 (AI 23–)
28 62
AI 22 (AI 22+)
29 63
AI 29 (AI 21–)
30 64
AI 28 (AI 20–)
31 65
AI 19 (AI 19+)
32 66
AI 26 (AI 18–)
33 67
AI 25 (AI 17–)
AI 16 (AI 16+)
34 68
AI 50 (AI 50+)
AI 39 (AI 39+)
メモ このデバイスのデフォルトの NI-DAQmx カウンタ / タイマピンの⼀
覧については、表 7-9「X シリーズ PCI Express/PXI Express/USB マスターミ
ネーションデバイスのデフォルト NI-DAQmx カウンタ / タイマピン」を参
照してください。デフォルトの NI-DAQmx カウンタ⼊⼒の詳細について
は、『NI-DAQmx ヘルプ』または『LabVIEW ヘルプ』で「カウンタ信号を
接続する」を参照してください。
A-12 | ni.com
X シリーズユーザマニュアル
NI 6345/6355 デバイス仕様
NI 6345 デバイスの詳細については、『NI 6345 デバイス 仕様』を参照してください。
NI 6355 デバイスの詳細については、『NI 6355 デバイス 仕様』を参照してください。
NI 6345/6355 のアクセサリとケーブルのオプション
NI は、DAQ デバイスと使⽤するさまざまなアクセサリとケーブルを提供しています。
詳細については、第 2 章「DAQ システムの概要」の「キャリブレーション回路」セ
クションを参照してください。
NI 6351/6361
以下のセクションには、NI PCIe 6351、NI USB-6351 ネジ留め式端⼦、NI PCIe/PXIe-6361、
NI USB-6361 デバイスに関する情報が記載されています。
NI 6351/6361 ピン配列
図 A-9 は、NI PCIe-6351 デバイスおよび NI PCIe/PXIe-6361 デバイスのピン配列を⽰
しています。各信号の詳細については、第 3 章「コネクタと LED の情報」の「I/O コ
ネクタ信号の説明」セクションを参照してください。
© National Instruments | A-13
付録 A
デバイス特有の情報
図 A-9. NI PCIe-6351 および NI PCIe/PXIe-6361 ピン配列
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
AI 8 (AI 0–)
AI 1 (AI 1+)
AI GND
AI 10 (AI 2–)
AI 3 (AI 3+)
䝁䝛䜽䝍 0
(AI 0-15)
AI 0 (AI 0+)
AI GND
AI 9 (AI 1–)
AI 2 (AI 2+)
AI GND
AI 11 (AI 3–)
AI SENSE
AI 12 (AI 4–)
AI 5 (AI 5+)
AI GND
AI 14 (AI 6–)
AI 7 (AI 7+)
AI GND
AO GND
AO GND
D GND
P0.0
P0.5
D GND
P0.2
P0.7
P0.3
PFI 11/P2.3
PFI 10/P2.2
D GND
PFI 2/P1.2
PFI 3/P1.3
PFI 4/P1.4
PFI 13/P2.5
PFI 15/P2.7
PFI 7/P1.7
PFI 8/P2.0
D GND
D GND
AI GND
AI 4 (AI 4+)
AI GND
AI 13 (AI 5–)
AI 6 (AI 6+)
AI GND
AI 15 (AI 7–)
➃Ꮚ 68
➃Ꮚ 34
➃Ꮚ 35
➃Ꮚ 1
AO 0
AO 1
APFI 0
P0.4
D GND
P0.1
P0.6
D GND
+5 V
D GND
D GND
PFI 0/P1.0
PFI 1/P1.1
D GND
+5 V
D GND
PFI 5/P1.5
PFI 6/P1.6
D GND
PFI 9/P2.1
PFI 12/P2.4
PFI 14/P2.6
メモ このデバイスのデフォルトの NI-DAQmx カウンタ / タイマピンの⼀
覧については、表 7-9「X シリーズ PCI Express/PXI Express/USB マスターミ
ネーションデバイスのデフォルト NI-DAQmx カウンタ / タイマピン」を参
照してください。デフォルトの NI-DAQmx カウンタ⼊⼒の詳細について
は、『NI-DAQmx ヘルプ』または『LabVIEW ヘルプ』で「カウンタ信号を
接続する」を参照してください。
A-14 | ni.com
X シリーズユーザマニュアル
図 A-10 は、NI USB-6351/6361 ネジ留め式端⼦のピン配列を⽰します。各信号の詳細
については、第 3 章「コネクタと LED の情報」の「I/O コネクタ信号の説明」セク
ションを参照してください。
図 A-10. NI USB-6351/6361 ネジ留め式端⼦のピン配列
AI 0 (AI 0+)
AI 8 (AI 0–)
AI GND
AI 1 (AI 1+)
AI 9 (AI 1–)
AI GND
AI 2 (AI 2+)
AI 10 (AI 2–)
AI GND
AI 3 (AI 3+)
AI 11 (AI 3–)
AI GND
AI SENSE
AI GND
AO 0
AO GND
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
AI 4 (AI 4+)
AI 12 (AI 4–)
AI GND
AI 5 (AI 5+)
AI 13 (AI 5–)
AI GND
AI 6 (AI 6+)
AI 14 (AI 6–)
AI GND
AI 7 (AI 7+)
AI 15 (AI 7–)
AI GND
APFI 0
AI GND
AO 1
AO GND
P0.0
P0.1
P0.2
P0.3
P0.4
P0.5
P0.6
P0.7
PFI 0/P1.0
PFI 1/P1.1
PFI 2/P1.2
PFI 3/P1.3
PFI 4/P1.4
PFI 5/P1.5
PFI 6/P1.6
PFI 7/P1.7
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
PFI 8/P2.0
D GND
PFI 9/P2.1
D GND
PFI 10/P2.2
D GND
PFI 11/P2.3
D GND
PFI 12/P2.4
D GND
PFI 13/P2.5
D GND
PFI 14/P2.6
D GND
PFI 15/P2.7
+5 V
メモ このデバイスのデフォルトの NI-DAQmx カウンタ / タイマピンの⼀
覧については、表 7-10「X シリーズ USB ネジ留め式端⼦デバイスのデフォ
ルト NI-DAQmx カウンタ / タイマピン」を参照してください。デフォルト
の NI-DAQmx カウンタ⼊⼒の詳細については、
『NI-DAQmx ヘルプ』または
『LabVIEW ヘルプ』で「カウンタ信号を接続する」を参照してください。
© National Instruments | A-15
付録 A
デバイス特有の情報
図 A-11 は、NI USB-6361 マスターミネーションのピン配列を⽰します。各信号の詳細
については、第 3 章「コネクタと LED の情報」の「I/O コネクタ信号の説明」セク
ションを参照してください。
図 A-11. NI USB-6361 マスターミネーションのピン配列
AI 0 (AI 0+)
AI GND
AI 9 (AI 1–)
AI 2 (AI 2+)
AI GND
AI 11 (AI 3–)
AI SENSE
AI 12 (AI 4–)
AI 5 (AI 5+)
AI GND
AI 14 (AI 6–)
AI 7 (AI 7+)
AI GND
AO GND
AO GND
D GND
P0.0
P0.5
D GND
P0.2
P0.7
P0.3
PFI 11/P2.3
PFI 10/P2.2
D GND
PFI 2/P1.2
PFI 3/P1.3
PFI 4/P1.4
PFI 13/P2.5
PFI 15/P2.7
PFI 7/P1.7
PFI 8/P2.0
D GND
D GND
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
AI 8 (AI 0–)
AI 1 (AI 1+)
AI GND
AI 10 (AI 2–)
AI 3 (AI 3+)
AI GND
AI 4 (AI 4+)
AI GND
AI 13 (AI 5–)
AI 6 (AI 6+)
AI GND
AI 15 (AI 7–)
AO 0
AO 1
APFI 0
P0.4
D GND
P0.1
P0.6
D GND
+5 V
D GND
D GND
PFI 0/P1.0
PFI 1/P1.1
D GND
+5 V
D GND
PFI 5/P1.5
PFI 6/P1.6
D GND
PFI 9/P2.1
PFI 12/P2.4
PFI 14/P2.6
䝁䝛䜽䝍 0
(AI 0–15)
A-16 | ni.com
➃Ꮚ 34
➃Ꮚ 1
➃Ꮚ 68
➃Ꮚ 35
X シリーズユーザマニュアル
メモ このデバイスのデフォルトの NI-DAQmx カウンタ / タイマピンの⼀
覧については、表 7-9「X シリーズ PCI Express/PXI Express/USB マスターミ
ネーションデバイスのデフォルト NI-DAQmx カウンタ / タイマピン」を参
照してください。デフォルトの NI-DAQmx カウンタ⼊⼒の詳細について
は、『NI-DAQmx ヘルプ』または『LabVIEW ヘルプ』で「カウンタ信号を
接続する」を参照してください。
図 A-12 は、NI USB-6361 BNC のピン配列を⽰します。各信号の詳細については、第 3
章「コネクタと LED の情報」の「I/O コネクタ信号の説明」セクションを参照してく
ださい。
図 A-12. USB-6361 BNC ピン配列
© National Instruments | A-17
付録 A
デバイス特有の情報
このデバイスのデフォルトの NI-DAQmx カウンタ / タイマピンの⼀覧については、
表 7-9「X シリーズ PCI Express/PXI Express/USB マスターミネーションデバイスのデ
フォルト NI-DAQmx カウンタ / タイマピン」を参照してください。デフォルトの
NI-DAQmx カウンタ⼊⼒の詳細については、『NI-DAQmx ヘルプ』または『LabVIEW
ヘルプ』で「カウンタ信号を接続する」を参照してください。
NI 6351/6361 デバイス仕様
NI 6351 デバイスの詳細については、『NI 6351 デバイス 仕様』を参照してください。
NI 6361 デバイスの詳細については、『NI 6361 デバイス 仕様』を参照してください。
NI 6351/6361 のアクセサリとケーブルのオプション
NI は、DAQ デバイスと使⽤するさまざまなアクセサリとケーブルを提供していま
す。詳細については、第 2 章「DAQ システムの概要」の「ケーブルとアクセサリ」
セクションを参照してください。
NI 6353/6363
以下のセクションには、NI PCIe-6353、NI USB-6353 ネジ留め式端⼦、NI PCIe/PXIe-6363、
NI USB-6363 デバイスに関する情報が記載されています。
NI 6353/6363 ピン配列
図 A-13 は、NI PCIe-6353 デバイスおよび NI PCIe/PXIe-6363 デバイスのピン配列を⽰
しています。I/O 信号は 2 つの 68 ピンコネクタに分かれています。各信号の詳細に
ついては、第 3 章「コネクタと LED の情報」の「I/O コネクタ信号の説明」セクショ
ンを参照してください。
A-18 | ni.com
X シリーズユーザマニュアル
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
AI 8 (AI 0–)
AI 1 (AI 1+)
AI GND
AI 10 (AI 2–)
AI 3 (AI 3+)
AI GND
AI 4 (AI 4+)
AI GND
AI 13 (AI 5–)
AI 6 (AI 6+)
AI GND
AI 15 (AI 7–)
AO 0
AO 1
APFI 0
P0.4
D GND
P0.1
P0.6
D GND
+5 V
D GND
D GND
PFI 0/P1.0
PFI 1/P1.1
D GND
+5 V
D GND
PFI 5/P1.5
PFI 6/P1.6
D GND
PFI 9/P2.1
PFI 12/P2.4
PFI 14/P2.6
䝁䝛䜽䝍 1
(AI 16-31)
AI 0 (AI 0+)
AI GND
AI 9 (AI 1–)
AI 2 (AI 2+)
AI GND
AI 11 (AI 3–)
AI SENSE
AI 12 (AI 4–)
AI 5 (AI 5+)
AI GND
AI 14 (AI 6–)
AI 7 (AI 7+)
AI GND
AO GND
AO GND
D GND
P0.0
P0.5
D GND
P0.2
P0.7
P0.3
PFI 11/P2.3
PFI 10/P2.2
D GND
PFI 2/P1.2
PFI 3/P1.3
PFI 4/P1.4
PFI 13/P2.5
PFI 15/P2.7
PFI 7/P1.7
PFI 8/P2.0
D GND
D GND
䝁䝛䜽䝍 0
(AI 0-15)
図 A-13. NI PCIe-6353 および NI PCIe/PXIe-6363 ピン配列
➃Ꮚ 68
➃Ꮚ 35
➃Ꮚ 34
➃Ꮚ 1
➃Ꮚ 1
➃Ꮚ 34
➃Ꮚ 35
➃Ꮚ 68
P0.30
P0.28
P0.25
D GND
P0.22
P0.21
D GND
+5 V
D GND
P0.17
P0.16
D GND
D GND
+5 V
D GND
P0.14
P0.9
D GND
P0.12
APFI 1
AO 3
AO 2
AI 31 (AI 23–)
AI GND
AI 22 (AI 22+)
AI 29 (AI 21–)
AI GND
AI 20 (AI 20+)
AI GND
AI 19 (AI 19+)
AI 26 (AI 18–)
AI GND
AI 17 (AI 17+)
AI 24 (AI 16–)
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
D GND
D GND
P0.24
P0.23
P0.31
P0.29
P0.20
P0.19
P0.18
D GND
P0.26
P0.27
P0.11
P0.15
P0.10
D GND
P0.13
P0.8
D GND
AO GND
AO GND
AI GND
AI 23 (AI 23+)
AI 30 (AI 22–)
AI GND
AI 21 (AI 21+)
AI 28 (AI 20–)
AI SENSE 2
AI 27 (AI 19–)
AI GND
AI 18 (AI 18+)
AI 25 (AI 17–)
AI GND
AI 16 (AI 16+)
メモ このデバイスのデフォルトの NI-DAQmx カウンタ / タイマピンの⼀
覧については、表 7-9「X シリーズ PCI Express/PXI Express/USB マスターミ
ネーションデバイスのデフォルト NI-DAQmx カウンタ / タイマピン」を参
照してください。デフォルトの NI-DAQmx カウンタ⼊⼒の詳細について
は、『NI-DAQmx ヘルプ』または『LabVIEW ヘルプ』で「カウンタ信号を
接続する」を参照してください。
図 A-14 は、NI USB-6363 マスターミネーションのピン配列を⽰します。各信号の詳細
については、第 3 章「コネクタと LED の情報」の「I/O コネクタ信号の説明」セク
ションを参照してください。
© National Instruments | A-19
付録 A
デバイス特有の情報
図 A-14. NI USB-6363 マスターミネーションのピン配列
AI 0 (AI 0+)
AI GND
AI 9 (AI 1–)
AI 2 (AI 2+)
AI GND
AI 11 (AI 3–)
AI SENSE
AI 12 (AI 4–)
AI 5 (AI 5+)
AI GND
AI 14 (AI 6–)
AI 7 (AI 7+)
AI GND
AO GND
AO GND
D GND
P0.0
P0.5
D GND
P0.2
P0.7
P0.3
PFI 11/P2.3
PFI 10/P2.2
D GND
PFI 2/P1.2
PFI 3/P1.3
PFI 4/P1.4
PFI 13/P2.5
PFI 15/P2.7
PFI 7/P1.7
PFI 8/P2.0
D GND
D GND
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
AI GND
AI 16 (AI 16+)
AI GND
AI 25 (AI 17–)
AI 10 (AI 2–)
AI 18 (AI 18+)
AI 3 (AI 3+)
AI GND
AI GND
AI 27 (AI 19–)
AI 4 (AI 4+)
AI SENSE 2
AI GND
AI 13 (AI 5–)
AI 28 (AI 20–)
AI 21 (AI 21+)
AI 6 (AI 6+)
AI GND
AI GND
AI 15 (AI 7–)
AI 30 (AI 22–)
AI 23 (AI 23+)
AO 0
AI GND
AO 1
AO GND
AO GND
AI 8 (AI 0–)
AI 1 (AI 1+)
APFI 0
D GND
P0.8
P0.4
D GND
P0.13
D GND
P0.10
P0.15
P0.11
P0.1
P0.6
D GND
+5 V
D GND
D GND
PFI 0/P1.0
PFI 1/P1.1
D GND
+5 V
D GND
PFI 5/P1.5
PFI 6/P1.6
D GND
PFI 9/P2.1
PFI 12/P2.4
PFI 14/P2.6
P0.27
P0.26
D GND
P0.18
P0.19
P0.20
P0.29
P0.31
P0.23
P0.24
D GND
D GND
䝁䝛䜽䝍 0
(AI 0–15)
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
AI 24 (AI 16–)
AI 17 (AI 17+)
AI GND
AI 26 (AI 18–)
AI 19 (AI 19+)
AI GND
AI 20 (AI 20+)
AI GND
AI 29 (AI 21–)
AI 22 (AI 22+)
AI GND
AI 31 (AI 23–)
AO 2
AO 3
APFI 1
P0.12
D GND
P0.9
P0.14
D GND
+5 V
D GND
D GND
P0.16
P0.17
D GND
+5 V
D GND
P0.21
P0.22
D GND
P0.25
P0.28
P0.30
䝁䝛䜽䝍 1
(AI 16–31)
➃Ꮚ 34
➃Ꮚ 1
➃Ꮚ 34
➃Ꮚ 1
➃Ꮚ 68
➃Ꮚ 35
➃Ꮚ 68
➃Ꮚ 35
メモ このデバイスのデフォルトの NI-DAQmx カウンタ / タイマピンの⼀
覧については、表 7-9「X シリーズ PCI Express/PXI Express/USB マスターミ
ネーションデバイスのデフォルト NI-DAQmx カウンタ / タイマピン」を参
照してください。デフォルトの NI-DAQmx カウンタ⼊⼒の詳細について
は、『NI-DAQmx ヘルプ』または『LabVIEW ヘルプ』で「カウンタ信号を
接続する」を参照してください。
A-20 | ni.com
X シリーズユーザマニュアル
図 A-15 は、NI USB-6353/6363 ネジ留め式端⼦のピン配列を⽰します。各信号の詳細
については、第 3 章「コネクタと LED の情報」の「I/O コネクタ信号の説明」セク
ションを参照してください。
図 A-15. NI USB-6353/6363 ネジ留め式端⼦のピン配列
AI 0 (AI 0+)
AI 8 (AI 0–)
AI GND
AI 1 (AI 1+)
AI 9 (AI 1–)
AI GND
AI 2 (AI 2+)
AI 10 (AI 2–)
AI GND
AI 3 (AI 3+)
AI 11 (AI 3–)
AI GND
AI SENSE
AI GND
AO 0
AO GND
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
P0.0
P0.1
P0.2
P0.3
P0.4
P0.5
P0.6
P0.7
PFI 0/P1.0
PFI 1/P1.1
PFI 2/P1.2
PFI 3/P1.3
PFI 4/P1.4
PFI 5/P1.5
PFI 6/P1.6
PFI 7/P1.7
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
AI 4 (AI 4+)
AI 12 (AI 4–)
AI GND
AI 5 (AI 5+)
AI 13 (AI 5–)
AI GND
AI 6 (AI 6+)
AI 14 (AI 6–)
AI GND
AI 7 (AI 7+)
AI 15 (AI 7–)
AI GND
APFI 0
AI GND
AO 1
AO GND
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
PFI 8/P2.0
D GND
PFI 9/P2.1
D GND
PFI 10/P2.2
D GND
PFI 11/P2.3
D GND
PFI 12/P2.4
D GND
PFI 13/P2.5
D GND
PFI 14/P2.6
D GND
PFI 15/P2.7
+5 V
AI 16 (AI 16+)
AI 24 (AI 16–)
AI GND
AI 17 (AI 17+)
AI 25 (AI 17–)
AI GND
AI 18 (AI 18+)
AI 26 (AI 18–)
AI GND
AI 19 (AI 19+)
AI 27 (AI 19–)
AI GND
AI SENSE 2
AI GND
AO 2
AO GND
P0.8
P0.9
P0.10
P0.11
P0.12
P0.13
P0.14
P0.15
P0.16
P0.17
P0.18
P0.19
P0.20
P0.21
P0.22
P0.23
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
AI 20 (AI 20+)
AI 28 (AI 20–)
AI GND
AI 21 (AI 21+)
AI 29 (AI 21–)
AI GND
AI 22 (AI 22+)
AI 30 (AI 22–)
AI GND
AI 23 (AI 23+)
AI 31 (AI 23–)
AI GND
APFI 1
AI GND
AO 3
AO GND
P0.24
D GND
P0.25
D GND
P0.26
D GND
P0.27
D GND
P0.28
D GND
P0.29
D GND
P0.30
D GND
P0.31
D GND
© National Instruments | A-21
付録 A
デバイス特有の情報
メモ このデバイスのデフォルトの NI-DAQmx カウンタ / タイマピンの⼀
覧については、表 7-10「X シリーズ USB ネジ留め式端⼦デバイスのデフォ
ルト NI-DAQmx カウンタ / タイマピン」を参照してください。デフォルト
の NI-DAQmx カウンタ⼊⼒の詳細については、
『NI-DAQmx ヘルプ』または
『LabVIEW ヘルプ』で「カウンタ信号を接続する」を参照してください。
図 A-16 は、NI USB-6363 BNC のピン配列を⽰します。各信号の詳細については、第 3
章「コネクタと LED の情報」の「I/O コネクタ信号の説明」セクションを参照してく
ださい。
図 A-16. USB-6363 BNC ピン配列
A-22 | ni.com
X シリーズユーザマニュアル
このデバイスのデフォルトの NI-DAQmx カウンタ / タイマピンの⼀覧については、
表 7-9「X シリーズ PCI Express/PXI Express/USB マスターミネーションデバイスのデ
フォルト NI-DAQmx カウンタ / タイマピン」を参照してください。デフォルトの
NI-DAQmx カウンタ⼊⼒の詳細については、『NI-DAQmx ヘルプ』または『LabVIEW
ヘルプ』で「カウンタ信号を接続する」を参照してください。
NI 6353/6363 デバイス仕様
NI 6353 デバイスの詳細については、『NI 6353 デバイス 仕様』を参照してください。
NI 6363 デバイスの詳細については、『NI 6363 デバイス 仕様』を参照してください。
NI 6353/6363 のアクセサリとケーブルのオプション
NI は、DAQ デバイスと使⽤するさまざまなアクセサリとケーブルを提供していま
す。詳細については、第 2 章「DAQ システムの概要」の「ケーブルとアクセサリ」
セクションを参照してください。
NI 6356/6366/6376
以下のセクションには、NI PXIe-6356、NI USB-6356、NI PXIe-6366、NI USB-6366、お
よび NI PXIe-6376 デバイスに関する情報が記載されています。
© National Instruments | A-23
付録 A
デバイス特有の情報
NI 6356/6366/6376 ピン配列
図 A-17 は、NI PXIe-6356/6366/6376 デバイスのピン配列を⽰します。各信号の詳細
については、第 3 章「コネクタと LED の情報」の「I/O コネクタ信号の説明」セク
ションを参照してください。
図 A-17. NI PXIe-6356/6366/6376 ピン配列
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
AI 0–
AI 1+
AI 1 GND
AI 2–
AI 3+
䝁䝛䜽䝍0
(AI 0-7)
AI 0+
AI 0 GND
AI 1–
AI 2+
AI 2 GND
AI 3–
NC
AI 4–
AI 5+
AI 5 GND
AI 6–
AI 7+
AI 7 GND
AO GND
AO GND
D GND
P0.0
P0.5
D GND
P0.2
P0.7
P0.3
PFI 11/P2.3
PFI 10/P2.2
D GND
PFI 2/P1.2
PFI 3/P1.3
PFI 4/P1.4
PFI 13/P2.5
PFI 15/P2.7
PFI 7/P1.7
PFI 8/P2.0
D GND
D GND
AI 3 GND
AI 4+
AI 4 GND
AI 5–
AI 6+
AI 6 GND
AI 7–
➃Ꮚ 68
➃Ꮚ 34
➃Ꮚ 35
➃Ꮚ 1
AO 0
AO 1
APFI 0
P0.4
D GND
P0.1
P0.6
D GND
+5 V
D GND
D GND
PFI 0/P1.0
PFI 1/P1.1
D GND
+5 V
D GND
PFI 5/P1.5
PFI 6/P1.6
D GND
PFI 9/P2.1
PFI 12/P2.4
PFI 14/P2.6
NC = ᥋⥆䛺䛧
メモ このデバイスのデフォルトの NI-DAQmx カウンタ / タイマピンの⼀
覧については、表 7-9「X シリーズ PCI Express/PXI Express/USB マスターミ
ネーションデバイスのデフォルト NI-DAQmx カウンタ / タイマピン」を参
照してください。デフォルトの NI-DAQmx カウンタ⼊⼒の詳細について
は、『NI-DAQmx ヘルプ』または『LabVIEW ヘルプ』で「カウンタ信号を
接続する」を参照してください。
A-24 | ni.com
X シリーズユーザマニュアル
図 A-18 は、NI USB-6366 マスターミネーションのピン配列を⽰します。各信号の詳細
については、第 3 章「コネクタと LED の情報」の「I/O コネクタ信号の説明」セク
ションを参照してください。
図 A-18. NI USB-6366 マスターミネーションのピン配列
AI 0+
AI 0 GND
AI 1–
AI 2+
AI 2 GND
AI 3–
NC
AI 4–
AI 5+
AI 5 GND
AI 6–
AI 7+
AI 7 GND
AO GND
AO GND
D GND
P0.0
P0.5
D GND
P0.2
P0.7
P0.3
PFI 11/P2.3
PFI 10/P2.2
D GND
PFI 2/P1.2
PFI 3/P1.3
PFI 4/P1.4
PFI 13/P2.5
PFI 15/P2.7
PFI 7/P1.7
PFI 8/P2.0
D GND
D GND
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
AI 0–
AI 1+
AI 1 GND
AI 2–
AI 3+
AI 3 GND
AI 4+
AI 4 GND
AI 5–
AI 6+
AI 6 GND
AI 7–
AO 0
AO 1
APFI 0
P0.4
D GND
P0.1
P0.6
D GND
+5 V
D GND
D GND
PFI 0/P1.0
PFI 1/P1.1
D GND
+5 V
D GND
PFI 5/P1.5
PFI 6/P1.6
D GND
PFI 9/P2.1
PFI 12/P2.4
PFI 14/P2.6
NC = ᥋⥆䛺䛧
䝁䝛䜽䝍 0
(AI 0–7)
➃Ꮚ 34
➃Ꮚ 1
➃Ꮚ 68
➃Ꮚ 35
メモ このデバイスのデフォルトの NI-DAQmx カウンタ / タイマピンの⼀
覧については、表 7-9「X シリーズ PCI Express/PXI Express/USB マスターミ
© National Instruments | A-25
付録 A
デバイス特有の情報
ネーションデバイスのデフォルト NI-DAQmx カウンタ / タイマピン」を参
照してください。デフォルトの NI-DAQmx カウンタ⼊⼒の詳細について
は、『NI-DAQmx ヘルプ』または『LabVIEW ヘルプ』で「カウンタ信号を
接続する」を参照してください。
図 A-19 は、NI USB-6356/6366 ネジ留め式端⼦のピン配列を⽰します。各信号の詳細
については、第 3 章「コネクタと LED の情報」の「I/O コネクタ信号の説明」セク
ションを参照してください。
図 A-19. NI USB-6356/6366 ネジ留め式端⼦のピン配列
AI 0+
AI 0–
AI GND
AI 1+
AI 1–
AI GND
AI 2+
AI 2–
AI GND
AI 3+
AI 3–
AI GND
AI GND
AI GND
AO 0
AO GND
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
AI 4+
AI 4–
AI GND
AI 5+
AI 5–
AI GND
AI 6+
AI 6–
AI GND
AI 7+
AI 7–
AI GND
APFI 0
AI GND
AO 1
AO GND
P0.0
P0.1
P0.2
P0.3
P0.4
P0.5
P0.6
P0.7
PFI 0/P1.0
PFI 1/P1.1
PFI 2/P1.2
PFI 3/P1.3
PFI 4/P1.4
PFI 5/P1.5
PFI 6/P1.6
PFI 7/P1.7
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
PFI 8/P2.0
D GND
PFI 9/P2.1
D GND
PFI 10/P2.2
D GND
PFI 11/P2.3
D GND
PFI 12/P2.4
D GND
PFI 13/P2.5
D GND
PFI 14/P2.6
D GND
PFI 15/P2.7
+5 V
メモ このデバイスのデフォルトの NI-DAQmx カウンタ / タイマピンの⼀
覧については、表 7-10「X シリーズ USB ネジ留め式端⼦デバイスのデフォ
ルト NI-DAQmx カウンタ / タイマピン」を参照してください。デフォルト
『NI-DAQmx ヘルプ』または
の NI-DAQmx カウンタ⼊⼒の詳細については、
『LabVIEW ヘルプ』で「カウンタ信号を接続する」を参照してください。
A-26 | ni.com
X シリーズユーザマニュアル
図 A-20 は、NI USB-6356/6366 BNC のピン配列を⽰します。各信号の詳細について
は、第 3 章「コネクタと LED の情報」の「I/O コネクタ信号の説明」セクションを参
照してください。
図 A-20. NI USB-6356/6366 BNC ピン配列
このデバイスのデフォルトの NI-DAQmx カウンタ / タイマピンの⼀覧については、
表 7-9「X シリーズ PCI Express/PXI Express/USB マスターミネーションデバイスのデ
フォルト NI-DAQmx カウンタ / タイマピン」を参照してください。デフォルトの
NI-DAQmx カウンタ⼊⼒の詳細については、『NI-DAQmx ヘルプ』または『LabVIEW
ヘルプ』で「カウンタ信号を接続する」を参照してください。
© National Instruments | A-27
付録 A
デバイス特有の情報
NI 6356/6366/6376 デバイス仕様
NI 6356 デバイスの詳細については、『NI 6356 デバイス 仕様』を参照してください。
NI 6366 デバイスの詳細については、『NI 6366 デバイス 仕様』を参照してください。
NI 6376 デバイスの詳細については、『NI 6376 デバイス 仕様』を参照してください。
NI 6356/6366/6376 のアクセサリとケーブルのオプ
ション
NI は、DAQ デバイスと使⽤するさまざまなアクセサリとケーブルを提供していま
す。詳細については、第 2 章「DAQ システムの概要」の「ケーブルとアクセサリ」
セクションを参照してください。
NI 6358/6368/6378
以下のセクションには、NI PXIe-6358、NI PXIe-6368、および NI PXIe-6378 デバイスに
関する情報が記載されています。
A-28 | ni.com
X シリーズユーザマニュアル
NI 6358/6368/6378 ピン配列
図 A-21 は、NI PXIe-6358/6368/6378 デバイスのピン配列を⽰します。I/O 信号は 2 つ
の 68 ピンコネクタに分かれています。各信号の詳細については、第 3 章「コネクタ
と LED の情報」の「I/O コネクタ信号の説明」セクションを参照してください。
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
AI 0–
AI 1+
AI 1 GND
AI 2–
AI 3+
AI 3 GND
AI 4+
AI 4 GND
AI 5–
AI 6+
AI 6 GND
AI 7–
AO 0
AO 1
APFI 0
P0.4
D GND
P0.1
P0.6
D GND
+5 V
D GND
D GND
PFI 0/P1.0
PFI 1/P1.1
D GND
+5 V
D GND
PFI 5/P1.5
PFI 6/P1.6
D GND
PFI 9/P2.1
PFI 12/P2.4
PFI 14/P2.6
NC = ᥋⥆䛺䛧
䝁䝛䜽䝍 1
(AI 8-15)
AI 0+
AI 0 GND
AI 1–
AI 2+
AI 2 GND
AI 3–
NC
AI 4–
AI 5+
AI 5 GND
AI 6–
AI 7+
AI 7 GND
AO GND
AO GND
D GND
P0.0
P0.5
D GND
P0.2
P0.7
P0.3
PFI 11/P2.3
PFI 10/P2.2
D GND
PFI 2/P1.2
PFI 3/P1.3
PFI 4/P1.4
PFI 13/P2.5
PFI 15/P2.7
PFI 7/P1.7
PFI 8/P2.0
D GND
D GND
䝁䝛䜽䝍 0
(AI 0-7)
図 A-21. NI PXIe-6358/6368/6378 ピン配列
➃Ꮚ 68
➃Ꮚ 35
➃Ꮚ 34
➃Ꮚ 1
➃Ꮚ 1
➃Ꮚ 34
➃Ꮚ 35
➃Ꮚ 68
P0.30
P0.28
P0.25
D GND
P0.22
P0.21
D GND
+5 V
D GND
P0.17
P0.16
D GND
D GND
+5 V
D GND
P0.14
P0.9
D GND
P0.12
APFI 1
AO 3
AO 2
AI 15–
AI 14 GND
AI 14+
AI 13–
AI 12 GND
AI 12+
AI 11 GND
AI 11+
AI 10–
AI 9 GND
AI 9+
AI 8–
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
D GND
D GND
P0.24
P0.23
P0.31
P0.29
P0.20
P0.19
P0.18
D GND
P0.26
P0.27
P0.11
P0.15
P0.10
D GND
P0.13
P0.8
D GND
AO GND
AO GND
AI 15 GND
AI 15+
AI 14–
AI 13 GND
AI 13+
AI 12–
NC
AI 11–
AI 10 GND
AI 10+
AI 9–
AI 8 GND
AI 8+
NC = ᥋⥆䛺䛧
メモ このデバイスのデフォルトの NI-DAQmx カウンタ / タイマピンの⼀
覧については、表 7-9「X シリーズ PCI Express/PXI Express/USB マスターミ
ネーションデバイスのデフォルト NI-DAQmx カウンタ / タイマピン」を参
照してください。デフォルトの NI-DAQmx カウンタ⼊⼒の詳細について
は、『NI-DAQmx ヘルプ』または『LabVIEW ヘルプ』で「カウンタ信号を
接続する」を参照してください。
© National Instruments | A-29
付録 A
デバイス特有の情報
NI 6358/6368/6378 デバイス仕様
NI 6358 デバイスの詳細については、『NI 6358 デバイス 仕様』を参照してください。
NI 6368 デバイスの詳細については、『NI 6368 デバイス 仕様』を参照してください。
NI 6378 デバイスの詳細については、『NI 6378 デバイス 仕様』を参照してください。
NI 6358/6368/6378 のアクセサリとケーブルのオプ
ション
NI は、DAQ デバイスと使⽤するさまざまなアクセサリとケーブルを提供していま
す。詳細については、第 2 章「DAQ システムの概要」の「ケーブルとアクセサリ」
セクションを参照してください。
A-30 | ni.com
X シリーズユーザマニュアル
NI 6365
以下のセクションには、NI PXIe-6365 デバイスに関する情報が記載されています。
NI 6365 ピン配列
図 A-22 と図 A-23 は、NI PXIe-6365 のピン配列を⽰します。I/O 信号は 3 つの 68 ピン
コネクタに分かれています。各信号の詳細については、第 3 章「コネクタと LED の
情報」の「I/O コネクタ信号の説明」セクションを参照してください。
図 A-22. NI PXIe-6365 コネクタ 2 のピン配列
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
AI 88 (AI 80–)
AI 81 (AI 81+)
AI 82 (AI 82+)
AI 91 (AI 83–)
AI 84 (AI 84+)
AI 85 (AI 85+)
AI 94 (AI 86–)
AI 87 (AI 87+)
AI 96 (AI 96+)
AI 105 (AI 97–)
AI 98 (AI 98+)
AI 99 (AI 99+)
AI GND
AI 108 (AI 100–)
AI 101 (AI 101+)
AI 102 (AI 102+)
AI 111 (AI 103–)
AI 112 (AI 112+)
AI 113 (AI 113+)
AI 122 (AI 114–)
AI 115 (AI 115+)
AI 116 (AI 116+)
AI 125 (AI 117–)
AI 118 (AI 118+)
AI 119 (AI 119+)
AI GND
AI 136 (AI 128–)
AI 129 (AI 129+)
AI 130 (AI 130+)
䝁䝛䜽䝍 2 (AI 80-143)
AI 80 (AI 80+)
AI 89 (AI 81–)
AI 90 (AI 82–)
AI 83 (AI 83+)
AI 92 (AI 84–)
AI 93 (AI 85–)
AI 86 (AI 86+)
AI 95 (AI 87–)
AI 104 (AI 96–)
AI 97 (AI 97+)
AI 106 (AI 98–)
AI 107 (AI 99–)
AI SENSE 3
AI 100 (AI 100+)
AI 109 (AI 101–)
AI 110 (AI 102–)
AI 103 (AI 103+)
AI 120 (AI 112–)
AI 121 (AI 113–)
AI 114 (AI 114+)
AI 123 (AI 115–)
AI 124 (AI 116–)
AI 117 (AI 117+)
AI 126 (AI 118–)
AI 127 (AI 119–)
AI GND
AI 128 (AI 128+)
AI 137 (AI 129–)
AI 138 (AI 130–)
AI 131 (AI 131+)
AI 140 (AI 132–)
AI 141 (AI 133–)
AI 134 (AI 134+)
AI 143 (AI 135–)
AI 139 (AI 131–)
AI 132 (AI 132+)
AI 133 (AI 133+)
AI 142 (AI 134–)
AI 135 (AI 135+)
© National Instruments | A-31
付録 A
デバイス特有の情報
図 A-23. NI PXIe-6365 コネクタ 0 およびコネクタ 1 のピン配列
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
AI 8 (AI 0–)
AI 1 (AI 1+)
AI GND
AI 10 (AI 2–)
AI 3 (AI 3+)
AI GND
AI 4 (AI 4+)
AI GND
AI 13 (AI 5–)
AI 6 (AI 6+)
AI GND
AI 15 (AI 7–)
AO 0
AO 1
APFI 0
P0.4
D GND
P0.1
P0.6
D GND
+5 V
D GND
D GND
PFI 0/P1.0
PFI 1/P1.1
D GND
+5 V
D GND
PFI 5/P1.5
PFI 6/P1.6
D GND
PFI 9/P2.1
PFI 12/P2.4
PFI 14/P2.6
䝁䝛䜽䝍 1 (AI 16-79)
A-32 | ni.com
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
䝁䝛䜽䝍 0 (AI 0-15, AO, DIO)
AI 0 (AI 0+)
AI GND
AI 9 (AI 1–)
AI 2 (AI 2+)
AI GND
AI 11 (AI 3–)
AI SENSE
AI 12 (AI 4–)
AI 5 (AI 5+)
AI GND
AI 14 (AI 6–)
AI 7 (AI 7+)
AI GND
AO GND
AO GND
D GND
P0.0
P0.5
D GND
P0.2
P0.7
P0.3
PFI 11/P2.3
PFI 10/P2.2
D GND
PFI 2/P1.2
PFI 3/P1.3
PFI 4/P1.4
PFI 13/P2.5
PFI 15/P2.7
PFI 7/P1.7
PFI 8/P2.0
D GND
D GND
AI 71 (AI 71+)
AI 78 (AI 70–)
AI 69 (AI 69+)
AI 68 (AI 68+)
AI 75 (AI 67–)
AI 66 (AI 66+)
AI 65 (AI 65+)
AI 72 (AI 64–)
AI GND
AI 55 (AI 55+)
AI 54 (AI 54+)
AI 61 (AI 53–)
AI 52 (AI 52+)
AI 51 (AI 51+)
AI 58 (AI 50–)
AI 49 (AI 49+)
AI 48 (AI 48+)
AI 47 (AI 39–)
AI 38 (AI 38+)
AI 37 (AI 37+)
AI 44 (AI 36–)
AI GND
AI 35 (AI 35+)
AI 34 (AI 34+)
AI 41 (AI 33–)
AI 32 (AI 32+)
AI 23 (AI 23+)
AI 30 (AI 22–)
AI 21 (AI 21+)
AI 20 (AI 20+)
AI 27 (AI 19–)
AI 18 (AI 18+)
AI 17 (AI 17+)
AI 24 (AI 16–)
1
35
AI 79 (AI 71–)
2
36
AI 70 (AI 70+)
3
4
37
38
AI 77 (AI 69–)
5
39
AI 67 (AI 67+)
6
40
AI 74 (AI 66–)
7
41
AI 73 (AI 65–)
8
42
AI 64 (AI 64+)
9
43
AI GND
AI 76 (AI 68–)
10 44
AI 63 (AI 55–)
11 45
AI 62 (AI 54–)
12 46
AI 53 (AI 53+)
13 47
AI 60 (AI 52–)
14 48
15 49
AI 59 (AI 51–)
16 50
AI 57 (AI 49–)
17 51
18 52
AI 56 (AI 48–)
19 53
AI 46 (AI 38–)
20 54
AI 45 (AI 37–)
21 55
AI 36 (AI 36+)
22 56
AI SENSE 2
23 57
AI 43 (AI 35–)
24 58
AI 42 (AI 34–)
25 59
AI 33 (AI 33+)
26 60
AI 40 (AI 32–)
27 61
AI 31 (AI 23–)
28 62
AI 22 (AI 22+)
29 63
AI 29 (AI 21–)
30 64
AI 28 (AI 20–)
31 65
AI 19 (AI 19+)
32 66
AI 26 (AI 18–)
33 67
AI 25 (AI 17–)
AI 16 (AI 16+)
34 68
AI 50 (AI 50+)
AI 39 (AI 39+)
X シリーズユーザマニュアル
メモ このデバイスのデフォルトの NI-DAQmx カウンタ / タイマピンの⼀
覧については、表 7-9「X シリーズ PCI Express/PXI Express/USB マスターミ
ネーションデバイスのデフォルト NI-DAQmx カウンタ / タイマピン」を参
照してください。デフォルトの NI-DAQmx カウンタ⼊⼒の詳細について
は、『NI-DAQmx ヘルプ』または『LabVIEW ヘルプ』で「カウンタ信号を
接続する」を参照してください。
NI 6365 デバイス仕様
NI 6365 デバイスの詳細については、『NI 6365 デバイス 仕様』を参照してください。
NI 6365 のアクセサリとケーブルのオプション
NI は、DAQ デバイスと使⽤するさまざまなアクセサリとケーブルを提供していま
す。詳細については、第 2 章「DAQ システムの概要」の「ケーブルとアクセサリ」
セクションを参照してください。
© National Instruments | A-33
付録 A
デバイス特有の情報
NI 6375
以下のセクションには、NI PXIe-6375 デバイスに関する情報が記載されています。
NI 6375 ピン配列
図 A-24 と図 A-25 は、NI PXIe-6375 のピン配列を⽰します。I/O 信号は 4 つの 68 ピン
コネクタに分かれています。各信号の詳細については、第 3 章「コネクタと LED の
情報」の「I/O コネクタ信号の説明」セクションを参照してください。
図 A-24. NI PXIe-6375 コネクタ 2 およびコネクタ 3 のピン配列
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
AI 88 (AI 80–)
AI 81 (AI 81+)
AI 82 (AI 82+)
AI 91 (AI 83–)
AI 84 (AI 84+)
AI 85 (AI 85+)
AI 94 (AI 86–)
AI 87 (AI 87+)
AI 96 (AI 96+)
AI 105 (AI 97–)
AI 98 (AI 98+)
AI 99 (AI 99+)
AI GND
AI 108 (AI 100–)
AI 101 (AI 101+)
AI 102 (AI 102+)
AI 111 (AI 103–)
AI 112 (AI 112+)
AI 113 (AI 113+)
AI 122 (AI 114–)
AI 115 (AI 115+)
AI 116 (AI 116+)
AI 125 (AI 117–)
AI 118 (AI 118+)
AI 119 (AI 119+)
AI GND
AI 136 (AI 128–)
AI 129 (AI 129+)
AI 130 (AI 130+)
AI 139 (AI 131–)
AI 132 (AI 132+)
AI 133 (AI 133+)
AI 142 (AI 134–)
AI 135 (AI 135+)
䝁䝛䜽䝍 3 (AI 144-207)
A-34 | ni.com
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
䝁䝛䜽䝍 2 (AI 80-143)
AI 80 (AI 80+)
AI 89 (AI 81–)
AI 90 (AI 82–)
AI 83 (AI 83+)
AI 92 (AI 84–)
AI 93 (AI 85–)
AI 86 (AI 86+)
AI 95 (AI 87–)
AI 104 (AI 96–)
AI 97 (AI 97+)
AI 106 (AI 98–)
AI 107 (AI 99–)
AI SENSE 3
AI 100 (AI 100+)
AI 109 (AI 101–)
AI 110 (AI 102–)
AI 103 (AI 103+)
AI 120 (AI 112–)
AI 121 (AI 113–)
AI 114 (AI 114+)
AI 123 (AI 115–)
AI 124 (AI 116–)
AI 117 (AI 117+)
AI 126 (AI 118–)
AI 127 (AI 119–)
AI GND
AI 128 (AI 128+)
AI 137 (AI 129–)
AI 138 (AI 130–)
AI 131 (AI 131+)
AI 140 (AI 132–)
AI 141 (AI 133–)
AI 134 (AI 134+)
AI 143 (AI 135–)
AI 199 (AI 199+)
AI 206 (AI 198–)
AI 197 (AI 197+)
AI 196 (AI 196+)
AI 203 (AI 195–)
AI 194 (AI 194+)
AI 193 (AI 193+)
AI 200 (AI 192–)
AI GND
AI 183 (AI 183+)
AI 182 (AI 182+)
AI 189 (AI 181–)
AI 180 (AI 180+)
AI 179 (AI 179+)
AI 186 (AI 178–)
AI 177 (AI 177+)
AI 176 (AI 176+)
AI 175 (AI 167–)
AI 166 (AI 166+)
AI 165 (AI 165+)
AI 172 (AI 164–)
AI GND
AI 163 (AI 163+)
AI 162 (AI 162+)
AI 169 (AI 161–)
AI 160 (AI 160+)
AI 151 (AI 151+)
AI 158 (AI 150–)
AI 149 (AI 149+)
AI 148 (AI 148+)
AI 155 (AI 147–)
AI 146 (AI 146+)
AI 145 (AI 145+)
AI 152 (AI 144–)
1
35
AI 207 (AI 199–)
2
36
AI 198 (AI 198+)
3
37
AI 205 (AI 197–)
4
38
AI 204 (AI 196–)
5
39
AI 195 (AI 195+)
6
40
AI 202 (AI 194–)
7
41
AI 201 (AI 193–)
8
42
AI 192 (AI 192+)
9
43
AI GND
10 44
AI 191 (AI 183–)
11 45
AI 190 (AI 182–)
12 46
AI 181 (AI 181+)
13 47
AI 188 (AI 180–)
14 48
15 49
AI 187 (AI 179–)
16 50
AI 185 (AI 177–)
17 51
18 52
AI 184 (AI 176–)
19 53
AI 174 (AI 166–)
20 54
AI 173 (AI 165–)
21 55
AI 164 (AI 164+)
22 56
AI SENSE 4
23 57
AI 171 (AI 163–)
24 58
AI 170 (AI 162–)
25 59
AI 161(AI 161+)
26 60
AI 168 (AI 160–)
27 61
AI 159 (AI 151–)
28 62
AI 150 (AI 150+)
29 63
AI 157 (AI 149–)
30 64
AI 156 (AI 148–)
31 65
AI 147 (AI 147+)
32 66
AI 154 (AI 146–)
33 67
AI 153 (AI 145–)
AI 144 (AI 144+)
34 68
AI 178 (AI 178+)
AI 167 (AI 167+)
X シリーズユーザマニュアル
図 A-25. NI PXIe-6375 コネクタ 0 およびコネクタ 1 のピン配列
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
AI 8 (AI 0–)
AI 1 (AI 1+)
AI GND
AI 10 (AI 2–)
AI 3 (AI 3+)
AI GND
AI 4 (AI 4+)
AI GND
AI 13 (AI 5–)
AI 6 (AI 6+)
AI GND
AI 15 (AI 7–)
AO 0
AO 1
APFI 0
P0.4
D GND
P0.1
P0.6
D GND
+5 V
D GND
D GND
PFI 0/P1.0
PFI 1/P1.1
D GND
+5 V
D GND
PFI 5/P1.5
PFI 6/P1.6
D GND
PFI 9/P2.1
PFI 12/P2.4
PFI 14/P2.6
䝁䝛䜽䝍 1 (AI 16-79)
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
䝁䝛䜽䝍 0 (AI 0-15, AO, DIO)
AI 0 (AI 0+)
AI GND
AI 9 (AI 1–)
AI 2 (AI 2+)
AI GND
AI 11 (AI 3–)
AI SENSE
AI 12 (AI 4–)
AI 5 (AI 5+)
AI GND
AI 14 (AI 6–)
AI 7 (AI 7+)
AI GND
AO GND
AO GND
D GND
P0.0
P0.5
D GND
P0.2
P0.7
P0.3
PFI 11/P2.3
PFI 10/P2.2
D GND
PFI 2/P1.2
PFI 3/P1.3
PFI 4/P1.4
PFI 13/P2.5
PFI 15/P2.7
PFI 7/P1.7
PFI 8/P2.0
D GND
D GND
AI 71 (AI 71+)
AI 78 (AI 70–)
AI 69 (AI 69+)
AI 68 (AI 68+)
AI 75 (AI 67–)
AI 66 (AI 66+)
AI 65 (AI 65+)
AI 72 (AI 64–)
AI GND
AI 55 (AI 55+)
AI 54 (AI 54+)
AI 61 (AI 53–)
AI 52 (AI 52+)
AI 51 (AI 51+)
AI 58 (AI 50–)
AI 49 (AI 49+)
AI 48 (AI 48+)
AI 47 (AI 39–)
AI 38 (AI 38+)
AI 37 (AI 37+)
AI 44 (AI 36–)
AI GND
AI 35 (AI 35+)
AI 34 (AI 34+)
AI 41 (AI 33–)
AI 32 (AI 32+)
AI 23 (AI 23+)
AI 30 (AI 22–)
AI 21 (AI 21+)
AI 20 (AI 20+)
AI 27 (AI 19–)
AI 18 (AI 18+)
AI 17 (AI 17+)
AI 24 (AI 16–)
1
35
2
36
3
4
37
38
5
39
6
40
7
41
8
42
9
43
10 44
11 45
12 46
13 47
14 48
15 49
16 50
17 51
18 52
19 53
20 54
21 55
22 56
23 57
24 58
25 59
26 60
27 61
28 62
29 63
30 64
31 65
32 66
33
67
34 68
AI 79 (AI 71–)
AI 70 (AI 70+)
AI 77 (AI 69–)
AI 76 (AI 68–)
AI 67 (AI 67+)
AI 74 (AI 66–)
AI 73 (AI 65–)
AI 64 (AI 64+)
AI GND
AI 63 (AI 55–)
AI 62 (AI 54–)
AI 53 (AI 53+)
AI 60 (AI 52–)
AI 59 (AI 51–)
AI 50 (AI 50+)
AI 57 (AI 49–)
AI 56 (AI 48–)
AI 39 (AI 39+)
AI 46 (AI 38–)
AI 45 (AI 37–)
AI 36 (AI 36+)
AI SENSE 2
AI 43 (AI 35–)
AI 42 (AI 34–)
AI 33 (AI 33+)
AI 40 (AI 32–)
AI 31 (AI 23–)
AI 22 (AI 22+)
AI 29 (AI 21–)
AI 28 (AI 20–)
AI 19 (AI 19+)
AI 26 (AI 18–)
AI 25 (AI 17–)
AI 16 (AI 16+)
メモ このデバイスのデフォルトの NI-DAQmx カウンタ / タイマピンの⼀
覧については、表 7-9「X シリーズ PCI Express/PXI Express/USB マスターミ
ネーションデバイスのデフォルト NI-DAQmx カウンタ / タイマピン」を参
照してください。デフォルトの NI-DAQmx カウンタ⼊⼒の詳細について
は、『NI-DAQmx ヘルプ』または『LabVIEW ヘルプ』で「カウンタ信号を
接続する」を参照してください。
© National Instruments | A-35
付録 A
デバイス特有の情報
NI 6375 デバイス仕様
NI 6375 デバイスの詳細については、『NI 6375 デバイス 仕様』を参照してください。
NI 6375 のアクセサリとケーブルのオプション
NI は、DAQ デバイスと使⽤するさまざまなアクセサリとケーブルを提供していま
す。詳細については、第 2 章「DAQ システムの概要」の「ケーブルとアクセサリ」
セクションを参照してください。
A-36 | ni.com
その他の情報
B
このセクションには、X シリーズデバイスのサンプルプログラムおよび関連ドキュメ
ントがある場所が記載されています。
サンプルプログラム
NI-DAQmx ソフトウェアには、X シリーズデバイスでプログラムを開始する際に役⽴
つサンプルプログラムが含まれています。サンプルコードを修正してアプリケーショ
ン内に保存したり、サンプルを基に新しいアプリケーションを開発したり、既存のア
プリケーションにサンプルコードを追加することができます。
NI ソフトウェアサンプルを検索するには、ni.com/jp/info で Info Code に
「daqmxexpjp」と⼊⼒してください。その他のサンプルについては、ni.com/
examples を参照してください。
デバイスを取り付けずにサンプルを実⾏するには、NI-DAQmx シミュレーションデバ
イスを使⽤します。詳細については、Measurement & Automation Explorer（MAX）
でヘルプ→ヘルプトピック→ NI-DAQmx → NI-DAQmx ⽤ MAX ヘルプを選択し、シ
ミュレーションデバイスを検索します。
関連ドキュメント
各アプリケーションソフトウェアとドライバには、計測および測定デバイス制御⽤の
アプリケーション作成に関する情報が含まれています。以下に挙げたドキュメント
は、NI-DAQmx 15.5 以降の搭載を前提としています。
X シリーズのドキュメント
X シリーズのデバイス仕様は、ni.com/manuals からダウンロードすることができ
ます。
NI-DAQmx
『NI-DAQmx Readme』には、このバージョンの NI-DAQmx でサポートされているデ
バイス、ADE、および NI アプリケーションのリストがあります。スタート→すべて
のプログラム→ National Instruments → NI-DAQmx → NI-DAQmx Readme を選択し
てください。
『NI-DAQmx ヘルプ』には、API の概要、計測の概念、NI-DAQmx の基本概念、およ
びすべてのプログラミング環境に共通するアプリケーションについての⼀般情報が記
© National Instruments | B-1
付録 B
その他の情報
載されています。スタート→すべてのプログラム→ National Instruments →
NI-DAQmx → NI-DAQmx ヘルプを選択してください。
LabVIEW
LabVIEW の使い⽅の詳細については、ni.com/gettingstarted を参照してくだ
さい。
LabVIEW でヘルプ→ LabVIEW ヘルプを選択して『LabVIEW ヘルプ』を開くと、
LabVIEW のプログラミング概念や、LabVIEW の段階的な使⽤⼿順、LabVIEW の VI、
関数、パレット、メニュー、およびツールに関するリファレンス情報が記載されてい
ます。NI-DAQmx の詳細については、『LabVIEW ヘルプ』の⽬次タブで以下の場所を
参照します。
• VI と関数のリファレンス→測定 I/O VI および関数→ DAQmx - データ収集 VI お
よび関数 —LabVIEW NI-DAQmx VI および関数について説明しています。
• プロパティとメソッドのリファレンス→ NI-DAQmx プロパティ — プロパティの
リファレンスが記載されています。
• 計測を実⾏する — ⼀般的な計測や、計測の基本、NI-DAQmx の主要概念、デバ
イスの注意事項など、LabVIEW で計測データを集録および解析するのに必要な
概念や操作⼿順についての情報が提供されています。
LabWindows/CVI
『LabWindows/CVI Help』の「Data Acquisition」ブックに含まれる「Taking an
NI-DAQmx Measurement in LabWindows/CVI」は、DAQ アシスタントを使⽤した計
測タスクの作成⽅法を段階的に説明します。LabWindows/CVI で、Help → Contents
を選択してから、Using LabWindows/CVI → Data Acquisition を選択します。また、
このブックには『NI-DAQmx ヘルプ』から詳細な情報にアクセスする⽅法が記載され
ています。
『LabWindows/CVI Help』の「NI-DAQmx Library」ブックには、NI-DAQmx の API の
概要および関数リファレンスが含まれています。『LabWindows/CVI Help』で、
Library Reference → NI-DAQmx Library を選択します。
Measurement Studio
Measurement Studio で Visual C# または Visual Basic .NET を使⽤して NI-DAQmx 対
応のデバイスをプログラムする場合、MAX または Visual Studio 内から DAQ アシス
タントを起動してチャンネルおよびタスクを対話的に作成できます。タスクまたは
チャンネルを基準にして Measurement Studio で構成コードを⽣成できます。コード
⽣成の詳細については、『DAQ アシスタントヘルプ』を参照してください。
『NI Measurement Studio Help』は Microsoft Visual Studio ヘルプに統合されていま
す。Visual Studio 内でこのヘルプを表⽰するには、Measurement Studio →
NI Measurement Studio Help を選択します。NI-DAQmx で開発を⾏う⽅法について
は、『NI Measurement Studio Help』の以下のトピックを参照してください。
B-2 | ni.com
X シリーズユーザマニュアル
Measurement Studio Application Wizard および DAQ アシスタントを使⽤して
NI-DAQmx アプリケーションを作成する⼿順については、「Walkthrough:
Creating a Measurement Studio NI-DAQmx Application」を参照してください。
• NI-DAQmx メソッド / プロパティの詳細については、
「NationalInstruments.DAQmx Namespace」または
「NationalInstruments.DAQmx.ComponentModel Namespace」を参照してく
ださい。
• NI-DAQmx の概念については、「Using the Measurement Studio NI-DAQmx .NET
Library」および「Creating Projects with Measurement Studio NI-DAQmx」セク
ションを参照してください。
• Measurement Studio でプログラミングを⾏う⽅法については、「Getting
Started with the Measurement Studio Class Libraries」を参照してください。
•
Visual Basic .NET または Visual C# を使⽤して NI-DAQmx アプリケーションを作成す
るには、⼀般的には以下の⼿順に従ってください。
1.
Visual Studio では、ファイル→新規→プロジェクトを選択して新規のプロジェク
トダイアログボックスを起動します。
2.
プログラミング⾔語（Visual C# または Visual Basic .NET）を選択した後に
Measurement Studio を選択して、プロジェクトテンプレートのリストを表⽰し
ます。
3.
NI DAQ Windows アプリケーションを選択します。DAQ タスクをこの⼿順の⼀
部として追加します。プロジェクトタイプを選択します。DAQ タスクをこの⼿
順の⼀部として追加します。
ANSI C（NI アプリケーションソフトウェア不使⽤の
場合）
『NI-DAQmx ヘルプ』には、API の概要と計測の概念についての⼀般情報が含まれて
います。スタート→すべてのプログラム→ National Instruments → NI-DAQmx →
NI-DAQmx ヘルプを選択してください。
『NI-DAQmx C Reference Help』は、計測、集録、および制御アプリケーションを開
発するために、ナショナルインスツルメンツのデータ収集デバイスと使⽤する
NI-DAQmx Library 関数について説明しています。スタート→すべてのプログラム→
National Instruments → NI-DAQmx → Text-Based Code Support → NI-DAQmx C
Reference Help を選択してください。
.NET ⾔語（NI アプリケーションソフトウェア不使⽤の
場合）
Microsoft .NET Framework では、Measurement Studio なしで Visual C# および Visual
Basic .NET を使⽤して、NI-DAQmx でアプリケーションを作成できます。サポートさ
れているバージョンについては『NI-DAQmx Readme』を参照してください。
© National Instruments | B-3
付録 B
その他の情報
カスタマートレーニング
NI では、NI 製品を使⽤してアプリケーション開発を⼿がけるお客様をお⼿伝いする
トレーニングコースを提供しています。コースへのお申し込み⽅法や、コースの詳細
については、ni.com/training を参照してください。
技術サポートのウェブサイト
その他のサポートは、ni.com/support を参照してください。
DAQ デバイスの仕様書およびユーザガイド / マニュアルの多くは PDF 形式で利⽤可
能です。PDF ファイルを開くには、Adobe Reader 7.0 以降（PDF 1.6 以降）が必要で
す。Adobe Reader をダウンロードするには、アドビシステムズ社のウェブサイト
（www.adobe.com/jp）にアクセスしてください。最新のドキュメントリソースは、
ni.com/manuals でナショナルインスツルメンツの製品マニュアルライブラリを参
照してください。
B-4 | ni.com
トラブルシューティング
C
このセクションでは、X シリーズデバイスの⼀般的な質問について説明します。質問
に対する回答が⾒つからない場合は、ni.com/support を参照してください。
アナログ⼊⼒
複数チャンネルをサンプル中に、クロストークまたはゴースト電圧が起こります。
これはどういう意味でしょうか。
マルチプレクサで⼀連の⾼出⼒インピーダンスソースをサンプルすると起きる、電荷
注⼊と呼ばれる現象が発⽣している可能性があります。マルチプレクサはスイッチト
キャパシタで作られたスイッチを内蔵しています。チャンネルの 1 つ、たとえば AI 0
がマルチプレクサで選択されると、キャパシタは電荷を蓄積します。次のチャンネ
ル、たとえば AI 1 が選択されると、蓄積された電流（または電荷）がチャンネル 1
を介して逆に漏れます。AI 1 に接続されたソースの出⼒インピーダンスが⼗分に⾼け
れば、AI 1 の読み取り値は AI 0 の電圧に部分的に影響されます。この問題を避けるに
は、X シリーズデバイスに接続する前に、各⾼インピーダンスソースに対してユニ
ティゲインを持つ演算アンプ（オペアンプ）付きの電圧フォロワを使⽤します。それ
以外の場合は、各チャンネルのサンプルレートを下げる必要があります。
チャンネルのクロストークが発⽣するもう 1 つの主な理由は、さまざまなゲインで
複数のチャンネルをサンプルすることです。この場合、整定時間が⻑くなります。異
なるゲインでのチャンネルのサンプルおよび電荷注⼊の詳細については、第 4 章
「アナログ⼊⼒」の「複数チャンネルスキャンに関する注意事項」セクションを参照
してください。
デバイスを差動アナログ⼊⼒グランド基準モードで使⽤し、差動⼊⼒信号を接続しま
したが、測定値が変則的で急激に変動します。何が問題なのでしょうか。
DIFF モードで、DAQ デバイスからの測定値が変則的で急激に変動する場合は、グラ
ンド基準接続を確認する必要があります。デバイスグランドを基準にすると、信号は
浮動している場合があります。DIFF モードを使⽤している場合も、デバイス基準と
同じグランドレベルが信号の基準であることが必要です。⾼コモンモード除去⽐
（CMRR）を維持しながら、この基準を達成するさまざまな⽅法があります。これら
の⽅法の詳細については、第 4 章「アナログ⼊⼒」の「アナログ⼊⼒信号を接続す
る」セクションを参照してください。
AI GND は AI コモン信号で、デバイスのグランド接続ポイントに直接接続されます。
デバイスへの⼀般的なアナロググランド接続ポイントが必要な場合は、この信号を使
⽤できます。詳細については、第 4 章「アナログ⼊⼒」の「グランド基準型信号
ソースに差動接続を使⽤する条件」セクションを参照してください。
© National Instruments | C-1
付録 C
トラブルシューティング
AI チャンネルを MIO X シリーズデバイスでサンプルするには、どのように AI サンプ
ルクロックおよび AI 変換クロック信号を使⽤しますか？
MIO X シリーズデバイスは、AI サンプルクロック（ai/SampleClock）および AI 変換
クロック（ai/ConvertClock）を使⽤して間隔サンプリングを⾏います。図 C-1 が⽰
すように、AI サンプルクロックは以下の式によって決定されるサンプル周期を制御
します。
1/ サンプル周期 = サンプルレート
図 C-1. AI サンプルクロックと AI 変換クロック
䝏䝱䞁䝛䝹0
䝏䝱䞁䝛䝹1
ኚ᥮࿘ᮇ
䝃䞁䝥䝹࿘ᮇ
AI 変換クロックは、以下の式によって決定される変換周期を制御します。
1/ 変換周期 = 変換レート
この⽅法では、全体のサンプルレートに対して複数のチャンネルを⽐較的迅速にサン
プルすることができ、チャンネル間の遅延が⼀定でほぼ完全な同時効果があります。
アナログ出⼒
出⼒信号にグリッチが発⽣しています。これを抑えるにはどうしたらよいでしょうか？
DAC を使⽤して波形を⽣成する場合、出⼒信号でグリッチが発⽣することがありま
す。これらのグリッチは、DAC の電圧が切り替わるときに解放されるチャージに
よって発⽣するものであり、正常です。最⼤グリッチは DAC コードの最⼤ビットが
変化するときに発⽣します。ローパスグリッチ除去フィルタを作成して、これらのグ
リッチを周波数や出⼒信号の特性に応じてある程度除去することができます。グリッ
チを抑える⽅法については、ni.com/support を参照してください。
カウンタ
カウンタ信号は X シリーズデバイスにどのようにして接続しますか。
カウンタ信号の接続の詳細については、第 7 章「カウンタ」の「デフォルトのカウ
ンタ / タイマピン配列」セクションを参照してください。
C-2 | ni.com
D
NI サービス
ナショナルインスツルメンツは、お客さまを成功に導く⼿助けとしてグローバルサー
ビスとサポートを提供しています。デプロイメントや継続的メンテナンスにおける計
画から開発などの、アプリケーションライフサイクルの各段階で役⽴つトレーニング
および認定プログラムに加え、製品サービスもご利⽤ください。
製品サービスを利⽤するには、ni.com/myproducts で製品を登録してください。
登録されている NI 製品をご使⽤のユーザには次の特典があります。
•
•
•
適⽤される製品サービスへのアクセス。
オンラインアカウントによる簡単な製品管理。
製品に関する重要な通知、ソフトウェアアップデート、サービス期限の通知を受信。
ナショナルインスツルメンツ ni.com のユーザプロファイルにログインして、お客様
向けサービス⽤にカスタマイズされたアクセスページを表⽰します。
サービスとリソース
•
•
メンテナンスとハードウェアサービス —NI は、ご使⽤のシステムの確度および
信頼性の要件を確認する⼿助けや、製品の寿命期間にわたって確度を維持し、ダ
ウンタイムを最⼩限に抑えることができるように、保証や予備製品およびキャリ
ブレーションサービスを提供しています。詳細については、ni.com/jp/
services を参照してください。
–
保証と修理 — すべての NI ハードウェア製品には、5 年まで延⻑可能な 1 年
の標準保証が提供されています。NI の修理サービスは、⾼度な訓練を受け
た技術者によりナショナルインスツルメンツサービスセンターで迅速に⾏わ
れ、修理に際しては純正部品のみを使⽤しています。
–
キャリブレーション — 標準のキャリブレーションを通じて、計測器の測定
性能を定量化および改善することができます。NI では、最新式のキャリブ
レーションサービスを提供しています。ご使⽤の製品でキャリブレーション
がサポートされている場合、ni.com/calibration からその製品の
Calibration Certificate（英語）を⼊⼿してご利⽤になることもできます。
システムインテグレーション — 時間の制約がある場合や社内の技術リソースが
不⾜している場合、またはプロジェクトで簡単に解消しない問題がある場合など
は、ナショナルインスツルメンツのアライアンスパートナーによるサービスをご
利⽤いただけます。詳しくは、最寄りの NI 営業所にお電話いただくか、
ni.com/alliance をご覧ください。
© National Instruments | D-1
付録 D
•
•
•
NI サービス
トレーニングと認定 —NI のトレーニングおよび認定プログラムは、アプリケー
ション開発の習熟度と⽣産性を⾼める最も効果的な⽅法です。詳細については、
ni.com/training をご覧ください。
– 『NI LabVIEW スキルガイド』は、現在のアプリケーションの習熟度要件の確
認を⼿助けし、これらのスキルを習得するための時間や予算の制約と個⼈的
な学習⽅法の好みに合ったオプションを提供しています。これらのカスタム
パスを確認するには、ni.com/skills-guide を参照してください。
– NI では、お客様のニーズに応じて、講師による各国の施設でのクラスや、
お客様の施設で⾏う出張コース、およびオンラインコースなど、複数の⾔語
および形式のコースを提供しています。
技術サポート —ni.com/support でのサポートには以下のリソースが含まれます。
– セルフヘルプリソース —ni.com/support では、ソフトウェアドライバと
アップデート、検索可能な技術サポートデータベース、製品マニュアル、
トラブルシューティングウィザード、種類豊富なサンプルプログラム、
チュートリアル、アプリケーションノート、計測器ドライバなどをご利⽤い
ただけます。ユーザ登録されたお客様は、NI ディスカッションフォーラム
（ni.com/jp/dforum）にアクセスすることもできます。
– ソフトウェアサポートサービスメンバーシップ — 標準サポート・保守プロ
グラム（SSP）は、NI Developer Suite を含む⼤部分の NI ソフトウェア製品
に含まれる、毎年更新が必要なプログラムです。このプログラムでは、NI
のアプリケーションエンジニアによる電話または E メールでの個別サポー
トが提供されます。また、SSP の特典を必要な限り中断なく利⽤できる柔軟
な延⻑契約オプションもご利⽤いただけます。詳細については、ni.com/
ssp をご覧ください。
適合宣⾔（DoC）— 適合宣⾔とは、その会社の⾃⼰適合宣⾔を⽤いた、さまざ
まな欧州閣僚理事会指令への適合の宣⾔のことです。この制度により、電磁両⽴
性（EMC) に対するユーザ保護や製品の安全性に関する情報が提供されます。ご
使⽤の製品の適合宣⾔は、ni.com/certification（英語）から⼊⼿できます。
その他の技術サポートオプションについては、ni.com/jp/services をご覧いただ
くか、ni.com/contact からお問い合わせください。
また、弊社ウェブサイトの Worldwide Offices セクション（ni.com/niglobal
（英語））から各⽀社のウェブサイトにアクセスすることもできます。各⽀社のサイト
では、お問い合わせ先、サポート電話番号、E メールアドレス、現⾏のイベントなど
に関する最新情報を提供しています。
D-2 | ni.com
索引
記号
+5 V 電源、3-5
数値
10 MHz 基準クロック、9-3
100 MHz
ソースモード、7-47
タイムベース、9-2
100 kHz タイムベース、9-2
20 MHz タイムベース、9-2
2 信号エッジ間隔測定
単⼀、7-25
バッファ型、7-25
2 信号エッジ分離測定、7-24
40 MHz 未満の内部ソース、7-48
A
A/D 変換器
X シリーズ MIO デバイス、4-2
X シリーズ同時 MIO デバイス、
4-37
A/D 変換器、X シリーズ MIO デバイス、
4-2
AC カプリング接続
X シリーズ同時 MIO デバイス、
4-43
AI FIFO
X シリーズ MIO デバイス、4-2
X シリーズ同時 MIO デバイス、
4-37
ai/ConvertClock、4-27
ai/ConvertClockTimebase、4-30
ai/HoldCompleteEvent
X シリーズ MIO デバイス、4-31
X シリーズ同時 MIO デバイス、
4-50
ai/PauseTrigger
X シリーズ MIO デバイス、4-34
X シリーズ同時 MIO デバイス、
4-54
ai/ReferenceTrigger
X シリーズ MIO デバイス、4-32
X シリーズ同時 MIO デバイス、
4-52
ai/SampleClock
X シリーズ MIO デバイス、4-25
X シリーズ同時 MIO デバイス、
4-48
ai/SampleClockTimebase
X シリーズ MIO デバイス、4-26
X シリーズ同時 MIO デバイス、
4-49
ai/StartTrigger
X シリーズ MIO デバイス、4-31
X シリーズ同時 MIO デバイス、
4-50
AI ⼀時停⽌トリガ信号
X シリーズ MIO デバイス、4-34
X シリーズ同時 MIO デバイス、
4-54
AI 開始トリガ信号
X シリーズ MIO デバイス、4-31
X シリーズ同時 MIO デバイス、
4-50
AI 基準トリガ信号
X シリーズ MIO デバイス、4-32
X シリーズ同時 MIO デバイス、
4-52
AI サンプルクロック信号
X シリーズ MIO デバイス、4-25
X シリーズ同時 MIO デバイス、
4-48
AI サンプルクロックタイムベース信号
X シリーズ MIO デバイス、4-26
X シリーズ同時 MIO デバイス、
4-49
AI 変換クロック信号、4-27
AI 変換クロックタイムベース信号、4-30
© National Instruments | 索引 -1
索引
AI ホールド完了イベント信号
X シリーズ MIO デバイス、4-31
X シリーズ同時 MIO デバイス、
4-50
ANSI C のドキュメント、B-3
AO FIFO、5-1
ao/PauseTrigger、5-8
ao/SampleClock、5-9
ao/StartTrigger、5-6
AO ⼀時停⽌トリガ信号、5-8
AO 開始トリガ信号、5-6
AO 基準選択、5-1
AO 基準選択の設定、5-2
AO サンプルクロック、5-1
AO サンプルクロック信号、5-9
AO サンプルクロックタイムベース信
号、5-11
APFI <0, 1> 端⼦、11-3
C
cDAQ シャーシ
サンプルプログラム、B-1
CHS GND ネジ留め式端⼦、1-3
Counter n Aux 信号、7-38
Counter n A 信号、7-39
Counter n B 信号、7-39
Counter n Gate 信号、7-38
Counter n HW Arm 信号、7-40
Counter n Internal Output 信号、7-41
Counter n Sample Clock 信号、7-40
Counter n Source 信号、7-37
Counter n TC 信号、7-41
Counter n Up_Down 信号、7-39
Counter n Z 信号、7-39
CtrnSampleClock、7-40
D
DAC、5-1
DAQ
システム、2-1
ハードウェア、2-1
DAQ-6202、2-2
DAQ-STC3、2-2
索引 -2
|
ni.com
DC カプリング、接続（X シリーズ同時
MIO デバイス）、4-43
di/SampleClock、6-4
DIFF 接続
グランド基準型信号ソースに使⽤す
る（X シリーズ MIO デバイス）、
4-19
グランド基準型信号ソースに使⽤す
る条件（X シリーズ MIO デバイ
ス）、4-18
浮動型信号ソースに使⽤する（X シ
リーズ MIO デバイス）、4-13
浮動型信号ソースに使⽤する条件
（X シリーズ MIO デバイス）、
4-12
DI サンプルクロック信号、6-4
DI 変化検出、6-20
DMA
コントローラ、10-1
転送⽅法として、10-1
do/SampleClock、6-14
DO サンプルクロック信号、6-14
F
FIFO
X シリーズ同時 MIO デバイス、
4-37
FREQ OUT 信号、7-42
I
I/O 保護、6-19、8-6
I/O コネクタ、3-1
NI PCIe/PXIe-6341 ピン配列、A-3
NI PCIe/PXIe-6361 ピン配列、A-13
NI PCIe/PXIe-6363 ピン配列、A-18
NI PCIe-6320 ピン配列、A-1、A-31
NI PCIe-6321 ピン配列、A-3
NI PCIe-6323/6343 ピン配列、A-7
NI PCIe-6351 ピン配列、A-13
NI PCIe-6353 ピン配列、A-18
NI PXIe-6345/6355 ピン配列、A-11
X シリーズユーザマニュアル
NI PXIe-6356/6366 ピン配列、A-24
NI PXIe-6358/6368 ピン配列、A-29
NI USB-6341 BNC ピン配列、A-6
NI USB-6341 ネジ留め式端⼦のピン
配列、A-5
NI USB-6343 BNC ピン配列、A-10
NI USB-6343 ネジ留め式端⼦のピン
配列、A-9
NI USB-6343 ピン配列、A-9
NI USB-6351/6361 ネジ留め式端⼦の
ピン配列、A-15
NI USB-6351/6361 ピン配列、A-19
NI USB-6351/6361 マスターミネー
ションのピン配列、A-16
NI USB-6356/6366 ピン配列、A-26
NI USB-6363 ピン配列、A-22
L
LabVIEW のドキュメント、B-2
LabWindows/CVI のドキュメント、B-2
LED パターン（USB デバイス）、3-8
M
Measurement Studio のドキュメント、
B-2
MUX
X シリーズ MIO デバイス、4-1
N
.NET ⾔語ドキュメント、B-3
NI 6320、A-1
アクセサリオプション、A-3
ケーブルオプション、A-3
仕様、A-3
ピン配列、A-1
NI 6321/6341、A-3
PCI Express ピン配列、A-3
PXI Express ピン配列、A-3
USB BNC ピン配列、A-6
USB ピン配列、A-5
アクセサリオプション、A-7
ケーブルオプション、A-7
仕様、A-7
NI 6323/6343、A-7
PCI Express ピン配列、A-7
USB ピン配列、A-9
アクセサリオプション、A-11
ケーブルオプション、A-11
NI 6343
USB BNC ピン配列、A-10
USB ピン配列、A-10
NI 6345/6355、A-11
アクセサリオプション、A-13
ケーブルオプション、A-13
仕様、A-13
ピン配列、A-11
NI 6351/6361
PCI Express ピン配列、A-13
PXI Express ピン配列、A-13
USB ピン配列、A-15、A-16、A-17、
A-19
アクセサリオプション、A-18
ケーブルオプション、A-18
仕様、A-18
NI 6353/6363、A-18
PCI Express ピン配列、A-18
PXI Express ピン配列、A-18
アクセサリオプション、A-23
ケーブルオプション、A-23
仕様、A-23
NI 6356/6366
PXI Express ピン配列、A-24
USB ピン配列、A-26
アクセサリオプション、A-28
ケーブルオプション、A-28
仕様、A-28
NI 6358/6368
アクセサリオプション、A-30
ケーブルオプション、A-30
仕様、A-30
ピン配列、A-29
NI 6363
USB BNC ピン配列、A-22
© National Instruments | 索引 -3
索引
NI 6365、A-31
アクセサリオプション、A-33
ケーブルオプション、A-33
仕様、A-33
ピン配列、A-31
NI 6375、A-34
アクセサリオプション、A-36
ケーブルオプション、A-36
仕様、A-36
ピン配列、A-34
NI USB-6356/6366 BNC
ピン配列、A-27
NI-DAQmx
インストール、1-1
デフォルトカウンタ端⼦、7-42
ドキュメント、B-1
NI-PGIA
X シリーズ MIO デバイス、4-2
X シリーズ同時 MIO デバイス、
4-37
NRSE 接続
グランド基準型信号ソースに使⽤す
る、4-20
グランド基準型信号ソースに使⽤す
る条件、4-18
浮動型信号ソースに使⽤する、4-16
浮動型信号ソースに使⽤する条件、
4-12
フィルタ、8-4
プログラム可能な起動時の状態、
8-6
PFI 端⼦を使⽤してタイミング出⼒信号
をエクスポートする、8-2
PXI
および PXI Express、10-3
クロック、10-3
クロックおよびトリガ信号、9-7
トリガ、9-8
トリガ信号、10-3
PXI Express
PXIe_CLK100、9-7
PXIe-DSTAR<A..C>、9-9
PXIe_SYNC100、9-7
および PXI、10-3
クロック、10-3
クロックおよびトリガ信号、9-7
シャーシの互換性、10-3
注意事項、10-3
PXI_CLK10、9-8
PXIe_CLK100、9-7
PXIe-DSTAR<A..C>、9-9
PXIe_SYNC100、9-7
PXI_STAR
トリガ、9-8
フィルタ、9-8
R
P
PCI Express ディスクドライブ電源コネ
クタ、3-6
PFI、8-1
I/O 保護、8-6
PFI 端⼦を使⽤してタイミング出⼒
信号をエクスポートする、8-2
端⼦をスタティックデジタル I/O と
して使⽤する、8-3
端⼦をタイミング⼊⼒信号として使
⽤する、8-2
⼊⼒信号を接続する、8-4
索引 -4
|
ni.com
RSE 構成
X シリーズ MIO デバイス、4-17
RSE 接続
グランド基準型信号ソースに使⽤す
る条件
X シリーズ MIO デバイス、
4-19
浮動型信号ソースに使⽤する
X シリーズ MIO デバイス、
4-17
浮動型信号ソースに使⽤する条件
X シリーズ MIO デバイス、
4-13
X シリーズユーザマニュアル
RTSI、9-4
コネクタのピン配列、3-7、9-5
出⼒として使⽤する、9-6
端⼦をタイミング⼊⼒信号として使
⽤する、9-6
フィルタ、9-7
S
SCC、2-9
SCXI、2-8
U
USB BNC、1-4
USB BNC デバイス、1-3
USB 信号ストリーム、転送⽅法として
の、10-2
X
X1 エンコード、7-21
X2 エンコード、7-21
X4 エンコード、7-22
X シリーズ
USB デバイス、1-2
アクセサリオプション、2-3
アクセサリとケーブル、1-8
ケーブルオプション、2-3
仕様、1-8
情報、A-1
ピン配列、1-8
X シリーズ USB
DIN レールマウント、1-5
USB ケーブル抜け防⽌機構、1-7
壁に取り付ける、1-4
ケーブル抜け防⽌機構、1-7
セキュリティケーブルスロット、
1-6、1-7
デスクトップ上で使⽤する、1-4
デバイスセキュリティ、1-6、1-7
パネルに取り付ける、1-4
バルク転送、10-2
Z
起動時の状態、6-19
あ
アーム開始トリガ、7-45
アクセサリ、2-3
NI 6320、A-3
NI 6321/6341、A-7
NI 6323/6343、A-11
NI 6345/6355、A-13
NI 6351/6361、A-18
NI 6353/6363、A-23
NI 6356/6366、A-28
NI 6358/6368、A-30
NI 6365、A-33
NI 6375、A-36
デバイスに合わせて選択する、1-8
配線に関する注意事項
X シリーズ同時 MIO デバイス、
4-44
アナログ
エッジトリガ、11-5
ヒステリシスによる、11-5
トリガ、11-2
トリガタイプ、11-5
トリガ動作、11-4
⽐較イベント、経路設定する、11-4
⽐較イベント、信号、11-4
アナログウィンドウトリガ、11-7
アナログ出⼒
アプリケーションソフトウェアにつ
いて、5-11
回路、5-1
基準選択、5-2
基本機能、5-1
出⼒信号のグリッチ、5-2
信号、5-6
AO ⼀時停⽌トリガ、5-8
AO 開始トリガ、5-6
AO サンプルクロック、5-9
AO サンプルクロックタイム
ベース、5-11
© National Instruments | 索引 -5
索引
信号を接続する、5-5
タイミング信号、5-6
データの⽣成⽅法、5-3
トラブルシューティング、C-2
トリガ、5-5
トリガ信号、5-5
アナログソース、トリガ、11-2
アナログトリガ、11-2
確度、11-7
確度を向上させる、11-7
動作、11-4
アナログトリガの確度を向上させる、
11-7
アナログトリガの種類、11-5
アナログ⼊⼒
X シリーズ MIO デバイス、4-1
AI アプリケーションソフト
ウェアについて、4-35
AI ⼀時停⽌トリガ、4-34
AI 開始トリガ、4-31
AI 基準トリガ、4-32
AI サンプルクロック、4-25
AI サンプルクロックタイム
ベース、4-26
AI 変換クロック、4-27
AI 変換クロックタイムベース、
4-30
AI ホールド完了イベント、4-31
I/O コネクタを介して接続す
る、4-1
MUX、4-1
回路、4-1
グランド基準設定、4-2
信号、4-22
信号接続する、4-10
接続する、4-10
タイミング信号、4-22
データ収集⽅法、4-9
トリガ、4-10
レンジ、4-2
X シリーズ同時 MIO デバイス
AI ⼀時停⽌トリガ、4-54
AI 基準トリガ、4-52
AI サンプルクロック、4-48
索引 -6
|
ni.com
AI サンプルクロックタイム
ベース、4-49
AI ホールド完了イベント、4-50
I/O コネクタを介して接続す
る、4-37
概要、4-36
回路、4-37
基本機能、4-36
信号、4-45
信号接続する、4-41
タイミング概要、4-46
タイミング信号、4-45
端⼦構成、4-37
データ収集、4-39
⽅法、4-39
トリガする、4-40
差動、トラブルシューティング、
C-1
チャンネル、11-3、11-4
電荷注⼊、C-1
トラブルシューティング、C-1
複数のチャンネルをサンプル中にク
ロストーク、C-1
複数のチャンネルをサンプル中に
ゴースト電圧、C-1
X シリーズ MIO デバイス
AI サンプルクロックおよび AI
変換クロックを使⽤して
チャンネルをサンプルする、
C-2
チャンネル、AI サンプルク
ロックおよび AI 変換クロッ
クを使⽤してサンプルする、
C-2
アプリケーション
エッジカウント、7-3
カウンタ出⼒、7-27
カウンタ⼊⼒、7-3
い
位相差出⼒エンコーダ、7-21
⼀時停⽌トリガ、7-46
X シリーズユーザマニュアル
位置測定、7-20
バッファ型、7-23
インストール
NI-DAQ、1-1
その他のソフトウェア、1-1
インタフェース、バス、10-1
う
ウェブリソース、D-1
え
エッジカウント、7-3
オンデマンド、7-4
サンプルクロック、7-4
シングルポイント、7-4
バッファ型、7-4
エッジ間隔測定
単⼀ 2 信号、7-25
バッファ型 2 信号、7-25
エッジをカウントする、7-3
エンコーダ、位相差出⼒、7-21
エンコード
X1、7-21
X2、7-21
X4、7-22
お
抑える
出⼒信号のグリッチ、5-2、C-2
オンデマンド
エッジカウント、7-4
集録
X シリーズ MIO デバイス、4-9
X シリーズ同時 MIO デバイス、
4-39
タイミング
X シリーズ MIO デバイス、4-9
X シリーズ同時 MIO デバイス、
4-39
か
開始トリガ、7-45
外部基準クロック、9-2
外部ソース
40 MHz 未満、7-48
40 MHz を超える、7-47
概要、2-1
カウンタ、7-1
エッジカウント、7-3
開始トリガで単⼀パルスを⽣成、
7-28
カスケード接続する、7-46
簡易パルス⽣成、7-27
再トリガ可能な単⼀パルスの⽣成、
7-29
出⼒アプリケーション、7-27
⽣成、7-27
その他の機能、7-46
タイミング信号、7-36
単⼀パルス⽣成、7-27
端⼦、デフォルト、7-42
端⼦を接続する、7-42
同期モード、7-47
トラブルシューティング、C-2
トリガ、7-45
⼊出⼒、7-42
⼊⼒アプリケーション、7-3
パルス列⽣成、7-28
プリスケール、7-46
カウンタ信号
Counter n A、7-39
Counter n Aux、7-38
Counter n B、7-39
Counter n Gate、7-38
Counter n HW Arm、7-40
Counter n Internal Output、7-41
Counter n Source、7-37
Counter n TC、7-41
Counter n Up_Down、7-39
© National Instruments | 索引 -7
索引
FREQ OUT、7-42
周波数出⼒、7-42
カウンタをカスケード接続する、7-46
カウント⽅向を指定する、7-3
確度、アナログトリガ、11-7
カスタムケーブル、2-7
簡易パルス⽣成、7-27
関連ドキュメント、B-1
き
技術サポート、B-4、D-1
基準化シングルエンド接続
グランド基準型信号ソースに使⽤す
る条件
X シリーズ MIO デバイス、
4-19
浮動型信号ソースに使⽤する
X シリーズ MIO デバイス、
4-17
浮動型信号ソースに使⽤する条件
X シリーズ MIO デバイス、
4-13
基準クロック
10 MHz、9-3
外部、9-2
起動時の状態、8-6
機能、カウンタ、7-46
逆周波数測定、7-13
キャリブレーション、1-2
回路、2-2
く
グランド、4-42
グランド基準
接続、チェックする、C-1
設定
X シリーズ MIO デバイス、
4-2、4-4
アナログ⼊⼒
X シリーズ MIO デバイス、
4-4
索引 -8
|
ni.com
グランド基準型信号ソース
NRSE モードで使⽤する
X シリーズ MIO デバイス、
4-20
NRSE モードで使⽤する条件
X シリーズ MIO デバイス、
4-18
RSE モードで使⽤する条件
X シリーズ MIO デバイス、
4-19
差動モードで使⽤する
X シリーズ MIO デバイス、
4-19
差動モードで使⽤する条件
X シリーズ MIO デバイス、
4-18
接続する
X シリーズ MIO デバイス、
4-18
説明
X シリーズ MIO デバイス、
4-18
クロック
10 MHz 基準、9-3
PXI、PXI Express、およびトリガ信
号、9-7
外部基準、9-2
経路設定、9-1
⽣成、9-1
け
ケーブル、2-3
NI 6320、A-3
NI 6321/6341、A-7
NI 6323/6343、A-11
NI 6345/6355、A-13
NI 6351/6361、A-18
NI 6353/6363、A-23
NI 6358/6368、A-30
NI 6365、A-33
NI 6375、A-36
X シリーズユーザマニュアル
NI 6356/6366、A-28
X シリーズデバイス、2-3
カスタム、2-7
デバイスに合わせて選択する、1-8
ケーブル管理、1-4
計装⽤アンプ
X シリーズ MIO デバイス、4-2
X シリーズ同時 MIO デバイス、
4-37
経路設定
クロック、9-1
デジタル、9-1
経路設定する
アナログ⽐較イベントを出⼒端⼦
に、11-4
こ
コネクタ
NI PCIe/PXIe-6341、A-3
NI PCIe/PXIe-6361、A-13
NI PCIe/PXIe-6363、A-18
NI PCIe-6320、A-1、A-31
NI PCIe-6321、A-3
NI PCIe-6323/6343、A-7
NI PCIe-6351、A-13
NI PCIe-6353 ネジ留め式端⼦、A-18
NI PXIe-6345/6355、A-11
NI PXIe-6356/6366、A-24
NI PXIe-6358/6368、A-29
NI PXIe-6375、A-34
NI USB-6341 BNC、A-6
NI USB-6341 ネジ留め式端⼦、A-5
NI USB-6343、A-9
NI USB-6343 BNC、A-10
NI USB-6351/6361 ネジ留め式端⼦、
A-15
NI USB-6353 マスターミネーション、
A-19
NI USB-6356/6366 ネジ留め式端⼦、
A-26
NI USB-6361 マスターミネーション、
A-16
NI USB-6363 ネジ留め式端⼦、A-22
RTSI、3-7
情報、3-1
ゴム製の脚、1-4
ゴム製の脚を取り付ける、1-4
コモンモード
信号除去に関する注意事項
差動グランド基準型信号（X シ
リーズ同時 MIO デバイス）、
4-43
ノイズ
差動グランド基準型信号（X シ
リーズ同時 MIO デバイス）、
4-43
差動信号（X シリーズ同時 MIO
デバイス）、4-43
差動⾮基準型または浮動型信号
（X シリーズ同時 MIO デバイ
ス）、4-44
コントローラ、DMA、10-1
さ
最⼩限に抑える
隣接チャンネル間の電圧ステップ
（X シリーズ MIO デバイス）、4-8
再トリガ可能な単⼀パルスの⽣成、7-29
差動アナログ⼊⼒、トラブルシューティ
ング、C-1
差動接続
グランド基準型信号ソースに使⽤す
る
X シリーズ MIO デバイス、
4-19
グランド基準型信号ソースに使⽤す
る条件
X シリーズ MIO デバイス、
4-18
グランド基準型信号ソース⽤
X シリーズ同時 MIO デバイス、
4-42
© National Instruments | 索引 -9
索引
⾮基準型または浮動型信号ソース⽤
X シリーズ同時 MIO デバイス、
4-43
浮動型信号ソースに使⽤する
X シリーズ MIO デバイス、
4-13
浮動型信号ソースに使⽤する条件
X シリーズ MIO デバイス、
4-12
サポート
技術、D-1
サンプルクロック
エッジカウント、7-4
測定、7-23
サンプルプログラム、B-1
し
指定なしバッファ型
パルス幅測定、7-6
半周期測定、7-11
周期測定、7-20
周波数
⽣成、7-34
測定、7-11
発⽣器、7-34
分周、7-35
周波数出⼒信号、7-42
周波数測定⽅法を選択する、7-16
集録
オンデマンド
X シリーズ MIO デバイス、4-9
X シリーズ同時 MIO デバイス、
4-39
循環バッファ
X シリーズ MIO デバイス、
4-10
X シリーズ同時 MIO デバイス、
4-40
ソフトウェアタイミング
X シリーズ MIO デバイス、4-9
X シリーズ同時 MIO デバイス、
4-39
索引 -10
|
ni.com
ダブルバッファ
X シリーズ MIO デバイス、
4-10
X シリーズ同時 MIO デバイス、
4-40
デジタル波形、6-4
ハードウェアタイミング
X シリーズ MIO デバイス、4-9
X シリーズ同時 MIO デバイス、
4-39、4-40
出⼒
信号グリッチ、C-2
抑える、5-2
端⼦、アナログ⽐較イベントを経路
設定する、11-4
出⼒、RTSI を〜として使⽤する、9-6
循環バッファ集録
X シリーズ MIO デバイス、4-10
X シリーズ同時 MIO デバイス、
4-40
仕様
NI 6320、A-3
NI 6321/6341、A-7
NI 6345/6355、A-13
NI 6351/6361、A-18
NI 6353/6363、A-23
NI 6356/6366、A-28
NI 6358/6368、A-30
NI 6365、A-33
NI 6375、A-36
デバイス、1-8
使⽤する
PFI 端⼦
スタティックデジタル I/O とし
て、8-3
タイミング出⼒信号をエクス
ポートする、8-2
タイミング⼊⼒信号として、
8-2
RTSI
出⼒として、9-6
端⼦をタイミング⼊⼒信号とし
て、9-6
X シリーズユーザマニュアル
ディスクドライブ電源コネクタ
（PCI Express）、3-6
シングル
ポイントエッジカウント、7-4
シングルエンド接続
RSE 接続
X シリーズ MIO デバイス、
4-17
浮動型信号ソース⽤
X シリーズ MIO デバイス、
4-17
信号
AI ⼀時停⽌トリガ
X シリーズ MIO デバイス、
4-34
X シリーズ同時 MIO デバイス、
4-54
AI 開始トリガ
X シリーズ MIO デバイス、
4-31
X シリーズ同時 MIO デバイス、
4-50
AI 基準トリガ
X シリーズ MIO デバイス、
4-32
X シリーズ同時 MIO デバイス、
4-52
AI サンプルクロック
X シリーズ MIO デバイス、
4-25
X シリーズ同時 MIO デバイス、
4-48
AI サンプルクロックタイムベース
X シリーズ MIO デバイス、
4-26
X シリーズ同時 MIO デバイス、
4-49
AI 変換クロック、4-27
AI 変換クロックタイムベース、4-30
AI ホールド完了イベント、4-31
X シリーズ同時 MIO デバイス、
4-50
AO ⼀時停⽌トリガ、5-8
AO 開始トリガ、5-6
AO サンプルクロック、5-9
AO サンプルクロックタイムベー
ス、5-11
Counter n A、7-39
Counter n Aux、7-38
Counter n B、7-39
Counter n Gate、7-38
Counter n HW Arm、7-40
Counter n Internal Output、7-41
Counter n Sample Clock、7-40
Counter n Source、7-37
Counter n TC、7-41
Counter n Up_Down、7-39
Counter n Z、7-39
DI サンプルクロック、6-4
DO サンプルクロック、6-14
FREQ OUT、7-42
PFI 端⼦を使⽤してタイミング出⼒
をエクスポートする、8-2
PFI ⼊⼒を接続する、8-4
アナログ出⼒、5-6
アナログ出⼒を接続する、5-5
アナログ⼊⼒
X シリーズ MIO デバイス、
4-22
X シリーズ同時 MIO デバイス、
4-45
アナログ⼊⼒を接続する
X シリーズ MIO デバイス、
4-10
カウンタ、7-36
カウンタを接続する、C-2
周波数出⼒、7-42
出⼒、〜のグリッチを抑える、5-2
出⼒グリッチを抑える、C-2
デジタル I/O を接続する、6-25
変化検出イベント、6-20
信号経路設定、RTSI バス、9-4
信号接続
アナログ⼊⼒
X シリーズ同時 MIO デバイス、
4-41
© National Instruments | 索引 -11
索引
信号接続する
アナログ⼊⼒
X シリーズ同時 MIO デバイス、
4-41
信号ソース
グランド基準
X シリーズ MIO デバイス、
4-18
X シリーズ同時 MIO デバイス、
4-42
浮動型
X シリーズ MIO デバイス、
4-12
X シリーズ同時 MIO デバイス、
4-41
信号調節
オプション、2-8
信号の説明、3-2
す
スキャン速度（X シリーズ MIO デバイ
ス）、4-8
スタティック DIO、6-2
PFI 端⼦を〜として使⽤する、8-3
スタティックデジタル I/O としての PFI
端⼦、8-3
せ
⽣成
ETS のパルス、7-35
アナログ出⼒データ、5-3
開始トリガによる単⼀パルス、7-28
簡易パルス、7-27
クロック、9-1
再トリガ可能な単⼀パルス、7-29
周波数、7-34
ソフトウェアタイミング、5-3、
6-11
単⼀パルス、7-27
デジタル波形、6-13
ハードウェアタイミング、5-3、
6-12
索引 -12
|
ni.com
ハードウェアタイミングシングルポ
イント、5-3、6-3、6-12
バッファ型ハードウェアタイミン
グ、5-4、6-12
パルス列、7-28
連続パルス列、7-31
接続
グランド基準型信号ソース⽤差動
X シリーズ同時 MIO デバイス、
4-42
シングルエンド、RSE 接続
X シリーズ MIO デバイス、
4-17
浮動型信号ソース⽤
X シリーズ同時 MIO デバイス、
4-43
浮動型信号ソース⽤差動
X シリーズ MIO デバイス、
4-17
浮動型信号ソース⽤シングルエンド
X シリーズ MIO デバイス、
4-17
接続する
PFI ⼊⼒信号、8-4
アナログ出⼒信号、5-5
アナログ⼊⼒信号
X シリーズ MIO デバイス、
4-10
カウンタ信号、C-2
グランド基準型信号ソース
X シリーズ MIO デバイス、
4-18
デジタル I/O 信号、6-25
浮動型信号ソース
X シリーズ MIO デバイス、
4-12
接地したチャンネルを信号チャンネルの
間に挿⼊する（X シリーズ MIO デバ
イス）、4-7
設定
AO 基準選択、5-2
アナログ⼊⼒グランド基準
X シリーズ MIO デバイス、4-4
X シリーズユーザマニュアル
セルフキャリブレーション、1-2
センサ、2-8
そ
計測
位置、7-20
測定
2 信号エッジ間隔、7-24
2 つのカウンタで⾼周波数、7-12
2 パルスエンコーダによる、7-23
位相差出⼒エンコーダによる、7-21
指定なしバッファ型パルス幅、7-6
指定なしバッファ型半周期、7-11
周期、7-20
周波数、7-11
周波数を選択する、7-16
単⼀ 2 信号エッジ間隔、7-25
単⼀パルス幅、7-6
単⼀半周期、7-11
低周波数、7-12
バッファ型 2 信号エッジ間隔、7-25
パルス幅、7-5
半周期、7-10
測定する
広範囲周波数を 2 つのカウンタで
〜、7-13
その他、ソフトウェア、インストールす
る、1-1
ソフトウェア、1-1
AI アプリケーション
X シリーズ同時 MIO デバイス、
4-55
AI グランド基準設定を構成する（X
シリーズ MIO デバイス）
、4-6
デバイスをプログラミングする、
2-9
ソフトウェアタイミング
集録
X シリーズ MIO デバイス、4-9
X シリーズ同時 MIO デバイス、
4-39
⽣成、5-3
せいせい、6-11
ソフトウェアで AI グランド基準設定を
構成する
X シリーズ MIO デバイス、4-6
X シリーズ同時 MIO デバイス、
4-55
ソフトウェアでデバイスをプログラミン
グする、2-9
た
タイミング集録
X シリーズ MIO デバイス、4-9
X シリーズ同時 MIO デバイス、
4-39
タイミング出⼒信号、PFI 端⼦を使⽤し
てエクスポートする、8-2
タイムベース
100 MHz、9-2
20 MHz、9-2
ダブルバッファ集録
X シリーズ MIO デバイス、4-10
X シリーズ同時 MIO デバイス、
4-40
単⼀
2 信号エッジ間隔測定、7-25
パルス⽣成、7-27
開始トリガによる、7-28
再トリガ可能、7-29
パルス幅測定、7-6
半周期測定、7-11
端⼦
NI-DAQmx デフォルトカウンタ、
7-42
カウンタを接続する、7-42
端⼦構成
アナログ⼊⼒
X シリーズ MIO デバイス、4-1
X シリーズ同時 MIO デバイス、
4-37
© National Instruments | 索引 -13
索引
ち
チャンネル
AI サンプルクロックおよび AI 変換
クロックを使⽤してサンプルす
る、C-2
Z の動作、7-22
アナログ⼊⼒、11-3、11-4
スキャンする順序（X シリーズ MIO
デバイス）、4-7
チャンネルをスキャンする順序（X シ
リーズ MIO デバイス）、4-7
注意事項
PXI Express に関する、10-3
配線に関する
X シリーズ MIO デバイス、
4-21
X シリーズ同時 MIO デバイス、
4-44
複数チャンネルスキャン⽤（X シ
リーズ MIO デバイス）、4-6
つ
積み重ねる、1-4
て
データ
収集⽅法
X シリーズ同時 MIO デバイス、
4-39
⽣成⽅法、5-3
転送⽅法
DMA、10-1
USB 信号ストリーム、10-2
プログラム I/O、10-2
データ収集⽅法
X シリーズ MIO デバイス、4-9
X シリーズ同時 MIO デバイス、
4-39
ディスクドライブ電源（PCI Express）、
3-6
ディスクドライブ電源コネクタ（PCI
Express デバイス）、3-6
索引 -14
| ni.com
デジタル
波形集録、6-4
波形⽣成、6-13
デジタル I/O
DI 変化検出、6-20
I/O 保護、6-19
アプリケーションソフトウェアにつ
いて、6-25
回路、6-1
信号を接続する、6-25
スタティック DIO、6-2
デジタル波形集録、6-13
トリガ、11-1
波形集録、6-4
プログラム可能な電源投⼊時の状
態、6-19
ブロック図、6-1
デジタル経路設定、9-1
デジタル出⼒
トリガ、6-13
トリガ信号、6-13
デジタル信号
Counter n Sample Clock、7-40
DI サンプルクロック、6-4
DO サンプルクロック、6-14
接続する、6-25
変化検出イベント、6-20
デジタルソース、トリガ、11-1
デジタル波形
集録、6-4
⽣成、6-13
デスクトップでの使⽤、1-4
デバイス
NI 6320、A-1
NI 6321/6341、A-3
NI 6323/6343、A-7
NI 6345/6355、A-11
NI 6353/6363、A-18
仕様、1-8
情報、A-1
セルフキャリブレーション、1-2
X シリーズユーザマニュアル
ピン配列、1-8
複数同期、9-3
デフォルト
NI-DAQmx カウンタ / タイマピン、
7-42
カウンタ端⼦、7-42
ピン、7-42
電荷注⼊、C-1
電源
+5 V、3-5
コネクタ、PCI Express ディスクド
ライブ、3-6
と
等価時間サンプリング（ETS）、7-35
同期モード
100 MHz ソース、7-47
40 MHz 未満の外部ソース、7-48
40 MHz 未満の内部ソース、7-48
40 MHz を超える外部ソース、7-47
動作電圧レンジ
X シリーズ同時 MIO デバイス、
4-3、4-38
ドキュメント
NI リソース、D-1
関連ドキュメント、B-1
トラブルシューティング
アナログ出⼒、C-2
アナログ⼊⼒、C-1
カウンタ、C-2
トランスデューサ、2-8
トリガ、11-1
APFI <0, 1> 端⼦、11-3
PXI、9-8
PXI_STAR、9-8
Star トリガ、9-8
アーム開始、7-45
アナログウィンドウ、11-7
アナログエッジ、11-5
アナログ確度、11-7
アナログソースによる、11-2
アナログタイプ、11-5
アナログ動作、11-4
アナログ⼊⼒
X シリーズ MIO デバイス、
4-10
X シリーズ同時 MIO デバイス、
4-40
アナログ⼊⼒チャンネル、11-3、
11-4
⼀時停⽌、7-46
開始、7-45
カウンタ、7-45
デジタルソースによる、11-1
ヒステリシスによるアナログエッ
ジ、11-5
取り付け
ハードウェア、1-1
トレーニング、B-4
に
⼊⼒信号
PFI 端⼦を〜として使⽤する、8-2、
9-6
⼊⼒レンジを⼤から⼩に切り替える（X
シリーズ MIO デバイス）、4-7
ぬ
抜け防⽌機構、1-7
は
ハードウェア、2-1
ハードウェアタイミング
集録
X シリーズ MIO デバイス、4-9
X シリーズ同時 MIO デバイス、
4-39、4-40
⽣成、5-3、6-12
© National Instruments | 索引 -15
索引
ハードウェアタイミングシングルポイン
ト
集録
X シリーズ MIO デバイス、
4-10
ハードウェアタイミング⽣成、5-3、
6-3、6-12
ハードウェアの取り付け、1-1
配線
X シリーズ同時 MIO デバイス、
4-44
配線に関する注意事項
X シリーズ MIO デバイス、4-21
X シリーズ同時 MIO デバイス、
4-44
波形
⽣成
信号、5-6
デジタル、6-13
はじめに、1-1
AI アプリケーションソフトウェア
、4-35
AO アプリケーションソフトウェ
ア、5-11
DIO アプリケーションソフトウェ
ア、6-25
バス
RTSI、9-4
インタフェース、10-1
バッファ型
2 信号エッジ間隔測定、7-25
位置測定、7-23
エッジカウント、7-4
ハードウェアタイミング集録
X シリーズ MIO デバイス、4-9
X シリーズ同時 MIO デバイス、
4-39
ハードウェアタイミング⽣成、5-4、
6-12
パルス
ETS ⽤の⽣成、7-35
エンコーダ、7-23
索引 -16
|
ni.com
列⽣成、7-28
連続、7-31
パルス幅測定
単⼀、7-6
半周期測定、7-10
指定なしバッファ型、7-11
単⼀、7-11
ひ
⾮基準化シングルエンド接続
グランド基準型信号ソースに使⽤す
る
X シリーズ MIO デバイス、
4-20
グランド基準型信号ソースに使⽤す
る条件
X シリーズ MIO デバイス、
4-18
浮動型信号ソースに使⽤する
X シリーズ MIO デバイス、
4-16
浮動型信号ソースに使⽤する条件
X シリーズ MIO デバイス、
4-12
ヒステリシス、アナログエッジトリガに
よる、11-5
必要以上に⾼速なスキャンを避ける（X
シリーズ MIO デバイス）、4-8
ピン、デフォルト、7-42
ピン割り当て。「ピン配列」の項を参照
ピン配列
NI PXIe-6356/6366、A-24
NI PCIe/PXIe-6341、A-3
NI PCIe/PXIe-6361、A-13
NI PCIe/PXIe-6363、A-18
NI PCIe-6320、A-1
NI PCIe-6321、A-3
NI PCIe-6323/6343、A-7
NI PCIe-6351/6361、A-13、A-15、
A-16、A-19
NI PCIe-6353/6363、A-18
X シリーズユーザマニュアル
NI PXIe-6345/6355、A-11
NI PXIe-6358/6368、A-29
NI PXIe-6365、A-31
NI PXIe-6375、A-34
NI USB-6343、A-9
NI USB-6351/6361、A-15、A-16、
A-19
NI USB-6356/6366、A-26
NI USB-6363 USB、A-22
RTSI コネクタ、3-7、9-5
カウンタデフォルト、7-42
デバイス、1-8
ふ
フィルタ
PFI、8-4
PXI_STAR、9-8
RTSI、9-7
複数チャンネルスキャンに関する注意事
項
X シリーズ MIO デバイス、4-6
複数デバイスの同期、9-3
複数のチャンネルをサンプル中にクロス
トーク、C-1
複数のチャンネルをサンプル中にゴース
ト電圧、C-1
複数のデバイスを同期する、9-3
浮動型信号ソース
NRSE モードで使⽤する
X シリーズ MIO デバイス、
4-16、4-17
NRSE モードで使⽤する条件
X シリーズ MIO デバイス、
4-12、4-13
差動モードで使⽤する
X シリーズ MIO デバイス、
4-13
差動モードで使⽤する条件
X シリーズ MIO デバイス、
4-12
接続する
X シリーズ MIO デバイス、
4-12
説明
X シリーズ MIO デバイス、
4-12
プリスケール、7-46
プログラム I/O、10-2
プログラム可能な
起動時の状態、6-19、8-6
機能的インタフェース（PFI）、8-1
へ
ヘルプ
技術サポート、D-1
変化検出イベント信号、6-20
ほ
⽅法、データ転送、10-1、10-2
り
リアルタイムシステムインテグレーショ
ンバス、9-4
れ
レンジ、アナログ⼊⼒
X シリーズ MIO デバイス、4-2
連続パルス列⽣成、7-31
© National Instruments | 索引 -17

角速度センサ/EWTS86N ナビゲーション用MEMS角速度センサ Type

LT3580INV 可変負電圧 DC-DC コンバータモジュール(-2V～;pdf

参考3 新水道ビジョン推進のための地域懇談会の概要

PFI方式への移行で高まるゴミ処理プラントでのP2M活用 ［PDF 49KB］

Bluetooth接続IOポート・ボード Smart Connect Board MkⅡ 取扱資料

26～29

Edisonとシリアル通信する方法

水道の運営基盤の強化･顧客サービス向上 ∼ 水道の

小型サイドオンPMT内蔵

新公共部門経営の時代，新契約国家と会計検査の概念