DAQ M シリーズ
NI 6232/6233 ユーザマニュアル
NI 6232/6233 ユーザマニュアル
2010 年 11 月
371995A-0112
サポート
サポート
技術サポートのご案内
www.ni.com/jp/support
日本ナショナルインスツルメンツ株式会社
〒 105-0011 東京都港区芝公園 2-4-1 芝パークビル A 館 4F
National Instruments Corporation
11500 North Mopac Expressway
Tel：0120-527196/03-5472-2970
Austin, Texas 78759-3504
USA Tel: 512 683 0100
海外オフィス
イスラエル 972 3 6393737, イタリア 39 02 41309277, インド 91 80 41190000, 英国 44 (0) 1635 523545,
オーストラリア 1800 300 800, オーストリア 43 662 457990-0, オランダ 31 (0) 348 433 466,
カナダ 800 433 3488, 韓国 82 02 3451 3400, シンガポール 1800 226 5886, スイス 41 56 2005151,
スウェーデン 46 (0) 8 587 895 00, スペイン 34 91 640 0085, スロベニア 386 3 425 42 00, タイ 662 278 6777,
台湾 886 02 2377 2222, チェコ 420 224 235 774, 中国 86 21 5050 9800, デンマーク 45 45 76 26 00,
ドイツ 49 89 7413130, トルコ 90 212 279 3031, ニュージーランド 0800 553 322,
ノルウェー 47 (0) 66 90 76 60, フィンランド 358 (0) 9 725 72511, フランス 01 57 66 24 24,
ブラジル 55 11 3262 3599, ベルギー 32 (0) 2 757 0020, ポーランド 48 22 328 90 10,
ポルトガル 351 210 311 210, マレーシア 1800 887710, 南アフリカ 27 0 11 805 8197,
メキシコ 01 800 010 0793, レバノン 961 (0) 1 33 28 28, ロシア 7 495 783 6851
サポート情報の詳細については、「技術サポートおよびプロフェッショナルサービス」を参照してください。ナ
ショナルインスツルメンツのドキュメントに関してご意見をお寄せいただく場合は、ナショナルインスツルメンツ
のウェブサイト、 ni.com/jp の右上にある Info Code に feedback とご入力ください。
© 2006–2010 National Instruments Corporation. All rights reserved.
必ずお読みください
保証
NI 6232/6233 は、受領書などの書類によって示される出荷日から３年間、素材および製造技術上の欠陥について保証されます。
National Instruments Corporation（以下「NI」という）は弊社の裁量により、保証期間中、欠陥があると証明される製品を
修理、交換致します。本保証は部品および労務費に及びます。
NI のソフトウェア製品が記録されている媒体は、素材および製造技術上の欠陥によるプログラミング上の問題に対して、受領書
などの書面によって示される出荷日から 90 日間保証致します。NI は、保証期間中にこのような欠陥の通知を受け取った場合、
弊社の裁量により、プログラミングの指示どおりに実行できないソフトウェア媒体を修理、交換致します。NI は、ソフトウェア
の操作が中断されないこと、および欠陥のないことを保証致しません。
お客様は、保証の対象となる製品を NI に返却する前に、返品確認 (RMA: Return Material Authorization) 番号を NI から取得
し、パッケージ外に明記する必要があります。NI は、保証が及んでいる部品をお客様に返却する輸送費を負担いたします。
本書の内容については万全を期しており、技術的内容に関するチェックも入念に行っております。技術的な誤りまたは誤植が
あった場合、NI は、本書を所有するお客様への事前の通告なく、本書の次の版を改訂する権利を有します。誤りと思われる個所
がありましたら、NI へご連絡ください。NI は、本書およびその内容により、またはそれに関連して発生した損害に対して、一
切責任を負いません。
NI は、ここに記載された以外、明示または黙示の保証は致しません。特に、商品性または特定用途への適合性に関する保証は致
しません。NI 側の過失または不注意により発生した損害に対するお客様の賠償請求権は、お客様が製品に支払われた金額を上限
とします。NI は、データの消失、利益の損失、製品の使用による損失、付随的または間接的損害に対して、その損害が発生する
可能性を通知されていた場合でも、一切の責任を負いません。NI の限定保証は、訴訟方式、契約上の責任または不法行為に対す
る責任を問わず、過失責任を含め、適用されます。NI に対する訴訟は、訴訟原因の発生から 1 年以内に提起する必要があります。
NI は、NI の合理的に管理可能な範囲を超えた原因により発生した履行遅延に関しては一切の責任を負いません。所有者がインス
トール、操作、保守に関する NI の指示書に従わなかったため、所有者による製品の改造、乱用、誤用、または不注意な行動、さ
らに停電、サージ、火災、洪水、事故、第三者の行為、その他の合理的に管理可能な範囲を超えた事象により発生した損害、欠
陥、動作不良またはサービスの問題については、本書に定める保証の対象となりません。
著作権
著作権法に基づき、National Instruments Corporation（米国ナショナルインスツルメンツ社）の書面による事前の許可なく、
本書のすべてまたは一部を写真複写、記録、情報検索システムへの保存、および翻訳を含め、電子的または機械的ないかなる形
式によっても複製または転載することを禁止します。
National Instruments は他者の知的財産を尊重しており、お客様も同様の方針に従われますようお願いいたします。NI ソフト
ウェアは著作権法その他知的財産権に関する法律により保護されています。NI ソフトウェアを用いて他者に帰属するソフトウェ
アその他のマテリアルを複製することは、適用あるライセンスの条件その他の法的規制に従ってそのマテリアルを複製できる場
合に限り可能であるものとします。
商標
CVI、LabVIEW、National Instruments、NI、ni.com、National Instruments のコーポレートロゴ及びイーグルロゴは、
National Instruments Corporation の商標です。その他の National Instruments の商標については、ni.com/trademarks に
掲載されている「Trademark Information」をご覧下さい。
FireWire® は Apple Inc. ( 米国アップルコンピュータ社 ) の登録商標です。The mark LabWindows is used under a license
from Microsoft Corporation. Windows is a registered trademark of Microsoft Corporation in the United States and
other countries. 本文書中に記載されたその他の製品名および企業名は、それぞれの企業の商標または商号です。
National Instruments Alliance Partner Program のメンバーは National Instruments より独立している事業体であり、
National Instruments と何ら代理店、パートナーシップまたはジョイント・ベンチャーの関係にありません。
特許
National Instruments の製品 / 技術を保護する特許については、ソフトウェアで参照できる特許情報 ( ヘルプ→特許情報 )、
メディアに含まれている patents.txt ファイル、または「National Instruments Patent Notice」（ni.com/patents）のう
ち、該当するリソースから参照してください。
National Instruments Corporation 製品を使用する際の警告
(1) National Instruments Corporation（以下「NI」という）の製品は、外科移植またはそれに関連する使用に適した機器の備
わった製品として、または動作不良により人体に深刻な障害を及ぼすおそれのある生命維持装置の重要な機器として設計されて
おらず、その信頼性があるかどうかの試験も実行されていません。
(2) 上記を含むさまざまな用途において、不適切な要因によってソフトウェア製品の操作の信頼性が損なわれるおそれがありま
す。これには、電力供給の変動、コンピュータハードウェアの誤作動、コンピュータのオペレーティングシステムソフトウェア
の適合性、アプリケーション開発に使用したコンパイラや開発用ソフトウェアの適合性、インストール時の間違い、ソフトウェ
アとハードウェアの互換性の問題、電子監視・制御機器の誤作動または故障、システム（ハードウェアおよび / またはソフト
ウェア）の一時的な障害、予期せぬ使用または誤用、ユーザまたはアプリケーション設計者の側のミスなどがありますが、こ
れに限定されません（以下、このような不適切な要因を総称して「システム故障」という）。システム故障が財産または人体に
危害を及ぼす可能性（身体の損傷および死亡の危険を含む）のある用途の場合は、システム故障の危険があるため、1 つの形式
のシステムにのみ依存すべきではありません。損害、損傷または死亡といった事態を避けるため、ユーザまたはアプリケー
ション設計者は、適正で慎重なシステム故障防止策を取る必要があります。これには、システムのバックアップまたは停止が
含まれますが、これに限定されません。各エンドユーザのシステムはカスタマイズされ、NI のテスト用プラットフォームとは
異なるため、そしてユーザまたはアプリケーション設計者が、NI の評価したことのない、または予期していない方法で、NI 製
品を他の製品と組み合わせて使用する可能性があるため、NI 製品をシステムまたはアプリケーションに統合する場合は、ユー
ザまたはアプリケーション設計者が、NI 製品の適合性を検証、確認する責任を負うものとします。これには、このようなシス
テムまたはアプリケーションの適切な設計、プロセス、安全レベルが含まれますが、これに限定されません。
コンプライアンス
電磁両立性に関する情報
このハードウェアは、ハードウェアの適合宣言 (DoC)1 に記載される電磁両立性 (EMC) の制限、および当該する規制基準に基づ
いて所定の試験が実施され、これらに適合するものと認定されています。これらの基準および制限は、ハードウェアを意図された
電磁環境で操作する場合に、有害な電磁妨害から保護するために設けられました。たとえば、高感度または高ノイズのハードウェ
アが近接する場所で使用されるなどの特別な場合は、電磁妨害が起こる可能性を最小限に抑えるために追加の軽減対策を実行す
る必要がある場合もあります。
このハードウェアは当該する EMC の規制基準に準拠していますが、特定の設置において電磁妨害が起こらない保証はありませ
ん。ハードウェアによるラジオおよびテレビ受信への電磁妨害が起こる可能性、そして許容できない性能低下を最小限に抑えるに
は、ハードウェアのドキュメントおよび DoC1 の手順に厳密に従って取り付け、使用してください。
ハードウェアの電源を切入し、正規の無線通信サービスまたはその他の隣接する電気装置に電波妨害を起こしていると判断した
場合は、以下の措置を取ってください。
•
•
•
レシーバ（妨害を受けているデバイス）のアンテナを再設定する。
トランスミッタ（妨害を起こしているデバイス）をレシーバに対して再配置する。
トランスミッタを異なるコンセントに接続し、トランスミッタとレシーバを異なる分岐回路に配置する。
海中または工業地帯などの特殊な EMC 環境で使用する場合、EMC 基準に準拠するために、金属、シールドケースの使用が必要
な可能性のあるハードウェアもあります。製品の設置要件については、ハードウェアのユーザドキュメントおよび DoC1 を参照
してください。
ハードウェアが試験対象または試験導線に接続されている場合、システムは障害により影響を受けやすくなり、地域の電磁環境
に電磁妨害を起こす可能性があります。
このハードウェアを住宅地域で使用されますと、有害な混信を引き起こすことがあります。ユーザは自己負担で電磁妨害の問題を
解決するか、ハードウェアの操作を停止する必要があります。
ナショナルインスツルメンツによって明示的に許可されていない変更および修正は、地域の取締規則下でハードウェアを操作す
るユーザの権利を無効にする可能性があります。
1 適合宣言
(DoC) には、ユーザまたは設置者に対する重要な EMC 準拠および手順が記載されています。この製品の適合宣言を
入手するには、ni.com/certification（英語）にアクセスして型番または製品ラインで検索し、該当するリンクをクリック
してください。
目次
このマニュアルについて
表記規則 .....................................................................................................................................................xv
関連ドキュメント ...................................................................................................................................xvi
NI-DAQ ....................................................................................................................................xvi
Linux 用 NI-DAQmx ............................................................................................................xvi
NI-DAQmx Base..................................................................................................................xvii
LabVIEW .................................................................................................................................xvii
LabWindows/CVI ..............................................................................................................xviii
Measurement Studio.......................................................................................................xviii
ANSI C（NI アプリケーションソフトウェア不使用の場合）.................................xviii
.NET 言語（NI アプリケーションソフトウェア不使用の場合）.............................xviii
デバイスドキュメントと仕様 ...........................................................................................xix
トレーニングコース .............................................................................................................xix
技術サポートのウェブサイト ...........................................................................................xix
第1章
はじめに
NI-DAQmx をインストールする.......................................................................................................1-1
その他のソフトウェアをインストールする ..................................................................................1-1
ハードウェアを取り付ける .................................................................................................................1-1
デバイスピン配列 ...................................................................................................................................1-1
デバイスの仕様 .......................................................................................................................................1-2
デバイスのアクセサリとケーブル ....................................................................................................1-2
第2章
DAQ システムの概要
DAQ ハードウェア ................................................................................................................................2-2
DAQ-STC2 ..............................................................................................................................2-2
キャリブレーション回路 ....................................................................................................2-3
センサとトランスデューサ .................................................................................................................2-3
ケーブル / アクセサリ ..........................................................................................................................2-4
カスタムケーブル .................................................................................................................2-4
ソフトウェアでデバイスをプログラミングする..........................................................................2-5
第3章
コネクタ情報
I/O コネクタ信号の説明.......................................................................................................................3-1
RTSI コネクタのピン配列 .....................................................................................................................3-2
© National Instruments Corporation
vii
NI 6232/6233 ユーザマニュアル
目次
第4章
アナログ入力
アナログ入力回路 .................................................................................................................................. 4-1
アナログ入力レンジ .............................................................................................................................. 4-3
アナログ入力接地基準設定 ................................................................................................................. 4-4
ソフトウェアで AI 接地基準設定を構成する ............................................ 4-5
マルチチャンネルスキャンに関する注意事項 ............................................................................. 4-6
低インピーダンスソースを使用する ............................................................................. 4-6
短い高品質のケーブルを使用する .................................................................................. 4-7
チャンネルスキャン順を慎重に選択する..................................................................... 4-7
入力レンジを大から小に切り替えることを避ける ................................. 4-7
信号チャンネル間に接地したチャンネルを挿入する ............................. 4-7
隣接チャンネル間の電圧ステップを最小限に抑える ............................. 4-8
必要以上に高速なスキャンを避ける ............................................................................. 4-8
例 1 .......................................................................................................................... 4-8
例 2 .......................................................................................................................... 4-9
アナログ入力のデータ集録方法 ........................................................................................................ 4-9
ソフトウェアタイミング集録 ........................................................................................... 4-9
ハードウェアタイミング集録 ........................................................................................... 4-9
バッファ型 ............................................................................................................ 4-10
非バッファ型 ........................................................................................................ 4-10
アナログ入力トリガ .............................................................................................................................. 4-11
アナログ電圧入力信号を接続する.................................................................................................... 4-11
信号ソースのタイプ .............................................................................................................................. 4-12
浮動型信号ソース ................................................................................................................. 4-13
接地基準信号ソース ............................................................................................................ 4-13
差動接続に関する注意事項 ............................................................................................... 4-13
接地基準型信号ソースの差動接続 .................................................................................. 4-14
差動入力バイアス ............................................................................................... 4-15
非基準型信号ソースまたは浮動型信号ソースの差動接続 ...................................... 4-15
シングルエンド接続に関する注意事項 ........................................................................ 4-16
浮動型信号ソースまたは接地信号ソースのシングルエンド接続 ....... 4-18
フィールド配線に関する注意事項.................................................................................................... 4-18
アナログ入力タイミング信号 ............................................................................................................ 4-19
AI サンプルクロック信号 .................................................................................................. 4-23
内部ソースを使用する ...................................................................................... 4-23
外部ソースを使用する ...................................................................................... 4-23
AI サンプルクロック信号を出力端子に経路設定する ............................ 4-23
その他のタイミング要件 .................................................................................. 4-24
AI サンプルクロックタイムベース信号 ........................................................................ 4-24
AI 変換クロック信号 ........................................................................................................... 4-25
内部ソースを使用する ...................................................................................... 4-25
外部ソースを使用する ...................................................................................... 4-26
NI 6232/6233 ユーザマニュアル
viii
ni.com/jp
目次
AI 変換クロック信号を出力端子に経路設定する .....................................4-26
サンプルクロックの遅延を使用してクロックを変換する.....................4-26
その他のタイミング要件 ..................................................................................4-27
AI 変換クロックタイムベース信号 .................................................................................4-27
AI ホールド完了イベント信号 ..........................................................................................4-28
AI 開始トリガ信号 ................................................................................................................4-28
デジタルソースを使用する ..............................................................................4-28
AI 開始トリガを出力端子に経路設定する ..................................................4-29
AI 基準トリガ信号 ................................................................................................................4-29
デジタルソースを使用する ..............................................................................4-30
AI 基準トリガ信号を出力端子に経路設定する..........................................4-30
AI 一時停止トリガ信号 .......................................................................................................4-30
デジタルソースを使用する ..............................................................................4-31
AI 一時停止トリガ信号を出力端子に経路設定する .................................4-31
AI アプリケーションソフトウェアについて .................................................................................4-31
第5章
アナログ出力
アナログ出力回路 ...................................................................................................................................5-1
出力信号のグリッチを抑える .............................................................................................................5-2
アナログ出力データの生成方法.........................................................................................................5-2
ソフトウェアタイミング生成 ...........................................................................................5-2
ハードウェアタイミング生成 ...........................................................................................5-3
非バッファ型.........................................................................................................5-3
バッファ型 .............................................................................................................5-3
アナログ出力トリガ...............................................................................................................................5-4
アナログ出力信号を接続する .............................................................................................................5-5
アナログ出力タイミング信号 .............................................................................................................5-6
AO 開始トリガ信号 .............................................................................................................5-6
デジタルソースを使用する ..............................................................................5-6
AO 開始トリガ信号を出力端子に経路設定する .......................................5-7
AO 一時停止トリガ信号.....................................................................................................5-7
デジタルソースを使用する ..............................................................................5-8
AO 一時停止トリガ信号を出力端子に経路設定する ..............................5-8
AO サンプルクロック信号 ................................................................................................5-8
内部ソースを使用する .......................................................................................5-9
外部ソースを使用する .......................................................................................5-9
AO サンプルクロック信号を出力端子に経路設定する .........................5-9
その他のタイミング要件 ..................................................................................5-9
AO サンプルクロックタイムベース信号 ......................................................................5-10
AO アプリケーションソフトウェアについて ..............................................................................5-11
© National Instruments Corporation
ix
NI 6232/6233 ユーザマニュアル
目次
第6章
デジタル入出力
I/O 保護 ..................................................................................................................................................... 6-1
プログラム可能な電源投入時の状態 ............................................................................................... 6-1
デジタル I/O 信号を接続する ............................................................................................................ 6-2
論理の表記規則 ....................................................................................................................................... 6-4
DIO アプリケーションソフトウェアについて ............................................................................. 6-4
第7章
カウンタ
カウンタ入力アプリケーション ........................................................................................................ 7-3
エッジをカウントする ........................................................................................................ 7-3
シングルポイント（オンデマンド）エッジカウント ............................. 7-3
バッファ型（サンプルクロック）エッジカウント ................................. 7-4
非累積バッファ型エッジカウント ................................................................ 7-5
カウント方向を制御する .................................................................................. 7-5
パルス幅測定.......................................................................................................................... 7-6
単一パルス幅測定 ............................................................................................... 7-6
バッファ型パルス幅測定 .................................................................................. 7-6
周期測定 .................................................................................................................................. 7-7
単一周期測定 ........................................................................................................ 7-8
バッファ型周期測定 ........................................................................................... 7-8
半周期測定 .............................................................................................................................. 7-9
単一半周期測定.................................................................................................... 7-9
バッファ型半周期測定 ...................................................................................... 7-10
周波数測定 .............................................................................................................................. 7-10
方法 1—1 つのカウンタで低周波数を測定 ................................................. 7-10
方法 1b—1 つのカウンタで低周波数を測定（平均）.............................. 7-11
方法 2—2 つのカウンタで高周波数を測定 ................................................. 7-12
方法 3—2 つのカウンタで広範囲の周波数を測定する........................... 7-13
周波数測定方法を選択する ............................................................................. 7-14
位置測定 .................................................................................................................................. 7-16
位相差出力エンコーダによる測定 ................................................................ 7-16
2 パルスエンコーダによる測定 ..................................................................... 7-18
2 信号エッジ間隔測定 ......................................................................................................... 7-19
単一 2 信号エッジ間隔測定 ............................................................................. 7-19
バッファ型 2 信号エッジ間隔測定 ................................................................ 7-20
カウンタ出力アプリケーション ........................................................................................................ 7-21
簡易パルス生成 ..................................................................................................................... 7-21
単一パルス生成.................................................................................................... 7-21
開始トリガによる単一パルス生成 ................................................................ 7-21
再トリガ可能な単一パルス生成..................................................................... 7-22
NI 6232/6233 ユーザマニュアル
x
ni.com/jp
目次
パルス列生成 ..........................................................................................................................7-23
連続パルス列生成 ................................................................................................7-23
周波数の生成 ..........................................................................................................................7-24
周波数発生器を使用する ..................................................................................7-24
周波数分周...............................................................................................................................7-25
ETS のパルス生成 ..................................................................................................................7-25
カウンタタイミング信号 ......................................................................................................................7-26
Counter n Source 信号 ....................................................................................................7-27
信号を Counter n Source に経路設定する ..............................................7-27
Counter n Source を出力端子に経路設定する ......................................7-27
Counter n Gate 信号 ........................................................................................................7-28
信号を Counter n Gate に経路設定する ..................................................7-28
Counter n Gate を出力端子に経路設定する ..........................................7-28
Counter n Aux 信号 ...........................................................................................................7-28
信号を Counter n Aux に経路設定する .....................................................7-28
Counter n A、Counter n B、Counter n Z 信号 ...................................................7-29
信号を A、B、Z カウンタ入力に経路設定する .........................................7-29
Counter n Z 信号を出力端子に接続する ...................................................7-29
Counter n Up_Down 信号 ..............................................................................................7-29
Counter n HW Arm 信号 .................................................................................................7-29
信号を Counter n HW Arm 入力に経路設定する ..................................7-30
Counter n Internal Output と Counter n TC 信号 ..............................................7-30
Counter n Internal Output を出力端子に経路設定する ....................7-30
周波数出力信号 ......................................................................................................................7-30
周波数出力を端子に経路設定する .................................................................7-31
デフォルトカウンタ端子 ......................................................................................................................7-31
カウンタトリガ .......................................................................................................................................7-32
アーム開始トリガ .................................................................................................................7-32
開始トリガ...............................................................................................................................7-32
一時停止トリガ ......................................................................................................................7-32
その他のカウンタの機能 ......................................................................................................................7-33
カウンタをカスケード接続する .......................................................................................7-33
カウンタフィルタ .................................................................................................................7-33
プリスケール ..........................................................................................................................7-34
重複カウント防止 .................................................................................................................7-35
重複カウント防止の例 .......................................................................................7-36
重複カウントの例 ................................................................................................7-36
重複カウントを防止するアプリケーションの例 ......................................7-37
重複カウント防止を使用する条件 .................................................................7-38
NI-DAQmx で重複カウント防止を有効にする .........................................7-38
© National Instruments Corporation
xi
NI 6232/6233 ユーザマニュアル
目次
同期モード .............................................................................................................................. 7-38
80 MHz ソースモード ....................................................................................... 7-39
その他の内部ソースモード ............................................................................. 7-39
外部ソースモード ............................................................................................... 7-40
第8章
PFI
PFI 端子をタイミング入力信号として使用する ........................................................................... 8-2
PFI 端子を使用してタイミング出力信号をエクスポートする ................................................ 8-3
PFI 端子をスタティックデジタル入力および出力として使用する ....................................... 8-3
PFI 入力信号を接続する ....................................................................................................................... 8-4
PFI フィルタ ............................................................................................................................................. 8-4
I/O 保護 ..................................................................................................................................................... 8-6
プログラム可能な起動時の状態 ........................................................................................................ 8-6
デジタル I/O 信号を接続する ............................................................................................................ 8-7
第9章
絶縁およびデジタルアイソレータ
デジタル絶縁 ........................................................................................................................................... 9-2
絶縁 DAQ デバイスの利点 ................................................................................................................. 9-2
第 10 章
デジタル経路設定とクロック生成
クロック経路設定 .................................................................................................................................. 10-1
80 MHz タイムベース ......................................................................................................... 10-2
20 MHz タイムベース ......................................................................................................... 10-2
100 kHz タイムベース ........................................................................................................ 10-2
外部基準クロック ................................................................................................................. 10-2
10 MHz 基準クロック......................................................................................................... 10-3
複数のデバイスを同期化する ............................................................................................................ 10-3
リアルタイムシステムインテグレーションバス（RTSI）.......................................................... 10-3
RTSI コネクタのピン配列 ................................................................................................... 10-4
RTSI を出力として使用する............................................................................................... 10-5
RTSI 端子をタイミング入力信号として使用する ....................................................... 10-6
RTSI フィルタ ......................................................................................................................... 10-6
PXI クロックおよびトリガ信号 ......................................................................................................... 10-8
PXI_CLK10 ............................................................................................................................. 10-8
PXI トリガ ............................................................................................................................... 10-8
PXI_STAR トリガ .................................................................................................................. 10-8
PXI_STAR フィルタ.............................................................................................................. 10-9
NI 6232/6233 ユーザマニュアル
xii
ni.com/jp
目次
第 11 章
バスインタフェース
DMA コントローラ ................................................................................................................................11-1
PXI に関する注意事項 ...........................................................................................................................11-2
PXI クロックおよびトリガ信号 ........................................................................................11-2
PXI および PXI Express.......................................................................................................11-2
PXI を CompactPCI と使用する ...................................................................................11-3
データの転送方法 ...................................................................................................................................11-3
ダイレクトメモリアクセス（DMA）..............................................................................11-3
割り込み要求（IRQ）............................................................................................................11-4
プログラム I/O.......................................................................................................................11-4
データ転送方法を DMA と IRQ の間で切り替える ..................................................11-4
第 12 章
トリガ
デジタルソースによるトリガ .............................................................................................................12-1
付録 A
デバイス特有の情報
付録 B
トラブルシューティング
付録 C
技術サポートおよびプロフェッショナルサービス
用語集
索引
© National Instruments Corporation
xiii
NI 6232/6233 ユーザマニュアル
このマニュアルについて
『NI 6232/6233 ユーザマニュアル』には、NI-DAQmx 8.0 以降での M シ
リーズ NI 6232 および NI 6233 データ集録 (DAQ) デバイスの使用方法に
関する情報が記載されています。NI 6232 デバイスおよび NI 6233 デバイ
スは、8 つのアナログ入力（AI）チャンネル、4 つのアナログ出力（AO）
チャンネル、2 つのカウンタ、6 つのデジタル入力（DI）ライン、および
4 つのデジタル出力（DO) ラインを装備しています。
表記規則
このドキュメントでは以下の表記規則を使用します。
<>
山括弧で囲まれた数字と省略記号（たとえば AO <3..0> など）は、ビッ
トや信号名に関連する値の範囲を示します。
[]
角括弧で囲まれた語句はオプション項目を示します（例 : [ 応答 ]）。
→
矢印（→）は、ネスト化されたメニュー項目やダイアログボックスのオプ
ションをたどっていくと目的の操作項目を選択できることを示します。た
とえば、ファイル→ページ設定→オプションという順になっている場合
は、まずファイルメニューをプルダウンし、次にページ設定項目を選択し
て、最後のダイアログボックスからオプションを選択します。
このアイコンは、注意すべき重要な情報を示します。
このアイコンは、負傷、データの損失、システムの破損を防止するための
注意事項を示します。製品にこの記号が付いている場合は、
『NI 6232/6233 仕様』で事前対策を確認してください。
この記号は、電気ショックを防止するための事前対策についての警告を示
します。
この記号は、熱を帯びる可能性があるコンポーネントを示します。このコ
ンポーネントに触れると、負傷する可能性があります。
太字
太字のテキストは、メニュー項目やダイアログボックスなど、ソフトウェ
アでユーザが選択またはクリックする必要のある項目を示します。また、
太字のテキストはパラメータ名を示します。
斜体
斜体のテキストは、変数、強調、相互参照、または重要な概念の説明を示
します。また、ユーザが入力する必要がある語または値のプレースホルダ
も示します。
© National Instruments Corporation
xv
NI 6232/6233 ユーザマニュアル
このマニュアルについて
monospace
このフォントのテキストは、キーボードから入力する必要があるテキスト
や文字、コードの一部、プログラムサンプル、構文例を示します。また、
ディスクドライブ、パス、ディレクトリ、プログラム、サブプログラム、
サブルーチンなどの名称、デバイス名、関数、演算、変数、ファイル名お
よび拡張子の引用にも使用されます。
関連ドキュメント
各アプリケーションソフトウェアとドライバには、計測および測定デバイ
ス制御用のアプリケーション作成に関する情報が含まれています。以下に
挙げたドキュメントは、NI-DAQmx 8.0 以降、および該当する場合は NI
アプリケーションソフトウェアのバージョン 7.0 以降の搭載を前提として
います。
NI-DAQ
『DAQ スタートアップガイド』には、Windows 用 NI-DAQmx ソフト
ウェアおよび NI-DAQmx でサポートされる DAQ デバイスの取り付け方
法と動作確認方法が記載されています。スタート→すべてのプログラム→
National Instruments → NI-DAQ → DAQ スタートアップガイドを選択
します。
『NI-DAQ Readme』には、このバージョンの NI-DAQ でサポートされて
いるデバイスのリストがあります。スタート→すべてのプログラム→
National Instruments → NI-DAQ → NI-DAQ Readme を選択します。
『NI-DAQmx ヘルプ』には、計測の概念や、NI-DAQmx の主要概念、お
よびすべてのプログラミング環境に適用される共通アプリケーションにつ
いての一般情報が記載されています。スタート→すべてのプログラム→
National Instruments → NI-DAQ → NI-DAQmx ヘルプを選択します。
Linux 用 NI-DAQmx
『DAQ スタートアップガイド』は、NI-DAQmx でサポートされる DAQ
デバイスの取り付け方法と動作確認方法が記載されています。
『NI-DAQ Readme for Linux』には、サポートされているデバイスのリ
ストや、ソフトウェアのインストールの説明、よくある質問、および既知
の問題が記載されています。
『C Function Reference Help』には、関数と属性についての説明が記載
されています。
『NI-DAQmx for Linux Configuration Guide』には、構成についての説
明、テンプレート、およびテストパネルの使用方法が記載されています。
NI 6232/6233 ユーザマニュアル
xvi
ni.com/jp
このマニュアルについて
メモ
すべての Linux 用 NI-DAQmx ドキュメントは、/usr/local/natinst/
nidaqmx/docs にインストールされます。
NI-DAQmx Base
『NI-DAQmx Base Getting Started Guide』は、NI-DAQmx Base ソフ
トウェアおよび NI-DAQmx Base でサポートされる DAQ デバイスの取
り付け方法と動作確認方法が記載されています。スタート→すべてのプロ
グラム→ National Instruments → NI-DAQmx Base →
Documentation → NI-DAQmx BaseGetting Started Guide を選択し
ます。
『NI-DAQmx Base Readme』には、NI-DAQmx Base のこのバージョン
でサポートされているデバイスのリストがあります。スタート→すべての
プログラム→ National Instruments → NI-DAQmx Base → Readme
を選択します。
『NI-DAQmx Base VI Reference Help』には、VI の基準や計測の概念に
ついての一般情報が記載されています。LabVIEW では、ヘルプ→
NI-DAQmx Base VI Reference Help を選択します。
『NI-DAQmx Base C Reference Help』には、C 言語に関する参考項目
や計測の概念についての一般情報が記載されています。スタート→すべて
のプログラム→ National Instruments → NI-DAQmx Base →
Documentation → C Function Reference Manual を選択します。
LabVIEW
はじめてご使用になる場合は、『LabVIEW スタートアップガイド』をお
読みになり、LabVIEW のグラフィカルなプログラミング環境とデータ集
録および計測器制御アプリケーションの作成に使用する LabVIEW の基本
機能について確認してください。『LabVIEW スタートアップガイド』は、
スタート→すべてのプログラム→ National Instruments → LabVIEW →
LabVIEW マニュアルを選択するか、labview¥manuals ディレクトリで
LV_Getting_Started.pdf を開くことでアクセスできます。
LabVIEW でヘルプ→ LabVIEW ヘルプを選択して『LabVIEW ヘルプ』
を開くと、LabVIEW のプログラミング概念や、LabVIEW の段階的な使
用手順、LabVIEW の VI、関数、パレット、メニュー、およびツールに関
するリファレンス情報が記載されています。NI-DAQmx についての詳細
は、
『LabVIEW ヘルプ』の目次タブで以下の場所を参照します。
• LabVIEW スタートアップガイド→ DAQ 入門 —LabVIEW で DAQ
アシスタントを使用して NI-DAQmx 計測を行う方法を説明する
チュートリアルや概要が含まれています。
© National Instruments Corporation
xvii
NI 6232/6233 ユーザマニュアル
このマニュアルについて
•
•
VI と関数のリファレンス→計測 I/O VI および関数 —LabVIEW
NI-DAQmx VI およびプロパティについて記載されています。
計測を実行する — 一般的な計測や、計測の基本、NI-DAQmx の主要
概念、デバイスの注意事項など、LabVIEW で測定データを集録およ
び解析するのに必要な概念や操作手順についての情報が提供されてい
ます。
LabWindows/CVI
『LabWindows/CVI Help』の「Data Acquisition」ブックには、
NI-DAQmx の計測の概念が記載されています。このブックには、DAQ ア
シスタントを使用した計測タスクの作成方法を段階的に説明する
「Taking an NI-DAQmx Measurement in LabWindows/CVI」も含まれ
ています。LabWindowsTM/CVITM で、Help → Contents を選択してか
ら、Using LabWindows/CVI → Data Acquisition を選択します。
『LabWindows/CVI Help』の「NI-DAQmx Library」ブック（英語）に
は、NI-DAQmx の API の概要および関数リファレンスが含まれています。
『LabWindows/CVI Help』で、Library Reference → NI-DAQmx
Library を選択します。
Measurement Studio
『NI Measurement Studio Help』には、関数のリファレンス、測定の概
念、Measurement Studio の NI-DAQmx .NET クラスライブラリおよび
NI-DAQmx Visual C++ クラスライブラリの使用手順が含まれています。
このヘルプは、Microsoft Visual Studio .NET ドキュメントに統合されて
います。Visual Studio .NET で Help → Contents を選択すると開きま
す。
メモ
Visual Studio .NET がインストールされていないと『NI Measurement Studio
Help』は表示されません。
ANSI C（NI アプリケーションソフトウェア不使用の場合）
『NI-DAQmx ヘルプ』には、API の概要と計測の概念についての一般情報
が含まれています。スタート→すべてのプログラム→ National
Instruments → NI-DAQmx ヘルプを選択します。
.NET 言語（NI アプリケーションソフトウェア不使用の場合）
『NI Measurement Studio Help』には、関数のレファレンス、測定の概
念、Measurement Studio の NI-DAQmx .NET クラスライブラリおよび
NI-DAQmx Visual C++ クラスライブラリの使用手順が含まれています。
NI 6232/6233 ユーザマニュアル
xviii
ni.com/jp
このマニュアルについて
このヘルプは、Visual Studio .NET ドキュメントに統合されています。
Visual Studio .NET で Help → Contents を選択すると開きます。
メモ
Visual Studio .NET がインストールされていないと『NI Measurement Studio
Help』は表示されません。
デバイスドキュメントと仕様
『NI 6232/6233 Specifications』には、M シリーズの NI 6232/6233 デバ
イスの全仕様が記載されています。
NI-DAQ 7.0 以降には、デバイスピン配列、機能、操作を説明するヘルプ
ファイルや印刷版のデバイスドキュメントの PDF ファイルなど、サポート
されている DAQ や SCXI デバイス、スイッチデバイスに関するオンライン
ドキュメントが含まれた『Device Document Browser』があります。
CD を挿入すると、Device Document Browser を使用して各デバイスの
ドキュメントをいつでも検索、表示、または印刷することができます。デ
バイスのドキュメントは、
『Device Document Browser』をインストール
後に、スタート→すべてのプログラム→ National Instruments →
NI-DAQ → Browse Device Documentation から表示できます。
トレーニングコース
NI では、NI 製品を使用してアプリケーション開発を手がけるお客様をお
手伝いするトレーニングコースを提供しています。コースへのお申し込み
方法や、コースの詳細については、ni.com/jp/training を参照してく
ださい。
技術サポートのウェブサイト
その他のサポートについては、ni.com/jp/support または
ni.com/zone を参照してください。
メモ
これらのドキュメントは、ni.com/manuals からダウンロードできます。
DAQ の仕様書や DAQ マニュアルの一部は PDF 形式で利用可能です。
PDF を表示するには、Adobe Acrobat Reader を使用してください。
Acrobat Reader をダウンロードするには、アドビシステムズ社のホー
ムページ（www.adobe.com/jp）にアクセスしてください。最新のド
キュメントリソースは、ni.com/manuals でナショナルインスツルメン
ツの製品マニュアルライブラリを参照してください。
© National Instruments Corporation
xix
NI 6232/6233 ユーザマニュアル
1
はじめに
M シリーズの NI 6232 デバイスおよび NI 6233 デバイスは、16 つのアナ
ログ入力（AI）チャンネル、2 つのアナログ出力（AO）チャンネル、
2 つのカウンタ、6 つのデジタル入力（DI）ライン、および 4 つのデジタ
ル出力（DO) ラインを装備しています。デバイスをまだ取り付けていな
い場合は、
『DAQ スタートアップガイド』を参照してください。
NI 6232/6233 デバイスの仕様については、『NI 6232/6233 仕様』
（ni.com/manuals から入手可能）を参照してください。
DAQ デバイスを取り付ける前に、そのデバイスで使用する予定のソフト
ウェアをインストールする必要があります。
NI-DAQmx をインストールする
ni.com/manuals からダウンロードできる『DAQ スタートアップガイ
ド』では、ソフトウェアとハードウェアのインストール、チャンネルとタ
スクの構成、およびアプリケーション開発を開始する方法が NI-DAQmx
ユーザ用に段階的に説明されています。
その他のソフトウェアをインストールする
その他のソフトウェアを使用する場合は、ソフトウェアに付属のインス
トール手順を参照してください。
ハードウェアを取り付ける
『DAQ スタートアップガイド』には、ソフトウェア特有でないアクセサ
リとケーブル、および PCI と PXI デバイスの取り付け方に関する情報が
含まれています。
デバイスピン配列
NI 6232 および NI 6233 デバイスのピン配列は、付録 A の「デバイス特
有の情報」を参照してください。
© National Instruments Corporation
1-1
NI 6232/6233 ユーザマニュアル
第1章
はじめに
デバイスの仕様
NI 6232/6233 デバイスの詳細は、NI-DAQ デバイスドキュメントブラウ
ザまたは ni.com/manuals で利用可能な『NI 6232/6233 仕様』を参照し
てください。
デバイスのアクセサリとケーブル
NI は、DAQ デバイスと使用するさまざまなアクセサリとケーブルを提供
しています。詳細については、付録 A、「デバイス特有の情報」
、または
ni.com/jp を参照してください。
NI 6232/6233 ユーザマニュアル
1-2
ni.com/jp
2
DAQ システムの概要
図 2-1 は、センサ、トランスデューサ、さまざまなデバイスをアクセサリ
に接続するケーブル、M シリーズデバイス、プログラミングソフトウェ
ア、および PC を含む、典型的な DAQ システムを示しています。以下の
セクションでは、標準の DAQ システムのコンポーネントについて説明し
ます。
図 2-1
© National Instruments Corporation
典型的な DAQ システムのコンポーネント
2-1
NI 6232/6233 ユーザマニュアル
第2章
DAQ システムの概要
DAQ ハードウェア
DAQ ハードウェアは、信号のデジタル化、アナログ出力信号生成のため
の D/A 変換の実行、およびデジタル I/O 信号の測定と制御を行います。
図 2-2 は、NI 6232/6233 デバイスのコンポーネントを示しています。
䊂䉳䉺䊦⚻〝⸳ቯ
䈍䉋䈶
䉪䊨䉾䉪↢ᚑ
図 2-2
一般的な NI 6232/6233 ブロック図
DAQ-STC2
DAQ-STC2 は、NI 6232/6233 データ集録ハードウェアに高性能のデジタ
ルエンジンを実装しています。以下は、このエンジンの主な特徴です。
•
•
•
•
•
•
柔軟な AI と AO サンプルおよび変換タイミング
多くのトリガモード
独立した AI FIFO および AO FIFO
RTSI 信号の生成と接続による複数デバイスの同期化
内部 / 外部タイミング信号の生成と接続
ハードウェアゲート機能を持つ 2 つの柔軟な 32 ビットカウンタ / タ
イマモジュール
•
•
NI 6232/6233 ユーザマニュアル
スタティック DIO 信号
クロック同期のための PLL
2-2
ni.com/jp
第2章
•
•
DAQ システムの概要
PCI/PXI インタフェース
すべての集録 / 生成機能用の独立したスキャタ / ギャザ DMA コント
ローラ
キャリブレーション回路
M シリーズのアナログ入力 / 出力には、ゲインおよびオフセット誤差を
修正するキャリブレーション回路があります。実行時に時間と温度ドリフ
トが原因で生じる AI/AO 誤差を最小限に抑えるために、デバイスをキャ
リブレートできます。内部基準で時間や温度変化における高い確度と安定
性を確保できるため、外部回路は必要ありません。　工場キャリブレーション定数は、オンボード EEPROM に恒久的に格納さ
れ修正はできません。デバイスでセルフキャリブレーションを実行する
と、ソフトウェアは新しい定数を EEPROM のユーザが修正可能なセク
ションに格納します。デバイスを工場出荷時のキャリブレーション状態に
戻すために、ソフトウェアは工場キャリブレーション定数を EEPROM の
ユーザが修正可能なセクションにコピーすることができます。キャリブ
レーション定数の使用については、
『NI-DAQmx ヘルプ』または
『LabVIEW 8.x ヘルプ』を参照してください。
センサとトランスデューサ
センサは電気信号を生成して温度、力、音、光などの物理現象を測定しま
す。一般的に使用されるセンサには、歪みゲージ、熱電対、サーミスタ、
角エンコーダ、リニアエンコーダ、抵抗温度検出器（RTD）があります。
これらの様々なトランスデューサからの信号を測定するには、DAQ デバ
イスが受信できる形式に変換する必要があります。たとえば、熱電対の出
力電圧は多くの場合非常に小さくノイズの影響を受けやすいため、デジタ
ル化する前に増幅またはフィルタ処理を行うか、DAQ デバイスで使用可
能な最小の測定範囲を使用する必要があります。
センサについての詳細は、以下のドキュメントを参照してください。
•
センサについての一般情報は、ni.com/sensors（英語）を参照して
ください。
•
LabVIEW を使用している場合は、LabVIEW でヘルプ→ LabVIEW
ヘルプを選択して『LabVIEW ヘルプ』を開き、目次タブで「計測を
実行する」ブックを参照してください。
•
アプリケーションソフトウェアを使用している場合は、スタート→
すべてのプログラム→ National Instruments → NI-DAQ →
NI-DAQmx ヘルプでアクセスできる『NI-DAQmx ヘルプ』の一般的
なセンサを参照してください。
© National Instruments Corporation
2-3
NI 6232/6233 ユーザマニュアル
第2章
DAQ システムの概要
ケーブル / アクセサリ
以下に示すように、NI では、ケーブル、端子台、その他のアクセサリを
含む NI 6232/6233 デバイスと使用するさまざまな製品を提供していま
す。
•
ケーブルおよびケーブルアセンブリ
–
–
•
•
シールド
非シールドリボン
ネジ留め式端子付き端子台、シールドおよびシールドなし
RTSI バスケーブル
これらの製品の詳細については、ni.com/jp を参照してください。
ご使用の M シリーズデバイス用にアクセサリを選択する方法については、
この章の「カスタムケーブル」セクション、第 4 章、「アナログ入力」の
「フィールド配線に関する注意事項」セクション、付録 A、
「デバイス特
有の情報」を参照してください。
カスタムケーブル
NI は、多くのアプリケーション用にケーブルとアクセサリを提供してい
ます。しかし、カスタムケーブルを作成する場合は以下のキットを使用で
きます。
•
•
TB-37F-37SC—37 ピンはんだカップ端子、抜け防止付きシェル
TB-37F-37CP—37 ピン Crimp & Poke 端子、抜け防止付きシェル
最良の結果を得るには、以下のガイドラインに従います。
•
AI 信号には、差動入力の各 AI ペアにシールドされたツイストペアワ
イヤを使用してください。各信号ペアのシールドをソースで接地基準
に接続します。
•
•
アナログラインをデジタルラインと別々に経路設定します。
ケーブルシールドを使用する場合は、ケーブルのアナログとデジタル
セクションに別々のシールドを使います。これに従わない場合は、遷
移中のデジタル信号からアナログ信号にノイズカプリングが生じま
す。
DAQ デバイスに使用するコネクタについての詳細は、ni.com/jp/info
で jp6q7e と入力して表示される技術サポートデータベースのドキュメン
ト「ボード製品に採用されているコネクタのメーカーと仕様」を参照して
ください。
NI 6232/6233 ユーザマニュアル
2-4
ni.com/jp
第2章
DAQ システムの概要
ソフトウェアでデバイスをプログラミングする
ナショナルインスツルメンツの測定デバイスには、LabVIEW または
LabWindows/CVI など、アプリケーションソフトウェアから呼び出すこ
とができる VI や関数の豊富なライブラリである NI-DAQ ドライバソフト
ウェアが同梱されており、NI の測定デバイスの機能をすべてプログラム
することができます。ドライバソフトウェアには、デバイス用のアプリ
ケーションを作成するための VI、関数、クラス、属性、プロパティのラ
イブラリであるアプリケーションプログラミングインタフェース（API）
が含まれています。
NI-DAQ には、従来型 NI-DAQ（レガシー）と NI-DAQmx の 2 つの
NI-DAQ ドライバが含まれています。M シリーズデバイスは NI-DAQmx
ドライバを使用します。各ドライバには、独自の API、ハードウェア構
成、およびソフトウェア構成があります。2 つのドライバついての詳細
は、
『DAQ スタートアップガイド』を参照してください。
NI-DAQmx にはプログラミングサンプルのコレクションが含まれており、
アプリケーション開発を手がける際に役立ちます。サンプルコードを変更
し、アプリケーションに保存することができます。サンプルコードを使用
して、新しいアプリケーションを開発したり、サンプルコードを既存のア
プリケーションに追加することができます。
LabVIEW および LabWindows/CVI のサンプルを検出するには、NI サ
ンプルファインダを開きます。
•
•
LabVIEW では、ヘルプ→サンプルを検索を選択します。
LabWindows/CVI では、Help → NI Example Finder を選択しま
す。
Measurement Studio、Visual Basic、ANSI C のサンプルは、以下の
ディレクトリにあります。
•
Measurement Studio サポート用 NI-DAQmx サンプルは、以下の
ディレクトリにあります。
•
–
MeasurementStudio¥VCNET¥Examples¥NIDaq
–
MeasurementStudio¥DotNET¥Examples¥NIDaq
ANSI C 用 NI-DAQmx サンプルは、NI-DAQ¥Examples¥DAQmx
ANSI C Dev ディレクトリにあります。
その他のサンプルについては、ni.com/zone を参照してください。
© National Instruments Corporation
2-5
NI 6232/6233 ユーザマニュアル
3
コネクタ情報
「I/O コネクタ信号の説明」および「RTSI コネクタのピン配列」セクショ
ンには、M シリーズコネクタの情報が記載されています。デバイス I/O
コネクタのピン配列は、付録 A の「デバイス特有の情報」を参照してく
ださい。
I/O コネクタ信号の説明
表 3-1 は、I/O コネクタで使用可能な信号を説明しています。すべての信
号をすべてのデバイスで使用できるわけではありません。
表 3-1
信号名
AI GND
基準
方向
—
—
I/O コネクタ信号
説明
アナログ入力グランド — これらの端子は入力バイアス電流リター
ンポイント。AI GND および AO GND はデバイス上で接続。
メモ : AI GND および AO GND は、アース、シャーシグランド、
P0.GND、および P1.GND から絶縁されています。
AI <0..15>
AI GND
入力
アナログ入力チャンネル 0 ～ 15— シングルエンド測定では、各信
号はアナログ入力電圧チャンネル。RSE モードでは、AI GND はこ
れらの信号の基準となる。
差動測定では、差動アナログ入力チャンネル 0 を構成する場合、
AI 0 は正極入力、AI 8 は負極入力となる。同様に、以下の信号ペア
も差動入力チャンネルを形成する。
<AI 1, AI 9>、<AI 2, AI 10>、<AI 3, AI 11>、<AI 4, AI 12>、
<AI 5, AI 13>、<AI 6, AI 14>、<AI 7, AI 15>
第 4 章、
「アナログ入力」の「アナログ入力接地基準設定」セク
ションも参照。
メモ : PFI <0..15> は、アースとシャーシグランドから絶縁されてい
ます。
AO <0..1>
AO GND
出力
アナログ出力チャンネル 0 ～ 1— これらの端子は AO チャンネル
0 ～ 1 の電圧出力を供給する。
メモ : AO <0..1> は、アースとシャーシグランドから絶縁されてい
ます。
AO GND
—
—
アナログ出力グランド —AO GND は AO <0..1> の基準となる。
AI GND および AO GND はデバイス上で接続。
メモ : AI GND および AO GND は、アース、シャーシグランド、
P0.GND、および P1.GND から絶縁されています。
© National Instruments Corporation
3-1
NI 6232/6233 ユーザマニュアル
第3章
コネクタ情報
表 3-1
信号名
PFI <0..5>/P0.<0..5>
基準
P0.GND
I/O コネクタ信号（続き）
方向
入力
説明
プログラム可能な機能的インタフェースまたはスタティックデジタ
ル入力チャンネル 0 ～ 5— これらの各端子は入力方向 PFI 端子また
はデジタル入力端子として個別に構成可能。
入力として構成する場合、各入力 PFI 端子は外部ソースを AI また
は AO タイミング信号やカウンタ / タイマ入力に供給するために使
用できる。
メモ : PFI <0..5>/P0.<0..5> は、アース、シャーシグランド、
AI GND、AO GND および P1.GND から絶縁されています。
PFI <6..9>/P1.<0..3>
P1.GND
出力
プログラム可能な機能的インタフェースまたはスタティックデジタ
ル出力チャンネル 6 ～ 9— これらの各端子は出力方向 PFI 端子また
はデジタル出力端子として個別に構成可能。
PFI 出力として構成する場合、さまざまな内部 AI または AO タイミ
ング信号を各 PFI 端子に接続し、外部出力させることができる。カ
ウンタ / タイマ出力を各 PFI 端子に経路設定し、外部出力させるこ
とも可能。
メモ : PFI <6..9>/P1.<0..3> は、アース、シャーシグランド、
AI GND、AO GND および P0.GND から絶縁されています。
NC
—
—
接続なし — これらの端子に信号を接続しないこと。
P0.GND
—
—
デジタル入力グランド —P0.GND は、入力 PFI <0..5>/P0.<0..5> の
基準となる。
メモ : P0.GND は、アース、シャーシグランド、AI GND、
AO GND、および P1.GND から絶縁されています。
P1.GND
—
—
デジタル出力グランド —P1.GND は、出力 PFI <6..9>/P1.<0..3> の
基準となる。
メモ : P1.GND は、アース、シャーシグランド、AI GND、
AO GND、および P0.GND から絶縁されています。
P1.VCC
—
—
デジタル出力電力 —P1.VCC はデジタル出力ラインに電力を供給。
実際に使用される電力量は、デジタル出力と P1.GND の間に接続さ
れた負荷の大きさによる。
RTSI コネクタのピン配列
RTSI コネクタの詳細については、第 10 章、「デジタル経路設定とクロッ
ク生成」の「RTSI コネクタのピン配列」セクションを参照してください。
NI 6232/6233 ユーザマニュアル
3-2
ni.com/jp
4
アナログ入力
図 4-1 は、NI 6232/6233 デバイスのアナログ入力回路を示しています。
図 4-1
NI 6232/6233 のアナログ入力回路
アナログ入力回路
I/O コネクタ
I/O コネクタを介してアナログ入力信号を M シリーズデバイスに接続で
きます。アナログ入力信号の正しい接続方法は、「アナログ入力接地基準
設定」のセクションで説明されているようにアナログ入力接地基準設定に
よって異なります。デバイス I/O コネクタのピン配列は、付録 A の
「デバイス特有の情報」も参照してください。
MUX
各 M シリーズデバイスには、1 つの A/D 変換器（ADC）があります。
マルチプレクサ（MUX）は、NI-PGIA を通じて一度に 1 つの AI チャンネ
ルを ADC に経路設定します。
接地基準設定
アナログ入力接地基準設定回路は、差動シングルエンドモードまたは基準
化シングルエンドモードを選択します。各 AI チャンネルで異なるモード
を使用することができます。
© National Instruments Corporation
4-1
NI 6232/6233 ユーザマニュアル
第4章
アナログ入力
計装用アンプ（NI-PGIA）
NI プログラマブルゲイン計装用アンプ（PGIA）は、すべての入力レンジ
で整定時間を抑えた、測定および計測クラスアンプです。NI-PGIA は、
ADC の最高分解能を使用するように AI 信号を増幅または減衰すること
ができます。
M シリーズデバイスは、NI-PGIA を使用して狭い入力レンジで複数の
チャンネルを速いレートでサンプルするときでも高い確度を提供します。
M シリーズデバイスはチャンネルをあらゆる順番で最大変換レートでサ
ンプルすることが可能であり、異なる入力レンジのサンプルで各チャンネ
ルを個別にプログラムすることができます。
A/D 変換器
A/D 変換器（ADC）は、アナログ電圧をデジタル数値に変換することで
AI 信号をデジタル化します。
絶縁バリアおよびデジタルアイソレータ
絶縁バリアを介したデジタルアイソレータは、絶縁アナログのフロントエ
ンドとアース / シャーシ / 建物のグランド間で接地を遮断します。
AI FIFO
AI FIFO—M シリーズデバイスは、固定または無限数のサンプルで単一ま
たは複数の両方の A/D 変換を実行することができます。大きな FIFO
（first-in-first-out）バッファは、AI 集録中にデータを保持し、データの損
失を防ぎます。M シリーズデバイスは、DMA、割り込み、またはプログ
ラム I/O で複数の A/D 変換操作を行うことができます。
NI 6232/6233 ユーザマニュアル
4-2
ni.com/jp
第4章
アナログ入力
アナログ入力レンジ
入力レンジは、指定された確度でアナログ入力チャンネルがデジタル化で
きる一連の入力電圧を表します。NI-PGIA は、入力レンジによって AI 信
号を増幅または減衰します。M シリーズデバイス上で各 AI チャンネルの
入力レンジを個別にプログラムすることができます。
入力レンジは M シリーズデバイスの AI チャンネルの分解能に影響を及ぼ
します。分解能は 1 つの ADC コードの電圧を表します。たとえば、
16 ビット ADC はアナログ入力を 65,536（= 216）コードの 1 つ、つまり
65,536 の使用可能なデジタル値の 1 つに変換します。これらの値は入力レ
ンジ内に比較的均等に広がっています。そのため、–10 V ～ 10 V の入力レ
ンジでは、16 ビット ADC の各コードの電圧は以下のようになります。
10 V –  –10 V 
-------------------------------------- = 305 mV
16
2
M シリーズデバイスは、一部のコード（通常コードの 5%）が指定した
レンジ外にあることが必要なキャリブレーション方法を使用します。この
キャリブレーション方法では絶対確度が向上しますが、上記の公式で示さ
れるよりも 5% ほど入力レンジの公称分解能値が増加します。
信号の予想される入力レンジに一致する入力レンジを選択します。大きな
入力レンジは大きな信号変化に適応しますが、電圧分解能が低下します。
小さな入力レンジを選択すると電圧分解能が向上しますが、入力信号がレ
ンジ外になる可能性があります。
これらの設定のプログラミングの詳細については、
『NI-DAQmx ヘルプ』
または『LabVIEW 8.x ヘルプ』を参照してください。
表 4-1 は、NI 6232/6233 デバイスでサポートされている入力レンジと分
解能を示しています。
表 4-1
NI 6232/6233 の入力レンジ
入力レンジ
公称分解能
（5% オーバーレンジを仮定）
–10 V ～ 10 V
320 μV
–5 V ～ 5 V
160 μV
–1 V ～ 1 V
32 μV
–200 mV ～ 200 mV
6.4 μV
© National Instruments Corporation
4-3
NI 6232/6233 ユーザマニュアル
第4章
アナログ入力
アナログ入力接地基準設定
表 4-2 は、NI 6232/6233 デバイスがサポートするアナログ入力接地基準
設定を示したものです。
表 4-2
アナログ入力接地基準設定
AI 接地基準設定
説明
DIFF
差動（DIFF) モードでは、NI 6232/6233 デバイスは 2 つの AI 信号間の電
圧の差を測定します。AI GND は、差動モードにおけるバイアス電流リ
ターンポイントです。
RSE
基準化シングルエンド（RSE）モードでは、NI 6232/6233 はアースおよ
びシャーシグランドから絶縁された AI GND を基準として AI 信号の電圧
を測定します。接地基準ポイントは、ユーザにより AI GND から提供さ
れます。
NRSE
NI 6232/6233 デバイスにおいては、非基準化シングルエンド（NRSE）
は RSE モードと全く同じです。
AI 接地基準設定は、AI 信号をどのように NI 6232/6233 デバイスに接続
するかを決定します。詳細については、「アナログ電圧入力信号を接続す
る」のセクションを参照してください。
接地基準設定はチャンネルごとにプログラムされます。たとえば、2 つの
差動チャンネルと 3 つのシングルエンドチャンネルの 5 チャンネルをス
キャンするようにデバイスを構成できます。
NI 6232/6233 デバイスは、異なる信号を PGIA に経路設定することで他
のアナログ入力接地基準設定を適用します。PGIA は差動アンプです。つ
まり、PGIA は 2 つの入力間の電圧の差を増幅（または減衰）します。
PGIA はこの増幅された電圧で ADC を駆動します。増幅（ゲイン）は、
図 4-2 で示されているようにアナログ入力レンジで決定されます。
図 4-2
NI 6232/6233 ユーザマニュアル
4-4
PGIA
ni.com/jp
第4章
アナログ入力
表 4-3 は、信号がどのように NI-PGIA に経路設定されているかを示して
います。
表 4-3
NI-PGIA に経路設定される信号
NI-PGIA の正極入力（Vin+）
NI-PGIA の負極入力（Vin-）
に経路設定される信号
に経路設定される信号
RSE および NRSE
AI <0..15>
AI GND
DIFF
AI <0..7>
AI <8..15>
AI 接地基準設定
差動測定では、AI 0 と AI 8 は差動アナログ入力チャンネル 0 の正極およ
び負極入力です。差動入力チャンネルを構成する信号ペアの一覧は、
第 3 章、「コネクタ情報」の「I/O コネクタ信号の説明」セクションを参
照してください。
注意
注意 AI GND（差動信号ではお互いの信号）およびアース / シャーシグランドを
基準とする AI 信号の最大入力電圧定格は、『NI 6232/6233 仕様』の「最大動作
電圧」セクションに記載されています。AI 信号の最大入力電圧または最大動作
電圧を超えると、測定結果の信頼性が失われます。最大入力電圧または最大動
作電圧を超えた場合、デバイスやコンピュータを損傷する可能性もあります。
最大入力電圧を超えると、ユーザの身体に危害を及ぼす恐れがあります。NI は、
このような信号接続による破損や負傷に対して責任を負いかねます。
AI 接地基準設定は、「AI 端子構成」とも呼ばれます。
ソフトウェアで AI 接地基準設定を構成する
M シリーズデバイス上のチャンネルを、異なる接地基準で集録するよう
にプログラムできます。
LabVIEW でマルチモードスキャンを有効にするには、NI-DAQmx API の
「NI-DAQmx 仮想チャンネルを作成」VI を使用します。異なる入力モード
で構成された各チャンネルまたはチャンネルのグループごとに、新しい
VI を使用することが必要です。表 4-3 では、チャンネル 0 は差動モード、
チャンネル 1 は基準化シングルエンドモードで構成されています。
図 4-3
© National Instruments Corporation
LabVIEW でマルチモードスキャンを有効にする
4-5
NI 6232/6233 ユーザマニュアル
第4章
アナログ入力
マルチチャンネルスキャンに関する注意事項
M シリーズデバイスは、複数のチャンネルを高レートでスキャンして正
確に信号をデジタル化することができます。しかし、測定の高確度を保証
するために、測定システムを設計する際に考慮すべき事項がいくつかあり
ます。
マルチチャンネルスキャンアプリケーションでは、整定時間が確度に影響
します。M シリーズデバイスが 1 つの AI チャンネルから別の AI チャン
ネルに切り替わるときに、デバイスは新しいチャンネルの入力レンジで
NI-PGIA を構成します。そして、NI-PGIA は新しい入力レンジのゲイン
で入力信号を増幅します。整定時間とは、入力信号が ADC にサンプルさ
れる前に NI-PGIA で増幅するためにかかる時間のことを指します。デバ
イス整定時間は『NI 6232/6233 仕様』に記載されています。
M シリーズデバイスは、整定時間を短くするように設計されています。
しかし、さまざまな要因により整定時間が長くなり測定の確度が低下する
場合があります。整定時間を短く保つためには、以下を実行する必要があ
ります（重要な順に記載）
。
•
•
•
•
低インピーダンスソースを使用する
短い高品質のケーブルを使用する
チャンネルスキャン順を慎重に選択する
必要以上に高速なスキャンを避ける
これらの要因の詳細については、以下のセクションを参照してください。
低インピーダンスソースを使用する
整定時間を短く保つには、信号ソースのインピーダンスが <1 kΩ である
ことが必要です。ソースインピーダンスが大きいと PGIA の整定時間が
長くなるため、高速のスキャンレートでの確度が低下します。
高インピーダンス信号をスキャンすると、電荷注入と呼ばれる現象のため
に整定時間が長くなります。マルチプレクサはスイッチトキャパシタで作
られたスイッチを内蔵しています。チャンネルの 1 つ、たとえばチャン
ネル 0 がマルチプレクサで選択されると、キャパシタは電荷を蓄積しま
す。次のチャンネル、たとえばチャンネル 1 が選択されると、蓄積され
た電荷がチャンネル 1 を介して逆に漏れます。チャンネル 1 に接続され
たソースの出力インピーダンスが十分に高ければ、チャンネル 1 の読み
取り値はチャンネル 0 の電圧に部分的に影響されます。この影響はゴー
ストと呼ばれます。
ソースインピーダンスが高い場合、スキャンレートを遅くすることで
PGIA に十分な整定時間を与えることができます。その他のオプションと
NI 6232/6233 ユーザマニュアル
4-6
ni.com/jp
第4章
アナログ入力
して、DAQ デバイス側から見たインピーダンスを減らすために DAQ の
外部に電圧フォロワ回路を使用することもできます。ni.com/jp/info
で jpj8j4 と入力して表示される技術サポートデータベースのドキュメン
ト「アナログ入力信号のソースインピーダンスを減少させる方法」を参照
してください。
短い高品質のケーブルを使用する
短い高品質のケーブルを使用することで、クロストークや伝送回線影響お
よびノイズなどを含む確度を下げる要素を最小限に抑えることができま
す。ケーブルのキャパシタンスも整定時間を延ばします。
ナショナルインスツルメンツは、AI 信号をデバイスに接続する際に、
2 m 以下の個別にシールドされたツイストペアワイヤを使用することを
推奨します。詳細については、「アナログ電圧入力信号を接続する」のセ
クションを参照してください。
チャンネルスキャン順を慎重に選択する
入力レンジを大から小に切り替えることを避ける
入力レンジが大きいチャンネルから小さいチャンネルに切り替えると、整
定時間が大幅に長くなります。
4 V 信号がチャンネル 0 に、1 mV 信号がチャンネル 1 に接続されている
とします。チャンネル 0 の入力レンジは –10 V ～ 10 V で、チャンネル
1 の入力レンジは –200 mV ～ 200 mV です。
マルチプレクサがチャンネル 0 からチャンネル 1 に切り替わると、PGIA
への入力は 4 V から 1 mV に切り替わります。4 V から 1 mV への約 4 V
ステップは、新しいフルスケールレンジの 1,000% です。16 ビットデバ
イスがチャンネル１上で ±200 mV フルスケールレンジの 0.0015%
（15 ppm または 1 LSB）内で整定するには、入力回路は ±10 V レンジの
0.000031%（0.31 ppm または 1/50 LSB）内に整定する必要があります。
一部のデバイスでは、回路がこれだけ整定するのにかなりのマイクロ秒間
がかかります。
この影響を避けるために、大から小入力レンジへの遷移が頻繁に起きない
ようにチャンネルスキャン順を決める必要があります。
一般的に、PGIA で入力レンジが小から大に切り替わる場合には、このよ
うな余分な整定時間は必要ありません。
信号チャンネル間に接地したチャンネルを挿入する
入力チャンネルをグランドに接続することにより整定時間を短くすること
もできます。このチャンネルをスキャンリストの 2 つの信号チャンネル
© National Instruments Corporation
4-7
NI 6232/6233 ユーザマニュアル
第4章
アナログ入力
間に挿入します。接地したチャンネルの入力レンジは、スキャンリストで
接地したチャンネルの後にスキャンする信号の入力レンジと一致する必要
があります。
4 V 信号がチャンネル 0 に、1 mV 信号がチャンネル 1 に接続されている
上の例をもう一度考えてみます。チャンネル 0 の入力レンジは –10 V ～
10 V で、チャンネル 1 の入力レンジは –200 mV ～ 200 mV とします。
チャンネル 2 を AI GND（または、内部グランドを使用することもできま
す。
『NI-DAQmx ヘルプ』または『LabVIEW 8.x ヘルプ』の「内部チャ
ンネル」を参照してください）に接続します。チャンネル 1 と一致する
ようにチャンネル 2 の入力レンジを –200 mV ～ 200 mV に設定します。
そして、チャンネルを 0、2、1 の順番でスキャンします。
入力が接地されている場合、NI-PGIA は新しい入力レンジ設定により速
く適応するため、信号チャンネル間に接地したチャンネルを挿入すること
で整定時間が向上します。
隣接チャンネル間の電圧ステップを最小限に抑える
入力レンジが同じチャンネル間をスキャンする場合、チャンネル間の電圧
ステップが大きいほど整定時間が長くなります。信号の予想される入力レ
ンジが分かる場合は、スキャンリストに予測レンジの近い信号をグループ
化することができます。
たとえば、システム上のすべてのチャンネルが –5 V ～ 5 V の入力レンジ
を使用するとします。チャンネル 0、2、および 4 の信号は、4.3 V ～ 5 V
の間で変化し、チャンネル 1、3、および 5 の信号は、–4 V ～ 0 V の間で
変化します。0、2、4、1、3、5 の順番でチャンネルをスキャンした方
が、0、1、2、3、4、5 の順番でスキャンするよりもより正確な結果を得
ることができます。
必要以上に高速なスキャンを避ける
システムのスキャン速度を低く設計すると、PGIA が整定に使用できる時
間が長くなるため、より正確なレベルに整定できます。以下の 2 つの例
を検討します。
例1
多くの AI サンプルを平均化することでノイズの影響を減らし、読み取り
の確度を向上できます。通常、平均化するポイントが多いほど、最終結果
がより正確になります。ただし、平均化するポイント数を減らして、ス
キャンレートを遅くすることもできます。
NI 6232/6233 ユーザマニュアル
4-8
ni.com/jp
第4章
アナログ入力
たとえば、10 個のチャンネルを 20 ms に渡ってサンプルリングし、結果
を平均化するとします。各チャンネルから 500 ポイントを 250 kS/s のス
キャンレートで集録できます。別の方法として、各チャンネルから 1,000
ポイントを 500 kS/s のスキャンレートで集録することもできます。両方
にかかる時間は同じです。平均化されたサンプル数を（500 から 1,000
へ）2 倍にすると、ノイズ効果が 1.4（2 の平方根）倍減少します。しか
し、
（この例のように）サンプル数を 2 倍にすると、PGIA が整定に使用
できる時間は 4 μs から 2 μs に減少します。このため、システムのスキャ
ンレートが遅い方が、測定結果の確度が高くなる場合もあります。
例2
チャンネル間の時間的関係が重要ではない場合は、同じチャンネルから何
回もサンプルを取り、スキャンの頻度を減らすことができます。たとえ
ば、チャンネル 0 から 100 ポイント、チャンネル 1 から 100 ポイントの
平均化が必要であるとします。この場合、チャンネル 0 から 1 ポイント
読み取り、次にチャンネル 1 から読み取るというように、2 つのチャンネ
ルから交互に読み取ることができます。また、チャンネル 0 から 100 ポ
イントすべてを読み取った後に、チャンネル 1 から 100 ポイント読み取
ることもできます。この 2 番目の方法では、チャンネル間を交互する回
数が少なく、整定時間による影響が減ります。
アナログ入力のデータ集録方法
アナログ入力を測定する場合、ソフトウェアタイミング集録またはハード
ウェアタイミング集録のいずれかを使用できます。ハードウェアタイミン
グ集録では、バッファを使用する場合としない場合があります。
ソフトウェアタイミング集録
ソフトウェアタイミング集録では、ソフトウェアが集録レートを制御しま
す。各 ADC 変換を開始するための個別のコマンドが、ソフトウェアから
ハードウェアへ送られます。NI-DAQmx では、ソフトウェアタイミング
によるデータ集録はオンデマンドタイミングと呼ばれています。また、ソ
フトウェアタイミング集録は、即時集録またはスタティック集録とも呼ば
れ、通常は単一のデータサンプルの読み取りに使用されます。
ハードウェアタイミング集録
ハードウェアタイミング集録では、ハードウェアのデジタル信号
（ai/SampleClock）によって集録のレートを制御します。この信号は、
デバイス内部で生成するか、外部から供給します。
© National Instruments Corporation
4-9
NI 6232/6233 ユーザマニュアル
第4章
アナログ入力
ハードウェアタイミング集録は、ソフトウェアタイミング集録と比較して
いくつかの利点があります。
•
•
•
サンプリングの間隔を大幅に短く設定できる。
サンプリングの間隔が確定的である。
ハードウェアタイミング集録はハードウェアトリガを使用できる。
ハードウェアタイミング集録では、バッファを使用する場合としない場合
があります。バッファとは、これから生成されるサンプルを一時的にコン
ピュータ内に保持する場所です。
バッファ型
バッファ型集録では、アプリケーションメモリに転送される前に、データ
は DMA または割り込みを使用して DAQ デバイスのオンボード FIFO メ
モリから PC のバッファへ移動されます。バッファ型データ集録では、
バッファを使用しない場合よりも高速な転送レートを実現できます。これ
は、データが個々のポイントごとではなく大きなブロックごとに移動され
るためです。
バッファ型 I/O 操作のプロパティの 1 つは、サンプルモードです。サン
プルモードは有限または連続から選択できます。
有限サンプルモード集録では、特定のデータサンプルが指定した数だけ集
録されます。指定された数のサンプルが読み込まれると、サンプル集録は
停止します。基準トリガを使用する場合は、有限サンプルモードを使用す
る必要があります。
連続サンプルモードでは、サンプルの数は指定されません。集録は、指定
されたデータサンプル数を集録した後も停止せず、ユーザが処理を停止す
るまで継続します。また、連続集録は、
「ダブルバッファ集録」または
「循環バッファ集録」とも呼ばれます。
データがバス上で十分な速度で転送されないと、FIFO は一杯になります。
FIFO のデータがホストメモリに転送される前に、新規の集録が FIFO の
データを上書きします。この場合、デバイスはエラーを生成します。連続
操作では、ユーザのプログラムがデータ転送を維持できる速度で PC バッ
ファからデータを読み取れない場合は、バッファはエラーが生成される
オーバーフロー状態になる場合があります。
非バッファ型
非バッファ型集録では、データがデバイス上の FIFO から直接読み取られ
ます。通常、非バッファ型ハードウェアタイミングの操作は、サンプル間
の時間増分が既知で、待ち時間が適切な単一サンプルを読み込むために使
用されます。
NI 6232/6233 ユーザマニュアル
4-10
ni.com/jp
第4章
アナログ入力
アナログ入力トリガ
アナログ入力は、3 つの異なるトリガアクションをサポートします。
•
•
•
開始トリガ
基準トリガ
一時停止トリガ
これらのトリガの詳細については、「AI 開始トリガ信号」、
「AI 基準トリガ
信号」
、および「AI 一時停止トリガ信号」のセクションを参照してくださ
い。
デジタルトリガは、これらのアクションを発生させることができます。
NI 6232/6233 デバイスは、デジタルトリガはサポートしますが、アナロ
グトリガはサポートしません。
アナログ電圧入力信号を接続する
表 4-4 は、両タイプの信号ソースの推奨入力構成の概要を示します。
© National Instruments Corporation
4-11
NI 6232/6233 ユーザマニュアル
第4章
アナログ入力
表 4-4
アナログ入力構成
浮動型信号ソース
（建物のグランドへの接続なし）
接地基準型信号ソース
例:
例:
• 接地なしの熱電対
• 非絶縁出力用プラグイン計測器
• 絶縁出力用信号調節
入力
• 電池使用のデバイス
差動（DIFF）
絶縁
バリア
AI +
+
–
AI –
絶縁
バリア
AI +
+
+
–
–
AI –
AI GND
基準化シング
ルエンド
（RSE）
+
–
AI GND
絶縁
バリア
AI +
+
–
AI GND
絶縁
バリア
AI
+
+
–
–
AI GND
+
–
差動（DIFF) モードと RSE モードの詳細については、
「アナログ入力接地
基準設定」のセクションを参照してください。
信号ソースのタイプ
入力チャンネルを構成して信号接続を行う場合、最初に信号ソースが浮動
または接地基準のいずれかを決定します。絶縁測定製品では、フロントエ
ンドが建物の接地システムから絶縁されており、2 つの基準プレーンの間
に電気接続はありません。フロントエンドは絶縁されているため、測定対
象の信号に対して接地基準ポイントが必要です。
NI 6232/6233 ユーザマニュアル
4-12
ni.com/jp
第4章
アナログ入力
浮動型信号ソース
浮動型信号ソースは、建物の接地システム（アースまたはシャーシグラン
ド）には接続されていませんが、絶縁された接地基準ポイントを持ちま
す。浮動型信号ソースの例としては、変圧器、熱電対、電池式デバイス、
光アイソレータ、および絶縁アンプなどが挙げられます。絶縁出力を持つ
計測器またはデバイスは、浮動型信号ソースです。浮動型信号の接地基準
は、信号のローカル基準またはオンボード基準となるように、デバイスの
AI グランドに接続する必要があります。これを行わないと、ソースがコ
モンモード入力レンジを超えて浮動したときに、測定された入力信号にば
らつきが生じます。
接地基準信号ソース
接地基準信号ソースは建物のシステムグランド（アースまたはシャーシグ
ランド）に接続されているため、信号に対するローカル基準またはオン
ボード基準を設定するには接地基準を AI GND に接続する必要がありま
す。建物の電力システムに接続されている計測器およびデバイスの非絶縁
出力は、このカテゴリに含まれます。
同じ建物の電力システムに接続された測定器と PC のグランド電位差は通
常 1 ～ 100 mV ですが、配電回路が適切に接続されていないとそれ以上
の電位差が発生する場合があります。接地型信号ソースが不正確に測定さ
れた場合は、この差異が測定誤差として表れる可能性があります。この誤
差を排除するために、NI 6232/6233 は測定器のグランドを PC から絶縁
します。
差動接続に関する注意事項
差動接続とは、AI 信号が独自の基準信号または信号帰還路を持つ接続を
指します。差動接続は、選択されたチャンネルが DIFF 入力モードで構成
されている場合に使用できます。入力信号は PGIA の正の入力に接続さ
れ、その基準信号または帰還信号は PGIA の負の入力に接続されます。
差動入力でチャンネルを構成する場合、各信号は 2 つのマルチプレクサ
入力（信号用とその基準信号用）を使用します。
チャンネルが以下の条件のいずれかを満たす場合は、差動入力接続を使用
します。
•
•
•
入力信号のレベルが低い場合（1 V 未満）。
•
信号銅線がノイズの多い環境を通る場合。
信号とデバイスを接続する銅線が 3 m（10 ft）以上の場合。
入力信号が個別の接地基準ポイントまたはリターン信号を必要とする
場合。
© National Instruments Corporation
4-13
NI 6232/6233 ユーザマニュアル
第4章
アナログ入力
DIFF 信号接続は、集録されるノイズを減らし、より多くのコモンモード
ノイズを除去します。また、差動信号接続は PGIA のコモンモードの制
限内で入力信号を浮動させます。
接地基準型信号ソースの差動接続
図 4-4 は、接地基準信号ソースを差動モードで構成されたデバイスのチャ
ンネルに接続する方法を示しています。
AI +
ធ࿾ၮḰဳ
ାภ䉸䊷䉴
⛘✼
䊋䊥䉝
+
Vs
+
⸘ⵝ↪䉝䊮䊒
–
+
PGIA
AI –
–
Vm
᷹ቯ
㔚࿶
䊂䉳䉺䊦
䉝䉟䉸䊧䊷䉺
–
䉮䊝䊮䊝䊷䊄
+
䊉䉟䉵䈍䉋䈶
䉫䊤䊮䊄㔚૏ V
cm
–
౉ജ䊙䊦䉼䊒䊧䉪䉰
AI GND
I/O䉮䊈䉪䉺
DIFF䊝䊷䊄᭴ᚑ䈱㪤䉲䊥䊷䉵⛘✼䊂䊋䉟䉴
図 4-4
接地基準型信号ソースの差動接続
この種類の接続では、PGIA は、図で Vcm と示される信号のコモンモー
ドノイズ、そして信号ソースとデバイスグランド間のグランド電位差の両
方を除去します。Vcm の使用可能レンジについては、『NI 6232/6233 仕
様』を参照してください。
NI 6232/6233 ユーザマニュアル
4-14
ni.com/jp
第4章
アナログ入力
コモンモード信号除去に関する注意事項
デバイスに対してすでに接地ポイントを基準としている信号ソースに関し
ては、PGIA は信号ソースとデバイス間のグランド電位差による電圧をす
べて除去します。また、差動入力接続では、PGIA は信号ソースをデバイ
スに接続するリード線で発生するコモンモードノイズを除去することもで
きます。PGIA は、AI+ と AI–（入力信号）両方が AI GND の上下 11 V
以内（±11V ）の場合にコモンモード信号を除去できます。
差動入力バイアス
図 4-4 は、信号ソースの負のリード線に接続された AI GND を示してい
ます。AI GND を接続しないと、浮動ソースまたは絶縁バリアによりソー
スが PGIA のコモンモード信号範囲を超える可能性が非常に高くなりま
す。この結果、PGIA が飽和し誤った値が読み取られる恐れがあります。
ソースが AI GND を基準にするように接続する必要があります。この基
準を一番簡単に作成するには、信号の正極を PGIA の正の入力に接続し、
信号の負極を AI GND および PGIA の負の入力に抵抗を使用せずに接続
します。
非基準型信号ソースまたは浮動型信号ソースの差動接続
図 4-5 は、浮動型信号ソースを差動モードで構成されたチャンネルに接続
する方法を示しています。
© National Instruments Corporation
4-15
NI 6232/6233 ユーザマニュアル
第4章
アナログ入力
図 4-5
浮動型信号ソースの差動接続
この図は、浮動型信号ソースのグランド基準点に接続された AI GND を
示しています。AI GND を接続しないと、浮動ソースまたは絶縁バリアに
よりソースが PGIA のコモンモード信号範囲を超える可能性が非常に高
くなります。この結果、PGIA が飽和し誤った値が読み取られる恐れがあ
ります。
ソースが AI GND を基準にするように接続する必要があります。この基
準を一番簡単に作成するには、信号の正極を PGIA の正の入力に接続し、
信号の負極を AI GND および PGIA の負の入力に抵抗を使用せずに接続
します。
シングルエンド接続に関する注意事項
シングルエンド接続では、デバイスの AI 信号が他の入力信号と共有可能
なグランドを基準にします。入力信号は PGIA の正の入力に、接地は
PGIA の負の入力に接続されます。
NI 6232/6233 ユーザマニュアル
4-16
ni.com/jp
第4章
アナログ入力
入力信号が以下の条件に合う場合にのみ、基準化シングルエンド入力接続
を使用します。
•
•
•
入力信号レベルが高い場合（1 V 以上の場合）。
信号とデバイスを接続する銅線が 3 m (10 ft) 未満の場合。
入力信号が他の信号と基準点を共有できる場合。
上記の条件と一致しない入力信号で、高い信号品質が必要な場合には、
DIFF 入力接続が奨励されます。
シングルエンド測定では、すべてのアナログ入力シグナルが 1 つの接地
基準ポイントを共有しますが、基準接地プレーンは浮動しているためユー
ザが接地基準を提供する必要があります。絶縁デバイスを使うと、測定中
のグランドループ発生を防げるだけでなく、ユーザがアース、システムま
たは建物のグランドに電気的に接続されていない基準接地を提供すること
ができます。
シングルエンドモードでは、DIFF 構成と比較して、より多くの静電気お
よび磁気ノイズが信号接続にカプリングされます。カプリングは、信号パ
スの差異によって起こります。磁気カプリングは、2 本の信号線の間の領
域に比例します。電気カプリングは、2 本の信号線間における電界の差異
によって変動します。
© National Instruments Corporation
4-17
NI 6232/6233 ユーザマニュアル
第4章
アナログ入力
浮動型信号ソースまたは接地信号ソースのシング
ルエンド接続
図 4-6 は、浮動型信号ソースまたは接地信号ソースを RSE モードで構成
されたチャンネルに接続する方法を示しています。
図 4-6
浮動型信号ソースのシングルエンド接続（RSE 構成）
Vcm の使用可能レンジについては、『NI 6232/6233 仕様』を参照してく
ださい。
コモンモード信号除去に関する注意事項
デバイスに対してすでに接地ポイントを基準としている信号ソースに関し
ては、PGIA は信号ソースとデバイス間のグランド電位差による電圧をす
べて除去します。また、差動入力接続では、PGIA は信号ソースをデバイ
スに接続するリード線で発生するコモンモードノイズを除去することもで
きます。PGIA は、AI x（入力信号）両方が AI GND の上下 11 V 以内
（±11 V ）の場合にコモンモード信号を除去できます。
フィールド配線に関する注意事項
信号ソースとデバイスの間に信号線を引く際に適切な処置を施さない場
合、環境ノイズはデバイスの測定確度に深刻な影響を与えます。以下は、
主にデバイスへの AI 信号の経路に関する注意事項ですが、一般的な信号
経路にも適用することができます。
NI 6232/6233 ユーザマニュアル
4-18
ni.com/jp
第4章
アナログ入力
ノイズによる影響を最小化して測定の確度を最大化するためには、以下の
対策が有効です。
•
•
DIFF AI 接続を使用して、コモンノードノイズを除去します。
AI 信号をデバイスに接続する際に、個別にシールドされたツイスト
ペアワイヤを使用します。この種類のワイヤでは、正極と負極の入力
チャンネルに取り付けられた信号線がより合わせてあり、シールドで
覆われます。そして、このシールドを一箇所でのみ信号ソースグラン
ドに接続します。このような種類の接続は、大規模な磁場または高電
磁波妨害のある領域を通過する信号に必要です。
詳細については、NI Developer Zone のドキュメント「アナログ信号の
配線とノイズに関する注意事項」を参照してください。このドキュメント
を参照するには、ni.com/jp/info で jpx7wc と入力します。
アナログ入力タイミング信号
NI 6232/6233 デバイスは、その柔軟なタイミングエンジンにより、この
セクションに記載されたタイミング機能をすべて提供します。図 4-7 は、
アナログ入力タイミングエンジンが提供するすべてのタイミングオプショ
ンの概要を示しています。また、第 10 章、「デジタル経路設定とクロッ
ク生成」の「クロック経路設定」セクションも参照してください。
図 4-7
© National Instruments Corporation
アナログ入力タイミングのオプション
4-19
NI 6232/6233 ユーザマニュアル
第4章
アナログ入力
M シリーズのデバイスは、ai/SampleClock と ai/ConvertClock を
使って間隔サンプリングを行います。図 4-8 が示すように、
ai/SampleClock は以下の式によって決定されるサンプル周期を制御し
ます。
1/ サンプル周期 = サンプルレート
図 4-8
間隔サンプリング
ai/ConvertClock は、以下の式によって決定される変換周期を制御しま
す。
1/ 変換周期 = 変換レート
デフォルトでは、NI-DAQmx ドライバは、十分なアンプ整定時間を確保
した上で一番速いチャンネルクロックレートを選択します。スキャンレー
トが遅い場合は、チャンネルクロックを生成するために、10 μs の遅延が
デバイスの最速チャンネル変換レート（最速スキャンレートと同じ）に追
加されます。
スキャンレートが速くなってくると、最終的には、チャンネル変換の間に
10 μs の遅延を追加してスキャンクロックの次のエッジの前にすべての
チャンネルを集録する時間はなくなります。こうなった場合、
NI-DAQmx は、ラウンドロビンチャンネルサンプリングを使用し、集録
チャンネル数でスキャン間の時間を均等に分割することによりチャンネル
間遅延を設定します。この場合、チャンネルクロックは、スキャンレート
と集録チャンネル数を乗算した値となります。
たとえば、M シリーズ NI 623x デバイスの最大サンプルレートは
250 kS/s です。遅い集録レート（10 kHz で 2 チャンネルを集録など）で
は、変換クロックは 71428.6 Hz に設定されます。このレートは、デバイ
スの最速チャンネル変換レートに 10 μs を足して算出されます
（4 μs (1/250000) + 10 μs = 14 μs または 71428.6 Hz）。
NI 6232/6233 ユーザマニュアル
4-20
ni.com/jp
第4章
アナログ入力
上の式で算出したサンプルレートが 35 kHz を超えると、サンプル間に両
チャンネルを集録して、さらに各チャンネルに 10 μs の遅延を足すことは
できなくなくなります。こうなった場合、サンプルレートと集録チャンネ
ル数を乗算した値が変換クロックレートとなります。たとえば、M シ
リーズ PCI-6220 デバイスでは、サンプルレート 40 kHz で 2 つのチャン
ネルを集録する場合、変換クロックレートは 80 kHz になります。
アンプの最大整定時間も重要です。たとえば、M シリーズ NI 623x デバ
イスで確度を  1 LSB 以内にする場合、最大チャンネル変換レートは 4 μs
ですが、アンプの整定時間に最低 6 μs 必要となります。ソースインピー
ダンスが大きいほど、アンプの整定時間は長くなります。
メモ
サンプルレートは、正確な結果が得られるレンジ内の、デバイス上でデータを
集録できる最大速度です。たとえば、M シリーズデバイスのサンプルレートが
250 kS/s の場合、サンプルレートは総計となるため、1 つのチャンネルでは
250 kS/s、2 つのチャンネルでは各チャンネルで 125 kS/s という関係になりま
す。
ポストトリガデータ集録を実行すると、トリガイベントを受信した後の
データのみを表示できます。通常のポストトリガ DAQ シーケンスが
図 4-9 に示されています。この例では、DAQ デバイスは 2 つのチャンネ
ルを 5 回読み取ります。サンプルカウンタは、指定されたポストトリガ
サンプル数でロードされます（この例では 5）
。値が 0 になり、すべての
希望するサンプルが集録されるまで、ai/SampleClock 上のパルスごと
に減少します。
図 4-9
ポストトリガデータ集録の例
プレトリガデータ集録を実行すると、トリガ後に集録されたデータの他
に、トリガ前に集録したデータを表示することができます。図 4-10 は、
典型的なプレトリガ DAQ シーケンスを示しています。ai/StartTrigger
は、ハードウェアまたはソフトウェアのいずれかの信号になります。
ai/StartTrigger がソフトウェアの開始トリガとして設定されている場合
は、集録開始時に ai/StartTrigger ラインからパルスが出力されます。
ai/StartTrigger パルスが発生すると、サンプルカウンタはプレトリガサ
© National Instruments Corporation
4-21
NI 6232/6233 ユーザマニュアル
第4章
アナログ入力
ンプル数でロードされます（この例では 4）
。値は、ai/SampleClock 上
の各パルスごとに、値が 0 になるまで減少します。その後、サンプルカ
ウンタには、指定されたポストトリガサンプル数がロードされます（この
例では 3）
。
図 4-10
プレトリガデータ集録の例
指定されたプレトリガサンプル数が集録される前に、
ai/ReferenceTrigger パルスが発生した場合、トリガパルスは無視され
ます。それ以外は、ai/ReferenceTrigger パルスが発生すると、指定さ
れたポストトリガサンプル数が集録されるまでサンプルカウンタ値が減少
します。
NI 6232/6233 デバイスには、以下のようなアナログ入力タイミング信号
機能があります。
•
•
•
•
•
•
•
•
NI 6232/6233 ユーザマニュアル
「AI サンプルクロック信号」
「AI サンプルクロックタイムベース信号」
「AI 変換クロック信号」
「AI 変換クロックタイムベース信号」
「AI ホールド完了イベント信号」
「AI 開始トリガ信号」
「AI 基準トリガ信号」
「AI 一時停止トリガ信号」
4-22
ni.com/jp
第4章
アナログ入力
AI サンプルクロック信号
測定を開始するには、AI サンプルクロック（ai/SampleClock）信号を
使用します。M シリーズデバイスは、タスク内の各チャンネルの AI 信号
を、各 ai/SampleClock ごとに一回サンプルします。測定データは、
1 つ以上のサンプルで構成されます。
ai/SampleClock には、内部または外部ソースを指定できます。さらに、
測定サンプルの集録を ai/SampleClock の立ち上がりエッジと立ち下が
りエッジのどちらで開始するかを指定することもできます。
内部ソースを使用する
以下の内部信号のいずれかを ai/SampleClock として使用できます。
•
Counter n Internal Output
•
•
AI サンプルクロックタイムベース（分周後）
ソフトウェアパルス
プログラム可能な内部カウンタが、サンプルクロックタイムベースを分周
します。
他にも RTSI を介して ai/SampleClock に経路設定できる内部信号もあり
ます。詳細については、
『NI-DAQmx ヘルプ』、または『LabVIEW 8.x ヘ
ルプ』の「MAX でのデバイス経路設定」を参照してください。
外部ソースを使用する
以下の外部信号のいずれかを ai/SampleClock のソースとして使用しま
す。
•
•
•
入力 PFI <0..5>
RTSI <0..7>
PXI_STAR
AI サンプルクロック信号を出力端子に経路設定する
ai/SampleClock は、出力 PFI <6..9> または RTSI <0..7> 端子に経路設定
できます。このパルスはアクティブ HIGH です。
出力に、2 つの動作のいずれかを指定できます。パルス動作では、
ai/SampleClock が発生する度に、DAQ デバイスが PFI 端子にパルスを
一時的に生成します。
レベル動作では、DAQ デバイスはサンプル中に PFI 端子を HIGH に設定
します。
PFI <0..5> 端子は固定入力です。PFI <6..9> 端子は固定出力です。
© National Instruments Corporation
4-23
NI 6232/6233 ユーザマニュアル
第4章
アナログ入力
その他のタイミング要件
DAQ デバイスは、集録中にのみデータを集録します。測定データの集録
が実行されていない時は、デバイスは ai/SampleClock を無視します。
測定データの集録中、ai/PauseTrigger 信号を使用して、DAQ デバイス
が ai/SampleClock を無視するように設定することもできます。
外部ソースを選択しない場合は、デバイス内のカウンタが
ai/SampleClock を生成します。このカウンタは ai/StartTrigger により
開始され、有限集録終了時にソフトウェアまたはハードウェアにより停止
されます。内部生成された ai/SampleClock を使用する場合、
ai/StartTrigger が発生してから最初の ai/SampleClock パルスが発生す
るまでの遅延を指定することもできます。デフォルトでは、この遅延は
ai/SampleClockTimebase 信号の 2 ティックに設定されています。外
部で生成された ai/SampleClock を使用する場合は、クロック信号が
ai/ConvertClock のタイミング要件を満たしていることを確認する必要
があります。この確認を行わないと、AI サンプルクロックパルスがマス
クされ、サンプル間隔に誤差を引き起こす可能性があります。
ai/ConvertClock と ai/SampleClock 間のタイミング要件の詳細につ
いては、
「AI 変換クロック信号」のセクションを参照してください。
図 4-11 は、ai/SampleClock と ai/StartTrigger の関係を示しています。
㐿ᆎ䊃䊥䉧
䈎䉌䈱ㆃᑧ
図 4-11
ai/SampleClock と ai/StartTrigger
AI サンプルクロックタイムベース信号
AI サンプルクロックタイムベース（ai/SampleClockTimebase）信号
として以下の信号を経路設定できます。
•
•
•
NI 6232/6233 ユーザマニュアル
20 MHz タイムベース
100 kHz タイムベース
PXI_CLK10
4-24
ni.com/jp
第4章
•
RTSI <0..7>
•
•
入力 PFI <0..5>
アナログ入力
PXI_STAR
ai/SampleClockTimebase は、I/O コネクタで出力として使用できま
せん。ai/SampleClockTimebase は分周され、ai/SampleClock に使
用可能なソースを提供します。ai/SampleClockTimebase の極性選択
を、立ち上がりエッジまたは立ち下がりエッジに構成できます。
AI 変換クロック信号
単一のチャンネルで単一 A/D 変換を行うには、AI 変換クロック
（ai/ConvertClock）信号を使用します。AI サンプルクロックにより制
御されたサンプルは、1 つまたは複数の変換から成ります。
ai/ConvertClock のソースとして、内部信号または外部信号を指定でき
ます。さらに、測定サンプルの集録を ai/ConvertClock の立ち上がり
エッジと立ち下がりエッジのどちらで開始するかを指定することもできま
す。
NI-DAQmx では、ドライバは A/D 変換器の速度に基づいた、最も高速な
変換レートを選択し、適切な整定時間となるよう各チャンネルの間に
10 μs の遅延を追加します。この仕組みによって、各チャンネルでのほぼ
同時のサンプリングが可能になり、また十分な整定時間が与えられます。
AI サンプルクロックレートが速すぎて 10 μs の遅延が追加できない場合、
NI-DAQmx は AI 変換クロックがサンプル全体に渡って均一にパルスを生
成できる変換レートを選択します。
変換レートは、AI 変換クロックレート DAQmx タイミングプロパティ
ノードまたは関数を使用して明示的に指定することもできます。
注意
変換レートをデバイスの最大レートより高く設定すると、エラーが発生します。
内部ソースを使用する
以下の内部信号のいずれかを ai/ConvertClock として使用できます。
•
•
AI 変換クロックタイムベース（分周後）
Counter n Internal Output
プログラム可能な内部カウンタは、AI 変換クロックタイムベースを分周
して ai/ConvertClock を生成します。カウンタは ai/SampleClock に
よって開始され、0 になるまでカウントダウンし、ai/ConvertClock を
生成し、再ロードし、そしてサンプルが完了するまでプロセスを繰り返し
ます。その後に、次の ai/SampleClock パルスの準備のために再ロード
します。
© National Instruments Corporation
4-25
NI 6232/6233 ユーザマニュアル
第4章
アナログ入力
外部ソースを使用する
以下の外部信号のいずれかを ai/ConvertClock のソースとして使用しま
す。
•
•
•
入力 PFI <0..5>
RTSI <0..7>
PXI_STAR
AI 変換クロック信号を出力端子に経路設定する
ai/ConvertClock（アクティブ LOW 信号としての）は、出力 PFI <6..9>
端子または RTSI <0..7> 端子のどれにでも経路設定できます。
PFI <0..5> 端子は固定入力です。PFI <6..9> 端子は固定出力です。
サンプルクロックの遅延を使用してクロックを変
換する
内部生成された ai/SampleClock を使用する場合、ai/StartTrigger が発
生してから最初の ai/SampleClock パルスが発生するまでの遅延を指定
することもできます。デフォルトでは、この遅延は
ai/ConvertClockTimebase の 3 ティックです。
図 4-12 は、ai/SampleClock と ai/ConvertClock の関係を示していま
す。
図 4-12
NI 6232/6233 ユーザマニュアル
ai/SampleClock と ai/ConvertClock
4-26
ni.com/jp
第4章
アナログ入力
その他のタイミング要件
M シリーズデバイスのサンプルと変換レベルタイミングは、適切なタイ
ミング要件が満たされない限り、クロック信号がゲートオフされる動作を
します。たとえば、デバイスは有効な ai/StartTrigger 信号を受信するま
で、ai/SampleClock および ai/ConvertClock を無視します。デバイ
スが ai/SampleCloc パルスを認識すると、正しい数の
ai/ConvertClock パルスを受信するまで、それ以降の ai/SampleClock
パルスを無視します。
同様に、デバイスは ai/SampleClock パルスを認識するまで、すべての
ai/ConvertClock パルスを無視します。デバイスが正しい数の
ai/ConvertClock パルスを受信すると、次の ai/SampleClock を受信
するまで、その後に続く ai/ConvertClock パルスを無視します。
図 4-13 は、4 チャンネル集録のタイミングシーケンス（AI チャンネル 0、
1、2、および 3 を使用）を示し、ai/SampleClock と
ai/ConvertClock の適切および不適切なシーケンスを示しています。
単一の外部信号を使用して、ai/SampleClock と ai/ConvertClock の
両方を同時に駆動することも可能です。このモードでは、外部クロックが
ティックする度に ADC で変換が実行されます。図 4-13 は、タイミング
の関係を示しています。
図 4-13
単一の外部信号が ai/SampleClock と ai/ConvertClock
を同時に駆動する
AI 変換クロックタイムベース信号
AI 変換クロックタイムベース（ai/ConvertClockTimebase）信号は分
周され、ai/ConvertClock のソースの 1 つになります。以下の外部信号
のいずれかを ai/ConvertClockTimebase のソースとして使用します。
•
ai/SampleClockTimebase
•
20 MHz タイムベース
ai/ConvertClockTimebase は、I/O コネクタで出力として使用できま
せん。
© National Instruments Corporation
4-27
NI 6232/6233 ユーザマニュアル
第4章
アナログ入力
AI ホールド完了イベント信号
AI ホールド完了イベント（ai/HoldCompleteEvent）信号は、各 A/D
変換の開始後にパルスを生成します。ai/HoldCompleteEvent は、出力
PFI <6..9> または RTSI <0..7> 端子に経路設定できます。
ai/HoldCompleteEvent の極性はソフトウェアで選択できますが、通常
は立ち上がりエッジによって外部 AI マルチプレクサのクロック制御を行
うことで、入力信号がサンプリングされて次に移行可能なタイミングを示
すように構成されています。
AI 開始トリガ信号
測定データの集録を開始するには、AI 開始トリガ（ai/StartTrigger）信
号を使用します。測定データは、1 つ以上のサンプルで構成されます。ト
リガを使用しない場合は、ソフトウェアコマンドによって測定を開始しま
す。集録が開始したら、以下の条件が満たされたときに集録を停止するよ
うに構成します。
•
•
•
指定したサンプル数が集録されたとき（有限モードの場合）
ハードウェアの基準トリガが発生したとき（有限モードの場合）
ソフトウェアコマンドが発行されたとき（連続モードの場合）
開始トリガ（基準トリガではなく）によって開始された集録は、ポストト
リガ集録とも呼ばれます。
デジタルソースを使用する
デジタルソースで ai/StartTrigger を使用する場合は、ソースとエッジを
指定します。以下の信号をソースとして使用できます。
•
•
•
•
入力 PFI <0..5>
RTSI <0..7>
Counter n Internal Output
PXI_STAR
また、DAQ デバイスのその他の内部信号をソースとして使用することも
できます。詳細については、
『NI-DAQmx ヘルプ』、または
『LabVIEW 8.x ヘルプ』の「MAX でのデバイス経路設定」を参照してく
ださい。
さらに、測定データの集録を ai/StartTrigger の立ち上がりエッジと立ち
下がりエッジのどちらで開始するかを指定することもできます。
NI 6232/6233 ユーザマニュアル
4-28
ni.com/jp
第4章
アナログ入力
AI 開始トリガを出力端子に経路設定する
ai/StartTrigger は、出力 PFI <6..9> または RTSI <0..7> 端子に経路設定で
きます。
出力はアクティブ HIGH パルスです。
また、デバイスは ai/StartTrigger を使用して DAQ のプレトリガ操作を
開始します。通常のプレトリガアプリケーションでは、ソフトウェアトリ
ガで ai/StartTrigger が生成されます。ai/StartTrigger および
ai/ReferenceTrigger を DAQ のプレトリガ操作で使用する詳細につい
ては、
「AI 基準トリガ信号」のセクションを参照してください。
AI 基準トリガ信号
測定データの集録を停止するには、基準トリガ（ai/ReferenceTrigger）
信号を使用します。基準トリガを使用するには、有限サイズのバッファと
プレトリガサンプル数（基準トリガの前に集録されるサンプル数）を指定
します。集録されるポストトリガサンプル（基準トリガの後に集録される
サンプル）の数は、バッファサイズからプレトリガサンプルの数を引いた
数です。
集録が開始されると、DAQ デバイスはバッファにサンプルを書き込みま
す。DAQ デバイスが指定された数のプレトリガサンプルをキャプチャす
ると、DAQ デバイスは基準トリガ条件の検索を開始します。DAQ デバ
イスが指定された数のプレトリガサンプルをキャプチャする前に基準トリ
ガの条件が満たされても、条件は無視されます。
バッファが一杯になると、DAQ デバイスは継続的にバッファ内の一番古
いサンプルから順に破棄し、新しいサンプルを格納する場所を確保しま
す。DAQ デバイスがまだ破棄していないバッファデータには、ある程度
の制限はありますがアクセスできます。詳細については、技術サポート
データベースのドキュメント「プレトリガ集録を連続して行うことはでき
ますか ?」を参照してください。この技術サポートデータベースを参照す
るには、ni.com/jp/info で jpyzt6 を入力します。
© National Instruments Corporation
4-29
NI 6232/6233 ユーザマニュアル
第4章
アナログ入力
基準トリガが発生すると、DAQ デバイスはバッファに必要な数のポスト
トリガサンプルが蓄積されるまでサンプルをバッファに書き込み続けま
す。図 4-14 は、最終バッファを示しています。
図 4-14
基準トリガの最終バッファ
デジタルソースを使用する
デジタルソースで ai/ReferenceTrigger を使用する場合は、ソースと
エッジを指定します。以下の信号をソースとして使用できます。
•
•
•
入力 PFI <0..5>
RTSI <0..7>
PXI_STAR
また、DAQ デバイスの内部信号をソースとして使用することもできま
す。詳細については、
『NI-DAQmx ヘルプ』、または『LabVIEW 8.x ヘル
プ』の「MAX でのデバイス経路設定」を参照してください。
さらに、測定データの集録を ai/ReferenceTrigger の立ち上がりエッジ
と立ち下がりエッジのどちらで停止するかを指定することもできます。
AI 基準トリガ信号を出力端子に経路設定する
ai/ReferenceTrigger は、出力 PFI <6..9> または RTSI <0..7> 端子に経路
設定できます。
AI 一時停止トリガ信号
AI 一時停止トリガ（ai/PauseTrigger）信号を使用して、測定データの
集録を一時停止、または再開できます。内部サンプルクロックは、外部ト
リガ信号がアクティブな間一時停止し、信号が非アクティブになると再開
されます。一時停止トリガのアクティブレベルは、HIGH または LOW の
どちらかに指定できます。
NI 6232/6233 ユーザマニュアル
4-30
ni.com/jp
第4章
アナログ入力
デジタルソースを使用する
ai/SampleClock を使用するには、ソースと極性を指定します。以下の
信号をソースとして使用できます。
•
•
•
入力 PFI <0..5>
RTSI <0..7>
PXI_STAR
また、DAQ デバイスのその他の内部信号をソースとして使用することも
できます。詳細については、
『NI-DAQmx ヘルプ』、または
『LabVIEW 8.x ヘルプ』の「MAX でのデバイス経路設定」を参照してく
ださい。
AI 一時停止トリガ信号を出力端子に経路設定する
ai/PauseTrigger を RTSI <0..7> に経路設定できます。
メモ
一時停止トリガは、ソースのレベルにだけ反応し、エッジは無視します。
AI アプリケーションソフトウェアについて
M シリーズデバイスは、次のアナログ入力アプリケーションで使用でき
ます。
•
•
•
シングルポイントアナログ入力
有限アナログ入力
連続アナログ入力
これらのアプリケーションを DMA、割り込み、またはプログラム I/O
データ転送メカニズムを通じて実行することができます。一部のアプリ
ケーションは、開始、基準、そして一時停止トリガも使用します。
メモ
ソフトウェアでアナログ入力アプリケーションおよびトリガをプログラミング
する詳細については、
『NI-DAQmx ヘルプ』または『LabVIEW 8.x ヘルプ』を
参照してください。
© National Instruments Corporation
4-31
NI 6232/6233 ユーザマニュアル
5
アナログ出力
NI 6232/6233 デバイスの 2 つの AO チャンネルは、単一のクロックによ
り制御されており、波形を生成できます。
図 5-1 は、NI 6232/6233 デバイスのアナログ出力回路を示しています。
図 5-1
NI 6232/6233 のアナログ出力回路
アナログ出力回路
DAC
D/A 変換器 (DAC) は、デジタルコードをアナログ電圧に変換します。
AO FIFO
AO FIFO は、アナログ出力波形生成を可能にします。これは、コン
ピュータと DAC 間の FIFO（First-In-First-Out）メモリバッファです。ホ
ストコンピュータの介入なしで、波形ポイントを M シリーズデバイスに
ダウンロードすることを可能にします。
© National Instruments Corporation
5-1
NI 6232/6233 ユーザマニュアル
第5章
アナログ出力
AO サンプルクロック
AO サンプルクロック信号は、DAC FIFO からサンプルを読み取り、AO
電圧を生成します。
絶縁バリアおよびデジタルアイソレータ
絶縁バリアを介したデジタルアイソレータは、絶縁アナログのフロントエ
ンドとアース / シャーシ / 建物のグランド間で接地を遮断します。
出力信号のグリッチを抑える
DAC を使用して波形を生成する場合、出力信号でグリッチが発生するこ
とがあります。これらのグリッチは、DAC の電圧が切り替わるときに解
放されるチャージによって発生するものであり（ミッドスケール遷移で一
番多く発生します）
、正常です。最大グリッチは DAC コードの最大ビッ
トが変化するときに発生します。ローパスグリッチ除去フィルタを作成し
て、これらのグリッチを周波数や出力信号の特性に応じてある程度除去す
ることができます。グリッチを抑える詳細については、ni.com/jp/
support を参照してください。
アナログ出力データの生成方法
アナログ出力処理には、ソフトウェアタイミングまたはハードウェアタイ
ミングのどちらでも使用できます。ハードウェアタイミング生成では、
バッファを使用しない場合と使用する場合があります。
ソフトウェアタイミング生成
ソフトウェアタイミングによる生成では、ソフトウェアによってデータを
生成する速度を制御します。ソフトウェアは、各 DAC 変換を開始するた
めにそれぞれ独立したコマンドをハードウェアに送ります。NI-DAQmx
では、ソフトウェアタイミングによるデータ生成はオンデマンドタイミン
グと呼ばれています。または、即時処理またはスタティック処理とも呼ば
れます。通常は、固定 DC 電圧などの単一値の出力を書き込むために使
用されます。
NI 6232/6233 ユーザマニュアル
5-2
ni.com/jp
第5章
アナログ出力
ハードウェアタイミング生成
ハードウェアタイミングによる生成では、ハードウェアのデジタル信号に
よってデータ生成速度を制御します。この信号は、デバイス内部で生成す
るか、外部から供給します。
ハードウェアタイミングは、ソフトウェアタイミングと比較していくつか
の利点があります。
•
•
•
サンプリングの間隔を大幅に短く設定できる。
サンプリングの間隔を確定的にできる。
ハードウェアタイミング集録はハードウェアトリガを使用できる。
ハードウェアタイミング集録では、バッファを使用する場合としない場合
があります。バッファとは、これから生成されるサンプルを一時的にコン
ピュータ内に保持する場所です。
非バッファ型
非バッファ型生成では、データがデバイス上の DAC に直接書き込まれま
す。通常、非バッファ型ハードウェアタイミングの操作は、サンプル間の
時間増分が既知で、待ち時間が適切な単一サンプルを書き込むために使用
されます。
バッファ型
バッファ型データ生成では、サンプルが 1 つずつ DAC に書き込まれる前
に、DMA または割り込みを使用して、データが PC バッファから DAQ
デバイスのオンボード FIFO に移動します。バッファ型データ生成では、
バッファを使用しない場合よりも高速な転送レートを実現できます。これ
は、データが個々のポイントごとではなく大きなブロックごとに移動され
るためです。
バッファ型 I/O 操作のプロパティの 1 つは、サンプルモードです。サン
プルモードは有限または連続から選択できます。
有限サンプルモードでは、特定のデータサンプルが指定した数だけ生成さ
れます。指定された数のサンプルが書き込まれると、サンプル生成は停止
します。
連続サンプルモードでは、サンプルの数は指定されません。このモードで
は、データサンプル数を生成した後で停止する代わりに、連続生成はユー
ザが処理を停止するまで継続します。連続サンプルモードは、どこに保持
されたデータを書き込むかに応じて異なります。3 種類の方法とは、再生
成モード、FIFO 再生成モード、非再生成モードのことです。
© National Instruments Corporation
5-3
NI 6232/6233 ユーザマニュアル
第5章
アナログ出力
再生成モードでは、バッファにすでにあるデータを繰り返し出力します。
この標準の再生成では、データは PC バッファから連続的に FIFO にダウ
ンロードされ、出力されます。出力処理に干渉することなく、PC バッ
ファに随時新しいデータを書き込めます。
FIFO 再生成モードでは、バッファ全体が FIFO にダウンロードされ、そ
こから再生成されます。データのダウンロードが完了すると、それ以降は
FIFO に新しいデータを書き込めません。FIFO 再生成モードでは、バッ
ファ全体が FIFO サイズ以下である必要があります。FIFO 再生成モード
の利点は、操作を開始するとメインホストメモリとやり取りする必要がな
くなるため、過剰なバストラフィックによる問題が発生しなくなることで
す。
非再生成モードでは、古いデータは再利用されません。新しいデータを
次々とバッファに書き込む必要があります。プログラムが新しいデータを
書き込む速度よりもサンプルが生成される速度のほうが速い場合、バッ
ファでアンダーフローが発生し、エラーの原因となります。
アナログ出力トリガ
アナログ出力は、2 つの異なるトリガアクションをサポートします。
•
•
開始トリガ
一時停止トリガ
デジタルトリガは、これらのアクションを発生させることができます。
NI 6232/6233 デバイスは、デジタルトリガはサポートしますが、アナロ
グトリガはサポートしません。これらのトリガアクションの詳細について
は、
「AO 開始トリガ信号」および「AO 一時停止トリガ信号」のセク
ションを参照してください。
NI 6232/6233 ユーザマニュアル
5-4
ni.com/jp
第5章
アナログ出力
アナログ出力信号を接続する
AO <0..3> は、AO チャンネル 0、1、2、および 3 の電圧出力信号です。
AO GND は、AO <0..3> の接地基準です。
図 5-2 は、デバイスへの AO 接続の方法を示しています。
+
⽶⩄
AO 0
䉼䊞䊮䊈䊦㪇
V OUT
–
䊂䉳䉺䊦
䉝䉟䉸䊧䊷䉺
–
⽶⩄
V OUT
AO 1
⛘✼
䊋䊥䉝
䉼䊞䊮䊈䊦㪈
+
㪠㪆㪦䉮䊈䉪䉺
AO GND
図 5-2
© National Instruments Corporation
5-5
アナログ出力接続
NI 6232/6233 ユーザマニュアル
第5章
アナログ出力
アナログ出力タイミング信号
図 5-3 は、アナログ出力タイミングエンジンが提供するすべてのタイミン
グオプションの概要を示しています。
図 5-3
アナログ出力タイミングオプション
NI 6232/6233 デバイスには、以下のような AO（波形生成）タイミング
信号機能があります。
•
•
•
•
「AO 開始トリガ信号」
「AO 一時停止トリガ信号」
「AO サンプルクロック信号」
「AO サンプルクロックタイムベース信号」
AO 開始トリガ信号
波形生成を開始するには、AO 開始トリガ（ao/StartTrigger）信号を使
用します。トリガを使用しない場合は、ソフトウェアコマンドによって生
成を開始します。
デジタルソースを使用する
ao/StartTrigger を使用するには、ソースとエッジを指定します。以下の
信号のうち 1 つをソースとして使用できます。
•
•
•
•
NI 6232/6233 ユーザマニュアル
ソフトウェアパルス
入力 PFI <0..5>
RTSI <0..7>
ai/ReferenceTrigger
5-6
ni.com/jp
第5章
•
•
アナログ出力
ai/StartTrigger
PXI_STAR
また、DAQ デバイスの内部信号をソースとして使用することもできま
す。詳細については、
『NI-DAQmx ヘルプ』、または『LabVIEW 8.x ヘル
プ』の「MAX でのデバイス経路設定」を参照してください。
さらに、波形生成を ao/StartTrigger の立ち上がりエッジと立ち下がり
エッジのどちらで開始するかを指定することもできます。
AO 開始トリガ信号を出力端子に経路設定する
ao/StartTrigger は、出力 PFI <6..9> または RTSI <0..7> 端子に経路設定で
きます。
出力はアクティブ HIGH パルスです。
PFI <0..5> 端子は固定入力です。PFI <6..9> 端子は固定出力です。
AO 一時停止トリガ信号
AO 一時停止トリガ信号（ao/PauseTrigger）を使用して、DAQ シーケ
ンス内のサンプルをマスクオフします。これにより、ao/PauseTrigger
のアクティブ時のサンプルの生成を停止します。
ao/PauseTrigger は、処理中のサンプルを停止しません。一時停止は次
のサンプルが開始されるまで有効になりません。
アナログ出力信号の生成は、一時停止トリガがアサートされるとすぐに停
止します。サンプルクロックのソースがオンボードクロックの場合、信号
生成は一時停止トリガがアサート解除されるとすぐに再開されます。
図 5-4 を参照してください。
図 5-4
オンボードクロックソースによる ao/PauseTrigger
オンボードクロック以外の信号をサンプルクロックのソースとして使用し
ている場合は、一時停止トリガがアサート解除されサンプルクロックの別
© National Instruments Corporation
5-7
NI 6232/6233 ユーザマニュアル
第5章
アナログ出力
のエッジが受信されるとすぐに信号生成が再開されます。図 5-5 を参照し
てください。
図 5-5
その他の信号ソースによる ao/PauseTrigger
デジタルソースを使用する
ao/PauseTrigger を使用するには、ソースと極性を指定します。以下の
信号のうち 1 つをソースとして使用できます。
•
•
•
入力 PFI <0..5>
RTSI <0..7>
PXI_STAR
また、DAQ デバイスのその他の内部信号をソースとして使用することも
できます。詳細については、
『NI-DAQmx ヘルプ』、または
『LabVIEW 8.x ヘルプ』の「MAX でのデバイス経路設定」を参照してく
ださい。
ao/PauseTrigger が論理 HIGH レベルまたは LOW レベルのときにサン
プルを一時停止するかどうかを指定することもできます。
AO 一時停止トリガ信号を出力端子に経路設定する
ao/PauseTrigger を RTSI <0..7> に経路設定できます。
AO サンプルクロック信号
AO サンプルを開始するには、AO サンプルクロック
（ao/SampleClock）信号を使用します。各サンプルは、すべての DAC
の出力をアップデートします。ao/SampleClock には、内部または外部
ソースを指定できます。さらに、DAC のアップデートを
ao/SampleClock の立ち上がりエッジと立ち下がりエッジのどちらで開
始するかを指定することもできます。
NI 6232/6233 ユーザマニュアル
5-8
ni.com/jp
第5章
アナログ出力
内部ソースを使用する
以下の内部信号のいずれかを ao/SampleClock として使用できます。
•
•
AO サンプルクロックタイムベース（分周後）
Counter n Internal Output
プログラム可能な内部カウンタが、AO サンプルクロックタイムベース信
号を分周します。
外部ソースを使用する
以下の外部信号のいずれかを ao/SampleClock のソースとして使用し
ます。
•
•
•
入力 PFI <0..5>
RTSI <0..7>
PXI_STAR
AO サンプルクロック信号を出力端子に経路設定
する
ao/SampleClock（アクティブ LOW 信号としての）は、出力
PFI <6..9> 端子または RTSI <0..7> 端子のどれにでも経路設定できます。
その他のタイミング要件
外部ソースを選択しない場合は、デバイス内のカウンタが
ao/SampleClock を生成します。カウンタは ao/StartTrigger により開
始され、有限生成終了時にソフトウェアまたはハードウェアにより停止さ
れます。内部生成された ao/SampleClock を使用する場合、
ao/StartTrigger が発生してから最初の ao/SampleClock パルスが発生
するまでの遅延を指定することもできます。デフォルトでは、この遅延は
ao/SampleClockTimebase の 2 ティックになります。
© National Instruments Corporation
5-9
NI 6232/6233 ユーザマニュアル
第5章
アナログ出力
図 5-6 は、ao/SampleClock と ao/StartTrigger の関係を示していま
す。
図 5-6
ao/SampleClock および ao/StartTrigger
AO サンプルクロックタイムベース信号
AO サンプルクロックタイムベース（ao/SampleClockTimebase）
信号は分周されて、ao/SampleClock のソースになります。
AO サンプルクロックタイムベース（ao/SampleClockTimebase）
信号として以下の信号を経路設定できます。
•
•
•
20 MHz タイムベース
100 kHz タイムベース
PXI_CLK10
•
•
•
入力 PFI <0..5>
RTSI <0..7>
PXI_STAR
ao/SampleClockTimebase は、I/O コネクタから出力するように構成
できません。
外部サンプルクロック信号を使用するとき、信号を分周する必要がある場
合は ao/SampleClockTimebase を使用できます。外部サンプルクロッ
ク信号を使用するときに、分周する必要がない場合は、
ao/SampleClockTimebase ではなく ao/SampleClock を使用する必
要があります。
NI 6232/6233 ユーザマニュアル
5-10
ni.com/jp
第5章
アナログ出力
AO アプリケーションソフトウェアについて
M シリーズデバイスは、次のアナログ出力アプリケーションで使用でき
ます。
•
•
•
•
シングルポイント（オンデマンド）生成
有限生成
連続生成
波形生成
これらの生成をプログラム I/O、割り込み、または DMA データ転送メカ
ニズムを通じて使用できます。一部のアプリケーションは、開始および一
時停止トリガも使用します。
メモ
ソフトウェアでアナログ出力アプリケーションおよびトリガをプログラミング
する詳細については、
『NI-DAQmx ヘルプ』または『LabVIEW 8.x ヘルプ』を
参照してください。
© National Instruments Corporation
5-11
NI 6232/6233 ユーザマニュアル
6
デジタル入出力
NI 6232/6233 デバイスには、6 つのスタティックデジタル入力ライン
P0.<0..5> があります。これらのラインは PFI 入力としても使用できます。
DI および DO ラインの電圧入力と出力レベルおよび電流駆動レベルは、
『NI 6232/6233 仕様』に記載されています。PFI 入力および出力の詳細に
ついては、第 8 章の「PFI」を参照してください。
I/O 保護
DI 信号、DO 信号、PFI 信号は、それぞれ NI 6232/6233 デバイスの静電
破壊から保護されています。詳細については、デバイス仕様を参照してく
ださい。ただし、以下のガイドラインに従って、これらの不良状態を回避
する必要があります。
•
デジタル出力ラインを外部信号ソース、グランド、または電源に接続
しないでください 。
•
デジタル出力ラインに接続されている負荷の電流要件を把握しておき
ます。デジタル出力の指定された電流出力制限を超えないでくださ
い。ナショナルインスツルメンツは、高電流駆動を必要とするデジタ
ルアプリケーション用にいくつかの信号調節ソリューションを提供し
ています。
•
通常動作範囲外の電圧や電流でデジタル入力ラインを駆動しないでく
ださい。
•
DAQ デバイスは、静電気放電に敏感なデバイスとして取り扱う必要
があります。DAQ デバイスの操作や接続を行う際は、常に身体と装
置に接地を施してください。
プログラム可能な電源投入時の状態
デフォルトでは、デジタル出力ライン（P1.<0..3>/PFI <6..9>）は 0 に設
定されていますが、起動時に 0 または 1 になるようにプログラムできま
す。
NI-DAQmx または MAX で電源投入時の状態を設定する方法の詳細につ
いては、
『NI-DAQmx ヘルプ』または『LabVIEW 8.x ヘルプ』を参照し
てください。
© National Instruments Corporation
6-1
NI 6232/6233 ユーザマニュアル
第6章
デジタル入出力
デジタル I/O 信号を接続する
DI 信号 P0.<0..5> は P0.GND、DO 信号 P1.<0..3> は P1.GND を基準とし
ています。
図 6-1 は NI 6232 デバイスの P0.<0..5> と P1.<0..3>、図 6-2 は NI6233 デ
バイスの P0.<0..5> と P1.<0..3> を示しています。デジタル入出力信号の
範囲は、0 ～ 30 V です。詳細については、
『NI 6232/6233 仕様』を参照
してください。
P1.VCC
P1.0
P1.<0..3>
P1.1
P1.GND
P1.GND
P0.0
P0.GND
P0.GND
図 6-1
NI 6232/6233 ユーザマニュアル
NI 6232 デジタル I/O 接続（DO ソース）
6-2
ni.com/jp
第6章
デジタル入出力
P1.VCC
P1.0
P1.GND
P1.<0..3>
P1.1
P1.GND
P1.GND
P0.0
P0.GND
P0.GND
図 6-2
注意
NI 6233 デジタル I/O 接続（DO シンク）
『NI 6232/6233 仕様』に記載されている最大入力電圧または最大動作電圧を超
えた場合、DAQ デバイスやコンピュータを損傷する可能性があります。NI は、
このような信号接続による損傷の責任を負いません。
© National Instruments Corporation
6-3
NI 6232/6233 ユーザマニュアル
第6章
デジタル入出力
論理の表記規則
NI 6232/6233 デバイスでは、論理「0」はダーリントンアレイ型出力ス
イッチが「開いている」ことを意味し、論理「1」は「閉じている」こと
を意味します。表 6-1 は、予想される動作を示しています。
表 6-1
NI 6232/6233 における論理の表記規則
論理
0
1
NI 6232（ソース）DO
P1.GND
P1.VCC
NI 6233（シンク）DO
P1.VCC
P1.GND
デバイス
DIO アプリケーションソフトウェアについて
NI 6232/6233 デバイスは、次のデジタル I/O アプリケーションで使用で
きます。
•
•
メモ
スタティックデジタル入力
スタティックデジタル出力
ソフトウェアでデジタル I/O アプリケーションおよびトリガをプログラミング
する詳細については、
『NI-DAQmx ヘルプ』または『LabVIEW 8.x ヘルプ』を
参照してください。
NI 6232/6233 ユーザマニュアル
6-4
ni.com/jp
7
カウンタ
NI 6232/6233 デバイスは、汎用 32 ビットカウンタ / タイマが 2 つ、周
波数発生器が 1 つ装備されています（図 7-1 を参照）
。汎用カウンタ / タ
イマは、さまざまな計測アプリケーション、パルス発生アプリケーション
で使用できます。
注意
測定を実行する際には、最小パルス幅およびデジタル入出力ラインの時間遅延
を考慮する必要があります。詳細については、
『NI 6238/6239 仕様』を参照し
てください。
© National Instruments Corporation
7-1
NI 6232/6233 ユーザマニュアル
第7章
カウンタ
䉦䉡䊮䉺㪇
౉ജㆬᛯ䊙䊦䉼䊒䊧䉪䉰
㪚㫆㫌㫅㫋㪼㫉㩷㪇㩷㪪㫆㫌㫉㪺㪼㩷㩿㪚㫆㫌㫅㫋㪼㫉㩷㪇㩷㪫㫀㫄㪼㪹㪸㫊㪼㪀
㪚㫆㫌㫅㫋㪼㫉㩷㪇㩷㪞㪸㫋㪼
㪚㫆㫌㫅㫋㪼㫉㩷㪇㩷㪠㫅㫋㪼㫉㫅㪸㫃㩷㪦㫌㫋㫇㫌㫋
㪚㫆㫌㫅㫋㪼㫉㩷㪇㩷㪘㫌㫏
㪚㫆㫌㫅㫋㪼㫉㩷㪇㩷㪟㪮㩷㪘㫉㫄
㪚㫆㫌㫅㫋㪼㫉㩷㪇㩷㪘
㪚㫆㫌㫅㫋㪼㫉㩷㪇㩷㪙㩷㩿㪚㫆㫌㫅㫋㪼㫉㩷㪇㩷㪬㫇㪶㪛㫆㫎㫅㪀
㪚㫆㫌㫅㫋㪼㫉㩷㪇㩷㪫㪚
㪚㫆㫌㫅㫋㪼㫉㩷㪇㩷㪱
䉦䉡䊮䉺㪈
౉ജㆬᛯ䊙䊦䉼䊒䊧䉪䉰
㪚㫆㫌㫅㫋㪼㫉㩷㪈㩷㪪㫆㫌㫉㪺㪼㩷㩿㪚㫆㫌㫅㫋㪼㫉㩷㪈㩷㪫㫀㫄㪼㪹㪸㫊㪼㪀
㪚㫆㫌㫅㫋㪼㫉㩷㪈㩷㪞㪸㫋㪼
㪚㫆㫌㫅㫋㪼㫉㩷㪇㩷㪠㫅㫋㪼㫉㫅㪸㫃㩷㪦㫌㫋㫇㫌㫋
㪚㫆㫌㫅㫋㪼㫉㩷㪈㩷㪘㫌㫏
㪚㫆㫌㫅㫋㪼㫉㩷㪈㩷㪟㪮㩷㪘㫉㫄
㪚㫆㫌㫅㫋㪼㫉㩷㪈㩷㪘
㪚㫆㫌㫅㫋㪼㫉㩷㪈㩷㪙㩷㩿㪚㫆㫌㫅㫋㪼㫉㩷㪈㩷㪬㫇㪶㪛㫆㫎㫅㪀
㪚㫆㫌㫅㫋㪼㫉㩷㪇㩷㪫㪚
㪚㫆㫌㫅㫋㪼㫉㩷㪈㩷㪱
౉ജㆬᛯ䊙䊦䉼䊒䊧䉪䉰
๟ᵄᢙ⊒↢ེ
๟ᵄᢙ಴ജ䉺䉟䊛䊔䊷䉴
図 7-1
周波数出力
M シリーズカウンタ
カウンタには 7 つの入力信号がありますが、ほとんどのアプリケーショ
ンではその一部だけが使用されます。
カウンタ信号の接続についての詳細は、「デフォルトカウンタ端子」のセ
クションを参照してください。
NI 6232/6233 ユーザマニュアル
7-2
ni.com/jp
第7章
カウンタ
カウンタ入力アプリケーション
エッジをカウントする
エッジカウントアプリケーションは、カウンタがアームされると、そのカ
ウンタのソースでエッジをカウントします。カウンタは、ソース入力での
立ち上がりエッジ、立ち下がりエッジをカウントするように構成できま
す。カウント方向（カウントアップまたはカウントダウン）を指定するこ
ともできます。
カウンタ値は、オンデマンドで読み取ることも、サンプルクロックを使用
して読み取ることもできます。
シングルポイント（オンデマンド）エッジカウント
シングルポイント（オンデマンド）エッジカウントでは、カウンタはアー
ムされるとソース入力でエッジ数をカウントします。オンデマンド は、
ソフトウェアがカウント処理に干渉することなくカウンタの値をいつでも
読み取れることを意味します。図 7-2 は、シングルポイントのエッジカウ
ントを示したものです。
図 7-2
シングルポイント（オンデマンド）エッジカウント
一時停止トリガを使用してカウンタを一時停止（ゲート）することができ
ます。一時停止トリガがアクティブなときは、カウンタはソース入力の
エッジを無視します。一時停止トリガがアクティブではないときは、カウ
ンタは通常通りにエッジをカウントします。
© National Instruments Corporation
7-3
NI 6232/6233 ユーザマニュアル
第7章
カウンタ
一時停止トリガをカウンタのゲート入力に経路設定できます。カウンタ
は、一時停止トリガが HIGH のときまたは LOW のときにカウントを一時
停止するように構成できます。図 7-3 は、一時停止トリガによるオンデマ
ンドのエッジカウントを示したものです。
図 7-3
一時停止トリガによるシングルポイント（オンデマンド）エッジカウント
バッファ型（サンプルクロック）エッジカウント
バッファ型エッジカウント（サンプルクロックによるエッジカウント）で
は、カウンタはアーム後にソース入力のエッジ数をカウントします。カウ
ンタの値は、サンプルクロックの各アクティブエッジでサンプリングされ
ます。DMA コントローラはサンプル値をホストメモリに転送します。
返されるカウント値は、カウンタアームイベント以降の累積カウントで
す。つまり、サンプルクロックはカウンタをリセットしません。
カウンタサンプルクロックをカウンタのゲート入力に経路設定できます。
カウンタは、サンプルクロックの立ち上がり / 立ち下がりエッジでデータ
をサンプリングするよう構成できます。
図 7-4 は、バッファ型エッジカウントを示したものです。図が示すよう
に、カウントはカウンタがアームされると開始されます。アームはゲート
の最初のアクティブエッジより前に発生します。
図 7-4
NI 6232/6233 ユーザマニュアル
バッファ型（サンプルクロック）エッジカウント
7-4
ni.com/jp
第7章
カウンタ
非累積バッファ型エッジカウント
非累積型エッジカウントは、バッファ型（サンプルクロック）エッジカウ
ントに似ています。しかし、カウンタはサンプルクロックの各アクティブ
エッジの後にリセットします。サンプルクロックをカウンタのゲート入力
に経路設定できます。
図 7-5 は、非累積バッファ型エッジカウントを示したものです。
図 7-5
非累積バッファ型エッジカウント
図が示すように、カウンタがアームされると最初のカウント間隔が開始さ
れます。カウンタはゲートの最初のアクティブエッジより前にアームされ
ます。
外部信号をソースとして使用する場合は、少なくとも 1 つのソースパル
スがゲート信号の各アクティブエッジの間に発生しなければなりません。
この条件を満たすことで、カウンタから必ず正しい値が返されます。この
条件が満たされない場合は、重複カウント防止の使用を推奨します。
カウント方向を制御する
エッジカウントアプリケーションでは、カウントダウン、カウントアップ
のどちらかを指定できます。カウンタは、以下のように指定できます。
•
•
•
常にカウントアップする
常にカウントダウンする
Counter n の B 入力が HIGH のときカウントアップし、LOW のとき
カウントダウンする
カウンタ信号の接続についての詳細は、「デフォルトカウンタ端子」のセ
クションを参照してください。
© National Instruments Corporation
7-5
NI 6232/6233 ユーザマニュアル
第7章
カウンタ
パルス幅測定
パルス幅測定では、カウンタはゲート入力信号のパルスの幅を測定しま
す。カウンタは、ゲート信号の HIGH パルスまたは LOW パルスの幅を測
定するように構成することができます。
内部 / 外部周期クロック信号（周期が既知の場合）を、カウンタのソース
入力に経路設定できます。カウンタは、ゲート信号のパルスがアクティブ
な間にソース信号の立ち上がり（または立ち下がり）エッジの数をカウン
トします。
パルス幅は、ソース信号の周期にカウンタから返されたエッジ数を乗算し
て計算されます。
パルス幅測定は、パルス列が進行中の間にカウンタがアームされても正確
です。カウンタは、パルスがアクティブな状態のときにアームされる場
合、次回アクティブな状態に遷移するまで測定の開始を待機します。
単一パルス幅測定
単一パルス幅測定では、カウンタはゲート入力がアクティブな間、ソース
入力のエッジ数をカウントします。ゲート入力が非アクティブになると、
カウント値はハードウェアの保存レジスタに格納され、ゲートとソース入
力の他のエッジを無視します。その後、格納されたカウント値はソフト
ウェアにより読み取られます。
図 7-6 は、単一パルス幅測定を示したものです。
図 7-6
単一パルス幅測定
バッファ型パルス幅測定
バッファ型パルス幅測定は、単一パルス幅測定に類似していますが、複数
パルスを測定するという点で異なります。
カウンタはゲート入力がアクティブな間、ソース入力のエッジ数をカウン
トします。カウンタは、ゲート信号の各立ち下がりエッジで、ハードウェ
NI 6232/6233 ユーザマニュアル
7-6
ni.com/jp
第7章
カウンタ
アの保存レジスタ内にカウント値を保存します。DMA コントローラは保
存された値をホストメモリに転送します。
図 7-7 は、バッファ型パルス幅測定を示したものです。
図 7-7
バッファ型パルス幅測定
外部信号をソースとして使用する場合は、少なくとも 1 つのソースパル
スがゲート信号の各アクティブエッジの間に発生しなければなりません。
この条件を満たすことで、カウンタから必ず正しい値が返されます。この
条件が満たされない場合は、重複カウント防止の使用を推奨します。
カウンタ信号の接続についての詳細は、「デフォルトカウンタ端子」のセ
クションを参照してください。
周期測定
周期測定では、カウンタはアーム後のゲート入力信号の周期を測定しま
す。カウンタは、ゲート入力信号の 2 つの立ち上がりエッジ間か、2 つの
立ち下がりエッジ間の周期を測定するように構成できます。
内部 / 外部周期クロック信号（周期が既知の場合）を、カウンタのソース
入力に経路設定できます。カウンタは、ゲート信号の 2 つのアクティブ
エッジ間にあるソース入力で発生する立ち上がり（または立ち下がり）
エッジの数をカウントします。
ゲート入力の周期は、ソース信号の周期にカウンタから返されたエッジ数
を乗算して計算されます。
© National Instruments Corporation
7-7
NI 6232/6233 ユーザマニュアル
第7章
カウンタ
単一周期測定
単一周期測定では、カウンタは、ゲート入力の 2 つのアクティブエッジ
間にあるソース入力で発生する立ち上がり / 立ち下がりエッジの数をカウ
ントします。ゲート入力の 2 番目のアクティブエッジでは、カウンタは
ハードウェアの保存レジスタにカウントを格納し、ゲートとソース入力の
他のエッジを無視します。その後、格納されたカウント値はソフトウェア
により読み取られます。
図 7-8 は、単一周期測定を示したものです。
図 7-8
単一周期測定
バッファ型周期測定
バッファ型周期測定は、単一周期測定に類似していますが、複数の周期を
測定する点で異なります。
カウンタは、ゲート入力の 2 つのアクティブエッジ間にあるソース入力
で発生する立ち上がり（または立ち下がり）エッジの数をカウントしま
す。カウンタは、ゲート信号の各周期の終端で、ハードウェアの保存レジ
スタ内にカウント値を保存します。DMA コントローラは保存された値を
ホストメモリに転送します。
カウンタは、アームされると開始します。通常、アームは、ゲート入力の
周期の半ばで発生します。したがって、ハードウェアの保存レジスタに保
存される最初の値はゲート入力の周期全体を反映したものではありませ
ん。ほとんどのアプリケーションで、最初のポイントは破棄する必要があ
ります。
NI 6232/6233 ユーザマニュアル
7-8
ni.com/jp
第7章
カウンタ
図 7-9 は、バッファ型周期測定を示したものです。
図 7-9
バッファ型周期測定
外部信号をソースとして使用する場合は、少なくとも 1 つのソースパル
スがゲート信号の各アクティブエッジの間に発生しなければなりません。
この条件を満たすことで、カウンタから必ず正しい値が返されます。この
条件が満たされない場合は、重複カウント防止の使用を推奨します。
カウンタ信号の接続についての詳細は、「デフォルトカウンタ端子」のセ
クションを参照してください。
半周期測定
半周期測定では、カウンタはアーム後のゲート入力信号の半周期を測定し
ます。
「半周期」は、ゲート入力での任意の 2 つの連続したエッジ間の時
間です。
内部 / 外部周期クロック信号（周期が既知の場合）を、カウンタのソース
入力に経路設定できます。カウンタは、ゲート信号の 2 つのエッジ間に
あるソース入力で発生する立ち上がり / 立ち下がりエッジの数をカウント
します。
ゲート入力の半周期は、ソース信号の周期にカウンタから返されたエッジ
数を乗算して計算されます。
単一半周期測定
「単一半周期測定」は、単一パルス幅測定と同じです。
© National Instruments Corporation
7-9
NI 6232/6233 ユーザマニュアル
第7章
カウンタ
バッファ型半周期測定
バッファ型半周期測定では、カウンタはゲート信号の各エッジでハード
ウェアの保存レジスタ内にカウント値を保存します。DMA コントローラ
は保存された値をホストメモリに転送します。
カウンタは、アームされるとカウントを開始します。通常、アームはゲー
ト入力のエッジ間で起こります。したがって、ハードウェアの保存レジス
タに保存される最初の値は、ゲート入力の半周期全体を反映したものでは
ありません。ほとんどのアプリケーションで、最初のポイントは破棄する
必要があります。
図 7-10 は、バッファ型半周期測定を示したものです。
図 7-10
バッファ型半周期測定
外部信号をソースとして使用する場合は、少なくとも 1 つのソースパル
スがゲート信号の各アクティブエッジの間に発生しなければなりません。
この条件を満たすことで、カウンタから必ず正しい値が返されます。この
条件が満たされない場合は、重複カウント防止の使用を推奨します。
カウンタ信号の接続についての詳細は、「デフォルトカウンタ端子」のセ
クションを参照してください。
周波数測定
カウンタでは、いくつかの方法で周期を測定できます。使用するアプリ
ケーションにより、以下のいずれかの方法を選択できます。
方法 1—1 つのカウンタで低周波数を測定
この方法では、既知のタイムベースを使用して信号の 1 つの周期を測定
します。この方法は、低周波数信号に適しています。
測定信号（F1）をカウンタのゲートに経路設定できます。既知のタイム
ベース（Ft）はカウンタのソースに経路設定できます。既知のタイムベー
NI 6232/6233 ユーザマニュアル
7-10
ni.com/jp
第7章
カウンタ
スには、たとえば 80MHzTimebase を使用できます。信号が 0.02 Hz 未
満である可能性がある場合は、さらに低速な既知のタイムベースを使用し
てください。
カウンタは、ゲート信号の 1 つの周期を測定するように構成できます。
F1 の周波数は周期の逆数です。図 7-11 は、この方法を図で表したもので
す。
図 7-11
方法 1
方法 1b—1 つのカウンタで低周波数を測定（平均）
この方法では、既知のタイムベースを使用して信号のいくつかの周期を測
定します。この方法は、低～中周波数の信号に適しています。
測定信号（F1）をカウンタのゲートに経路設定できます。既知のタイム
ベース（Ft）はカウンタのソースに経路設定できます。既知のタイムベー
スには、たとえば 80MHzTimebase を使用できます。信号が 0.02 Hz 未
満である可能性がある場合は、さらに低速な既知のタイムベースを使用し
てください。
カウンタで K + 1 個のバッファ型周期測定を行うよう構成できます。前述
の説明どおり、バッファの最初の周期測定値は破棄されることに注意して
ください。
© National Instruments Corporation
7-11
NI 6232/6233 ユーザマニュアル
第7章
カウンタ
残りの K 個の周期測定値の平均を求め、F1 の平均周期を決定します。F1
の周波数は平均周期の逆数です。図 7-12 は、この方法を図で表したもの
です。
図 7-12
方法 1b
方法 2—2 つのカウンタで高周波数を測定
この方法では、信号を使って既知の幅を持つ 1 つのパルスを測定し、そ
の結果から信号の周波数を生成します。この方法は、高周波数信号に適し
ています。
この方法では、既知の持続時間（T）を持つパルスをカウンタのゲートに
経路設定します。パルスは、2 番目のカウンタを使用して生成できます。
または、パルスを外部で生成して PFI または RTSI 端子に接続することも
できます。パルスを外部で生成する場合は、カウンタは 1 つだけ使用し
ます。
測定信号（F1）をカウンタのソースに経路設定します。カウンタは、単
一パルス幅測定用に構成します。たとえば、測定したパルス幅 T が F1 の
N 周期であるとします。この場合、F1 の周波数は N/T です。
NI 6232/6233 ユーザマニュアル
7-12
ni.com/jp
第7章
カウンタ
図 7-13 は、この方法を図で表したものです。他のオプションとしては、
既知のパルスではなく既知の周期の幅を測定する方法があります。
図 7-13
方法 2
方法 3—2 つのカウンタで広範囲の周波数を測定す
る
2 つのカウンタを使用して、高周波数または低周波数の信号を正確に測定
できます。このテクニックは、
「逆周波数測定」と呼ばれます。この方法
では、測定する信号から長いパルスを生成します。さらに、その長いパル
スを既知のタイムベースで測定します。M シリーズは、高速な入力信号
より長いパルスをより正確に測定することができます。
図 7-14 のように、Counter 0 のソース入力に測定信号を経路設定するこ
とができます。たとえば、測定信号の周波数が F1 であるとします。
Counter 0 を、ソース入力信号の N 周期である幅を持つ単一パルスを生
成するよう構成します。
© National Instruments Corporation
7-13
NI 6232/6233 ユーザマニュアル
第7章
カウンタ
図 7-14
方法 3
さらに、Counter 0 の Internal Output 信号を Counter 1 のゲート入力
に経路設定します。既知の周波数（F2）の信号を Counter 1 のソース入
力に経路設定できます。F2 はたとえば 80MHzTimebase とします。信号
が 0.02 Hz 未満である可能性がある場合は、さらに低速な既知のタイム
ベースを使用してください。Counter 1 を、単一パルス幅を測定するよ
う構成します。結果が、パルス幅が F2 クロックの J 周期であるとしま
す。
Counter 0 では、パルスの長さが N/F1 と測定されます。Counter 1 で
は、同じパルスの長さが J/F2 と測定されます。したがって、F1 の周波数
は F1 = F2 * （N/J）によって求めることができます。
周波数測定方法を選択する
最適な周波数測定方法は、測定信号の予想される周波数、必要な確度、使
用するカウンタの数、測定時間など、いくつかの要素に基づいて決定され
ます。
•
NI 6232/6233 ユーザマニュアル
方法 1 では、カウンタを 1 つだけ使用します。この方法は多くのア
プリケーションで使用できます。ただし、周波数が高くなるにつれて
測定値の確度が低くなります。
7-14
ni.com/jp
第7章
カウンタ
50 kHz の信号の周波数を、80 MHz のタイムベースで測定するとし
ます。この周波数は、80 MHz のタイムベースの 1600 サイクルに相
当します。測定結果は、タイムベースに対する信号の位相に応じて
1600 ±1 サイクルとなります。表に示されているように、周波数が大
きくなるにつれ、この ±1 サイクルの誤差はさらに大きくなります。
この現象は、表 7-1 に示されています。
表 7-1
周波数測定方法 1
タスク
例1
式
例2
測定する実際の周波数
F1
50 kHz
5 MHz
タイムベース周波数
Ft
80 MHz
80 MHz
タイムベース周期の実際の数
Ft/F1
1600
16
最も誤差のある測定したタイム
ベース周期数
(Ft/F1) – 1
1599
15
周波数測定値
Ft F1/(Ft – F1)
50.125 kHz
5.33 MHz
エラー
[Ft F1/(Ft – F1)] – F1
125 kHz
333 kHz
エラー %
[Ft F1/(Ft – F1)] – F1
0.06%
6.67%
•
方法 1b（F1 の K 周期を測定）では、測定値の確度が向上します。方
法 1b の欠点は、K + 1 個の測定値が必要となる点です。したがって、
時間がさらにかかり、より多くの PCI または PXI の帯域幅が占有さ
れます。
•
方法 2 は、高周波数信号を精密に測定できます。ただし、測定する
信号の周波数が低くなるにつれて測定値の確度が低くなります。非常
に低い周波数では、方法 2 ではアプリケーションにとって確度が低
すぎる可能性があります。また、方法 2 は 2 つのカウンタを必要と
するという短所もあります（既知の幅の外部信号がない場合）
。方法
2 は、一定の時間で測定が完了するという利点があります。
•
方法 3 は、高周波数および低周波数の信号を正確に測定します。
ただし、カウンタが 2 つ必要となります。
© National Instruments Corporation
7-15
NI 6232/6233 ユーザマニュアル
第7章
カウンタ
表 7-2 は、周波数測定方法の比較を表したものです。
表 7-2
周波数測定方法の比較
方法
必要なカウンタ数
返される測定値の数
高周波数信号の
正確な測定
低周波数信号の
正確な測定
1
1
1
X
◎
1b
1
多数
○
◎
2
1 または 2
1
◎
X
3
2
1
◎
◎
カウンタ信号の接続についての詳細は、「デフォルトカウンタ端子」のセ
クションを参照してください。
位置測定
カウンタを使用して、位相差出力エンコーダまたは 2 パルスエンコーダ
による位置測定を行えます。角位置は、X1、X2、X4 角エンコーダで測定
します。線形位置は 2 パルスエンコーダで測定します。位置測定は、シ
ングルポイント（オンデマンド）またはバッファ型（サンプルクロック）
のどちらかを選択できます。位置測定を開始するには、カウンタをアーム
する必要があります。
位相差出力エンコーダによる測定
カウンタは、X1、X2、X4 エンコードを使用する位相差出力エンコーダの
測定を実行できます。
位相差出力エンコーダは、3 つのチャンネル（A、B、Z）まで設定できます。
X1 エンコード
直交サイクルにおいてチャンネル A がチャンネル B より先行する場合、
カウンタは増分します。直交サイクルにおいてチャンネル B がチャンネ
ル A より先行する場合、カウンタは減分します。サイクルごとの増分値
と減分値は、エンコードが X1、X2、X4 のいずれかによって異なります。
図 7-15 は、X1 エンコードの直交サイクルとその結果の増分値または減分
値を示しています。チャンネル A がチャンネル B より先行する場合、
チャンネル A の立ち上がりエッジでカウンタの値が増分します。チャン
ネル B がチャンネル A よりも先行する場合、チャンネル A の立ち下がり
エッジでカウンタの値が減分します。
NI 6232/6233 ユーザマニュアル
7-16
ni.com/jp
第7章
図 7-15
カウンタ
X1 エンコード
X2 エンコード
X2 エンコードでも同様の現象が見られますが、カウンタがチャンネル A
の各エッジで増分または減分する点で異なります（増分 / 減分はどちらの
チャンネルが先行するかで決まります）
。図 7-16 のように、各サイクル
によって、2 つの増分または 2 つの減分が発生します。
図 7-16
X2 エンコード
X4 エンコード
X4 エンコードでも、カウンタはチャンネル A と B の各エッジで増加また
は減少します。カウンタが増分するか減分するかは、どちらのチャンネル
が先行するかで決定されます。図 7-17 のように、各サイクルによって、
4 つの増分または 4 つの減分が発生します。
図 7-17
X4 エンコード
チャンネル Z の動作
一部の位相差出力エンコーダでは、チャンネル A、B に加えてインデック
スチャンネルとも呼ばれるチャンネル Z があります。カウンタは、チャ
ンネル Z の HIGH レベルにおいて直交サイクルの指定された値と位相で
再ロードされます。この再ロードは、直交サイクルの 4 つの位相のいず
れかで実行されるようにプログラムすることができます。
© National Instruments Corporation
7-17
NI 6232/6233 ユーザマニュアル
第7章
カウンタ
チャンネル Z の動作（HIGH になる条件、HIGH の持続時間）は、位相差
出力エンコーダの設計に応じて異なります。チャンネル Z のチャンネル
A/B に対するタイミングについては、位相差出力エンコーダのドキュメ
ントを参照してください。また、チャンネル Z が、再ロードの条件に指
定する位相の少なくとも一部で HIGH になるよう設定する必要がありま
す。たとえば、図 7-18 では、チャンネル A が HIGH でチャンネル B が
LOW である場合に、チャンネル Z が HIGH になることはありません。
したがって、再ロードは別の位相で発生する必要があります。
図 7-18 では、再ロードはチャンネル A と B が両方 LOW となる位相で実
行されます。再ロードは、この位相条件が TRUE でありチャンネル Z が
HIGH であるときに実行されます。また、カウンタの増減は再ロードより
も優先されます。したがって、チャンネル B が LOW となって再ロード
の位相に入るとき、まずはカウンタが増分します。再ロード（カウンタの
リセット）は、再ロードの位相が TRUE になってから、最大タイムベース
の 1 周期以内に行われます。再ロード後は、カウンタはそれまでと同様
のカウントを続行します。図 7-18 は、X4 でコードでのチャンネル Z の
再ロードを示しています。
図 7-18
X4 デコードでのチャンネル Z 再ロード
2 パルスエンコーダによる測定
カウンタは、2 つのチャンネル（A と B）を持つ 2 パルスエンコーダをサ
ポートします。
カウンタは、チャンネル A の各立ち上がりエッジで増分し、チャンネル
B の各立ち上がりエッジで減分します（図 7-19 を参照）。
NI 6232/6233 ユーザマニュアル
7-18
ni.com/jp
第7章
図 7-19
カウンタ
2 パルスエンコーダによる測定
カウンタ信号の接続についての詳細は、「デフォルトカウンタ端子」のセ
クションを参照してください。
2 信号エッジ間隔測定
2 信号エッジ間隔測定は、パルス幅測定に類似していますが、AUX と
ゲートという 2 つの測定信号を使用する点で異なります。AUX 入力のア
クティブエッジでカウントが開始され、ゲート入力のアクティブエッジで
カウントが終了します。2 信号エッジ間隔測定を開始するには、カウンタ
をアームする必要があります。
カウンタがアームされた状態で、AUX 入力でアクティブエッジが発生す
ると、カウンタはソースの立ち上がり（または立ち下がり）エッジの数を
カウントします。AUX 入力のその他のエッジは無視されます。
カウンタは、ゲート入力のアクティブエッジを受信するとカウントを停止
します。カウント値は、ハードウェアの保存レジスタに保存されます。
AUX 入力の立ち上がりエッジまたは立ち下がりエッジをアクティブエッ
ジにするよう構成することもできます。ゲート入力の立ち上がりエッジま
たは立ち下がりエッジをアクティブエッジにするよう構成することもでき
ます。
このタイプの測定は、イベント数をカウントしたり、2 つの信号のエッジ
間の時間を測定する場合に使用します。このタイプの測定は、開始 / 停止
トリガ測定、第 2 ゲート測定、A ～ B 測定などと呼ばれる場合がありま
す。
単一 2 信号エッジ間隔測定
単一 2 信号エッジ間隔測定では、カウンタは、ゲート信号のアクティブ
エッジと AUX 信号のアクティブエッジ間に発生するソース入力の立ち上
がり（または立ち下がり）エッジの数をカウントします。カウンタは、カ
ウント値をハードウェアの保存レジスタに保存し、入力の他のエッジを無
視します。その後、格納されたカウント値はソフトウェアにより読み取ら
れます。
© National Instruments Corporation
7-19
NI 6232/6233 ユーザマニュアル
第7章
カウンタ
図 7-20 は、単一 2 信号エッジ間隔測定を示したものです。
図 7-20
単一 2 信号エッジ間隔測定
バッファ型 2 信号エッジ間隔測定
バッファ型と単一の 2 信号エッジ間隔測定は類似していますが、
バッファ型測定では、複数の間隔を測定します。
カウンタは、ゲート信号のアクティブエッジと AUX 信号のアクティブ
エッジの間に発生するソース入力の立ち上がり（または立ち下がり）エッ
ジの数をカウントします。カウント値は、ハードウェアの保存レジスタに
保存されます。カウンタは、ゲート信号の次のアクティブエッジで、次の
測定を開始します。DMA コントローラは保存された値をホストメモリに
転送します。
図 7-21 は、バッファ型 2 信号エッジ間隔測定を示したものです。
図 7-21
バッファ型 2 信号エッジ間隔測定
カウンタ信号の接続についての詳細は、「デフォルトカウンタ端子」のセ
クションを参照してください。
NI 6232/6233 ユーザマニュアル
7-20
ni.com/jp
第7章
カウンタ
カウンタ出力アプリケーション
簡易パルス生成
単一パルス生成
カウンタは、単一パルスを出力できます。パルスは、Counter n Internal
Output 信号に出力されます。
カウンタがアームされてから、パルスが開始されるまでの遅延を指定する
ことができます。遅延は、ソース入力のアクティブエッジの数で測定され
ます。
パルス幅は指定することができます。パルス幅も、ソース入力のアクティ
ブエッジの数によって測定されます。ソース入力のアクティブエッジ（立
ち上がりまたは立ち下がり）も、指定することができます。
図 7-22 は、4 つのパルス遅延が設定された幅が 3 であるパルスの生成を
表しています（ソースの立ち上がりエッジを使用）
。
図 7-22
単一パルス生成
開始トリガによる単一パルス生成
カウンタは、ハードウェアの開始トリガ信号の 1 つのパルスに対して単
一パルスを出力できます。パルスは、Counter n Internal Output 信号に
出力されます。
開始トリガ信号は、カウンタのゲート入力に接続できます。開始トリガか
らパルスが開始されるまでの遅延を指定することができます。パルス幅を
指定することもできます。遅延とパルス幅は、ソース入力のアクティブ
エッジの数で測定されます。
開始トリガ信号のパルスが 1 つ発生すると、カウンタはゲート入力を無
視します。
© National Instruments Corporation
7-21
NI 6232/6233 ユーザマニュアル
第7章
カウンタ
図 7-23 は、4 つのパルス遅延が設定された幅が 3 であるパルスの生成を
表しています（ソースの立ち上がりエッジを使用）
。
図 7-23
開始トリガによる単一パルス生成
再トリガ可能な単一パルス生成
カウンタは、ハードウェアの開始トリガ信号の各パルスに対して単一パル
スを出力できます。パルスは、Counter n Internal Output 信号に出力さ
れます。
開始トリガ信号は、カウンタのゲート入力に接続できます。開始トリガか
ら各パルスが開始されるまでの遅延を指定することができます。パルス幅
を指定することもできます。遅延とパルス幅は、ソース入力のアクティブ
エッジの数で測定されます。
カウンタは、パルスが生成されている間はゲート入力を無視します。パル
ス生成が完了すると、カウンタは次のパルス生成を開始するために次の開
始トリガを待機します。
図 7-24 は、5 つのパルス遅延が設定された幅が 3 である 2 つのパルスの
生成を表しています（ソースの立ち上がりエッジを使用）
。
図 7-24
再トリガ可能な単一パルス生成
カウンタ信号の接続についての詳細は、「デフォルトカウンタ端子」のセ
クションを参照してください。
NI 6232/6233 ユーザマニュアル
7-22
ni.com/jp
第7章
カウンタ
パルス列生成
連続パルス列生成
この機能は、プログラム可能な周波数とデューティーサイクルによってパ
ルス列を生成します。パルスは、Counter n Internal Output 信号に出力
されます。
カウンタがアームされてから、パルス列が開始されるまでの遅延を指定す
ることができます。遅延は、ソース入力のアクティブエッジの数で測定さ
れます。
出力信号の HIGH パルスと LOW パルスの幅を指定できます。パルス幅
は、ソース入力のアクティブエッジの数として測定することもできます。
ソース入力のアクティブエッジ（立ち上がりまたは立ち下がり）も、指定
することができます。
カウンタは、アーム後またはハードウェア開始トリガに反応してすぐにパ
ルス列の生成を開始します。開始トリガは、カウンタのゲート入力に接続
できます。
また、カウンタのゲート入力を一時停止トリガとして使用することもでき
ます（開始トリガとして使用されていない場合）
。カウンタは、一時停止
トリガがアクティブになるとパルスの生成を一時停止します。
図 7-25 は、ソースの立ち上がりエッジを使用した連続パルス列の生成を
表したものです。
図 7-25
連続パルス列生成
連続パルス列の生成は、
「周波数分周」と呼ばれる場合もあります。出力
信号の HIGH パルスと LOW パルスの幅が M 周期と N 周期の場合、
Counter n Internal Output 信号の周波数はソース入力を M + N の値で
分周して得られる周波数と等しくなります。
カウンタ信号の接続についての詳細は、「デフォルトカウンタ端子」のセ
クションを参照してください。
© National Instruments Corporation
7-23
NI 6232/6233 ユーザマニュアル
第7章
カウンタ
周波数の生成
周波数を生成するには、パルス列生成モードでカウンタを使用するか、周
波数発生回路を使用します。
周波数発生器を使用する
周波数発生器は、さまざまな周波数で方形波を生成できます。周波数発生
器は、M シリーズ上の 2 つの汎用 32 ビットカウンタ / タイマモジュール
とは独立して動作します。
図 7-26 は、周波数発生器のブロック図を示しています。
㪉㪇㩷㪤㪟㫑䉺䉟䊛䊔䊷䉴
÷2
๟ᵄᢙ಴ജ
䉺䉟䊛䊔䊷䉴
๟ᵄᢙ⊒↢ེ
㪝㫉㪼㫈㩷㪦㫌㫋
㪈㪇㪇㩷㫂㪟㫑䉺䉟䊛䊔䊷䉴
ಽ๟₸
䋨㪈䌾㪈㪍䋩
図 7-26
周波数発生器ブロック図
周波数発生器は、周波数出力信号を生成します。周波数出力信号は、周波
数出力タイムベースを 1 ～ 16 のいずれかの数値で分周して得られる周波
数です。周波数出力タイムベースは、20 MHz タイムベースを 2 で分周し
た値か、100 kHz タイムベースのいずれかです。
周波数出力のデューティーサイクルは、分周する数値が 1 か偶数の場合
は 50% です。分周する数値が奇数の場合は、その数値を D に設定すると
仮定します。このとき、周波数出力は周波数出力タイムベースの
(D + 1)/2 サイクルで LOW となり、(D – 1)/2 サイクルで HIGH となりま
す。
図 7-27 は、分周する値が 5 に設定されている場合の周波数発生器の出力
波形を示しています。
๟ᵄᢙ಴ജ
䉺䉟䊛䊔䊷䉴
Freq Out
䋨ಽ๟₸㩷= 5䋩
図 7-27
NI 6232/6233 ユーザマニュアル
7-24
周波数発生器の出力波形
ni.com/jp
第7章
カウンタ
周波数出力は、出力 PFI <6..9> または RTSI <0..7> 端子に経路設定できま
す。すべての PFI 端子が起動時に高インピーダンスに設定されます。
ソフトウェアでは、周波数発生器をパルス列生成のためにカウンタの 1
つをプログラムするようにプログラムできます。
カウンタ信号の接続についての詳細は、「デフォルトカウンタ端子」のセ
クションを参照してください。
周波数分周
カウンタは、入力信号の分数となる周波数の信号を生成することができま
す。この機能は、連続パルス列の生成と同じです。
カウンタ信号の接続についての詳細は、「デフォルトカウンタ端子」のセ
クションを参照してください。
ETS のパルス生成
このアプリケーションでは、ゲートのエッジがアクティブ化された後に、
カウンタは出力のパルスに指定された遅延を生成します。ゲートの各アク
ティブエッジの後にカウンタは、ゲートと出力上のパルスの間の遅延を指
定された分累積的に増分します。そのため、ゲートと生成されるパルス間
の遅延は引き続き増加します。
メモ
ETS = Equivalent Time Sampling（等価時間サンプリング）。
遅延値の増加は 0 ～ 255 になります。たとえば、増分値を 10 に指定する
と、アクティブゲートエッジおよび出力のパルス間の遅延は、新規パルス
が生成される度に 10 増加します。
トリガを受け取る度に、遅延が 100 およびパルス幅が 200 のパルスを生
成するように、カウンタをプログラムしたとします。そして、遅延増分を
10 に指定したとします。最初のトリガのパルス遅延は 100、2 番目は
110、3 番目は 120 となり、カウンタのアームが解除されるまでこの方法
で繰り返されます。ゲートエッジによってトリガされたパルスがまだ出力
されている間に、さらなるゲートエッジがトリガされた場合、カウンタは
新しい方を無視します。
© National Instruments Corporation
7-25
NI 6232/6233 ユーザマニュアル
第7章
カウンタ
カウンタの出力で生成された波形は、デジタル化システムがシステムのナ
イキスト周波数よりも高い周波数の反復波形をサンプルできる、アンダー
サンプリング・アプリケーションにタイミングを提供するために使用でき
ます。図 7-28 は、ETS のパルス生成の例を示しています。トリガからパ
ルスまでの遅延は、以降の各ゲートアクティブエッジで増加します。
䉭䊷䊃
OUT
D2 = D1 + ΔD
D1
図 7-28
D3 = D1 + 2ΔD
ETS のパルス生成
カウンタ信号の接続についての詳細は、「デフォルトカウンタ端子」のセ
クションを参照してください。
カウンタタイミング信号
M シリーズデバイスは、以下のカウンタタイミング信号の機能を持ちます。
• Counter n Source
• Counter n Gate
• Counter n Aux
• Counter n A
• Counter n B
• Counter n Z
• Counter n Up_Down
• Counter n HW Arm
• Counter n Internal Output
• Counter n TC
•
周波数出力
このセクションでは、n は Counter 0 または 1 のいずれかを表します。
たとえば、Counter n Source は、Counter 0 Source（Counter 0 への
ソース入力）と Counter 1 Source（Counter 1 へのソース入力）の 2
つの信号を意味します。
NI 6232/6233 ユーザマニュアル
7-26
ni.com/jp
第7章
カウンタ
Counter n Source 信号
カウンタが実行しているアプリケーションに応じて、Counter n Source 信
号の選択したエッジでカウンタ値が増分または減分します。表 7-3 は、この
端子が各アプリケーションでどのように使用されるかを示したものです。
表 7-3
カウンタアプリケーションと Counter n Source
アプリケーション
ソース端子の用途
パルス生成
カウンタタイムベース
1 カウンタ時間測定
カウンタタイムベース
2 カウンタ時間測定
入力端子
非バッファ型エッジカウント
入力端子
バッファ型エッジカウント
入力端子
2 エッジ間隔
カウンタタイムベース
信号を Counter n
Source に経路設定する
各カウンタには、Counter n Source 信号に対する独立した入力セレクタが
あります。Counter n Source 入力には、以下の信号を経路設定できます。
•
•
•
•
80 MHz タイムベース
20 MHz タイムベース
100 kHz タイムベース
RTSI <0..7>
•
•
•
入力 PFI <0..5>
PXI_CLK10
PXI_STAR
さらに、Counter 1 TC または Counter 1 Gate を Counter 0 Source に
経路設定できます。
Counter 0 TC または Counter 0 Gate を Counter 1
Source に経路設定できます。
ドライバソフトウェアによっては、一部のオプションを使用できないこと
があります。
Counter n Source を出力端子に経路設定する
Counter n Source は、出力 PFI <6..9> または RTSI <0..7> 端子のどれに
でも経路設定できます。すべての PFI が起動時に高インピーダンスに設定
されます。
© National Instruments Corporation
7-27
NI 6232/6233 ユーザマニュアル
第7章
カウンタ
Counter n Gate 信号
Counter n Gate 信号は、アプリケーションに応じて、カウンタの開始や
停止、カウンタ値の保存などの様々な操作を実行できます。
信号を Counter n
Gate に経路設定する
各カウンタには、Counter n Gate 信号に対する独立した入力セレクタが
あります。Counter n Gate 入力には、以下の信号を経路設定できます。
•
RTSI <0..7>
•
•
•
•
•
•
•
入力 PFI <0..5>
ai/ReferenceTrigger
ai/StartTrigger
ai/SampleClock
ai/ConvertClock
ao/SampleClock
PXI_STAR
さらに、Counter 1 Internal Output または Counter 1 Source を
Counter 0 Gate に経路設定することもできます。Counter 0 Internal
Output または Counter 0 Source を Counter 1 Gate に経路設定する
こともできます。
ドライバソフトウェアによっては、一部のオプションを使用できないこと
があります。
Counter n Gate を出力端子に経路設定する
Counter n Gate は、出力 PFI <6..9> または RTSI <0..7> 端子のどれにで
も経路設定できます。すべての PFI が起動時に高インピーダンスに設定さ
れます。
Counter n Aux 信号
Counter n Aux 信号は、2 つの信号のエッジ間隔測定での最初のエッジ
を示します。
信号を Counter n
Aux に経路設定する
各カウンタには、Counter n Aux 信号に対する独立した入力セレクタが
あります。Counter n Aux 入力には、以下の信号を経路設定できます。
•
RTSI <0..7>
•
•
入力 PFI <0..5>
ai/ReferenceTrigger
NI 6232/6233 ユーザマニュアル
7-28
ni.com/jp
第7章
•
•
カウンタ
ai/StartTrigger
PXI_STAR
さらに、Counter 1 Internal Output、Counter 1 Gate、Counter 1
Source、Counter 0 Gate のいずれかを Counter 0 Aux に経路設定する
こともできます。Counter 0 Internal Output、Counter 0 Gate、
Counter 0 Source、Counter 1 Gate のいずれかを Counter 1 Aux に経
路設定することもできます。
ドライバソフトウェアによっては、一部のオプションを使用できないこと
があります。
Counter n A、Counter n B、Counter n Z 信号
Counter n B は、エッジカウントアプリケーションでのカウント方向を
制御します。
位相差出力エンコーダまたは 2 パルスエンコーダを測定する場合、A、B、
Z 入力を各カウンタで使用します。
信号を A、B、Z カウンタ入力に経路設定する
各カウンタには、A、B、Z 入力それぞれに対して独立した入力セレクタ
があります。各入力には、以下の信号を経路設定できます。
•
RTSI <0..7>
•
•
入力 PFI <0..5>
PXI_STAR
Counter n Z 信号を出力端子に接続する
Counter n Z を RTSI <0..7> に経路接続できます。
Counter n Up_Down 信号
Counter n Up_Down 信号は、Counter n B 信号の別名です。
Counter n HW Arm 信号
Counter n HW Arm 信号は、カウンタの入力 / 出力機能を開始できるよ
う有効にします。
カウンタの入出力機能を開始するには、まずカウンタを有効にする（アー
ムする）必要があります。バッファ型半周期測定など一部のアプリケー
ションでは、カウンタはアーム後にカウントを始めます。また、単一パル
ス幅測定などのアプリケーションでは、カウンタはアーム後にゲート信号
© National Instruments Corporation
7-29
NI 6232/6233 ユーザマニュアル
第7章
カウンタ
の待機を始めます。カウンタ出力操作は、開始トリガに加えてアーム信号
も使用できます。
ソフトウェアによって、カウンタをアームするか、ハードウェア信号でカ
ウンタがアームされるように構成することができます。このハードウェア
信号は、ソフトウェアでアーム開始トリガと呼ばれます。ソフトウェア
は、内部的にアーム開始トリガをカウンタの Counter n HW Arm 入力に
経路設定します。
信号を Counter n
HW Arm 入力に経路設定する
Counter n HW Arm 入力には、以下の信号を経路設定できます。
• RTSI <0..7>
•
•
•
•
入力 PFI <0..5>
ai/ReferenceTrigger
ai/StartTrigger
PXI_STAR
Counter 1 Internal Output を Counter 0 HW Arm に経路設定できます。
Counter 0 Internal Output を Counter 1 HW Arm に経路設定できます。
ドライバソフトウェアによっては、一部のオプションを使用できないこと
があります。
Counter n Internal Output と Counter n TC 信号
Counter n TC は、カウンタ値が 0 のときにアサートする内部信号です。
Counter n Internal Output 信号は、Counter n TC に応じて変化しま
す。2 つのソフトウェア選択可能な出力オプションは、TC のパルス出力
と TC のトグル出力極性です。出力極性は、どちらのオプションもソフト
ウェアで選択できます。
Counter n Internal Output を出力端子に経路
設定する
Counter n Internal Output は、出力 PFI <6..9> または RTSI <0..7> 端子
のどれにでも経路設定できます。すべての出力 PFI が起動時に高インピー
ダンスに設定されます。
周波数出力信号
周波数出力（FREQ OUT）信号は、周波数出力発生器の出力です。
NI 6232/6233 ユーザマニュアル
7-30
ni.com/jp
第7章
カウンタ
周波数出力を端子に経路設定する
周波数出力を、任意の出力 PFI <6..9> 端子に経路設定できます。すべての
PFI が起動時に高インピーダンスに設定されます。
デフォルトカウンタ端子
デフォルトでは、表 7-4 で示されるように、NI-DAQmx では、カウンタ
/ タイマ入力および出力は PFI ピンに経路設定されます。
表 7-4
NI 6232/6233 デバイスのデフォルト NI-DAQmx
カウンタ / タイマピン
カウンタ / タイマ信号
デフォルトのピン番号（名前）
ポート
CTR 0 SRC
13 (PFI 0)
P0.0
CTR 0 GATE
32 (PFI 1)
P0.1
CTR 0 AUX
33 (PFI 2)
P0.2
CTR 0 OUT
17 (PFI 6)
P1.0
CTR 0 A
13 (PFI 0)
P0.0
CTR 0 Z
32 (PFI 1)
P0.1
CTR 0 B
33 (PFI 2)
P0.2
CTR 1 SRC
15 (PFI 3)
P0.3
CTR 1 GATE
34 (PFI 4)
P0.4
CTR 1 AUX
16 (PFI 5)
P0.5
CTR 1 OUT
36 (PFI 7)
P1.1
CTR 1 A
15 (PFI 3)
P0.3
CTR 1 Z
34 (PFI 4)
P0.4
CTR 1 B
16 (PFI 5)
P0.5
NI-DAQmx のカウンタ / タイマ信号には、これらのデフォルトを使用す
るか、他のソースおよび出力先を選択することができます。一般的なカウ
ンタ測定および生成での信号を接続方法の詳細については、
『NI-DAQmx
ヘルプ』
、または『LabVIEW 8.x ヘルプ』で「カウンタ信号を接続する」
を参照してください。M シリーズのカウンタ機能のデフォルト PFI ライ
ンは、
『NI-DAQmx ヘルプ』、または『LabVIEW 8.x ヘルプ』で「物理
チャンネル」を参照してください。
© National Instruments Corporation
7-31
NI 6232/6233 ユーザマニュアル
第7章
カウンタ
カウンタトリガ
カウンタは、アーム開始、開始、一時停止という 3 つのトリガアクショ
ンをサポートしています。
アーム開始トリガ
カウンタの入出力機能を開始するには、まずカウンタを有効にする（アー
ムする）必要があります。ソフトウェアによって、カウンタをアームする
か、ハードウェア信号でカウンタがアームされるように構成することがで
きます。このハードウェア信号は、ソフトウェアでアーム開始トリガと呼
ばれます。ソフトウェアは、内部的にアーム開始トリガをカウンタの
Counter n HW Arm 入力に経路設定します。
カウンタ出力操作では、開始 / 一時停止トリガに加え、アーム開始トリガ
を使用できます。カウンタ入力操作では、アーム開始トリガを開始トリガ
と同様に使用することができます。アーム開始トリガによって、複数のカ
ウンタ入出力タスクを同期化できます。
開始トリガ
カウンタ出力操作では、開始トリガによって有限 / 連続パルス生成を開始
できます。連続パルス生成の場合は、パルスの生成がソフトウェアで停止
操作を実行するまで続行します。有限パルス生成の場合は、指定した数の
パルスが生成されると、再トリガ属性を使用しない限りは、パルス生成が
停止します。再トリガ属性を使用すると、次の開始トリガによって生成が
再開されます。
開始トリガを使用する際は、開始トリガソースをそのカウンタの
Counter n Gate 信号入力に経路設定します。
カウンタ入力操作では、アーム開始トリガを開始トリガと同様に使用する
ことができます。
一時停止トリガ
一時停止トリガは、エッジカウントアプリケーションや連続パルス生成ア
プリケーションで使用できます。エッジカウント集録では、カウンタは外
部トリガ信号が LOW になるとエッジカウントを停止し、HIGH になると
再開するか、あるいは、HIGH になると停止し、LOW になると再開しま
す。連続パルス生成では、カウンタは外部トリガ信号が LOW になるとパ
ルス生成を停止し、HIGH になると再開するか、あるいは、HIGH になる
と停止し、LOW になると再開します。
一時停止トリガを使用する際は、一時停止トリガソースをそのカウンタの
Counter n Gate 信号入力に経路設定します。
NI 6232/6233 ユーザマニュアル
7-32
ni.com/jp
第7章
カウンタ
その他のカウンタの機能
カウンタをカスケード接続する
各カウンタの Counter n Internal Output 信号と Counter n TC 信号を、
それぞれ別のカウンタの Gate 入力に内部接続することができます。2 つ
のカウンタをカスケード接続することで、64 ビットカウンタを効果的に
作成できます。カウンタをカスケード接続することで、他のアプリケー
ションを有効にすることもできます。たとえば、周波数測定の確度を向上
させるために、
「方法 3—2 つのカウンタで広範囲の周波数を測定する」の
セクションで説明されているような逆周波数測定を使用できます。
カウンタフィルタ
各 PFI、RTSI、または PXI_STAR 信号に対して、プログラム可能なデバウ
ンスフィルタを適用できます。フィルタを適用すると、使用するデバイス
はフィルタクロックの各立ち上がりエッジで入力信号をサンプリングしま
す。M シリーズデバイスは、オンボード発振器を使用して周波数が
40 MHz のフィルタクロックを生成します。
メモ
NI-DAQmx は、カウンタ入力に対するフィルタのみをサポートします。
入力信号の LOW から HIGH への遷移の例を説明します。HIGH から
LOW へも、同様に遷移します。
たとえば、入力端子がしばらく LOW レベルであるとします。その後、そ
の入力端子が HIGH に変化する際に、何度かグリッチが発生するとしま
す。フィルタクロックによって連続した N 個のエッジで HIGH 信号がサ
ンプリングされると、LOW から HIGH への遷移が初めて回路の他の部分
にも伝播します。N の値は、フィルタの設定によって表 7-5 のように決定
されます。
表 7-5
フィルタ
N（信号を通過
フィルタ設定
するために必
要なフィルタ
クロック数）
フィルタを確
実に通過する
パルス幅
フィルタを確
実に通過しな
いパルス幅
125 ns
5
125 ns
100 ns
6.425 μs
257
6.425 μs
6.400 μs
2.55 ms
～ 101,800
2.55 ms
2.54 ms
無効
—
—
—
© National Instruments Corporation
7-33
NI 6232/6233 ユーザマニュアル
第7章
カウンタ
各入力に対するフィルタの設定は、個別に構成できます。起動時にはフィ
ルタは無効になります。図 7-29 は、フィルタを 125 ns（N = 5）に設定
した場合の入力での LOW から HIGH への遷移を示しています。
RTSI䇮PFI䇮
䉁䈢䈲
PXI_STAR┵ሶ
5࿁ㅪ⛯䈱䊐䉞䊦䉺䉪䊨䉾䉪䈪
┵ሶ䈏HIGH䈪䉰䊮䊒䊥䊮䉫
䈘䉏䈢႐ว䇮䊐䉞䊦䉺䈘䉏䈢
౉ജ䈲HIGH䈮䈭䉎
䊐䉞䊦䉺䈘䉏䈢
౉ജ
図 7-29
フィルタの例
フィルタを有効にすると、入力信号にジッタが発生します。125 ns と
6.425 μs のフィルタ設定では、25 ns までのジッタが発生します。
2.55 ms のフィルタ設定では、10.025 μs までのジッタが発生します。
PFI 入力が RTSI に直接経路設定されている場合、または RTSI 入力が PFI
に直接経路設定されている場合は、M シリーズデバイスはフィルタされ
た入力信号を使用しません。
デジタルフィルタおよびカウンタの詳細については、技術サポートデータ
ベースのドキュメント「M シリーズボードや CompactDAQ でのデジ
タルフィルタ」
）を参照してください。技術サポートデータベースを参照
するには、ni.com/jp/info で jp558q と入力します。
プリスケール
プリスケールを使用すると、カウンタの最大タイムベースより高速な信号
をカウントできるようになります。M シリーズデバイスでは、各カウン
タにおいて 8X と 2X のプリスケールが使用できます（プリスケールは無
効にすることもできます）
。各プリスケーラは、8（または 2）までカウン
トして一回りする小型で簡単なカウンタで構成されています。このカウン
タは、小型のカウンタのロールオーバー回数をカウントするだけの大型の
カウンタよりも高速に実行できます。したがって、プリスケーラはソース
において周波数分周を実行し、受け入れ信号の 8 分の 1（または 2 分の
1）の周波数を出力します。
NI 6232/6233 ユーザマニュアル
7-34
ni.com/jp
第7章
図 7-30
カウンタ
プリスケール
プリスケールは、連続的な繰り返し信号の周波数を測定するために使用さ
れます。プリスケールカウンタは読み取り不可能なため、前回のロール
オーバーから何回エッジが発生したか確認することができません。プリス
ケールは、7 つ（または 1 つ）までの誤差が許容できることを条件に、イ
ベントカウントの目的で使用できます。プリスケールは、カウンタのソー
スが外部信号である場合に使用できます。また、プリスケールはカウンタ
のソースが内部タイムベース（80MHzTimebase、20MHzTimebase、
100kHzTimebase）の場合は使用できません。
重複カウント防止
重複カウント防止（または同期カウントモード）を使用すると、低速また
は非周期的な外部ソースを使用するアプリケーションで、カウンタから正
しいデータを得ることができます。重複カウント防止は、周波数や周期を
測定するバッファ型カウンタアプリケーションにのみ適用できます。バッ
ファ型アプリケーションでは、カウンタはゲート信号の立ち上がりエッジ
間で発生する外部ソースのパルス回数を保存する必要があります。
© National Instruments Corporation
7-35
NI 6232/6233 ユーザマニュアル
第7章
カウンタ
重複カウント防止の例
図 7-31 は、周期測定のソースである外部バッファ信号を表しています。
図 7-31
重複カウント防止の例
ゲートの最初の立ち上がりエッジで、現在のカウントである 7 が保存さ
れます。ゲートの次の立ち上がりエッジで、カウンタは 2 を保存します。
これは、ゲートの前回の立ち上がりエッジの後にソースでパルスが 2 回
発生したためです。
カウンタはゲート信号をソース信号と使用して同期化またはサンプリング
します。つまり、カウンタは次のソースパルスが発生するまでゲートの立
ち上がりエッジをカウントしません。この例では、カウンタはゲートの立
ち上がりエッジの後に発生する最初のソースの立ち上がりエッジでバッ
ファに値を保存します。カウンタがゲート信号を同期化する正確なタイミ
ングは、同期モードに応じて異なります。同期モードはの詳細について
は、
「同期モード」のセクションを参照してください。
重複カウントの例
図 7-32 では、最初のゲートの立ち上がりエッジ後に、ソースパルスは一
切発生しません。このため、カウンタは正しいデータをバッファに書き込
みません。
NI 6232/6233 ユーザマニュアル
7-36
ni.com/jp
第7章
図 7-32
カウンタ
重複カウントの例
重複カウントを防止するアプリケーションの例
重複カウント防止を有効にすると、カウンタはソース信号とゲート信号を
80 MHz タイムベースに同期化します。タイムベースに同期化することに
より、ソースにパルスが発生しなくてもカウンタがゲートのエッジを検出
できるようになります。したがって、ゲート信号の合間にソースでエッジ
が発生しなくてもバッファに正確なカウントが保存されます（図 7-33 を
参照）
。
図 7-33
重複カウント防止の例
カウンタは、長いソースパルスに対しても、一度だけ増分します。
© National Instruments Corporation
7-37
NI 6232/6233 ユーザマニュアル
第7章
カウンタ
通常、カウンタ値と Counter n Internal Output 信号はソース信号に同
期して変化します。重複カウント防止を有効にすると、カウンタ値と
Counter n Internal Output 信号は 80 MHz タイムベースに同期して変化
します。
重複カウント防止は、ソース信号の周波数が 20 MHz 以下の場合にのみ
使用することに注意してください。
重複カウント防止を使用する条件
重複カウント防止は、次の条件を満たす場合に使用してください。
•
•
•
•
カウンタ測定を実行している
外部信号（PFI <0..5> など）をカウンタソースとして使用している
外部ソースの周波数が 20 MHz 以下である
80 MHz タイムベースと同期して変化するカウンタ値と出力を使用で
きる
上記の条件を満たさない場合は、重複カウント防止は使用しないでくださ
い。
NI-DAQmx で重複カウント防止を有効にする
NI-DAQmx で重複カウント防止を有効にするには、重複カウント防止属
性 / プロパティを設定できます。重複カウント防止属性 / プロパティの設
定方法については、ご使用の API のヘルプを参照してください。
同期モード
32 ビットカウンタは、ソース信号に同期してカウントアップまたはカウ
ントダウンします。ゲート信号およびその他のカウンタ入力はソース信号
に対して非同期であるため、M シリーズデバイスはこれらの信号を内部
カウンタに渡す前に同期します。
M シリーズデバイスは、以下の 3 つの同期方法のいずれかを使用します。
• 80 MHz ソースモード
• その他の内部ソースモード
• 外部ソースモード
DAQmx では、以下を実行する場合、デバイスによって 80 MHz ソース
モードが使用されます。
•
•
NI 6232/6233 ユーザマニュアル
位置測定の実行
重複カウント防止の選択
7-38
ni.com/jp
第7章
カウンタ
それ以外の場合は、Counter n Source を駆動する信号に応じてモードが
決定されます。表 7-6 は、各モードの条件を示しています。
表 7-6
同期モードの条件
Counter n Source
重複カウント防止が
有効
測定タイプ
の駆動信号
同期モード
任意
任意
80 MHz ソース
いいえ
位置測定
任意
80 MHz ソース
いいえ
任意
80 MHz タイムベース
80 MHz ソース
いいえ
位置測定以外のすべ
ての測定
20 MHz タイムベー
ス、100 kHz タイム
ベース、または
その他の内部ソース
その他の信号（PFI ま
たは RTSI など）
外部ソース
はい
PXI_CLK10
いいえ
位置測定以外のすべ
ての測定
80 MHz ソースモード
80 MHz ソースモードでは、図 7-34 で示すように、デバイスは信号を
ソースの立ち上がりエッジで同期化し、その次の立ち上がりエッジをカウ
ントします。
図 7-34
80 MHz ソースモード
その他の内部ソースモード
その他の内部ソースモードでは、図 7-35 で示すように、デバイスは信号
をソースの立ち下がりエッジで同期化し、その次の立ち上がりエッジをカ
ウントします。
© National Instruments Corporation
7-39
NI 6232/6233 ユーザマニュアル
第7章
カウンタ
図 7-35
その他の内部ソースモード
外部ソースモード
外部ソースモードでは、デバイスは、ソース信号を数ナノ秒遅延させるこ
とによって、遅延したソース信号を生成します。図 7-36 で示すように、
デバイスは信号をソース信号の立ち上がりエッジで同期化し、遅延ソース
信号の次の立ち上がりエッジをカウントします。
図 7-36
NI 6232/6233 ユーザマニュアル
7-40
外部ソースモード
ni.com/jp
8
PFI
NI 6232/6233 デバイスは、6 の入力信号と 4 の出力信号で構成される 10
のプログラム可能な機能的インタフェース（PFI）信号を装備しています。
各 PFI <0..5>/P0.<0..5> は、AI やカウンタ / タイマ機能またはスタティッ
クデジタル入力のタイミング入力信号として構成可能です。各 PFI 入力に
は、プログラム可能なデバウンスフィルタもあります。
注意
測定を実行する際には、最小パルス幅およびデジタル入出力ラインの時間遅延
を考慮する必要があります。詳細については、『NI 6238/6239 仕様』を参照し
てください。
図 8-1 は、1 つの PFI 入力ラインの回路を示したものです。各 PFI ライン
は類似しています。
⛘✼
䊋䊥䉝
䉴䉺䊁䉞䉾䉪㪛㪠
㪧㪝㪠㩷㪓㪇㪅㪅㪌㪕㪆㪧㪇㪅㪓㪇㪅㪅㪌㪕
㪠㪆㪦଻⼔
䊂䉳䉺䊦
䉝䉟䉸䊧䊷䉺
౉ജ䉺䉟䊚䊮䉫
ାภ䉶䊧䉪䉺
㪧㪝㪠
䊐䉞䊦䉺
図 8-1
NI 6232/6233 の PFI 入力回路
各 PFI <6..9>/P1.<0..3> は、AI、AO やカウンタ / タイマ機能またはスタ
ティックデジタル出力のタイミング出力信号として構成できます。
© National Instruments Corporation
8-1
NI 6232/6233 ユーザマニュアル
第8章
PFI
図 8-2 は、1 つの PFI 出力ラインの回路を示したものです。各 PFI ライン
は類似しています。
⛘✼
䊋䊥䉝
䉺䉟䊚䊮䉫ାภ
䊂䉳䉺䊦
䉝䉟䉸䊧䊷䉺
䉴䉺䊁䉞䉾䉪㪛㪦
䊋䉾䊐䉜
㪠㪆㪦଻⼔
಴ജ
᦭ല
図 8-2
㪧㪝㪠㩷㪓㪍㪅㪅㪐㪕㪆㪧㪈㪅㪓㪇㪅㪅㪊㪕
䊜䊝㪑㩷䈜䈼䈩䈱䊂䉳䉺䊦಴ജାภ䈏
㪈䈧䈱಴ജ᦭ല䉕౒᦭䈜䉎
NI 6232/6233 の PFI 出力回路
タイミング入力または出力として使用される場合、端子は PFI x（x は
0 ～ 9 の整数）と呼ばれます。スタティックデジタル入力または出力とし
て使用される場合、端子は P0.x または P1.x と呼ばれます。
PFI 信号の電圧入力と出力レベルおよび電流駆動レベルは、
『NI 6232/6233 仕様』に記載されています。
PFI 端子をタイミング入力信号として使用する
PFI <0..5> 端子を使用して、外部タイミング信号をさまざまな M シリー
ズ機能に経路設定します。各入力 PFI 端子は、以下の信号に経路設定でき
ます。
•
•
•
•
•
•
•
•
•
•
•
AI 変換クロック
AI サンプルクロック
AI 開始トリガ
AI 基準トリガ信号
AI 一時停止トリガ
AI サンプルクロックタイムベース
AO 開始トリガ
AO サンプルクロック
AO サンプルクロックタイムベース
AO 一時停止トリガ
ソース、ゲート、Aux、HW_Arm、A、B、Z のいずれかのカウンタ
のカウンタ入力信号
ほとんどの機能で、PFI 入力の極性を構成、およびエッジかレベルに影響
を受けるかを構成することができます。
NI 6232/6233 ユーザマニュアル
8-2
ni.com/jp
第8章
PFI
PFI 端子を使用してタイミング出力信号をエクスポート
する
以下のタイミング信号を PFI <6..9> 端子に経路設定できます。
メモ
•
•
•
•
AI ホールド完了イベント
Counter n Source
Counter n Gate
Counter n Internal Output
•
•
•
周波数出力
PXI_STAR
RTSI <0..7>
信号の短いパルスは、ユーザまたは他の測定器が観測できない場合があります。
詳細については、
『NI 6232/6233 仕様』の「Digital Output (Port 1)」のセク
ションを参照してください。
PFI 端子をスタティックデジタル入力および出力として
使用する
スタティックデジタル入力または出力として使用される場合、端子は
P0.x または P1.x と呼ばれます。I/O コネクタでは、各端子は PFI x/P0.x
または PFI x/P1.x とラベル付けされています。
© National Instruments Corporation
8-3
NI 6232/6233 ユーザマニュアル
第8章
PFI
PFI 入力信号を接続する
すべての PFI 入力接続は P0.GND を基準にします。図 8-3 はこの基準、
そして外部 PFI 0 ソースおよび外部 PFI 2 ソースを 2 つの PFI 端子に接続
する方法を示しています。
㪠㪆㪦䉮䊈䉪䉺
㪧㪝㪠㩷㪇
㪧㪝㪠㩷㪉
㪧㪝㪠㩷㪇
䉸䊷䉴
㪧㪝㪠㩷㪉
䉸䊷䉴
㪛㩷㪞㪥㪛
㪤䉲䊥䊷䉵䊂䊋䉟䉴
図 8-3
PFI 入力信号の接続
PFI フィルタ
各 PFI、RTSI、または PXI_STAR 信号に対して、プログラム可能なデバウ
ンスフィルタを適用できます。フィルタを適用すると、使用するデバイス
はフィルタクロックの各立ち上がりエッジで入力信号をサンプリングしま
す。M シリーズデバイスは、オンボード発振器を使用して周波数が
40 MHz のフィルタクロックを生成します。
メモ
NI-DAQmx は、カウンタ入力に対するフィルタのみをサポートします。
NI 6232/6233 ユーザマニュアル
8-4
ni.com/jp
第8章
PFI
入力信号の LOW から HIGH への遷移の例を説明します。HIGH から
LOW へも、同様に遷移します。
たとえば、入力端子がしばらく LOW レベルであるとします。その後、そ
の入力端子が HIGH に変化する際に、何度かグリッチが発生するとしま
す。フィルタクロックによって連続した N 個のエッジで HIGH 信号がサ
ンプリングされると、LOW から HIGH への遷移が初めて回路の他の部分
にも伝播します。N の値は、フィルタの設定によって表 8-1 のように決定
されます。
表 8-1
フィルタ
N（信号を通過
フィルタ設定
するために必
要なフィルタ
クロック数）
フィルタを確
実に通過する
パルス幅
フィルタを確
実に通過しな
いパルス幅
125 ns
5
125 ns
100 ns
6.425 μs
257
6.425 μs
6.400 μs
2.55 ms
～ 101,800
2.55 ms
2.54 ms
無効
—
—
—
各入力に対するフィルタの設定は、個別に構成できます。起動時にはフィ
ルタは無効になります。図 8-4 は、フィルタを 125 ns（N = 5）に設定し
た場合の入力での LOW から HIGH への遷移を示しています。
RTSI䇮PFI䇮
䉁䈢䈲
PXI_STAR┵ሶ
5࿁ㅪ⛯䈱䊐䉞䊦䉺䉪䊨䉾䉪䈪
┵ሶ䈏HIGH䈪䉰䊮䊒䊥䊮䉫
䈘䉏䈢႐ว䇮䊐䉞䊦䉺䈘䉏䈢
౉ജ䈲HIGH䈮䈭䉎
䊐䉞䊦䉺䈘䉏䈢
౉ജ
図 8-4
フィルタの例
フィルタを有効にすると、入力信号にジッタが発生します。125 ns と
6.425 μs のフィルタ設定では、25 ns までのジッタが発生します。
2.55 ms のフィルタ設定では、10.025 μs までのジッタが発生します。
PFI 入力が RTSI に直接経路設定されている場合、または RTSI 入力が PFI
に直接経路設定されている場合は、M シリーズデバイスはフィルタされ
た入力信号を使用しません。
© National Instruments Corporation
8-5
NI 6232/6233 ユーザマニュアル
第8章
PFI
デジタルフィルタおよびカウンタの詳細については、技術サポートデータ
ベースのドキュメント「M シリーズボードや CompactDAQ でのデジ
タルフィルタ」
）を参照してください。技術サポートデータベースを参照
するには、ni.com/jp/info で jp558q と入力します。
I/O 保護
DI 信号、DO 信号、PFI 信号は、それぞれ NI 6232/6233 デバイスにおけ
る過電圧、低電圧、および静電破壊から保護されています。詳細について
は、デバイス仕様を参照してください。ただし、以下のガイドラインに
従って、これらの不良状態を回避する必要があります。
•
デジタル出力ラインを外部信号ソース、グランド、または電源に接続
しないでください 。
•
デジタル出力ラインに接続されている負荷の電流要件を把握しておき
ます。デジタル出力の指定された電流出力制限を超えないでくださ
い。ナショナルインスツルメンツは、高電流駆動を必要とするデジタ
ルアプリケーション用にいくつかの信号調節ソリューションを提供し
ています。
•
通常動作範囲外の電圧や電流でデジタル入力ラインを駆動しないでく
ださい。
•
DAQ デバイスは、静電気放電に敏感なデバイスとして取り扱う必要
があります。DAQ デバイスの操作や接続を行う際は、常に身体と装
置に接地を施してください。
プログラム可能な起動時の状態
デフォルトでは、デジタル出力ライン（P1.<0..3>/PFI <6..9>）は 0 に設
定されていますが、起動時に 0 または 1 になるようにプログラムできま
す。
NI-DAQmx または MAX で電源投入時の状態を設定する方法の詳細につ
いては、
『NI-DAQmx ヘルプ』または『LabVIEW 8.x ヘルプ』を参照し
てください。
NI 6232/6233 ユーザマニュアル
8-6
ni.com/jp
第8章
PFI
デジタル I/O 信号を接続する
DI 信号 P0.<0..5> は P0.GND、DO 信号 P1.<0..3> は P1.GND を基準とし
ています。
図 8-5 は NI 6232 デバイスの P0.<0..5> と P1.<0..3>、図 8-6 は NI 6233
デバイスの P0.<0..5> と P1.<0..3> を示しています。デジタル入出力信号
の範囲は、0 ～ 30 V です。詳細については、
『NI 6232/6233 仕様』を参
照してください。
P1.VCC
P1.0
P1.<0..3>
P1.1
P1.GND
P1.GND
P0.0
P0.GND
P0.GND
図 8-5
© National Instruments Corporation
NI 6232 デジタル I/O 接続（DO ソース）
8-7
NI 6232/6233 ユーザマニュアル
第8章
PFI
P1.VCC
P1.0
P1.GND
P1.<0..3>
P1.1
P1.GND
P1.GND
P0.0
P0.GND
P0.GND
図 8-6
注意
NI 6233 デジタル I/O 接続（DO シンク）
『NI 6232/6233 仕様』に記載されている最大入力電圧または最大動作電圧を超
えた場合、DAQ デバイスやコンピュータを損傷する可能性があります。NI は、
このような信号接続による損傷の責任を負いません。
NI 6232/6233 ユーザマニュアル
8-8
ni.com/jp
絶縁およびデジタルアイソレータ
9
NI 6232/6233 デバイスは、絶縁されたデータ集録デバイスです。図 9-1
で示されるように、アナログ入力、アナログ出力、PFI/ スタティック
DIO の回路は、「絶縁接地」を基準としています。バスインタフェース回
路は、RTSI、デジタル経路設定、クロック生成は、すべて「非絶縁接地」
を基準としています。絶縁および非絶縁接地の記号の例については、
表 9-1 を参照してください。
表 9-1
絶縁接地
接地記号
非絶縁接地
䊂䉳䉺䊦⚻〝⸳ቯ
䈍䉋䈶
䉪䊨䉾䉪↢ᚑ
図 9-1
© National Instruments Corporation
9-1
一般的な NI 6232/6233 ブロック図
NI 6232/6233 ユーザマニュアル
第9章
絶縁およびデジタルアイソレータ
非絶縁接地は、PC のシャーシグランドに接続されているか、またはデバ
イスが取り付けられているシャーシに接続されています。
絶縁接地は、PC のシャーシグランドまたはシャーシに接続されていませ
ん 。絶縁接地の電圧は非絶縁接地と比較すると若干異なる場合がありま
す。すべてのアナログ測定は、絶縁接地を基準とします。
絶縁接地は NI 6232/6233 デバイスの入力です。この接地は、測定または
制御されるシステムのグランドに必ず接続してください。詳細について
は、第 4 章「アナログ入力」の「アナログ電圧入力信号を接続する」セ
クション、第 5 章「アナログ出力」の「アナログ出力信号を接続する」
セクション、第 6 章「デジタル入出力」の「デジタル I/O 信号を接続す
る」セクション、および第 8 章「PFI」の「PFI 入力信号を接続する」セ
クションを参照してください。
デジタル絶縁
NI 6232/6233 はデジタルアイソレータを使用します。アナログアイソ
レータとは異なり、デジタルアイソレータではデバイスによる測定にアナ
ログエラーが発生しません。アナログ入力に使用される A/D 変換器は、
デバイスの絶縁側にあります。アナログ入力は絶縁バリアを超えて送信さ
れる前にデジタル化されます。同様に、アナログ出力に使用される D/A
変換器は、デバイスの絶縁側にあります。
絶縁 DAQ デバイスの利点
絶縁では、大きなコモンモード信号がある場合でも、小さな電圧を安全に
測定できます。絶縁のいくつかの利点が以下に示されています。
•
除去の向上 — 絶縁により、コモンモード電圧を除去するための測定
システムの能力が向上します。
「コモンモード電圧」とは、測定され
る信号の一部ではなく、測定デバイスの正極入力および負極入力の両
方に存在または「共通」する信号のことです。
•
確度の向上 — 絶縁により、物理的にグランドループを回避すること
によって、測定の確度が向上します。グランドループは、誤差とノイ
ズの一般的な原因であり、測定システムが異なる電位で複数のグラン
ドを持つ場合に発生します。
•
安全性の向上 — 絶縁バリアを使用することにより、大きな過度電圧
スパイクから保護しながら浮動測定を行うことができます。
NI 6232/6233 ユーザマニュアル
9-2
ni.com/jp
10
デジタル経路設定とクロック生成
デジタル経路設定回路は、以下の 3 つの主な役割を果たします。
•
バスインタフェースと集録 / 生成サブシステム（アナログ I/O、デジ
タル I/O、カウンタ）の間のデータの流れを制御します。デジタル経
路設定回路は、可能であれば FIFO を各サブシステムで使用して効率
的にデータを移動します。
•
タイミング信号と制御信号の経路設定をします。集録 / 生成サブシス
テムは、これらの信号によって集録と生成を制御します。これらの信
号は次のソースから取得できます。
•
– M シリーズデバイス
– RTSI を介するシステムのその他のデバイス
– PFI 端子を介するユーザの入力
– PXI_STAR 端子を介するユーザの入力
M シリーズデバイスでメインクロック信号の経路設定し、生成しま
す。
クロック経路設定
図 10-1 は、M シリーズデバイスのクロック経路設定回路を示していま
す。
䉥䊮䊗䊷䊄
㪏㪇㩷㪤㪟㫑
⊒ᝄེ
㪩㪫㪪㪠㩷㪓㪇㪅㪅㪎㪕
㪈㪇㩷㪤㪟㫑㩷㪩㪼㪽㪚㫃㫂
÷8
ᄖㇱၮḰ
䉪䊨䉾䉪
㪧㪯㪠㪶㪚㪣㪢㪈㪇
䋨㪩㪫㪪㪠㩷㪓㪇㪅㪅㪎㪕
಴ജ䉶䊧䉪䉺䈻䋩
㪏㪇㩷㪤㪟㫑䉺䉟䊛䊔䊷䉴
㪧㪣㪣
÷4
㪉㪇㩷㪤㪟㫑䉺䉟䊛䊔䊷䉴
㪧㪯㪠㪶㪪㪫㪘㪩
÷ 200
図 10-1
© National Instruments Corporation
10-1
㪈㪇㪇㩷㫂㪟㫑䉺䉟䊛䊔䊷䉴
M シリーズクロック経路設定回路
NI 6232/6233 ユーザマニュアル
第 10 章
デジタル経路設定とクロック生成
80 MHz タイムベース
80 MHz タイムベースは、32 ビット汎用カウンタ / タイマへのソース入
力として使用できます。
80 MHz タイムベースは以下から生成できます。
• オンボード発振器
• 外部信号（外部基準クロックを使用）
20 MHz タイムベース
20 MHz タイムベースは、通常、さまざまな AI/AO タイミング信号を生
成します。20 MHz タイムベースは、32 ビット汎用カウンタ / タイマへ
のソース入力としても使用できます。
デバイスは、80 MHz タイムベースを分周して 20 MHz タイムベースを生
成します。
100 kHz タイムベース
100 kHz タイムベースは、さまざまな AI/AO タイミング信号の生成に使
用できます。100 kHz タイムベースは、32 ビット汎用カウンタ / タイマ
へのソース入力としても使用できます。
100 kHz タイムベースは、20 MHz タイムベースを 200 で分周して生成さ
れます。
外部基準クロック
外部基準クロックは、M シリーズデバイスで内部タイムベース（80 MHz
タイムベース、20 MHz タイムベース、および 100 kHz タイムベース）の
ソースとして使用できます。外部基準クロックを使用することによって、
内部タイムベースを外部クロックに同期できます。
以下の信号を接続して、外部基準クロックを駆動できます。
•
•
•
RTSI <0..7>
PXI_CLK10
PXI_STAR
外部基準クロックは、位相ロックループ（PLL）への入力です。PLL は、
内部タイムベースを生成します。
NI 6232/6233 ユーザマニュアル
10-2
ni.com/jp
第 10 章
デジタル経路設定とクロック生成
10 MHz 基準クロック
10 MHz 基準クロックを使用して、その他のデバイスを M シリーズデバ
イスに同期できます。10 MHz 基準クロックを RTSI <0..7> 端子に経路設
定できます。RTSI バスに接続されるその他のデバイスは、この信号をク
ロック入力として使用できます。
10 MHz 基準クロックは、オンボード発振器を分周することによって生成
されます。
複数のデバイスを同期化する
M シリーズデバイスの経路設定機能と RTSI を使用して、使用するアプリ
ケーションにより複数のデバイスを同期化するいくつかの方法がありま
す。
複数のデバイスを共通のタイムベースに同期するには、タイムベースを生
成する 1 つのデバイスをイニシエータとして選択します。イニシエータ
デバイスは、10 MHz 基準クロックを RTSI <0..7> 端子に経路設定します。
すべてのデバイス（イニシエータデバイスを含む）は、RTSI から 10 MHz
基準クロックを受け取ります。この信号は、外部基準クロックになりま
す。各デバイスの PLL は、外部基準クロックに同期された内部タイム
ベースを生成します。
PXI システムでは、デバイスを PXI_CLK10 に同期できます。このアプリ
ケーションでは、PXI シャーシがイニシエータの役割をします。各 PXI モ
ジュールは、PXI_CLK10 を外部基準クロックに接続します。
PXI システムでのもう 1 つのオプションは、PXI_STAR を使用することで
す。スタートリガコントローラデバイスは、イニシエータとして機能し、
クロック信号で PXI_STAR を駆動します。各ターゲットデバイスは、
PXI_STAR を外部基準クロックに経路設定します。
すべてのデバイスが共通のタイムベースを使用するまたは基準とすると、
それらのデバイスで操作を同期し、RTSI バスを通じて共通の開始トリガ
を送信し、サンプルクロックを同じ値に設定することができます。
リアルタイムシステムインテグレーションバス（RTSI）
リアルタイムシステムインテグレーション（RTSI）は、デバイス間で転送
される信号のセットで、以下を実行できます。
•
共通のクロック（またはタイムベース）を使用して、複数のデバイス
でタイミングエンジンを駆動します。
•
デバイス間のトリガ信号を共有する
© National Instruments Corporation
10-3
NI 6232/6233 ユーザマニュアル
第 10 章
デジタル経路設定とクロック生成
ナショナルインスツルメンツの DAQ、モーション、ビジョン、および
CAN デバイスが RTSI をサポートしています。
PCI システムでは、RTSI バスは RTSI バスインタフェースとリボンケーブ
ルで構成されています。このバスは、コンピュータ内の DAQ、ビジョ
ン、モーション、および CAN の最高 5 つのデバイス上の機能間でタイミ
ングとトリガ信号を接続できます。PXI システムでは、RTSI バスは、RTSI
バスインタフェースと PXI バックプレーンの PXI トリガ信号で構成されて
います。このバスは、システム内の DAQ の 7 つのデバイス上の複数の
機能間でタイミングとトリガ信号を接続できます。
RTSI コネクタのピン配列
図 10-2 は、RTSI コネクタのピン配列を示し、表 10-1 は RTSI 信号を説明
しています。RTSI 信号は、アース / シャーシグランド（非絶縁）を基準
とします。
┵ሶ34
┵ሶ33
┵ሶ2
┵ሶ1
図 10-2
NI 6232/6233 ユーザマニュアル
10-4
NI 6232/6233 RTSI ピン配列
ni.com/jp
第 10 章
表 10-1
デジタル経路設定とクロック生成
RTSI 信号の説明
RTSI バス信号
端子
RTSI 7
34
RTSI 6
32
RTSI 5
30
RTSI 4
28
RTSI 3
26
RTSI 2
24
RTSI 1
22
RTSI 0
20
接続なし。信号をこれらの端子に接続し
ないでください。
1 ～ 18
GND
19, 21, 23, 25, 27, 29, 31, 33
メモ : RTSI <0..7> および GND は、アース / シャーシグランドを基準とします。これらは絶
縁されていません。
RTSI を出力として使用する
RTSI <0..7> は、双方向の端子です。出力として、以下の信号を RTSI 端子
に駆動できます。
メモ
•
•
•
•
•
•
•
•
ai/StartTrigger
ai/ReferenceTrigger
ai/ConvertClock*
ai/SampleClock
ai/PauseTrigger
ao/SampleClock*
ao/StartTrigger
ao/PauseTrigger
•
•
•
10 MHz 基準クロック
Counter n Source、ゲート、Z、内部出力
FREQ OUT
•
入力 PFI <0..5>
* の付いた信号は、RTSI 端子で駆動される前に反転します。
© National Instruments Corporation
10-5
NI 6232/6233 ユーザマニュアル
第 10 章
デジタル経路設定とクロック生成
RTSI 端子をタイミング入力信号として使用する
RTSI 端子を使用して、外部タイミング信号をさまざまな M シリーズ機能
に経路設定できます。各 RTSI 端子は、以下の信号に経路設定できます。
•
•
•
•
•
•
•
•
•
•
•
AI 変換クロック
AI サンプルクロック
AI 開始トリガ
AI 基準トリガ信号
AI 一時停止トリガ
AI サンプルクロックタイムベース
AO 開始トリガ
AO サンプルクロック
AO サンプルクロックタイムベース
AO 一時停止トリガ
いずれかのカウンタの入力信号 — ソース、ゲート、Aux、
HW_Arm、A、B、Z
ほとんどの機能で、PFI 入力の極性を構成、およびエッジかレベルに影響
を受けるかを構成することができます。
RTSI フィルタ
各 PFI、RTSI、または PXI_STAR 信号に対して、プログラム可能なデバウ
ンスフィルタを適用できます。フィルタを適用すると、使用するデバイス
はフィルタクロックの各立ち上がりエッジで入力信号をサンプリングしま
す。M シリーズデバイスは、オンボード発振器を使用して周波数が
40 MHz のフィルタクロックを生成します。
メモ
NI-DAQmx は、カウンタ入力に対するフィルタのみをサポートします。
入力信号の LOW から HIGH への遷移の例を説明します。HIGH から
LOW へも、同様に遷移します。
たとえば、入力端子がしばらく LOW レベルであるとします。その後、そ
の入力端子が HIGH に変化する際に、何度かグリッチが発生するとしま
す。フィルタクロックによって連続した N 個のエッジで HIGH 信号がサ
ンプリングされると、LOW から HIGH への遷移が初めて回路の他の部分
にも伝播します。N の値は、フィルタの設定によって表 10-2 のように決
定されます。
NI 6232/6233 ユーザマニュアル
10-6
ni.com/jp
第 10 章
表 10-2
デジタル経路設定とクロック生成
フィルタ
N（信号を通過
フィルタ設定
するために必
要なフィルタ
クロック数）
フィルタを確
実に通過する
パルス幅
フィルタを確
実に通過しな
いパルス幅
125 ns
5
125 ns
100 ns
6.425 μs
257
6.425 μs
6.400 μs
2.55 ms
～ 101,800
2.55 ms
2.54 ms
無効
—
—
—
各入力に対するフィルタの設定は、個別に構成できます。起動時にはフィ
ルタは無効になります。図 10-3 は、フィルタを 125 ns（N = 5）に設定
した場合の入力での LOW から HIGH への遷移を示しています。
RTSI䇮PFI䇮
䉁䈢䈲
PXI_STAR┵ሶ
5࿁ㅪ⛯䈱䊐䉞䊦䉺䉪䊨䉾䉪䈪
┵ሶ䈏HIGH䈪䉰䊮䊒䊥䊮䉫
䈘䉏䈢႐ว䇮䊐䉞䊦䉺䈘䉏䈢
౉ജ䈲HIGH䈮䈭䉎
䊐䉞䊦䉺䈘䉏䈢
౉ജ
図 10-3
フィルタの例
フィルタを有効にすると、入力信号にジッタが発生します。125 ns と
6.425 μs のフィルタ設定では、25 ns までのジッタが発生します。
2.55 ms のフィルタ設定では、10.025 μs までのジッタが発生します。
PFI 入力が RTSI に直接経路設定されている場合、または RTSI 入力が PFI
に直接経路設定されている場合は、M シリーズデバイスは入力信号の
フィルタされたバージョンを使用しません。
デジタルフィルタおよびカウンタの詳細については、技術サポートデータ
ベースのドキュメント「M シリーズボードや CompactDAQ でのデジ
タルフィルタ」を参照してください。技術サポートデータベースを参照す
るには、ni.com/jp/info で jp558q と入力します。
© National Instruments Corporation
10-7
NI 6232/6233 ユーザマニュアル
第 10 章
デジタル経路設定とクロック生成
PXI クロックおよびトリガ信号
メモ
PXI クロックおよびトリガ信号は PXI デバイスのみで使用できます。他のデバイ
スは RTSI を使用します。
PXI_CLK10
PXI_CLK10 は、PXI 測定または制御システムにおける複数のモジュール
の同期化のための共通の歪みの少ない 10 MHz クロック基準クロックで
す。PXI バックプレーンは、PXI シャーシの各周辺スロットに独立した
PXI_CLK10 を生成する役割をします。
PXI トリガ
PXI シャーシは、システム内の各モジュールに 8 つのトリガラインを提供
します。トリガは 1 つのモジュールから他のモジュールへ渡される場合
があり、監視または制御下にある非同期外部イベントに対する正確なタイ
ミング応答を許可します。トリガは、いくつかの異なる PXI 周辺モジュー
ルの操作を同期するために使用できます。
M シリーズデバイスでは、PXI トリガの 8 つのラインは RTSI <0..7> と同
様の働きをします。
8 個以上のスロットを持つ PXI シャーシでは、PXI トリガラインが複数の
独立したバスに分割される場合があることに注意してください。詳細につ
いては、使用するシャーシの関連ドキュメントを参照してください。
PXI_STAR トリガ
PXI システムでは、スタートリガバスは、（システムスロットに隣接する）
最初の周辺スロットとその他の周辺スロット間で専用のトリガラインを実
装します。スタートリガは、複数のデバイスを同期化、またはデバイス間
で共通トリガを共有するために使用できます。
スタートリガコントローラは、この最初の周辺スロットに取り付けること
ができ、トリガ信号をその他の周辺モジュールに提供します。この機能を
必要としないシステムは、この最初の周辺スロットに任意の標準周辺モ
ジュールを取り付けることができます。
M シリーズデバイスは、スタートリガコントローラからスタートリガ信
号（PXI_STAR）を受け取ります。PXI_STAR は、外部ソースとして多く
の AI、AO、およびカウンタ信号に使用することができます。
NI 6232/6233 ユーザマニュアル
10-8
ni.com/jp
第 10 章
デジタル経路設定とクロック生成
M シリーズデバイスはスタートリガコントローラではありません。M シ
リーズデバイスは、PXI システムの最初の周辺スロットに使用できます
が、システムはスタートリガの機能は使用できません。
PXI_STAR フィルタ
各 PFI、RTSI、または PXI_STAR 信号に対して、プログラム可能なデバウ
ンスフィルタを適用できます。フィルタを適用すると、使用するデバイス
はフィルタクロックの各立ち上がりエッジで入力信号をサンプリングしま
す。M シリーズデバイスは、オンボード発振器を使用して周波数が 40
MHz のフィルタクロックを生成します。
メモ
NI-DAQmx は、カウンタ入力に対するフィルタのみをサポートします。
入力信号の LOW から HIGH への遷移の例を説明します。HIGH から
LOW へも、同様に遷移します。
たとえば、入力端子がしばらく LOW レベルであるとします。その後、そ
の入力端子が HIGH に変化する際に、何度かグリッチが発生するとしま
す。フィルタクロックによって連続した N 個のエッジで HIGH 信号がサ
ンプリングされると、LOW から HIGH への遷移が初めて回路の他の部分
にも伝播します。N の値は、フィルタの設定によって表 10-3 のように決
定されます。
表 10-3
フィルタ
N（信号を通過
フィルタ設定
するために必
要なフィルタ
クロック数）
フィルタを確
実に通過する
パルス幅
フィルタを確
実に通過しな
いパルス幅
125 ns
5
125 ns
100 ns
6.425 μs
257
6.425 μs
6.400 μs
2.55 ms
～ 101,800
2.55 ms
2.54 ms
無効
—
—
—
© National Instruments Corporation
10-9
NI 6232/6233 ユーザマニュアル
第 10 章
デジタル経路設定とクロック生成
各入力に対するフィルタの設定は、個別に構成できます。起動時にはフィ
ルタは無効になります。図 10-4 は、フィルタを 125 ns（N = 5）に設定
した場合の入力での LOW から HIGH への遷移を示しています。
RTSI䇮PFI䇮
䉁䈢䈲
PXI_STAR┵ሶ
5࿁ㅪ⛯䈱䊐䉞䊦䉺䉪䊨䉾䉪䈪
┵ሶ䈏HIGH䈪䉰䊮䊒䊥䊮䉫
䈘䉏䈢႐ว䇮䊐䉞䊦䉺䈘䉏䈢
౉ജ䈲HIGH䈮䈭䉎
䊐䉞䊦䉺䈘䉏䈢
౉ജ
図 10-4
フィルタの例
フィルタを有効にすると、入力信号にジッタが発生します。125 ns と
6.425 μs のフィルタ設定では、25 ns までのジッタが発生します。
2.55 ms のフィルタ設定では、10.025 μs までのジッタが発生します。
PFI 入力が RTSI に直接経路設定されている場合、または RTSI 入力が PFI
に直接経路設定されている場合は、M シリーズデバイスは入力信号の
フィルタされたバージョンを使用しません。
デジタルフィルタおよびカウンタの詳細については、技術サポートデータ
ベースのドキュメント「M シリーズボードや CompactDAQ でのデジ
タルフィルタ」を参照してください。技術サポートデータベースを参照す
るには、ni.com/jp/info で jp558q と入力します。
NI 6232/6233 ユーザマニュアル
10-10
ni.com/jp
バスインタフェース
11
NI 6232/6233 デバイスのバスインタフェース回路は、ホストメモリと測
定 / 集録回路間のデータを効率的に移動します。NI 6232/6233 デバイス
は、以下のプラットフォームで使用できます。
•
•
PCI
PXI
NI 6232/6233 デバイスは、完全なプラグアンドプレイ操作ができるよう
にジャンパがありません。オペレーティングシステムが、ベースアドレ
ス、割り込みレベル、およびその他のリソースを自動的に割り当てます。
NI 6232/6233 デバイスは、PCI-MITE テクノロジを取り入れ、高性能な
PCI インタフェースを実装します。
DMA コントローラ
NI 6232/6233 デバイスには、データブロックを高速に転送するため、4
つの完全に独立した DMA コントローラが搭載されています。DMA コン
トローラ 1 つを各測定と集録ブロックに使用できます。
• アナログ入力
• アナログ出力
• Counter 0
• Counter 1
各 DMA コントローラのチャンネルには、FIFO、および FIFO を埋めるま
たは空にするための独立したプロセスがあります。これにより、転送に関
わるバスが最適なパフォーマンスで操作を独立して行うことが可能になり
ます。データはポート間で同時に転送されます。DMA コントローラは、
FIFO との間でバースト転送をサポートしています。
各 DMA コントローラは、PCI マスタデバイスとして動作します。DMA
コントローラは、ホストメモリとのスキャタ / ギャザ機能をサポートしま
す。メモリバッファは、線形形式または循環形式で使用されます。
各 DMA コントローラは、FIFO を介してデータをパックおよびアンパッ
クすることにより、サイズの異なるデバイスを接続して PCI バスの利用
率を最適化します。また、整列されていないメモリバッファは自動的に処
理されます。
© National Instruments Corporation
11-1
NI 6232/6233 ユーザマニュアル
第 11 章
バスインタフェース
PXI に関する注意事項
メモ
PXI クロックおよびトリガ信号は PXI デバイスのみで使用できます。他のデバイ
スは RTSI を使用します。
PXI クロックおよびトリガ信号
PXI クロックおよびトリガ信号の詳細については、第 10 章、「デジタル経
路設定とクロック生成」の「PXI_CLK10」
、「PXI トリガ」
、「PXI_STAR ト
リガ」
、「PXI_STAR フィルタ」セクションを参照してください。
PXI および PXI Express
NI PXI-6232/6233 モジュールは、すべての PXI シャーシおよび
PXI Express シャーシのほとんどのスロットに取り付けることができま
す。
PXI 仕様は、PXI System Alliance（www.pxisa.org）によって作成され
ています（英語）
。PXI 仕様の用語を使用すると、NI PXI-6232/6233 デバ
イスは 3U Hybrid Slot-Compatible PXI-1 Peripheral Module にあたり
ます。
「3U」とは、
（高さの高い 6U モジュールとは対照的に）高さ 100 mm の
デバイスを指します。
「Hybrid slot-compatible（ハイブリッドスロット互換）
」は、デバイス
が取り付けられる場所を定義します。PXI-6232/6233 デバイスは、以下
のシャーシおよびスロットに取り付けることができます。
•
PXI シャーシ —PXI-6232/6233 デバイスは、PXI シャーシの周辺機器
スロットに取り付けられます。
•
PXI Express シャーシ —PXI-6232/6233 デバイスは、以下の
PXI Express シャーシスロットに取り付けることができます。
– PXI-1 スロット — すべての PXI モジュールの取り付けが可能で
す。
–
PXI ハイブリッドスロット —PXI または PXI Express モジュール
が使用可能です。
PXI-1 デバイスは、PCI 信号を使用して、ホストコントローラと通信しま
す（PCI Express 信号とは対照的）。
Peripheral（周辺）デバイスは、周辺機器スロットに取り付けられ、シ
ステムコントローラではありません。
NI 6232/6233 ユーザマニュアル
11-2
ni.com/jp
第 11 章
バスインタフェース
PXI を CompactPCI と使用する
PXI 対応製品と標準 CompactPCI 製品の併用は、『PXI Hardware
Specification Rev2.1』で提供された重要な機能です。PXI 対応プラグイ
ンモジュールを標準の CompactPCI シャーシで使用する場合、PXI 特有
の機能を使用できませんが、基本的なプラグインデバイスの機能は使用で
きます。たとえば、PXI M シリーズデバイスの RTSI バスを PXI シャーシ
では使用できますが、CompactPCI シャーシでは使用できません。
CompactPCI の仕様では、ベンダが CompactPCI バスで基本的な PCI
インタフェースと共存するサブバスを開発することが許可されています。
互換性のある操作は、異なるサブバスを持つ CompactPCI デバイス間、
もしくはサブバスを持つ CompactPCI デバイスと PXI 間では保証され
ません。CompactPCI の標準実装にはこれらのサブバスは含まれませ
ん。PXI M シリーズデバイスは、PICMG CompactPCI 2.0 R3.0 のコア
仕様に準拠する標準 CompactPCI シャーシで動作します。
PXI 特有の機能は、CompactPCI バスの J2 コネクタに実装されていま
す。PXI デバイスは、そのデバイスによって使用されているラインを駆動
しないサブバスを持つ任意の CompactPCI シャーシと互換性がありま
す。サブバスがこれらのラインを駆動できる場合でも、PXI デバイスはサ
ブバスの端子がデフォルトで無効になっていて、有効にしない限り互換性
があります。
注意
これらのラインがサブバスによって駆動されると損傷する場合があります。
NI は、不適切な信号の接続による損傷に対する責任を負いません。
データの転送方法
PCI バスを介した主なデータ転送方法は、ダイレクトメモリアクセス
（DMA）
、割り込み要求（IRQ）、およびプログラム I/O の 3 つです。
ダイレクトメモリアクセス（DMA）
DMA は、デバイスとコンピュータメモリ間で CPU を関与させずにデー
タを転送する方法です。使用可能な転送方法の中では、DMA が一番速い
データ転送方法になります。ナショナルインスツルメンツでは、DMA
ハードウェア / ソフトウェア技術を利用して、高いスループットレートと
システム効率を実現しています。DMA は、サポートされる DAQ デバイ
スのデフォルトのデータ転送方法です。
© National Instruments Corporation
11-3
NI 6232/6233 ユーザマニュアル
第 11 章
バスインタフェース
割り込み要求（IRQ）
IRQ は、データ転送要求の実行を CPU に依存します。デバイスはデータ
転送の準備が完了すると CPU に通知します。データの転送速度は、CPU
が割り込み要求を実行できるレートに緊密にカプリングされます。CPU
が割り込みを対処できるレートより速いレートで割り込みを使用してデー
タを転送しようとすると、システムがフリーズする場合があります。
プログラム I/O
プログラム I/O は、ユーザのプログラムでデータの転送を行うデータ転
送方法です。プログラムにおける読み取りまたは書き込みの各呼び出しに
より、データ転送が開始されます。プログラム I/O は、ソフトウェアタ
イミング（オンデマンド）操作に通常使用されます。詳細については、
第 5 章「バスインタフェース」の「ソフトウェアタイミング生成」セク
ションを参照してください。
データ転送方法を DMA と IRQ の間で切り替える
PCI または PXI M シリーズデバイスでは、各測定および集録回路（AI や
AO など）に専用の DMA チャンネルがあります。ほとんどのアプリケー
ションでは、すべてのデータ転送に DMA が使用されます。
ただし、NI-DAQmx では DMA を無効にし、割り込みを使用できます。
NI-DAQmx を使用して、DMA と割り込み間でデータの転送方法を変更
するには、データ転送方法（Data Transfer Mechanism）プロパティ
ノードを使用します。
NI 6232/6233 ユーザマニュアル
11-4
ni.com/jp
12
トリガ
「トリガ」とは、データ集録の開始や停止などのアクションを発生させる
信号を指します。トリガを構成するには、トリガの生成方法とトリガの発
生要因となるアクションを決定します。NI 6232/6233 デバイスは、内部
ソフトウェアトリガと外部デジタルトリガの両方をサポートします。デバ
イスの各サブシステムに対してトリガが実行可能な動作については、以下
のセクションを参照してください。
•
•
•
第 4 章、「トリガ」の「アナログ入力トリガ」セクション
第 5 章、「アナログ出力」の「アナログ出力トリガ」セクション
第 7 章、「カウンタ」の「カウンタトリガ」セクション
デジタルソースによるトリガ
DAQ デバイスは、デジタル信号でトリガを生成できます。ソースおよび
エッジを指定する必要があります。デジタルソースとして、PFI、RTSI、
または PXI_STAR を使用できます。
エッジは、デジタル信号の立ち上がりエッジまたは立ち下がりエッジのど
ちらかにすることができます。立ち上がりエッジは、LOW 論理レベルか
ら HIGH 論理レベルへの遷移です。立ち下がりエッジは HIGH から LOW
の遷移です。
図 12-1 は、立ち下がりエッジのトリガを示します。
5V
䊂䉳䉺䊦䊃䊥䉧
0V
┙䈤ਅ䈏䉍䉣䉾䉳䈪㓸㍳䈏㐿ᆎ䈘䉏䉎
図 12-1
© National Instruments Corporation
12-1
立ち下がりエッジトリガ
NI 6232/6233 ユーザマニュアル
第 12 章
トリガ
また、DAQ デバイスをプログラムして、デジタルソースからのトリガに
応じて動作を実行することができます。動作は以下に影響を与えることが
できます。
•
•
•
NI 6232/6233 ユーザマニュアル
アナログ入力集録
アナログ出力生成
カウンタ動作
12-2
ni.com/jp
A
デバイス特有の情報
この付録には、
「NI 6232」と「NI 6233」M シリーズ絶縁デバイスのデバ
イスピン配列、仕様、ケーブルとアクセサリのオプション、およびその他
の情報が含まれています。
ここに記載されていないデバイスのドキュメントについては、ni.com/
manuals を参照してください。
NI 6232
NI 6232 ピン配列
図 A-1 は、NI 6232 のピン配列を示します。
各信号の詳細については、第 3 章、「コネクタ情報」の「I/O コネクタ信
号の説明」セクションを参照してください。
© National Instruments Corporation
A-1
NI 6232/6233 ユーザマニュアル
付録 A
デバイス特有の情報
AI 8
AI 1
AI 2
AI 11
AI GND
AI 12
AI 5
AI 6
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
AI 7
NC
AO 0
AO GND
㪧㪝㪠㩷㪈㪆㪧㪇㪅㪈䋨౉ജ䋩
PFI 2/P0.2䋨౉ജ䋩
PFI 4/P0.4䋨౉ജ䋩
P1.VCC
PFI 7/P1.1䋨಴ജ䋩
PFI 8/P1.3䋨಴ജ䋩
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
AI 0
AI 9
AI GND
AI 10
AI 3
AI 4
AI 13
NC
AI 14
AI 15
NC
㪘O 㪈
PFI 0/P0.0䋨౉ജ䋩
P0.GND
PFI 3/P0.3䋨౉ജ䋩
PFI 5/P0.5䋨౉ജ䋩
PFI 6/P1.0䋨಴ജ䋩
PFI 8/P1.2䋨಴ജ䋩
P1.GND
NC = ធ⛯䈭䈚
図 A-1
表 A-1
NI 6232 ピン配列
NI 6232 デバイスのデフォルト NI-DAQmx カウンタ / タイマピン
カウンタ / タイマ信号
デフォルトのピン番号（名前）
ポート
CTR 0 SRC
13 (PFI 0)
P0.0
CTR 0 GATE
32 (PFI 1)
P0.1
CTR 0 AUX
33 (PFI 2)
P0.2
CTR 0 OUT
17 (PFI 6)
P1.0
CTR 0 A
13 (PFI 0)
P0.0
CTR 0 Z
32 (PFI 1)
P0.1
CTR 0 B
33 (PFI 2)
P0.2
CTR 1 SRC
15 (PFI 3)
P0.3
CTR 1 GATE
34 (PFI 4)
P0.4
CTR 1 AUX
16 (PFI 5)
P0.5
CTR 1 OUT
36 (PFI 7)
P1.1
NI 6232/6233 ユーザマニュアル
A-2
ni.com/jp
付録 A
表 A-1
NI 6232 デバイスのデフォルト NI-DAQmx カウンタ / タイマピン（続き）
カウンタ / タイマ信号
メモ
デバイス特有の情報
デフォルトのピン番号（名前）
ポート
CTR 1 A
15 (PFI 3)
P0.3
CTR 1 Z
34 (PFI 4)
P0.4
CTR 1 B
16 (PFI 5)
P0.5
デフォルトの NI-DAQmx カウンタ入力の詳細については、『NI-DAQmx ヘル
プ』または『LabVIEW 8.x ヘルプ』で「カウンタ信号を接続する」を参照して
ください。
NI 6232 仕様
NI 6232 デバイスの詳細は、NI-DAQ デバイスドキュメントブラウザまた
は ni.com/manuals で利用可能な『NI 6232/6233 仕様』を参照してくだ
さい。
NI 6232 のアクセサリとケーブルのオプション
このセクションでは、NI 6232 デバイスのケーブルとアクセサリの一部の
オプションについて説明します。新規デバイスを含むその他のアクセサリ
のオプションについては、ni.com/jp を参照してください。
ネジ留め式端子
ナショナルインスツルメンツは、数種類のネジ留め式端子台を提供してい
ます。SH37F-37M ケーブルを使用して、NI 6232 デバイスを以下のよう
な端子台に接続できます。
•
•
•
•
•
CB-37F-HVD—37 ピン DIN レールネジ留め式端子台、UL 認証、
30 Vrms、42.4 Vpk、または 60 VDC に電圧低下
CB-37FH— 水平 DIN マウント、37 ピンネジ留め式端子台
CB-37FV— 垂直 DIN マウント、37 ピンネジ留め式端子台
CB-37F-LP— 省スペースタイプ、37 ピンネジ留め式端子台
TB-2621—37 ピン PXI ネジ留め式端子台、UL 認証、30 Vrms、
42.4 Vpk、または 60 VDC に電圧低下
RTSI
RTSI バスケーブルを使用して、M シリーズ、E シリーズ、CAN、その他
の測定デバイス、ビジョンデバイス、およびモーションデバイスなどの
PCI デバイス間で、タイミングおよび同期信号を接続します。PXI デバイ
スはタイミングおよび同期用に PXI バックプレーンを使用するため、ケー
ブルは不要です。
© National Instruments Corporation
A-3
NI 6232/6233 ユーザマニュアル
付録 A
デバイス特有の情報
ケーブル
ほとんどのアプリケーションで、以下のケーブルを使用することができま
す。
•
•
•
SH37F-37M-x—37 ピンメスーオスシールド I/O ケーブル、UL 規格
準拠、30 Vrms、42.4 Vpk、または 60 VDC に電圧低下
R37F-37M-1—37 ピンメス - オスリボン I/O ケーブル
SH37F-P-4—37 ピンメス - ピッグテイルシールド I/O ケーブル
カスタムケーブルおよび接続
カスタムケーブルのソリューションの詳細については、第 2 章、「DAQ
システムの概要」の「カスタムケーブル」セクションを参照してくださ
い。
NI 6233
NI 6233 ピン配列
図 A-1 は、NI 6233 のピン配列を示します。
各信号の詳細については、第 3 章、「コネクタ情報」の「I/O コネクタ信
号の説明」セクションを参照してください。
NI 6232/6233 ユーザマニュアル
A-4
ni.com/jp
付録 A
AI 8
AI 1
AI 2
AI 11
AI GND
AI 12
AI 5
AI 6
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
AI 7
NC
AO 0
AO GND
PFI 1/P0.1䋨౉ജ䋩
PFI 2/P0.2䋨౉ജ䋩
PFI 4/P0.4䋨౉ജ䋩
P1.GND
PFI 7/P1.1䋨಴ജ䋩
PFI 8/P1.3䋨಴ജ䋩
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
デバイス特有の情報
AI 0
AI 9
AI GND
AI 10
AI 3
AI 4
AI 13
NC
AI 14
AI 15
NC
A㪦㩷㪈
PFI 0/P0.0䋨౉ജ䋩
P0.GND
PFI 3/P0.3䋨౉ജ䋩
PFI 5/P0.5䋨౉ജ䋩
PFI 6/P1.0䋨಴ജ䋩
PFI 8/P1.2䋨಴ജ䋩
P1.VCC
NC = ធ⛯䈭䈚
図 A-2
表 A-2
NI 6233 ピン配列
NI 6233 デバイスのデフォルト NI-DAQmx カウンタ / タイマピン
カウンタ / タイマ信号
デフォルトのピン番号（名前）
ポート
CTR 0 SRC
13 (PFI 0)
P0.0
CTR 0 GATE
32 (PFI 1)
P0.1
CTR 0 AUX
33 (PFI 2)
P0.2
CTR 0 OUT
17 (PFI 6)
P1.0
CTR 0 A
13 (PFI 0)
P0.0
CTR 0 Z
32 (PFI 1)
P0.1
CTR 0 B
33 (PFI 2)
P0.2
CTR 1 SRC
15 (PFI 3)
P0.3
CTR 1 GATE
34 (PFI 4)
P0.4
CTR 1 AUX
16 (PFI 5)
P0.5
CTR 1 OUT
36 (PFI 7)
P1.1
© National Instruments Corporation
A-5
NI 6232/6233 ユーザマニュアル
付録 A
デバイス特有の情報
表 A-2
NI 6233 デバイスのデフォルト NI-DAQmx カウンタ / タイマピン（続き）
カウンタ / タイマ信号
メモ
デフォルトのピン番号（名前）
ポート
CTR 1 A
15 (PFI 3)
P0.3
CTR 1 Z
34 (PFI 4)
P0.4
CTR 1 B
16 (PFI 5)
P0.5
デフォルトの NI-DAQmx カウンタ入力の詳細については、『NI-DAQmx ヘル
プ』または『LabVIEW 8.x ヘルプ』で「カウンタ信号を接続する」を参照して
ください。
NI 6233 仕様
NI 6233 デバイスの詳細は、NI-DAQ デバイスドキュメントブラウザまた
は ni.com/manuals で利用可能な『NI 6233 仕様』を参照してください。
NI 6233 のアクセサリとケーブルのオプション
このセクションでは、NI 6233 デバイスのケーブルとアクセサリの一部の
オプションについて説明します。新規デバイスを含むその他のアクセサリ
のオプションについては、ni.com/jp を参照してください。
ネジ留め式端子
ナショナルインスツルメンツは、数種類のネジ留め式端子台を提供してい
ます。SH37F-37M ケーブルを使用して、NI 6233 デバイスを以下のよう
な端子台に接続できます。
•
•
•
•
•
CB-37F-HVD—37 ピン DIN レールネジ留め式端子台、UL 認証、
30 Vrms、42.4 Vpk、または 60 VDC に電圧低下
CB-37FH— 水平 DIN マウント、37 ピンネジ留め式端子台
CB-37FV— 垂直 DIN マウント、37 ピンネジ留め式端子台
CB-37F-LP— 省スペースタイプ、37 ピンネジ留め式端子台
TB-2621—37 ピン PXI ネジ留め式端子台、UL 認証、30 Vrms、
42.4 Vpk、または 60 VDC に電圧低下
RTSI
RTSI バスケーブルを使用して、M シリーズ、E シリーズ、CAN、その他
の測定デバイス、ビジョンデバイス、およびモーションデバイスなどの
PCI デバイス間で、タイミングおよび同期信号を接続します。PXI デバイ
スはタイミングおよび同期用に PXI バックプレーンを使用するため、ケー
ブルは不要です。
NI 6232/6233 ユーザマニュアル
A-6
ni.com/jp
付録 A
デバイス特有の情報
ケーブル
ほとんどのアプリケーションで、以下のケーブルを使用することができま
す。
•
•
•
SH37F-37M-x—37 ピンメスーオスシールド I/O ケーブル、UL 規格
準拠、30 Vrms、42.4 Vpk、または 60 VDC に電圧低下
R37F-37M-1—37 ピンメス - オスリボン I/O ケーブル
SH37F-P-4—37 ピンメス - ピッグテイルシールド I/O ケーブル
カスタムケーブルおよび接続
カスタムケーブルのソリューションの詳細については、第 2 章、「DAQ
システムの概要」の「カスタムケーブル」セクションを参照してくださ
い。
© National Instruments Corporation
A-7
NI 6232/6233 ユーザマニュアル
トラブルシューティング
B
このセクションでは、M シリーズデバイスについての一般的な質問を掲
載しています。質問に対する回答が見つからない場合は、
ni.com/jp/kb からナショナルインスツルメンツの技術サポートデータ
ベースを参照してください。NI 製品についてよくある質問 (FAQ) の回答
を記載した多くのドキュメントが用意されています。
アナログ入力
複数のチャンネルをサンプル中に、クロストークまたはゴースト電圧が起
こります。これはどういう意味でしょうか？
マルチプレクサで一連の高出力インピーダンスソースをサンプルすると起
きる、
「電荷注入」と呼ばれる現象が発生している可能性があります。マ
ルチプレクサはスイッチトキャパシタで作られたスイッチを内蔵していま
す。チャンネルの 1 つ、たとえば AI 0 がマルチプレクサで選択されると、
キャパシタは電荷を蓄積します。次のチャンネル、たとえば AI 1 が選択
されると、蓄積された電荷が AI 1 を介して逆に漏れます。AI 1 に接続さ
れたソースの出力インピーダンスが十分に高ければ、AI 1 の読み取り値
は AI 0 の電圧に影響されます。この問題を避けるには、M シリーズデバ
イスに接続する前に、各高インピーダンスソースに対してユニティゲイン
を持つ演算アンプ（オペアンプ）付きの電圧フォロワを使用します。そう
でなければ、各チャンネルのサンプルレートを下げる必要があります。
チャンネルのクロストークが発生するもう 1 つの主な理由は、さまざま
なゲインで複数のチャンネルをサンプルすることです。この場合、整定時
間が長くなります。異なるゲインでのチャンネルのサンプルおよび電荷注
入の詳細については、第 4 章、「アナログ入力」の「マルチチャンネルス
キャンに関する注意事項」セクションを参照してください。
デバイスを差動アナログ入力接地基準モードで使用し、差動入力信号を接
続しましたが、測定値が変則的で急激に変動します。何が問題なのでしょ
うか？
DIFF モードで、DAQ デバイスからの測定値が変則的で急激に変動する場
合は、接地基準接続を確認する必要があります。デバイス接地を基準にす
ると、信号は浮動している場合があります。DIFF モードを使用している
場合も、デバイス基準と同じグランドレベルが信号の基準であることが必
要です。高コモンモード除去比（CMRR）を維持しながら、この基準を
© National Instruments Corporation
B-1
NI 6232/6233 ユーザマニュアル
付録 B
トラブルシューティング
達成するさまざまな方法があります。これらの方法の詳細については、
第 4 章、「アナログ入力」の「アナログ電圧入力信号を接続する」を参照
してください。
AI GND は AI コモン信号で、デバイスのグランド接続ポイントに直接接
続されます。デバイスへの一般的なアナロググランド接続ポイントが必要
な場合は、この信号を使用できます。詳細については、第 4 章、「アナロ
グ入力」の「差動接続に関する注意事項」セクションを参照してくださ
い。
AI チャンネルを M シリーズデバイスでサンプルするには、どのように
AI サンプルクロックおよび AI 変換クロック信号を使用しますか？
M シリーズのデバイスは、ai/SampleClock と ai/ConvertClock を
使って間隔サンプリングを行います。図 B-1 が示すように、
ai/SampleClock は以下の式によって決定されるサンプル周期を制御し
ます。
1/ サンプル周期 = サンプルレート
図 B-1
ai/SampleClock と ai/ConvertClock
ai/ConvertClock は、以下の式によって決定される変換周期を制御しま
す。
1/ 変換周期 = 変換レート
この方法では、全体のサンプルレートに対して複数のチャンネルを比較的
迅速にサンプルすることができ、チャンネル間の遅延が一定でほぼ完全な
同時効果があります。
NI 6232/6233 ユーザマニュアル
B-2
ni.com/jp
付録 B
トラブルシューティング
アナログ出力
出力信号にグリッチが発生しています。これを抑えるにはどうしたらよい
でしょうか？
DAC を使用して波形を生成する場合、出力信号でグリッチが発生するこ
とがあります。これらのグリッチは、DAC の電圧が切り替わるときに解
放されるチャージによって発生するものであり、正常です。最大グリッチ
は DAC コードの最大ビットが変化するときに発生します。ローパスグ
リッチ除去フィルタを作成して、これらのグリッチを周波数や出力信号の
特性に応じてある程度除去することができます。グリッチを抑える詳細に
ついては、ni.com/jp/support を参照してください。
カウンタ
ソースの連続するエッジの前に、バッファ型カウンタ測定の複数のサンプ
ルクロックが起こると、動作が異常になります。この原因は？
「重複カウント防止」を使用すると、低速または非周期的な外部ソースが
使用される一部のアプリケーションで、カウンタはカウンタ測定用に正常
なデータを返します。
詳細については、第 7 章、「カウンタ」の「重複カウント防止」セクショ
ンを参照してください。
カウンタ信号は M シリーズデバイスにどのようにして接続しますか？
カウンタ信号の接続の詳細については、第 7 章、「カウンタ」の「一時停
止トリガ」セクションを参照してください。
© National Instruments Corporation
B-3
NI 6232/6233 ユーザマニュアル
技術サポートおよびプロフェッ
ショナルサービス
C
技術サポートおよびその他のサービスについては、NI のウェブサイト
（ni.com/jp）の下記のセクションを参照してください。
•
サポート — 技術サポート（ni.com/jp/support）には以下のリ
ソースがあります。
–
セルフヘルプリソース — 質問に対する回答やソリューションが
必要な場合は、ナショナルインスツルメンツのウェブサイト
（ni.com/jp/support）でソフトウェアドライバとアップデー
ト、検索可能な技術サポートデータベース、製品マニュアル、
トラブルシューティングウィザード、種類豊富なサンプルプログ
ラム、チュートリアル、アプリケーションノート、計測器ドライ
バなどをご利用いただけます。ユーザ登録されたお客様は、
NI ディスカッションフォーラム（ni.com/jp/dforum）にアク
セスすることもできます。
–
標準サポート・保守プログラム（SSP） —NI のアプリケーショ
ンエンジニアによる電話または E メールでの個別サポート、
サービスリソースセンターからのオンデマンドトレーニングモ
ジュールのダウンロードが可能となるプログラムです。このプロ
グラムには製品ご購入時にご加入いただき、その後 1 年ごとに
契約更新してサービスを継続することができます。
その他の技術サポートオプションについては、ni.com/jp/
services をご覧いただくか、ni.com/contact からお問い合
わせください。
•
トレーニングと認定 — 自習形式のコースキットやインストラクタに
よる実践コースなどのトレーニングおよび認定プログラムについて
は、ni.com/jp/training を参照してください。
•
システムインテグレーション — 時間の制約がある場合や社内の技術
リソースが不足している場合、またはプロジェクトで簡単に解消しな
い問題がある場合などは、ナショナルインスツルメンツのアライアン
スパートナーによるサービスをご利用いただけます。詳しくは、NI 営
業所にお電話いただくか、ni.com/jp/alliance をご覧ください。
•
適合宣言（DoC） — 適合宣言とは、適合宣言書によるさまざまな欧
州閣僚理事会指令への適合宣言です。この制度により、電磁両立性
（EMC) に対するユーザ保護や製品の安全性に関する情報が提供され
ます。ご使用の製品の適合宣言は、ni.com/certification（英語）
から入手できます。
© National Instruments Corporation
C-1
NI 6232/6233 ユーザマニュアル
付録 C
技術サポートおよびプロフェッショナルサービス
•
Calibration Certificate— ご使用の製品でキャリブレーションがサ
ポートされている場合、ni.com/calibration から Calibration
Certificate（英語）を取得できます。
NI のウェブサイト（ni.com/jp）を検索しても問題が解決しない場合は、
NI の国内営業所または米国本社までお問い合わせください。海外支社の電
話番号は、このマニュアルの冒頭に記載されています。また、NI ウェブサ
イトの Worldwide Offices セクション（ni.com/niglobal（英語）
）か
ら海外支社のウェブサイトにアクセスすることもできます。各支社のサイ
トでは、お問い合わせ先、サポート電話番号、E メールアドレス、現行の
イベント等に関する最新情報を提供しています。
NI 6232/6233 ユーザマニュアル
C-2
ni.com/jp
用語集
数字 / 記号
%
パーセント。
°
度。
+
正の数、またはプラス。
–
負の数、またはマイナス。
/
～につき。
±
プラスまたはマイナス。
Ω
オーム。
<
～未満。
>
～より大きい。

～以下。

～以上。
A
A
Ampere（アンペア）。電流の単位。
A/D
アナログ・デジタル。A/D 変換器として使用されることが最も多い。
AC
Alternating Current（交流）。
ADE
アプリケーション開発環境。
AI
1. Analog Input（アナログ入力）。
2. アナログ入力チャンネル信号。
AI GND
アナログ入力グランド。
AI SENSE
アナログ入力センス。
AO
Analog Output（アナログ出力）。
© National Instruments Corporation
G-1
NI 6232/6233 ユーザマニュアル
用語集
AO 0
Analog Channel 0 Output Signal（アナログチャンネル 0 出力信号）。
AO 1
Analog Channel 1 Output Signal（アナログチャンネル 1 出力信号）。
AO 2
Analog Channel 2 Output Signal（アナログチャンネル 2 出力信号）。
AO 3
Analog Channel 3 Output Signal（アナログチャンネル 3 出力信号）。
AO GND
Analog Output Ground Signal（アナログ出力グランド信号）。
ASIC
特定用途向け集積回路。特定の顧客用に特定の機能を実行するために設
計、製造される半導体の独自のコンポーネント。
B
b
ビット。2 進数、0 か 1 のいずれか。
B
バイト。データの 8 つの関連ビット、8 ビットの 2 進数。1 バイトのデー
タ保存に必要となるメモリ量を表す際にも使用されます。
BNC
Bayonet-Neill-Concelman。信号接続またはインピーダンスが制御され
たアプリケーションでシールドケーブルが必要な場合に使用される同軸
ケーブルの種類。
C
C
摂氏。
CE
欧州排ガス規制基準。
CMOS
Complementary Metal-Oxide Semiconductor（相補型 MOS）。
CMRR
コモンモード除去比。コモンモードの信号からの干渉を除去する差動アン
プの機能の基準。通常はデジベル（dB）単位で表されます。
D
D GND
デジタルグランド信号。
D-SUB コネクタ
シリアルコネクタ。
NI 6232/6233 ユーザマニュアル
G-2
ni.com/jp
用語集
DAC
D/A 変換器。デジタル数値を対応するアナログ電圧または電流に変換す
る電子デバイス（多くの場合、集積回路）
。
計測分野では、DAC を使用して任意の波形を生成します。DAC に入力
される波形は、ソフトウェアのアルゴリズムにより計算され定義されるデ
ジタルパターンです。
DAQ
1. Data acquisition（データ集録）。センサ、トランスデューサ、テス
トプローブやフィクスチャなどから電気信号を集めて測定し、それを
処理用にコンピュータに入力するプロセス。
2. Data acquisition（データ集録）。コンピュータに接続された A/D デ
バイスや DIO デバイスで同種類の電気信号を集めて測定し、場合に
よっては同じコンピュータ内の D/A デバイスや DIO デバイスにより
制御信号を生成するプロセス。
DAQ-STC2
データ集録システムのタイミングコントローラチップ。
DAQ デバイス
データを集録または生成するデバイスで、複数のチャンネルや変換デバイ
スを含むことが可能です。DAQ デバイスには、プラグインデバイス、
PCMCIA カード、コンピュータの USB または 1394（Firewire®）ポート
に接続する DAQPad デバイスが含まれます。SCXI モジュールは DAQ
デバイスとみなされます。
dB
デシベル。2 つの信号レベルの比率の対数測定を表す単位。ボルト単位の
信号では、1 dB は 20log10 V1/V2 で計算されます。
DC
Direct Current（直流）。DC 電圧、DC 電流、DC 電力など、多くの異な
る種類の DC 測定があります。
DIO
Digital Input/Output（デジタル入出力）。
DMA
Direct Memory Access（ダイレクトメモリアクセス）。プロセッサが他
のタスクを実行している間に、コンピュータのメモリとバス上のデバイス
またはメモリ間でデータを転送する方法。DMA は、コンピュータのメモ
リでデータを転送する最も高速な方法。
DMA コントローラチッ
CPU から独立して、メモリと I/O デバイス間の転送を実行します。
プ
E
EEPROM
Electrically Erasable Programmable Read-Only Memory（電気的消
去可能な読み出し専用メモリ）
。電気信号を使用して消去し、再プログラ
ム可能な ROM。一部の SCXI モジュールに、測定補正係数を格納する
EEPROM が含まれます。
© National Instruments Corporation
G-3
NI 6232/6233 ユーザマニュアル
用語集
EXTREF
外部基準信号。
F
FIFO
First-In-First-Out メモリバッファ。最も古い値（先に入った値）を先に出
すシフトレジスタのような役割をする、データバッファリングの手法。多
くの DAQ 製品や計測器が FIFO を使用してデジタルデータを A/D 変換器
からバッファリング、またはバス転送の前または後にデータをバッファリ
ングします。
最初に格納されたデータは、最初にアクセプタに送信されるデータです。
通常、FIFO は、データが回収または出力されるまで、送受信するデータ
を一時的に格納するために DAQ デバイスで使用されます。たとえば、割
り当てを調整し、多くの場合 DMA コントローラのプログラムが必要なプ
ロセスであるシステムメモリへのデータの読み取りが終了するまで、アナ
ログ入力 FIFO は A/D 変換の結果を格納します。このプロセスには数ミ
リ秒かかる場合があります。この間、後のデータ回収用にデータが FIFO
に蓄積されます。大きな FIFO では、より長い待ち時間を必要とする場合
があります。アナログ出力の場合、波形データを先に FIFO に格納するこ
とができるため、FIFO ではより速いアップデートレートが許可されます。
これにより、システムメモリから DAQ デバイスへデータを取得する際の
待ち時間による影響を削減できます。
FREQ OUT
周波数出力信号。
ft
フィート。
G
GND
グランドを参照。
H
Hz
1. ヘルツ。周波数測定の SI 単位。1 ヘルツ（Hz）= 1 サイクル / 秒。
2. 毎秒読み取られるスキャン数および書き込まれる更新数。
I
I/O
入出力。通信チャンネル、オペレータインタフェースデバイス、データ集
録と制御インタフェースなどを含む、コンピュータシステムとの間での
データの転送。
NI 6232/6233 ユーザマニュアル
G-4
ni.com/jp
用語集
in.
インチ。
IOH
電流、出力 HIGH。
IOL
電流、出力 LOW。
IRQ
割り込み、割り込み要求ラインを参照。
K
kHz
キロヘルツ。周波数の単位、1 kHz = 103 = 1,000 Hz。
kS
1000 サンプル。
L
LabVIEW
グラフィカルなプログラミング言語。
LED
発光ダイオード。半導体の光源。
LSB
Least Significant Bit（最下位ビット）。
M
m
メートル。
MHz
メガヘルツ。周波数の単位、1 MHz = 106 Hz = 1,000,000 Hz。
MIO
マルチファンクション I/O。DAQ モジュール。複数のアナログ入力チャ
ンネル、デジタル I/O チャンネル、タイミング、そしてオプションでア
ナログ出力チャンネルを持つデータ集録製品の種類を表す。MIO 製品は、
広範囲な信号タイプと柔軟性のため、小型の混合シグナルテスタとみなす
ことができます。また、マルチファンクション DAQ としても知られてい
ます。
MITE
MXI Interface To Everything。ナショナインスツルメンツにより設計さ
れた、PCI バスインタフェースを実装するカスタム ASIC。MITE は、PCI
バス上で高速データ転送のバスマスタをサポートしています。
© National Instruments Corporation
G-5
NI 6232/6233 ユーザマニュアル
用語集
mux
マルチプレクサ。単一の出力に対して、多くの入力から 1 つを選択する
半導体または電気機械スイッチ。主な DAQ カードは入力にマルチプレク
サがあり、一度に多くのチャンネルから 1 つ選択することを許可します。
単一のアナログ入力チャンネルで複数の信号を測定するために、通常は高
速で各入力を出力に連続して接続する複数の入力を持つスイッチデバイ
ス。
M シリーズ
計測器クラスのアーキテクチャで、以前の E シリーズのアーキテクチャ
に基づいて新規機能が追加されたマルチチャンネルデータ集録デバイス。
N
NI
National Instruments（ナショナルインスツルメンツ）。
NI-DAQ
DAQ デバイスおよび SCXI コンポーネントを使用するために必要なドラ
イバソフトウェア。一部のデバイスは従来型 NI-DAQ（レガシー）
、その
他のデバイスは NI-DAQmx を使用します。
NI-DAQmx
測定デバイスを制御するための、新しい VI、関数、開発ツールが搭載さ
れた最新の NI-DAQ ドライバ。NI-DAQmx は、LabVIEW、
LabWindows/CVI、Measurement Studio などで使用するためにデバ
イスのチャンネルや計測タスクを構成できる DAQ アシスタント、より高
速なシングルポイントアナログ入出力などのパフォーマンスの向上、以前
の NI-DAQ バージョンよりも少ない関数と VI で簡単に DAQ アプリケー
ションが作成できる API を装備する点などで、NI-DAQ の以前のバー
ジョンよりも優れています。
NI-PGIA
計装用アンプを参照。
NRSE
非基準化シングルエンドモード。すべての測定が共通の（NRSE）測定シ
ステムの基準に対して行われますが、この基準に対する電圧は測定システ
ムグランドに対する場合と異なる場合があります。
P
PCI
PFI
Peripheral Component Interconnect（周辺機器相互接続）。ISA およ
び EISA に代わるものとしてインテルが開発した高性能の拡張バスアーキ
テクチャ。理論上の最大転送レートは 132 MB/s です。
Programmable Function Interface（プログラム可能な機能的インタ
フェース）
。
PGIA
プログラマブルゲイン計装用アンプ。
NI 6232/6233 ユーザマニュアル
G-6
ni.com/jp
用語集
ppm
Parts per Million（100 万分の 1）。
PXI
特殊な機械的、電気的、およびソフトウェアの機能を持つ CompactPCI
に基づいたモジュール計測用の耐久性があるオープンシステム。PXIbus
規格は 1997 年にナショナルインスツルメンツによって最初に開発され、
現在は PXIbus Systems Alliance によって管理されています。
PXI Express
PCI Express eXtensions for Instrumentation（計測用 PCI Express 拡張
機構）
。2.5 Gbps で動作し、非同期および等時間間隔なデータ転送を提
供する完全シンプレックスシリアルバス規格である、PCI Express の PXI
実装。
PXI_STAR
各 PXI スロットにおける待ち時間が最小で高性能なデバイス同期のため
の、PXI バックプレーンの特殊なトリガライン。PXI スターコントローラ
のスロット 2 のデバイスのみが、このラインに信号を設定できます。PXI
スター信号の仕様と機能に関する詳細は、www.pxisa.org/specs にあ
る PXI の仕様を参照してください。
R
RSE
Referenced Single-Ended（基準化シングルエンド）構成。すべての測
定が共通の基準測定システムまたはグランドに対して実行されます。接地
測定システムとも呼ばれます。
RTSI
Real-Time System Integration（リアルタイムシステムインテグレー
ション）
。
RTSI バス
リアルタイムシステムインテグレーションバス。機能の正確な同期のた
め、デバイス上部のコネクタを使用して、DAQ デバイスを直接接続する
ナショナルインスツルメンツのタイミングバスです。
S
s
秒。
S
サンプル数。
SCC
Signal Conditioning Carriers。信号調節モジュール用のコンパクトなモ
ジュールフォームファクタ。
SCXI
Signal Conditioning eXtensions for Instrumentation（計測用信号調節
拡張機構）
。ノイズの多い PC 環境で、高レベル信号のみが DAQ デバイ
スに送られるように、センサ近くの外部シャーシ内で低レベル信号を調節
するためのナショナルインスツルメンツの製品シリーズ。
© National Instruments Corporation
G-7
NI 6232/6233 ユーザマニュアル
用語集
T
TC
ターミナルカウントを参照。
tgh
ゲートのホールド時間。
tgsu
ゲートのセットアップ時間。
tgw
ゲートのパルス幅。
tout
出力遅延時間。
tsc
ソースのクロック周期。
tsp
ソースのパルス幅。
TTL
Transistor-Transistor Logic（トランジスタトランジスタ論理回路）。特定
の方法で配線されたバイポーラトランジスタから成るデジタル回路。標準
的な中速デジタル技術。公称 TTL 論理レベルは、0 および 5 V です。
U
USB
ユニバーサルシリアルバス。コンピュータをキーボード、プリンタ、およ
びその他の周辺機器に接続するための、最大 12-Mbps の帯域幅を持つ
480 Mbit/s シリアルバス。USB 2.0 は、元の USB 仕様と互換性がありま
す。
V
V
ボルト。
Vcm
コモンモード電圧。
Vg
グランドループ電圧。
VIH
ボルト、入力 HIGH。
VIL
ボルト、入力 LOW。
Vin
入力電圧。
Vm
測定された電圧。
VOH
ボルト、出力 HIGH。
NI 6232/6233 ユーザマニュアル
G-8
ni.com/jp
用語集
VOL
ボルト、出力 LOW。
Vout
出力電圧。
Vs
信号ソース電圧。
あ
アーム
計測器に機能を実行するための準備をさせるプロセス。たとえば、デジタ
イザのトリガ回路がアームされているということは、適切なトリガ条件が
満たされるとデータ集録を開始する準備が完了していることを意味しま
す。
アナログ
振幅が連続的な値の信号。
アナログ出力信号
激変する離散的な値ではなく、滑らかに変化する連続的な値の出力信号。
アナログ信号
連続的に観察および表示することができる信号。
アナログトリガ
入力アナログ信号のユーザが選択したポイントで起こるトリガ。増加また
は減少する信号（正または負のスロープ）の特定レベルで発生するように
トリガを設定できます。アナログトリガは、ソフトウェアまたはハード
ウェアのいずれでも実行できます。ソフトウェア（LabVIEW）で実行す
る場合は、収集されたすべてのデータがシステムメモリに転送され、トリ
ガ状態に対して解析されます。アナログトリガをハードウェアで実行する
場合は、トリガ条件が発生するまで、データはシステムメモリに転送され
ません。
アナログ入力信号
離散的でなく滑らかに変化する連続的な値の入力信号。
アプリケーション
エンドユーザ機能を作成するソフトウェアプログラム。
い
位相差出力エンコーダ
2 トラック分の情報をデバイスに配置し、トラックの信号の位相を互いに
90 度ずらす、回転するデバイスのエンコーディング手法。これにより、
動きの方向を検出することが可能になります。
インタフェース
ハードウェア、ソフトウェア、またはユーザのいずれか、またはそれら複
数間での接続。たとえば、ハードウェアのインタフェースは、他の 2 つ
のハードウェアを接続します。
© National Instruments Corporation
G-9
NI 6232/6233 ユーザマニュアル
用語集
インピーダンス
1. オームまたはキャパシタンス / インダクタンスで表される回路の電気
特性。
2. 抵抗。
え
エッジ検出
方形波のエッジなど、アナログ信号のエッジを検出する方法。
エンコーダ
直線または回転の変位をデジタル信号やパルス信号に変換するデバイス。
最も一般的なエンコーダの種類は、不透明領域が交互にある回転ディス
ク、光源、および光検出器を使用する光学エンコーダです。
お
オフセット
アンプのオフセット電圧が原因となり信号に追加された不要な DC 電圧。
か
外部トリガ
DAQ 操作を開始させる外部ソースからの電圧パルス。
カウンタ
1. ソフトウェア。特定のオカーレンスのカウントを格納するために使用
されるメモリの場所。
2. ハードウェア。イベントをカウントする回路。計測器の場合は、周波
数カウンタを指します。
カウンタ / タイマ
外部パルスまたはクロックパルス（タイミング）をカウントする回路。
カウント
ゼロクロッシング、パルス、またはサイクルなどのイベント数。
確度
測定された信号を忠実に表す計測器またはセンサの性能の測度。この用語
は分解能に関連していませんが、確度レベルは計測器の分解能より優れる
ことはありません。
カスケード接続
別の高いカウンタに接続することにより、カウンタチップのカウントレン
ジを拡張するプロセス。
仮想チャンネル
チャンネルを参照。
関数
1. ビルトイン実行要素で、従来の言語の演算子、関数、またはステート
メントに匹敵する。
2. 入力と出力パラメータまたはそのどちらがあり、実行時に値を返す 1
行のコードによって実行されるソフトウェアの命令のセット。
NI 6232/6233 ユーザマニュアル
G-10
ni.com/jp
用語集
き
キャリブレーション
計測器の確度を判断するプロセス。正式には、キャリブレーションは標準
値に対する計測器の測定の関係を確立します。関係が確立されると、最高
の確度を得るために計測器を調整（キャリブレート）することができま
す。
キャリブレータ
計測器をキャリブレートするために使用される正確でトレーサブルな信号
ソース。
く
グランド
1. ピン。
2. 周囲のアースと同じ電位を持つ電気的に中性のワイヤ。通常、安全対
策として電流が通過しない回路。
3. 電気システムの共通の基準ポイント。
グリッチ
通常避けられない短時間の不要な信号の偏位。
クロック
グループで読み書きするためのタイミングを制御するハードウェアコン
ポーネント。
け
計装用アンプ
グランドに対する出力電圧が、電圧と 2 つの入力間の差異に比例する回
路。通常、計装用アンプには、高インピーダンス差動入力および高コモン
モード除去機能があります。
計測器ドライバ
特定の GPIB、VXI、または RS232 のプログラム可能な計測器、または特
定のプラグイン DAQ デバイスを制御するハイレベルのソフトウェア関
数。計測器ドライバには、関数の呼び出しが可能な言語から LabVIEW の
仮想計測器（VI）などのさまざまな形式があります。
こ
コネクタ
1. 電気接続を提供するデバイス。
2. 1 つまたは複数の回路を素早く接続および接続解除するための、ケー
ブルまたはシャーシに取り付けられたフィクスチャ（オスまたはメ
ス）
。フローチャートのポイントを接続する記号。
© National Instruments Corporation
G-11
NI 6232/6233 ユーザマニュアル
用語集
コモンモード除去
計測器のフロントエンドへの入力リードのプラスおよびマイナスの両方の
極性に共通する、電子ノイズの取り込みを除去する電子システムの機能。
コモンモード除去は、単に平衡または差動入力を持つシステムに対して適
切な規格です。
コモンモード信号
1. アンプのグランドに対する計装用アンプの入力に存在する電圧。
2. 計測器シャーシまたはコンピュータのグランドを基準とする、差動入
力からの信号。通常、50 または 60 Hz のハムのようなノイズ信号で
す。
さ
差動
差動モード。コンピュータのグランドから絶縁された 2 つの端子で構成
され、端子間の差異を測定するアナログ入力モード。
差動入力
1 つの端子とグランド間の電位差ではなく、2 つの端子間の電位差を測定
する入力回路。通常、平衡入力回路と関連付けられますが、不平衡なソー
スに使用される場合もあります。
サンプルカウンタ
チャンネルクロックの出力、つまり取得したサンプル数をカウントするク
ロック。同時サンプリングを実行するデバイスで、このカウンタはスキャ
ンクロックの出力をカウントし、その結果スキャン数も取得されます。
し
周期
信号の周期で、通常は同じ勾配のあるゼロ交差から次のゼロ交差までが測
定されます。信号の周期は、周波数の逆数です（Hz 単位）
。周期は記号 T
で示されます。
周期数
信号の周期の数。
周波数
単位時間あたりに交互に起こる信号数。
シングルエンド出力
出力信号が 1 つの出力端子とグランド間にある回路。
シングルエンド入力
単一の入力端子またはグランドの電圧に応答する回路。差動入力の項を参
照。
シングルバッファ
1 つまたは複数のチャンネルから指定されたサンプル数を集録して、集録
が完了するとデータを返すデバイスのこと。
信号
情報を含む波形。物理信号は、機械、電磁、またはその他の形式にもなり
ますが、多くの場合、測定のために電子形式に変換されます。
NI 6232/6233 ユーザマニュアル
G-12
ni.com/jp
用語集
信号ソース
信号を発生する装置の一般的用語。
信号調節
1. 長距離の転送または電圧入力計測器と整合させるために、トランス
デューサまたは他の信号が適切なレベルまたはレンジになるようにす
る電子機器。
2. デジタル化するために信号を処理すること。
す
スキャン
1 つまたは複数のアナログ / デジタル入力サンプル。通常、スキャン内の
入力サンプル数は、入力グループのチャンネル数に等しくなります。たと
えば、スキャンクロックのパルス 1 つが、グループ内の各アナログ入力
チャンネルから新規サンプル 1 つを集録するスキャンを 1 つ生成します。
スキャンインターバル
スキャンが初期化される頻度を制御し、AI サンプルクロック信号で規制
される。
スキャンレート
スキャンインターバルの逆数。
せ
絶縁
ある電圧までの 2 つの信号またはプレーンの間を電気的に分離すること。
絶縁バリア
一定量の電気的絶縁を 2 つの電気的プレーンの間に提供する電気的分離。
電流は、絶縁バリアで隔てられた 2 つの側を行き来したり伝達されるこ
とはありません。
センサ
物理的刺激（熱、光、音、圧力、動き、流れなど）に反応して、それに対
応する電気信号を生成するデバイス。センサの主な特徴は、感度、周波数
レンジ、および線形性にあります。
そ
ソースインピーダンス
電圧ソースの電流駆動能力（低いほど良）および電流ソースの電圧駆動能
力（高いほど良）を反映する信号ソースのパラメータ。
測定
物理特性の定量。実際には、計測は物理量または観測値を人間またはコン
ピュータが値を判断できる範囲に変換することです。
測定デバイス
M シリーズマルチファンクション I/O（MIO）デバイス、SCXI 信号調節
モジュール、スイッチモジュールなどの DAQ デバイス。
© National Instruments Corporation
G-13
NI 6232/6233 ユーザマニュアル
用語集
ソフトウェアアプリケー
ション
ご使用のコンピュータで使用し、会計、プログラム開発、測定、または
データ集録などのユーザ指向の機能を実行するプログラム。一方、オペ
レーティングシステムの機能は、特定のアプリケーションから独立するマ
シンの一般的な「ハウスキーピング」処理を基本的に実行します。オペ
レーティングシステムの機能には、データ（ファイルシステム）の保存、
複数のプログラムの同時処理（マルチタスク）
、ネットワークの相互接続、
印刷、およびキーボード / ユーザインタフェースの交互作用が含まれてい
ます。
ソフトウェアトリガ
ソフトウェアを使用してアナログトリガをシミュレートするトリガの手
法。
「条件付き回収」とも呼ばれています。
た
ターミナルカウント
カウンタの最大値。
タイムベース
時間または周波数ベースの測定の基本確度を制御する基準信号。計測器の
場合、タイムベースは内部クロックの確度を指す。
タスク
NI-DAQmx では、タスク自体に適用する 1 つまたは複数のチャンネル、
タイミング、トリガ、および他のプロパティの集合体。概念としては、タ
スクは実行する測定または生成を意味しています。
単一トリガモード
任意波形発生器がステージリストを一回だけ通過すること。
端子
データが通過するノード上のオブジェクトまたは領域。
単調性
デジタルコード入力の値が増加するとアナログ出力も常に増加する DAC
の特性。
ち
チャンネル
アナログまたはデジタル信号を適用または読み取るピンまたはワイヤ線。
アナログ信号は、シングルエンドまたは差動のいずれかです。デジタル信
号の場合は、ポートを形成するためにチャンネルをグループ化します。通
常、ポートは 4 つまたは 8 つのデジタルチャンネルで構成されています。
チャンネル間遅延
AI スキャンリストで連続するチャンネル間をサンプルするのに必要な時
間。チャンネル間遅延は、サンプルインターバル内でチャンネルリストに
すべてのチャンネルがサンプル可能となる速度以上である必要がありま
す。チャンネル間遅延が長くなると、次のチャンネルがサンプルされるま
での PGIA の整定時間が長くなります。チャンネル間遅延は、
ai/ConvertClock によって制御されます。
NI 6232/6233 ユーザマニュアル
G-14
ni.com/jp
用語集
て
データ集録
データ転送
「データ集録を開始」または「データ集録と制御」などのように、データ
を集録するという一般的な概念。DAQ の項を参照。
1 つのシステムから他のシステムへデジタルデータを移動する手法。
データ転送の方法には、DMA、割り込み、そしてプログラム I/O があり
ます。プログラム I/O の場合、CPU が単一データポイントを集録するた
めのソフトウェア信号を受信する度に、PC の CPU が DAQ デバイスか
らデータを読み取ります。割り込みベースのデータ転送は、DAQ デバイ
スが割り込みを CPU に送信し、DAQ デバイスから集録されたデータの
読み取りを CPU に指示します。DMA によるデータ転送の場合は、CPU
の代わりに DMA コントローラが使用され、集録されたデータがデバイス
からコンピュータのメモリに移動します。割り込みおよびプログラム I/O
でも高速なデータ転送は可能ですが、データ転送には CPU の使用が必要
となります。DMA のデータ転送では、高速なデータ集録が可能な上、同
時に他のタスクを実行するために CPU を解放することができます。
デジタル I/O
デジタル信号を生成および集録する計測器の機能。
スタティックデジタル I/O は、値が設定および固定されているか、また
は変化がほとんどない信号を指します。ダイナミックデジタル I/O は、
ほとんどの場合マルチ MHz クロックレートで、信号が連続的に変動して
いるデジタルシステムを指します。
デジタルアイソレータ
入力と出力の間の電圧を絶縁するもの。
デジタル信号
指定された法則に従った離散値のセットによる情報の表現。これらの値は
数値によって表現されます。
デジタルトリガ
HIGH および LOW の 2 つの離散レベルを持つ TTL レベル信号。
デバイス
複数のチャンネルと変換デバイスを含むプラグインデータ集録製品、カー
ド、またはパッド。プラグインボード、PCMCIA カード、およびコン
ピュータのパラレルポートに接続されるデバイス（DAQPad-1200 など）
は、すべて DAQ デバイスの例です。SCXI モジュールはデバイスとは異
なります（ただし、ハイブリッド製品である SCXI-1200 は例外）
。
電源
AC または DC 電力の 1 つまたは複数のソースを供給する機器。また、電
力供給としても知られています。
© National Instruments Corporation
G-15
NI 6232/6233 ユーザマニュアル
用語集
と
同期
1. ハードウェア — 基準クロックに同期されるイベントのプロパティ。
2. ソフトウェア — 操作を開始し、操作が完了した場合のみに返す関数
のプロパティ。つまり、同期プロセスは「ロック」され、この間他の
プロセスは実行できません。
ドライバ
デバイスまたはデバイスのタイプ特有なソフトウェアで、デバイスが受信
できるコマンドのセットが含まれます。
トランスデューサ
物理的刺激（熱、光、音、圧力、動き、流れなど）に反応して、それに対
応する電気信号を生成するデバイス。センサの項を参照。
トリガ
1. 何らかの形でデータの集録を開始するイベント。
2. 1 つまたは複数の計測器の機能を開始させる外部刺激。トリガの刺激
には、フロントパネルのボタン、外部入力電圧パルス、またはバスト
リガコマンドが含まれます。トリガは、信号レベルまたはスロープな
ど、集録される実際の信号の属性によって発生する場合もあります。
は
ハードウェア
回路基板、プラグインデバイス、シャーシ、エンクロージャ、周辺機器、
ケーブルなど、コンピュータシステムの物理的コンポーネント。
ハードウェアトリガ
集録開始時間を設定およびトリガ信号に対して既知の位置にあるデータを
集録するトリガ形式。
波形
1. 時間に応じた信号の瞬間的な振幅のプロット。
2. 特定のサンプルレートで集録された複数の電圧の読み取り。
バス
コンピュータ内の個々の回路を相互接続する導体の集まり。通常、バスは
I/O や他のデバイスを接続する拡張媒体。PC バスの例としては、PCI、
AT (ISA)、および EISA バスがあります。
バッファ
1. 集録または生成されたデータの一時的なストレージ。
2. 2 台のデバイス間の中間データを格納するメモリデバイス。
パルス
振幅が短時間の間に 0 付近から変動する信号。
パルス幅
パルスの立ち上がりから立ち下がりの傾き（50% の振幅）までの時間。
NI 6232/6233 ユーザマニュアル
G-16
ni.com/jp
用語集
ひ
非基準化信号ソース
絶対基準またはシステムグランドに接続されていない電圧信号がある信号
ソース。浮動型信号源とも呼ばれます。非基準化信号ソースの例として
は、電池、変圧器、熱電対などが挙げられます。
非同期
1. ハードウェア — 基準クロックに同期せずに任意の時間に発生するイ
ベントのプロパティ。
2. ソフトウェア — 操作を開始後、操作を完了する前に関数が返るよう
にする関数のプロパティ。
ふ
フィルタ
信号からノイズを選択的に除去、または一定の周波数レンジ成分を強調
し、他の周波数レンジ成分を弱める物理デバイスまたはデジタルアルゴリ
ズム。電子フィルタには、ローパス、バンドパス、そしてハイパスのタイ
プがあります。デジタルフィルタは、数値データを操作して、デジタル化
されたアナログデータで同等の操作を実行したり、ビデオ画像を改善する
ことができます。
フィルタ
測定する信号から不要な周波数コンポーネントをフィルタ処理する信号調
節のタイプ。
物理チャンネル
チャンネルを参照。
浮動型信号ソース
絶対的なシステムグランドの基準に接続されていない電圧信号がある信号
ソース。非基準化信号ソースとも呼ばれる。浮動型信号ソースの例とし
て、電池、変圧器、熱電対などが挙げられます。
プラグアンドプレイ対応 DIP スイッチやジャンパを使用せずにデバイス上のリソースを構成できる
デバイス
デバイス。スイッチレスデバイスポートとも呼ばれます。
1. コンピュータまたはリモートコントローラの通信接続。
2. デジタルポート。デジタルポートは 4 本または 8 本のデジタル入出力
のラインで構成されます。
プレトリガ
連続バッファをデータで満たしておくための DAQ デバイスで用いられて
いる手法。トリガ条件が満たされると、トリガ条件までのデータがサンプ
ルに含まれる。
フローティング
アースと計測器または回路間に、コモンモード電圧が存在する、または存
在する可能性のある状態。回路の HIGH または LOW の両側のいずれも
アース電位にありません。
ブロック図
プログラムまたはアルゴリズムの画像による描写または表現。
© National Instruments Corporation
G-17
NI 6232/6233 ユーザマニュアル
用語集
へ
変換レート
チャンネル間の遅延の逆数。
ほ
ポストトリガ
トリガが発生した後で、プログラムされたサンプル数を集録するための
DAQ デバイスで使用される手法。
ま
マイクロ（μ）
10–6 を表す数値の接頭辞。
マルチチャンネル
複数のチャンネルで同時に動作する無線通信システムのこと。個々のチャ
ンネルには、同一または異なる情報が含まれる場合があります。
マルチファンクション
MIO を参照。
DAQ
マルチプレクス
複数の信号を 1 つのチャンネルに割り当てること。mux の項を参照。
も
モジュール
ボードの組立てとその関連の機械部品、フロントパネル、オプションの
シールドなど。モジュールには、メインフレームで 1 つ以上のスロット
を占有するために必要なすべてが含まれます。SCXI および PXI デバイス
はモジュールです。
り
リアルタイム
1. 遅延なしで入力と同時に表示すること。
2. データを蓄積しておいて後で処理するのではなく、取得時に処理する
イベントまたはシステムのプロパティ。
3. 関連物理プロセスが発生する実時間に計算が実行され、その結果、計
算を物理プロセスの誘導に使用できること。
NI 6232/6233 ユーザマニュアル
G-18
ni.com/jp
用語集
れ
レンジ
指定された特性のセットでその間をセンサ、計測器、およびデバイスが動
作する最大および最小パラメータ。電圧レンジまたは周波数レンジの場合
もあります。
ろ
ローパスフィルタ
カットオフ周波数を下回る信号を渡し、その周波数を超える信号をブロッ
クするフィルタ。
わ
割り込み、割り込み要求 1. デバイスが他のデバイスにイベントの発生を通知する方法。
ライン
2. CPU が現在のタスクを中断して指定の動作を実行するよう指示する
コンピュータ信号。
© National Instruments Corporation
G-19
NI 6232/6233 ユーザマニュアル
索引
AO サンプルクロック信号、5-8
AO サンプルクロックタイムベース信号、
5-10
数値
10 MHz 基準クロック、10-3
100 kHz タイムベース、10-2
20 MHz タイムベース、10-2
2 信号エッジ間隔測定、7-19
単一、7-19
バッファ型、7-20
80 MHz ソースモード、7-39
80 MHz タイムベース、10-2
C
Calibration Certificate（NI リソース）、C-2
CompactPCI、PXI と使用する、11-3
Counter n Aux 信号、7-28
Counter n A 信号、7-29
Counter n B 信号、7-29
Counter n Gate 信号、7-28
Counter n HW Arm 信号、7-29
Counter n Internal Output 信号、7-30
Counter n Source 信号、7-27
Counter n TC 信号、7-30
Counter n Up_Down 信号、7-29
Counter n Z 信号、7-29
A
A/D 変換器、4-2
AI FIFO、4-2
ai/ConvertClock、4-25
ai/ConvertClockTimebase、4-27
ai/HoldCompleteEvent、4-28
ai/PauseTrigger、4-30
ai/ReferenceTrigger、4-29
ai/SampleClock、4-23
ai/SampleClockTimebase、4-24
ai/StartTrigger、4-28
AI 一時停止トリガ信号、4-30
AI 開始トリガ信号、4-28
AI 基準トリガ信号、4-29
AI サンプルクロック信号、4-23
AI サンプルクロックタイムベース信号、4-24
AI タイミング信号、4-19
AI チャンネル、AI サンプルクロックおよび
AI 変換クロックを使用してサンプルする、
B-2
AI データ集録方法、4-9
AI 変換クロック信号、4-25
AI 変換クロックタイムベース信号、4-27
AI ホールド完了イベント信号、4-28
ANSI C のドキュメント、xviii
AO FIFO、5-1
ao/PauseTrigger、5-7
ao/SampleClock、5-8
ao/SampleClockTimebase、5-10
ao/StartTrigger、5-6
AO 一時停止トリガ信号、5-7
AO 開始トリガ信号、5-6
© National Instruments Corporation
D
DAC、5-1
DAQ-STC2、2-2
DAQ ハードウェア、2-2
DMA
コントローラ、11-1
データ転送方法を変更する、11-4
転送方法として、11-3
F
FREQ OUT 信号、7-30
I
I/O コネクタ、3-1
NI 6232 ピン配列、A-1
NI 6233 ピン配列、A-4
I/O 保護、6-1、8-6
IRQ
データ転送方法を変更する、11-4
転送方法として、11-4
I-1
NI 6232/6233 ユーザマニュアル
索引
L
端子をタイミング入力信号として使用す
る、8-2
入力信号を接続する、8-4
フィルタ、8-4
PFI 端子を使用してタイミング出力信号をエ
クスポートする、8-3
PFI 端子を使用する
スタティックデジタル I/O として、8-3
タイミング出力信号をエクスポートする、
LabVIEW のドキュメント、xvii
LabWindows/CVI のドキュメント、xviii
Linux 用 NI-DAQmx のドキュメント、xvi
M
Measurement Studio のドキュメント、xviii
M シリーズ
仕様、xix
情報、A-1
8-3
PXI
N
CompactPCI と使用する、11-3
および PXI Express、11-2
クロック、11-2
クロックおよびトリガ信号、10-8
注意事項、11-2
トリガ、10-8
トリガ信号、11-2
PXI Express シャーシの互換性、11-2
PXI_CLK10、10-8
.NET 言語のドキュメント、xviii
NI 6232
アクセサリのオプション、A-3
ケーブルのオプション、A-3
仕様、A-3
情報、A-1
ピン配列、A-1
NI 6233
PXI_STAR
アクセサリのオプション、A-6
ケーブルのオプション、A-6
仕様、A-6
情報、A-1
ピン配列、A-4
NI-DAQmx Base ドキュメント、xvii
NI-DAQmx、重複カウント防止を有効にす
る、7-38
NI-DAQmx で重複カウント防止を有効にす
る、7-38
NI-DAQ のドキュメント
device documentation browser、
xvi、xix
NI のサポートとサービス、C-1
NRSE 構成、4-16
トリガ、10-8
フィルタ、10-9
R
RSE 構成、4-16
RTSI、10-3
コネクタのピン配列、3-2、10-4
出力として使用する、10-5
端子をタイミング入力信号として使用す
る、10-6
フィルタ、10-6
RTSI を使用する
出力として、10-5
端子をタイミング入力信号として、10-6
P
X
PFI、8-1
PFI 端子を使用してタイミング出力信号
をエクスポートする、8-3
端子をスタティックデジタル I/O として
使用する、8-3
NI 6232/6233 ユーザマニュアル
タイミング入力として、8-2
X1 エンコード、7-16
X2 エンコード、7-17
X4 エンコード、7-17
I-2
ni.com/jp
索引
あ
アプリケーション
エッジカウント、7-3
カウンタ出力、7-21
カウンタ入力、7-3
アーム開始トリガ、7-32
アイソレータ、9-1
アクセサリ、2-4、A-3、A-6
デバイスに合わせて選択する、1-2
アナログ出力
アプリケーションソフトウェアについて、
い
位相差出力エンコーダ、7-16
一時停止トリガ、7-32
位置測定、7-16
インストール
NI-DAQ、1-1
その他のソフトウェア、1-1
ハードウェア、1-1
インタフェース、バス、11-1
5-11
回路、5-1
出力信号のグリッチ、5-2
信号、5-6
タイミング信号、5-6
データ生成方法、5-2
電圧信号を接続する、5-5
トラブルシューティング、B-3
トリガ、5-4
トリガ信号、5-4
アナログ入力
NI-PGIA、4-2
AI サンプルクロックおよび AI 変換ク
ロックを使用してチャンネルをサンプ
ルする、B-2
FIFO、4-2
I/O コネクタ、4-1
MUX、4-1
アナログ / デジタルコンバータ、4-2
アプリケーションソフトウェアについて、
う
ウェブリソース、C-1
え
エッジカウント、7-3
サンプルクロック、7-4
バッファ型、7-4
非累積バッファ型、7-5
エッジ間隔測定
単一 2 信号、7-19
バッファ型 2 信号、7-20
エッジをカウントする、7-3
エンコーダ、位相差出力、7-16
エンコード
X1、7-16
X2、7-17
X4、7-17
4-31
回路、4-1
計装用アンプ、4-2
差動、トラブルシューティング、B-1
信号、4-19
信号ソース、4-12
接地基準設定、4-1、4-4
タイミング信号、4-19
データ集録方法、4-9
電荷注入、B-1
トラブルシューティング、B-1
トリガ、4-11
複数のチャンネルをサンプル中にクロス
トーク、B-1
複数のチャンネルをサンプル中にゴース
ト電圧、B-1
レンジ、4-3
© National Instruments Corporation
お
抑える
出力信号グリッチ（トラブルシューティ
ング）、B-3
出力信号のグリッチ、5-2
隣接チャンネル間の電圧ステップ、4-7
I-3
NI 6232/6233 ユーザマニュアル
索引
か
き
開始トリガ、7-32
外部
基準クロック、10-2
ソースモード、7-40
概要、2-1
カウンタ
エッジカウント、7-3
開始トリガで単一パルスを生成、7-21
カスケード接続、7-33
簡易パルス生成、7-21
再トリガ可能な単一パルスの生成、7-22
重複カウント防止、7-35
出力アプリケーション、7-21
生成、7-21
その他の機能、7-33
タイミング信号、7-26
単一パルス生成、7-21
同期モード、7-38
トラブルシューティング、B-3
トリガ、7-32
入力アプリケーション、7-3
パルス列生成、7-23
フィルタ、7-33
プリスケール、7-34
カウンタ出力アプリケーション、7-21
カウンタ信号
Counter n Aux、7-28
Counter n Gate、7-28
Counter n Source、7-27
Counter n A、7-29
Counter n B、7-29
Counter n HW Arm、7-29
Counter n Internal Output、7-30
Counter n TC、7-30
Counter n Up_Down、7-29
FREQ OUT、7-30
周波数出力、7-30
カウンタ端子、デフォルト、7-31
カウンタをカスケード接続する、7-33
カウント方向を指定する、7-3
カスタムケーブル、2-4
簡易パルス生成、7-21
関連ドキュメント、xvi
技術サポート、C-1、xix
技術サポートデータベース、C-1
基準クロック
10 MHz、10-3
外部、10-2
起動時の状態、6-1、8-6
機能、カウンタ、7-33
逆周波数測定、7-13
キャリブレーション回路、2-3
NI 6232/6233 ユーザマニュアル
く
クロック
10 MHz 基準、10-3
PXI、およびトリガ信号、10-8
外部基準、10-2
経路設定、10-1
生成、10-1
け
ケーブル、2-4、A-3、A-6
カスタム、2-4
ケーブル接続
デバイスに合わせて選択する、1-2
計測器ドライバ（NI リソース）
、C-1
経路設定
クロック、10-1
デジタル、10-1
こ
構成する、ソフトウェアで AI 接地基準設定、
4-4
コネクタ、A-1、A-4
RTSI、3-2、10-4
情報、3-1
コントローラ、DMA、11-1
さ
再トリガ可能な単一パルスの生成、7-22
差動
差動アナログ入力、トラブルシューティ
ング、B-1
接続に関する注意事項、4-13
I-4
ni.com/jp
索引
接地基準型信号ソースの接続、4-14、
信号
4-15
Counter n Gate、7-28
Counter n Source、7-27
Counter n Z、7-29
AI 一時停止トリガ、4-30
AI 開始トリガ、4-28
AI 基準トリガ信号、4-29
AI サンプルクロック、4-23
AI サンプルクロックタイムベース、4-24
AI 変換クロック、4-25
AI 変換クロックタイムベース、4-27
AI ホールド完了イベント、4-28
AO 一時停止トリガ、5-7
AO 開始トリガ、5-6
AO サンプルクロック、5-8
AO サンプルクロックタイムベース、
5-10
Counter n A、7-29
Counter n Aux、7-28
Counter n B、7-29
Counter n HW Arm、7-29
Counter n Internal Output、7-30
Counter n TC、7-30
Counter n Up_Down、7-29
Counter n Z、7-29
FREQ OUT、7-30
PFI 端子を使用してタイミング出力をエ
クスポートする、8-3
PFI 入力を接続する、8-4
アナログ出力、5-6
アナログ電圧出力を接続する、5-5
アナログ入力、4-19
アナログ入力を接続する、4-11
カウンタ、7-26
カウンタタイミング、7-26
カウンタを接続する、B-3
周波数出力、7-30
出力、～のグリッチを抑える、5-2
出力グリッチを抑える、B-3
デジタル I/O を接続する、6-2、8-7
信号経路設定、RTSI バス、10-3
非基準化信号ソースの、4-15
浮動型信号ソースの、4-15
浮動型信号ソースの接続、4-15
サポート
技術、C-1
サンプル（NI リソース）
、C-1
サンプルクロックのエッジカウント、7-4
し
周期測定、7-7
単一、7-8
バッファ型、7-8
周波数
生成、7-24
測定、7-10
発生器、7-24
分周、7-25
周波数出力信号、7-30
重複カウント防止、7-35
NI-DAQmx で有効にする、7-38
トラブルシューティング、B-3
例、7-37
集録
循環バッファ、4-10
ソフトウェアのタイミングによる、4-9
ダブルバッファ、4-10
ハードウェアタイミング、4-9
出力、RTSI を～として使用する、10-5
出力信号
グリッチ（トラブルシューティング）
、
B-3
グリッチを抑える、5-2
循環バッファ集録、4-10
仕様、A-3、A-6
デバイス、1-2
シングルエンド
接続、NRSE 構成、4-16
接続、RSE 構成、4-16
接続に関する注意事項、4-16
接地信号ソースの接続、4-18
浮動型信号ソースの接続、4-18
© National Instruments Corporation
I-5
NI 6232/6233 ユーザマニュアル
索引
シングルエンドに関する注意事項、4-16
接地基準型信号ソース、4-14
接地基準型信号ソースの、4-14
接地信号ソースのシングルエンド、4-18
非基準化信号ソースの、4-15
浮動型信号ソースのシングルエンド、
信号ソース
接地基準、4-13
タイプ、4-12
浮動型、4-13
信号の説明、3-1
診断ツール（NI リソース）
、C-1
4-18
接続する
PFI 入力信号、8-4
アナログ電圧出力信号、5-5
アナログ入力信号、4-11
カウンタ信号、B-3
デジタル I/O 信号、6-2、8-7
接地基準
差動接続、4-14
信号ソース、4-13
接続、確認する、B-1
設定、アナログ入力、4-4
接地したチャンネルの信号チャンネル間への
挿入、4-7
接地信号ソース、シングルエンド接続、4-18
設定、アナログ入力接地基準、4-4
センサ、2-3
す
スキャン速度、4-8
スタートアップ、1-1
AI アプリケーションソフトウェア、4-31
AO アプリケーションソフトウェア、
5-11
DIO アプリケーションソフトウェア、
6-4
スタティック
DIO、PFI 端子を～として使用する、8-3
デジタル出力、6-1
デジタル入力、6-1
せ
生成
ETS のパルス、7-25
アナログ出力データ、5-2
開始トリガで単一パルス、7-21
簡易パルス、7-21
クロック、10-1
再トリガ可能な単一パルス、7-22
周波数、7-24
ソフトウェアのタイミングによる、5-2
単一パルス、7-21
ハードウェアタイミングによる、5-3
バッファ型ハードウェアタイミング、5-3
パルス列、7-23
非バッファ型ハードウェアタイミング、
そ
測定
2 信号エッジ間隔、7-19
2 パルスエンコーダを使用する、7-18
位相差出力エンコーダを使用する、7-16
位置、7-16
周期、7-7
周波数、7-10
単一 2 信号エッジ間隔、7-19
単一周期、7-8
単一パルス幅、7-6
単一半周期、7-9
バッファ型 2 信号エッジ間隔、7-20
バッファ型周期、7-8
バッファ型パルス幅、7-6
バッファ型半周期、7-10
パルス幅、7-6
半周期、7-9
5-3
連続パルス列、7-23
絶縁 DAQ デバイス、9-1
利点、9-2
絶縁バリア、4-2、5-2
接続
差動に関する注意事項、4-13
シングルエンド、NRSE 構成、4-16
シングルエンド、RSE 構成、4-16
NI 6232/6233 ユーザマニュアル
I-6
ni.com/jp
索引
シングルエンド接続、4-16
フィールド配線の、4-18
マルチチャンネルスキャンの、4-6
測定する
1 つのカウンタで低周波数、7-10
平均、7-11
2 つのカウンタで広域周波数、7-13
2 つのカウンタで高周波数、7-12
その他のソフトウェア、1-1
その他の内部ソースモード、7-39
ソフトウェア
AI 接地基準設定を構成する、4-5
タイミング集録、4-9
プログラミングデバイス、2-5
ソフトウェア（NI リソース）
、C-1
ソフトウェアでデバイスをプログラミングす
る、2-5
ソフトウェアのタイミングによる
集録、4-9
生成、5-2
て
データ
集録方法、4-9
生成方法、5-2
データ集録システム、2-1
データ転送方法を DMA と IRQ の間で切り替
える、11-4
低インピーダンスソース、4-6
低インピーダンスソースを使用する、4-6
適合宣言（NI リソース）
、C-1
デジタル
アイソレータ、9-1
経路設定、10-1
信号、接続する、6-2、8-7
絶縁、9-2
ソース、トリガ、12-1
入力と出力、6-1
デジタル I/O
I/O 保護、6-1、8-6
アプリケーションソフトウェアについて、
た
タイミング出力信号、PFI 端子を使用してエ
クスポートする、8-3
タイムベース
100 kHz、10-2
20 MHz、10-2
80 MHz、10-2
ダブルバッファ集録、4-10
単一
2 信号エッジ間隔測定、7-19
周期測定、7-8
パルス生成、7-21
開始トリガで、7-21
再トリガ可能、7-22
パルス幅測定、7-6
半周期測定、7-9
端子、デフォルトカウンタ、7-31
6-4
回路、6-1
信号を接続する、6-2、8-7
トリガ、12-1
プログラム可能な起動時の状態、6-1、
8-6
デジタルアイソレータ、4-2、5-2
デバイス
ケーブル接続、2-4
仕様、1-2
情報、A-1
複数の同期化、10-3
デフォルトカウンタ端子、7-31
電圧
アナログ電圧を接続する、5-5
アナログ入力信号を接続する、4-11
電荷注入、B-1
ち
チャンネル、AI サンプルクロックおよび AI
変換クロックを使用してサンプルする、B-2
チャンネル Z の動作、7-17
チャンネルスキャン順、4-7
チャンネルをスキャンする順序、4-7
注意事項
PXI の、11-2
差動接続、4-13
© National Instruments Corporation
I-7
NI 6232/6233 ユーザマニュアル
索引
と
に
等価時間サンプリング、7-25
同期カウントモード、7-35
同期モード、7-38
80 MHz ソース、7-39
外部ソース、7-40
その他の内部ソース、7-39
ドキュメント
NI リソース、C-1
関連ドキュメント、xvi
このドキュメントで使用する表記規則、
入力信号
PFI 端子を～として使用する、8-2
RTSI 端子を～として使用する、10-6
入力レンジを大から小に切り替える、4-7
は
ハードウェア
DAQ、2-2
インストールする、1-1
ハードウェアタイミング集録、4-9
ハードウェアタイミング生成、5-3
配線、フィールド、4-18
波形生成信号、5-6
バス
RTSI、10-3
インタフェース、11-1
バッファ型
2 信号エッジ間隔測定、7-20
エッジカウント、7-4
非累積、7-5
周期測定、7-8
ハードウェアタイミング集録、4-10
ハードウェアタイミング生成、5-3
パルス幅測定、7-6
半周期測定、7-10
パルス
ETS の生成、7-25
エンコーダ、2 つを使った測定、7-18
列生成、7-23
連続、7-23
パルス幅測定、7-6
単一、7-6
バッファ型、7-6
半周期測定、7-9
単一、7-9
バッファ型、7-10
xv
ドキュメントで使用する表記規則、xv
ドライバ（NI リソース）
、C-1
トラブルシューティング
アナログ出力、B-3
アナログ入力、B-1
カウンタ、B-3
トラブルシューティング（NI リソース）
、C-1
トランスデューサ、2-3
トリガ、12-1
AI 一時停止トリガ信号、4-30
AI 開始トリガ信号、4-28
AI 基準トリガ信号、4-29
AO 一時停止トリガ信号、5-7
AO 開始トリガ信号、5-6
PXI、10-8
PXI_STAR、10-8
アーム開始、7-32
アナログ入力、4-11
一時停止、7-32
開始、7-32
カウンタ、7-32
スタートリガ、10-8
デジタルソースで、12-1
トレーニング、xix
トレーニングと認定（NI リソース）
、C-1
な
ひ
ナショナルインスツルメンツのサポートと
サービス、C-1
NI 6232/6233 ユーザマニュアル
非基準化信号ソース、差動接続、4-15
必要以上に高速なスキャンを避ける、4-8
非バッファ型ハードウェアタイミング
集録、4-10
生成、5-3
I-8
ni.com/jp
索引
非累積バッファ型エッジカウント、7-5
ピン配列、1-1
NI 6232、A-1
NI 6233、A-4
RTSI コネクタ、3-2、10-4
デバイス、1-1
ピンの割り当て。ピン配列を参照
ほ
方法、データ転送、11-3
DMA、11-3
IRQ、11-4
プログラム I/O、11-4
変更する、11-4
ま
ふ
マルチチャンネルスキャンに関する注意事項、
フィールド配線に関する注意事項、4-18
フィルタ
PFI、8-4
PXI_STAR、10-9
RTSI、10-6
カウンタ、7-33
複数デバイスの同期化、10-3
複数のチャンネルをサンプル中にクロストー
ク、B-1
複数のチャンネルをサンプル中にゴースト電
圧、B-1
複数のデバイスを同期化する、10-3
浮動型信号ソース、4-13
プリスケール、7-34
プログラミングサンプル（NI リソース）
、C-1
プログラム I/O、11-4
プログラム可能な起動時の状態、6-1、8-6
プログラム可能な機能的インタフェース、8-1
ブロックダイアグラム
PFI 出力回路、8-2
PFI 入力回路、8-1
4-6
み
短い高品質のケーブル、4-7
短い高品質のケーブルを使用する、4-7
り
リアルタイムシステムインテグレーションバ
ス、10-3
れ
レンジ、アナログ入力、4-3
連続パルス列生成、7-23
わ
割り込み要求、転送方法として、11-4
へ
ヘルプ
技術サポート、C-1
© National Instruments Corporation
I-9
NI 6232/6233 ユーザマニュアル

NI PXI-8104取り付けガイド - National Instruments

参考3 新水道ビジョン推進のための地域懇談会の概要

PFI方式への移行で高まるゴミ処理プラントでのP2M活用 ［PDF 49KB］

水道の運営基盤の強化･顧客サービス向上 ∼ 水道の

大手家電量販店のビックカメラにデスクトップパソコンを

新公共部門経営の時代，新契約国家と会計検査の概念

簡易CFRP超音波 探傷システムの開 発 - National Instruments

NI PXI/PXIe-2514 仕様 - National Instruments

NIPPON ZOKI