管理番号 : SOU1AP2011003 東芝半導体アプリケーションノート 標準ロジックの使用上の注意点 2011/12/25 株式会社東芝 セミコンダクター&ストレージ社 ディスクリート半導体事業部 Copyright 2010, Toshiba Corporation. 内容 管理番号 : SOU1AP2011003 1.標準ロジックとは 2.標準CMOSロジックの基本動作 3.標準CMOSロジックの機能 4.標準CMOSロジックの各特性 5.標準CMOSロジックの使い分け 6.回路設計上の注意 2 標準ロジックが使われている機器は 管理番号 : SOU1AP2011003 標準ロジックは色々な機器で使われています。 3 管理番号 : SOU1AP2011003 標準ロジックとは デジタル基本ロジック（NAND,OR, ｲﾝﾊﾞｰﾀ,ﾌﾘｯﾌﾟﾌﾛｯﾌﾟ等）を 標準化された機能／ピン配置により配列したIC製品群です。 ピン接続図 1A 1 14 VCC 1B 2 13 4B 1Y 3 12 4A 2A 4 11 4Y 2B 5 10 3B 2Y 6 9 3A GND 7 8 3Y （製品名称例）ＴＣ７４ＶＨＣ００ＦＴ この数字により機能が判別できる。 数字が同じであれば、同一機能/同一ピン配置 (top view) TC74HC00AP （ﾋﾟﾝﾋﾟｯﾁ:2.54mm) （DIP) TC74VHC00F （ﾋﾟﾝﾋﾟｯﾁ:1.27mm) （SOP) TC74VHC00FT （ﾋﾟﾝﾋﾟｯﾁ:0.65mm) （TSSOP) TC74VHC00FK （ﾋﾟﾝﾋﾟｯﾁ:0.65mm) （US) 4 管理番号 : SOU1AP2011003 標準ロジックの分類 製品構造（プロセス）により主に下記に分類され、それぞれ特性 が異なります。 ＴＴＬロジック ＥＣＬロジック 標準ロジックIC ＢiＣＭＯＳロジック ＣＭＯＳロジック 現在、標準ロジックの市場は『CMOS』が主流です。 5 内容 管理番号 : SOU1AP2011003 1.標準ロジックとは 2.標準CMOSロジックの基本動作 3.標準CMOSロジックの機能 4.標準CMOSロジックの各特性 5.標準CMOSロジックの使い分け 6.回路設計上の注意 6 項目 管理番号 : SOU1AP2011003 ¾ CMOSとは？ ¾ CMOSの基本動作は？ ¾ CMOSの基本動作構造は？ ¾ CMOSの基本回路構成は？ ¾ ちょっと一息①逆さしに注意！ 7 管理番号 : SOU1AP2011003 CMOSとは？ 基本回路 CMOS（シーモス）とは、論理回路を構成するための回路構成の１つ。 (CMOS： Complementary Metal Oxide Semiconductor) CMOS構造を用いた論理ICを CMOSロジックIC と呼ぶ。 CMOSロジックの基本回路：インバータ(NOT)回路 ソース P-ch MOS-FET VCC ゲート ドレイン 入力 ＋ 出力 ドレイン ゲート ソース GND N-ch MOS-FET 論理回路図 8 管理番号 : SOU1AP2011003 CMOSの基本動作は？ 基本動作 CMOSインバータのFETは図のように、ON/OFFできるスイッチとして 表すことができる。 VCC VCC P-ch MOS-FET P-ch MOS-FET ON 入力 OFF 入力 出力 L N-ch MOS-FET H OFF GND 出力 H 入力 L H 入力にLﾚﾍﾞﾙが加わった場合 N-ch FETがOFFし、P-ch FETがON状態になる。 出力はP-ch FETのON時の抵抗を介し、 VCCと接続される。 出力は、Hﾚﾍﾞﾙ(VCCﾚﾍﾞﾙ)。 出力 H L ON L N-ch MOS-FET GND 入力にHﾚﾍﾞﾙが加わった場合 P-ch FETがOFFし、N-ch FETがON状態になる。 出力はN-ch FETのON時の抵抗を介し、 GNDと接続される。 出力は、Lﾚﾍﾞﾙ(GNDﾚﾍﾞﾙ)。 CMOSの特徴:P-ch、N-chFET 何れかがOFF状態であり、スタンバイ消費電力が極めて少ない。 9 管理番号 : SOU1AP2011003 CMOSの基本動作構造は？ Nch MOS FETとPch MOS FET ＞Nch MOSとPch MOSの違いは、ゲートとソース間にかける電圧の向きが異なっている点です。 ＞Vth（N）とVth（P）よりも大きな電圧をゲートにかけるとMOSはON、Vth（N）とVth（P）よりも 小さな電圧をゲートにかけるとMOSはOFFします。 Pch MOS FET Nch MOS FET ドレイン ソース Vth(P) ゲート ゲート Vth(N) ドレイン ソース Vth(P)≒-0.8V Vth(N)≒+0.8V ソースに対して、ゲートに正の電位を印加するとONする。 ソースに対して、ゲートに負の電位を印加するとONする。 Vth(P)≒VCC-0.8V Vth(N)≒0.8V ゲート ゲート GND (VSS) P N N ソース ドレイン P P P ソース ドレイン N VCC (VDD) N 10 管理番号 : SOU1AP2011003 CMOSの基本動作構造は？ ・断面構造図 ＞N型基板（N-Substrate)上にP型の広い拡散領域（P-Well)を設ける 。 ＞P-well上にN-chのFETを形成 ＞N- Substrate上にP-chのFETを形成 ＞プロセスによってはP型基板上にN-wellを設けるタイプもある。 ＞ｹﾞｰﾄの幅（ｹﾞｰﾄ長）よりFETの性能/集積度が決定するため、ｹﾞｰﾄ長にて 使用プロセスを表現する。 ｅｘ、ｹﾞｰﾄ長が１.0μmの場合1.0μmCMOSプロセスと呼ぶ （この場合、③−④、⑤−⑥間の距離） ①：N-Substrate 通常ウエハー基板となる。 ②：P-Well Nchトランジスタ領域形成用 ③：Nchトランジスタソース用拡散 ④：Nchトランジスタドレイン用拡散 OUT ⑤：Pchトランジスタドレイン用拡散 GND(VSS) ⑥：Pchトランジスタソース用拡散 ⑦：P-Wellバイアス用拡散 P N N P ⑧：N-Substrateバイアス用拡散 7 P-ch N-ch Ｇ + 3 Ｓ Ｄ + + 4 P-Well VCC(VDD) Ｇ Ｄ Ｓ + IN 5 P + 6 N+ 8 ２ １ N-Substrate 11 管理番号 : SOU1AP2011003 CMOSの基本動作構造は？ VCC(VDD) Nch MOS FETの特性 RL ICC (IDD) Nch トランジスタ ON OFF ICC（mA） Vout ドレイン Vin ゲート Vth(N) ソース ソースに対し、ゲートに正の電位を印加する。 Pｃｈ MOS FETの特性 Vth(N) VCC Pch トランジスタ ON ソース Vth(P) VCC Vin（V） OFF ICC（mA） Vin ゲート ドレイン RL Vout ICC ソースに対し、ゲートに負の電位を印加する。 Vth(P) VCC Vin（V） 12 管理番号 : SOU1AP2011003 CMOSの基本動作構造は？ ＣＭＯＳ（Nch MOS＋Pｃｈ MOS）の特性 Nch MOS OFF Pch MOS ON VCC(VDD) Nch MOS & Pch MOS ON Pch MOS OFF Nch MOS ON ICC (IDD) P-ch MOS-FET VIN VOUT N-ch MOS-FET ICC （mA） ICCﾋﾟｰｸ Vth(N) VthC Vth(P) VCC （しきい値） VIN（V） GND(VSS) VINがVCCもしくはGNDﾚﾍﾞﾙであれば、Pch MOS FET もしくはNch MOS FETの何れかがOFFとなり、スタンバイ 消費電力は極めて小さい。 13 管理番号 : SOU1AP2011003 CMOSの基本回路構成は？ 構成 P-ch FETとNch-FETを組み合わせることにより、さまざまな論理回路を構成することができる。 ２入力NANDゲート回路 ２入力NORゲート回路 VCC VCC 入力A 出力 入力B 入力A 出力 入力B 入力 A B L L L H H L H H 出力 H H H L GND 入力 A B L L L H H L H H 出力 H L L L GND 14 管理番号 : SOU1AP2011003 CMOSの基本回路構成は？ 構成 P-ch FETとNch-FETを組み合わせることにより、さまざまな論理回路を構成することができる。 φ φ クロックドインバータ回路 φ トランスミッションゲート回路 φ VCC 入力φ 入力φ 入力A 入力A 入力 出力 φ A H H Ｌ H L H L X Z X:Don't Care Z:High Impedance 出力 GND 出力 入力 出力 φ A H H Ｈ H L Ｌ L X Z X:Don't Care Z:High Impedance 15 管理番号 : SOU1AP2011003 CMOSの基本回路構成は？ 回路使用例（ラッチ） クロックドインバータ回路を使ったラッチ D Q トランスミッションゲート回路を使ったラッチ Q D φ φ φ φ 16 管理番号 : SOU1AP2011003 CMOSの基本回路構成は？ 回路使用例（フリップフロップ） クロックドインバータ回路を使ったフリップフロップ Q D φ φ φ φ トランスミッションゲート回路を使ったフリップフロップ D Q φ φ φ φ 17 管理番号 : SOU1AP2011003 ちょっと一息 ①逆さしに注意！ 3Y (top view) 8 3A 9 3B 10 4Y 11 4A 12 4B 5 6 2B 2Y 7 4 2A GND 3 1Y VCC 2 14 4B 1B 1 13 4A VCC 1A 2 12 4Y 14 1B 3 11 1 1Y 4 1A 2A 3B 3A 10 9 5 6 2B 2Y GND 3Y ○ 8 GND 7 出力 (top view) 入力 Vcc GND Vcc Vcc 13 TC74VHCの入力保護等価回路、出力寄生回路 × GND 標準CMOSロジックのVcc(電源)とGNDはコーナーピンに配置されています。 14ピンの場合（7pinGND,14pinVcc) 16ピンの場合（8pinGND,16pinVcc) 20ピンの場合（10pinGND,20pinVcc)です。 逆さし(回転して)すると大電流が流れ、確実に破壊します。 電源/GND間の寄生ダイオードに大電流が流れ、内部のボンデングワイヤ が焼損したり、モールド樹脂が溶解、破裂したりします。 18 内容 管理番号 : SOU1AP2011003 1.標準ロジックとは 2.標準CMOSロジックの基本動作 3.標準CMOSロジックの機能 4.標準CMOSロジックの各特性 5.標準CMOSロジックの使い分け 6.回路設計上の注意 19 項目 管理番号 : SOU1AP2011003 ¾ 基本論理回路 ¾ 標準ロジックの機能 ¾ 標準ロジックはどこで使われるか？ ¾ L-MOSとは？ ¾ ちょっと一息②静電気に注意！ 20 管理番号 : SOU1AP2011003 標準ロジックの基本機能 組合せ論理回路 現在の入力が定まれば出力が決まる回路です。 標準ロジック ゲート、デコーダ、マルチプレクサ、アナログスイ ッチなど 順序論理回路 以前の入力状態を記録して、制御信号など入力 で出力が決まる回路です。 フリップフロップ、ラッチ、カウンタ、シフトレジスタ など 21 管理番号 : SOU1AP2011003 基本論理回路 論理回路 回路機能 論理式または真理値表 インバータ A X A X X=A バッファ A X A X X=A NAND NOR AND OR Exclusive OR Exclusive ＮOR A X B A X B A X B A X B A A B A B A B A B B X=A・B=A+B X X=A+B=A・B X X=A・B=A+B X X=A+B=A・B X X=A・B + A・B X=(A+B)・(A+B) X X=(A・B)+(A・B) B A X 22 管理番号 : SOU1AP2011003 基本論理回路 論理回路 回路機能 クロックド インバータ 論理式または真理値表 φ φ φ φ φ H H L A H L X X L H Z X: Don’t care Z:High Impedance φ φ φ φ トランスミッショ ンゲート φ H H L A H L X X H L Z X: Don’t care Z:High Impedance 入力 Dタイプ フリップフロップ 出力 S R R S D CK Q Q H L LH X X L H L Preset CLEAR Q H L L H X X H L L PRESET Clear CK Q RR L L X X H H LH H L L L H LH LH H H L LH L H X Qn Qn D S S 機能 ― ― ― No Change X: Don’t care 23 標準ロジックの機能（インバータ、バッファ） 管理番号 : SOU1AP2011003 インバータ 出力が反転します。 バッファ バッファは論理演算を行いません。 駆動能力を上げて接続できる信号線を増やしたり、高速化の 手助けを行います。 24 標準ロジックの機能（デコーダ） デコーダ 管理番号 : SOU1AP2011003 デコーダは２進数から８進数への変換などを行います。 チップセレクト信号として使い方が代表的です。 （3to8、2to8、3to10） 25 管理番号 : SOU1AP2011003 標準ロジックの機能（マルチプレクサ、アナログスイッチ） マルチプレクサ アナログスイッチ マルチプレクサは複数の信号から、必要な信号を選択しま す。（2to1、4to1、8to1など) デマルチプレクサは1本の信号を任意の出力に振り分けるも のです。 アナログスイッチはアナログ信号を劣化させることなく、 ON/OFFスイッチとして使用できます。 デジタル信号のON/OFFスイッチとしても使用可能です。 Z Z Z: High Impedance (スイッチオフ状態) 26 管理番号 : SOU1AP2011003 標準ロジックの機能（マルチプレクサ、アナログスイッチ） マルチプレクサの種類 2to1(74xxx157) A Ｙ B G 4to1(74xxx153) 8to1(74xxx151) Ｃ1 Ｄ1 Ｃ2 Ｄ2 Ｃ3 Ｙ ・・・ Ｃ4 D8 A A B C B アナログマルチプレクサ／デマルチプレクサ 1to1(xxx4066) 2to1/1to2(xxx4053) 4to1/1to4(xxx4052) Ｙ ・・・ 8to1/1to8(xxx4051) ・・・ A G A B A B C アナログマルチプレクサ／デマルチプレクサはアナログ信号、デジタル信号共に使用できます。 27 管理番号 : SOU1AP2011003 標準ロジックの機能（ラッチ） D Q φ LEがHighでON LEがLowでOFF ＬＥ ラッチはLE=“H”でＤ入力のレベルを出力します。 LE=“L”でD入力のレベルを記録します。 φ LEがLowでON LEがHighでOFF φ φ 波形 ＬＥ D Q 28 管理番号 : SOU1AP2011003 標準ロジックの機能（フリッププロップ） φ ＣＫ φ Q Q D φ φ CKがLowでON CKがhighでOFF CKがHighでON CKがLowでOFF φ CKがHighでON CKがLowでOFF φ CKがLowでON CKがhighでOFF フリップフロップはCKの立ち上がりエッジでＤ入力のレベルを記録します。 波形 CK D Q Low or HIgh Q High or Low 29 標準ロジックの機能（カウンタ） カウンタ 管理番号 : SOU1AP2011003 カウンタはクロックの立上り、立下りエッジでカウントアップ／ ダウンを行います。 4bitカウンタで16、8ビットカウンタで256、14ビットカウンタで 16384カウントとなります。 30 管理番号 : SOU1AP2011003 標準ロジックの機能（カウンタ） TC74VHC161(4bitカウンタ) CK同期式:パラレルキャリー方式 カウンタの種類 CLR ENP 非同期式：一段tpdとすると、n段目のtpdは n*tpdとなり、大きく遅延する。 出力にGATEを追加すると遅延によりハザード に注意 ENT LOAD A 1 7 E 10 E 9 L L 15 Carry Out 3 (注 2) L L TC74VHC393(4bitカウンタ) CK非同期式：リップルキャリー方式 D CLR CK Q CK Q CK Q R R R R E 3/11 QA 4/10 QB D R Q CK Q 5/9 QB Q CK Q 12 QC (注 2) L L E QD D R Q CK Q E CK 13 6 6/8 QC D R E 2/12 D QA (注 2) L CK Q 14 5 D L 1/13 E E C CK Q (注 2) L D CK 4 L D Q E E B D R 2 11 QD 31 管理番号 : SOU1AP2011003 標準ロジックの機能（シフトレジスタ） シフトレジスタ SI QA シフトレジスタはクロックの立上り、立下りエッジでデータが 1bitシフトします。シリアルIN-パラレルOUTやパラレルIN-シリ アルOUTの変換を行います。 QB QC QD 入力 CK SI ＱＡ ＱＢ ＱＣ ・・・ ＱＨ QF Ｌ Ｌ ＱＡn QBn ・・・ QGn QG H H ＱＡn QBn ・・・ QGn QE QH CK 出力 CK SI QA QB QC QD QE QF QG QH 32 管理番号 : SOU1AP2011003 標準ロジックの機能（シフトレジスタ） シフトレジスタの種類 TC74VHC164(8bit SI-POシフトレジスタ) CLR Serial Inputs 9 A 1 B 2 CK R R R R R R R R D Q D Q D Q D Q D Q D Q D Q D Q CK Q CK Q CK Q CK Q CK Q CK Q CK Q CK Q 8 3 4 QA 5 QB 6 QC 10 QD 11 QE 12 13 QG QF QH TC74VHC165(8bit PI-SOシフトレジスタ) A B C E 3 F 4 G 5 H 11 12 13 14 6 PD D Q PD D Q PD D Q PD D Q PD D Q PD D Q PD D Q PD D Q 9 CK S/L CK S/L CK S/L CK S/L CK S/L CK S/L CK S/L CK S/L 7 SERIAL INPUT 10 CLOCK 2 QH QH 15 CLOCK INHIBIT 1 SHIFT/ LOAD Serial In-Parallel Outと Parallel In- Serial Outがある。 33 標準ロジックはどこで使われるか？ 管理番号 : SOU1AP2011003 ＣＰＵ、メモリ、ＡＳＩＣ等のＬＳＩを繋ぐ（インタフェース）役割で標準ロジックを 使用するケースが多い 34 管理番号 : SOU1AP2011003 L-MOSとは？ L-MOS(東芝呼称） 5∼8ﾋﾟﾝ L-MOS（1ゲートロジック）は通常４ ∼６回路で構成されるCMOSロジッ クの１部を小型パッケージに搭載し た製品です。 35 ちょっと一息 管理番号 : SOU1AP2011003 ②静電気に注意！ これは、作業時の注意を入れた理想的な作業環境です。 参考：東芝半導体信頼性ハンドブックの［5］取り扱い注意とお願い http://www.semicon.toshiba.co.jp/product/reliability/index.html 36 内容 管理番号 : SOU1AP2011003 1.標準ロジックとは 2.標準CMOSロジックの基本動作 3.標準CMOSロジックの機能 4.標準CMOSロジックの各特性 5.標準CMOSロジックの使い分け 6.回路設計上の注意 37 項目 管理番号 : SOU1AP2011003 ¾ 入力電流IINとは? ¾ 入力電圧VIH、VILとは? ¾ 出力電流IOH、IOLとは? ¾ 静的消費電流ICCとは? ¾ 動作消費電流ICCとは? ¾ 伝搬遅延時間tpLH、tpHLとは? ¾ 入力、出力トレラントとは ¾ 5V→3.3V、3.3V→5Vレベル変換には ¾ 2.5V→1.8V、1.8V→2.5Vレベル変換には ¾ 双方向のレベル変換には ¾ ちょっと一息③電源投入の順番は？ 38 管理番号 : SOU1AP2011003 入力電流IINとは? 測定回路 TC74VHC04 入力電圧VIN-入力電流IIN Vcc=5.5V 入力電流ＩＩＮはnA程度のリーク電流です。 IIN A IIN (A ) VIN 1E-3 1E-4 1E-5 1E-6 1E-7 1E-8 1E-9 1E-10 1E-11 1E-12 1E-13 1E-14 GND Ta=25℃ VHC04 SPEC. 0.0 0.5 1.0 1.5 2.0 2.5 測 項 力 目 電 記 流 3.0 定 号 IIN 3.5 4.0 4.5 5.0 5.5 VIN (V) TC74VHC04 DC特性 入 各電流の流れる符号は ICへ入る方向が”+” ICから出る方向が”-“ です。 VIN = 5.5 V or GND 条 Ta = 25°C 件 Ta = −40~85°C 単位 VCC (V) 最小 標準 最大 最小 最大 0~ 5.5 ― ― ±0.1 ― ±1.0 μA 39 管理番号 : SOU1AP2011003 入力電圧VIH、VILとは? 測定回路 TC74VHC04 入力電圧VIH、VIL-電源電圧Vcc CMOSのVIH、VILは1/2Vccに設計されています。 4.5 Pulse Generator VIH、VIL-VCC Ta=25℃ Vcc 4.0 ﾌﾟﾛｰﾌﾞ GND ﾌﾟﾛｰﾌﾞ VIH、VIL 3.5 入力 3.0 出力 VIH 2.5 VIL 2.0 SPEC VIH VOH≒Vcc VIH VIH GND VOL ≒GND SPEC VIL 1.5 Vcc 1.0 VIL VOH≒Vcc VIL VOL ≒GND 0.5 0.0 出力が動作しなくなる入力電圧です。 2.5 3.0 3.5 4.0 4.5 VCC (V) 5.0 5.5 6.0 TC74VHC04 DC特性 測 定 項 目 “H” レベル 記 号 VIH 条 Ta = 25°C 件 VCC (V) ― 入力電 圧 “L” レベル VIL ― 単位 最小 2.0 1.50 3.0~ 5.5 VCC × 0.7 2.0 3.0~ 5.5 Ta = −40~85°C 標準 最大 ― ― ― ― ― ― ― ― 0.50 VCC × 0.3 最小 1.50 VCC × 0.7 ― ― 最大 ― ― 0.50 V VCC × 0.3 40 CMOS入力レベルとTTL入力レベルとは? 管理番号 : SOU1AP2011003 74VHC/VHCT/VHCUの違い 41 出力電流IOH、IOLとは? 管理番号 : SOU1AP2011003 測定回路 Vcc=4.5V TC74VHC04 出力電流IOH,IOL-出力電圧VOH、VOL VOH A IOH、IOLはほぼ同等の駆動能力に設計されています。 IOH - VOH -50 GND IOHは出力 H 時、Pchの流し出し電流です。 40 -30 IOL (mA) IOH (mA) 50 Ta=25℃ -40 -20 IOH IOL - VOL Vcc＝4.5V 30 VOL 20 A -10 10 0 0 0 -1 -2 -3 VOH-VCC (V) -4 IOL GND 0 -5 1 2 VOL (V) 3 4 5 IOＬは出力 L”時、Nchの流し込み電流です。 TC74VHC04 DC特性 測 項 目 “H” レベル 記 VOH VIN = VIL 出力電 圧 “L” レベル 定 条 号 VOL VIN = VIH Ta = 25°C 件 Ta = −40~85°C 単位 VCC (V) 最小 標準 最大 最小 最大 2.0 1.9 2.0 ― 1.9 ― 3.0 2.9 3.0 ― 2.9 ― 4.5 4.4 4.5 ― 4.4 ― IOH = −4 mA 3.0 2.58 ― ― 2.48 ― IOH = −8 mA 4.5 3.94 ― ― 3.80 ― 2.0 ― 0.0 0.1 ― 0.1 3.0 ― 0.0 0.1 ― 0.1 4.5 ― 0.0 0.1 ― 0.1 IOL = 4 mA 3.0 ― ― 0.36 ― 0.44 IOL = 8 mA 4.5 ― ― 0.36 ― 0.44 IOH = −50 μA IOL = 50 μA V 42 管理番号 : SOU1AP2011003 出力電流は何mA流せますか？ 絶対最大定格の出力電流IOUTで規定しています。1出力当たりの最大流し得る電流値です。 絶対最大定格の電源/GND電流ICC/GNDについては，1個IC当たり最大流し得る電流値のため， 8出力合計の電流についてもICC/GNDを超えないようにしてください。また、各パッケージの許容 損失PDを超えないようにしてください。 1出力当たりIout=±25mAまで流せる。 1A 1 14 VCC Icc =±50mAMAXのため、2出力までとなる。 1Y 2 13 6A 2A 3 12 6Y 2Y 4 11 5A 3A 5 10 5Y 3Y 6 9 4A GND 7 8 4Y (top view) 1出力当たりIout=±8mAまであれば6出力まで 流せる。 その場合、 PD=IOL・VOL+IOH・(VCC-VOH) IOHを8mA@6出力流した時 PD=8mA・(4.5V-3.94V）・6回路=10.5mW となる。 TC74VHC04 最大定格 出 電 許 源 項 目 力 電 / G 容 N D 損 記 号 電 定 格 単位 流 IOUT ±25 mA 流 ICC ±50 mA 失 PD 180 mW 43 管理番号 : SOU1AP2011003 静的消費電流ICCとは? 測定回路 TC74VHC04 電源電流Ｉｃｃ-電源電圧Vcc Vcc Vcc A Icc CMOSの電源電流IccはnAオーダーのリーク電流です。 GND VIN=Vcc or GNDの条件です。 IC C (A ) Ta=25℃ 1E-3 1E-4 1E-5 1E-6 1E-7 1E-8 1E-9 1E-10 1E-11 1E-12 1E-13 VHC04 SPEC 0.0 0.5 1.0 1.5 2.0 2.5 測 目 静 的 消 費 電 流 記 定 条 号 ICC 3.5 4.0 4.5 5.0 5.5 VCC (V) TC74VHC04 DC特性 項 3.0 VIN = VCC or GND Ta = 25°C 件 Ta = −40~85°C 単位 VCC (V) 最小 標準 最大 最小 最大 5.5 ― ― 2.0 ― 20.0 μA 44 管理番号 : SOU1AP2011003 CMOSのAC動作は? 一段インバータのＡＣ動作 VCC VIN IP VOUT 出力 入力 CIN IP CＯＵＴ IN CIN：GATE容量 COUT：ＤＲＡＩＮ容量＋負荷容量 GND IN 入力信号を受けて出力容量COUTを充放電 して動作します。 TC74VHC04のＡＣ動作 内部波形 VCC ① VOH ① ② 出力 入力 CIN 入力 ② 出力 CＯＵＴ GND 各段のFETは内部のGATE容量+DRAIN容 量を充放電して動作します。 45 管理番号 : SOU1AP2011003 動作消費電流ICCとは? 測定回路 TC74VHC04 入力周波数Fin-電源電流Icc Ta=25℃ A Icc Fin-ICC Pulse Generator 10E-3 ICC(A) Vcc GND 入力 1E-3 Vcc GND 100E-6 動作消費電流は内部等価容量、出力負荷 容量の充放電電流できまる。 従って、周波数に比例する。 Icc=CpD・Vcc・fIN+ICC(静的消費電流) （例）fIN=1MHZ、CL=15pFの時 Icc=(18+15)pF・5V・1MHz+2μA =167μA PD(損失)=Ｉ・V=167μA・5V＝0.84mW 10E-6 1E-6 100E+3 1E+6 10E+6 100E+6 Fin(Hz) TC74VHC04 AC特性 項 目 等 価 内 部 容 量 注: 記 号 測 定 VCC (V) CPD Ta = 25°C 条 件 CL (pF) (注) Ta = −40~85°C 最小 標準 最大 最小 最大 ― 18 ― ― ― 単位 pF CPD は、無負荷時の動作消費電流より計算した IC 内部の等価容量です。 無負荷時の平均動作消費電流は、次式により求められます。 ICC (opr) = CPD·VCC·fIN + ICC/6 (ゲート当たり) 46 管理番号 : SOU1AP2011003 伝搬遅延時間tpLH、tpHLとは? TC74VHC04 100 tpL H -V c c 測定回路 Ta=25℃、CL=50pF Pulse Generator V H C04 tpLH (ns) Vcc CL S P EC 10 GND ﾌﾟﾛｰﾌﾞ tr 1 2.0 3.0 4.0 Vcc (V) 5.0 tf 6.0 3ns VCC 90% 入力 tpHL-Vcc 100 3ns ﾌﾟﾛｰﾌﾞ 50% 10% GND tpHL (ns) tTHL tTLH VHC04 VOH 90% SPEC 10 出力 0.5Vcc 10% tpHL VOL tpLH 1 2.0 3.0 4.0 Vcc (V) 項 5.0 目 記 6.0 TC74VHC04 AC特性 測 号 定 条 VCC (V) 3.3 ± 0.3 伝 搬 遅 延 時 間 tpLH tpHL Ta = 25°C 件 ― 5.0 ± 0.5 CL (pF) 最小 標準 15 ― 50 ― 15 50 Ta = −40~85°C 最大 最小 5.0 7.1 1.0 8.5 7.5 10.6 1.0 12.0 ― 3.8 5.5 1.0 6.5 ― 5.3 7.5 1.0 8.5 単位 最大 ns 47 伝搬遅延時間tpLH、tpHLの容量依存性 管理番号 : SOU1AP2011003 TC74VHCの負荷容量に対する⊿ｔｐｄ特性 出力負荷により、最終段のインバータの駆動能力で出力が立上り、立下り時 間が大きくなる。 48 管理番号 : SOU1AP2011003 順序回路のセットアップ時間、ホールド時間とは? この期間はD入力を変化さ せてはならない。 TC74VHC74 順序回路を組むときの重要なタイミング規定 です。 ts セットアップ時間tsはCKの立ち上がり前にD 入力が入力され保持されなければならない 時間を示します。tsより前にD入力を入れて おく必要があります。 D Q th D CK CK ホールド時間thはCKの立ち上がり後にD入 力が入力され保持されなければならない時 間を示します。thより後にD入力を変化させ る必要があります。 Q D “H”や”L”を保持するため、また、サンプル ばらつきによる規定です。 ＣＫ 目 記 号 測 最 小 セ ッ ト ア ッ プ 時 間 ts ― 最 th ― 小 ホ ー ル ド 時 間 ＣＫ ＣＫ TC74VHC74 タイミング動作条件 項 ＣＫ 定 条 Ta = 25°C Ta = −40 ~85°C VCC (V) Limit Limit 3.3 ± 0.3 6.0 7.0 5.0 ± 0.5 5.0 5.0 3.3 ± 0.3 0.5 0.5 5.0 ± 0.5 0.5 0.5 件 単位 ns ns 49 管理番号 : SOU1AP2011003 順序回路の最小パルス幅,リムーバル時間とは? TC74VHC74 タイミング測定波形 順序回路を組むときの重要なタイミング規定 です。 最小パルス幅時間twはCKが正常に受付け られる最小のパルス幅です。 リムーバル時間tremはCLEAR、PRESET 信号が解除されてからCKの立ち上がりを受 付けられる最小時間です。 TC74VHC74 タイミング動作条件 項 最 小 目 パ ル 記 ス 幅 (CK) 最 小 パ ル tw (L) tw (H) ス 幅 ( CLR , PR ) 最 小 リ ム ー バ ル 時 間 ( CLR , PR ) 号 測 ― tw (L) ― trem ― 定 条 Ta = 25°C Ta = −40 ~85°C VCC (V) Limit Limit 3.3 ± 0.3 6.0 7.0 5.0 ± 0.5 5.0 5.0 3.3 ± 0.3 6.0 7.0 5.0 ± 0.5 5.0 5.0 3.3 ± 0.3 5.0 5.0 5.0 ± 0.5 3.0 3.0 件 単位 ns ns ns 50 管理番号 : SOU1AP2011003 アナログスイッチ特性 TC74VHC4066 アナログスイッチはフラットのON抵抗をなっています。 アナログ信号、デジタルのスイッチとして使用できます。 Ron測定回路 V Ｉ Ｉ Ｓ = 2 mA VCC=4.5V、Ta=25℃、(VEE=0V) 100 90 Vcc オン抵抗 (Ω) 80 70 HCシリー ズ 60 50 ：電流源 VHCシリ ーズ 40 30 20 V Ron= IIS 10 0 0.0 1.0 2.0 3.0 4.0 5.0 VI/O (V) TC74VHC4066 DC特性 51 管理番号 : SOU1AP2011003 レベル変換とは？ コア デバイス（CPUなど)の低電圧化トレンド 5V 3.3V コア デバイス 2.5V (CPUなど) 1.8V の電源電圧 1.5V 1.2V プロセス（μm) 0.6 年度 0.4 1995 0.25 0.18 0.13 2000 0.09 コア デバイスとのレベル変換 2006 入力 レベル 変換ＩＣ 2.5V メモリ 出力 1.8V コア デバイス レベル変換用途の要求が 高まっています。 レベル 変換ＩＣ 3.3V 周辺ＩＣ 3.3Ｖ 2.5V 1.8V 0 V Vcc=1.8±0.15V VIH=0.65*Vcc VIL=0.2*Vcc Vcc=2.5±0.2V VIH=1.6.V VIL=0.7V Vcc=3.3V±0.3V VIH=2.0.V VIL=0.8V 各電源電圧の条件はJEDECで提案され、決定されていきます。 52 管理番号 : SOU1AP2011003 入力トレラントとは トレラントとは「耐性のある」という意味です。 入力トレラント機能とは，入力が電源電圧以上に高く設定された時，また，電源Vcc=0Vの時に，入 力から電源に向かって電流が流れない機能です。 入力許容電圧規格については，推奨動作条件の入力電圧に記載されています。入力，出力規格 が0∼Vccの場合，ダイオードがある回路となるため，Vcc以上の電圧を印加することはできません。 VHC/LCXの入力電圧は，0∼5.5V(入力トレラント機能有)となっていますので，電源電圧に関係な く5.5Vまでの電圧が入力に印加可能です。電源電圧Vcc=3.3Vの場合，5Vから3.3Vのレベル変換 ができます。 VCXの入力電圧は，0∼3.6V(入力トレラント機能有)となっていますので，電源電圧に関係なく3.6V までの電圧が入力に印加可能です。電源電圧Vcc=1.8Vの場合，3.3Vから1.8Vのレベル変換がで きます。 データシートの動作保証条件 記号 (単位) Vcc 電源電圧 (V) VIN 入力電圧 (V) 項目 出力電圧 VOUT (V) TC74VHC 定格 TC74LCX TC74VCX 2∼5.5 2∼3.6 1.65∼3.6 0∼5.5 0∼5.5 0∼3.6 0∼Vcc 0∼5.5 (注1) 0∼VCCA (注2) 0∼3.6 (注1) 0∼VCCA (注2) コメント 入力トレラント機能あり LCXとVCXは出力トレラント機能あり 注1：出力HZ状態 注2：出力 H または L 状態 53 出力トレラントとは 管理番号 : SOU1AP2011003 出力トレラント機能とは，出力がハイインピーダンスのとき，また，電源Vcc=0Vの時に，出力から電 源に向かって電流が流れない機能です。 出力許容電圧規格については，推奨動作条件の出力電圧に記載されています。出力規格が0∼ Vccの場合，ダイオードが有る回路(トレラント機能なし)となるため，Vcc以上の電圧を印加すること はできません。 LCXの出力電圧は，0∼5.5V@出力=ハイインピーダンス(出力トレラント機能有)となっていますので， 電源電圧に関係なく5.5Vまでの電圧が出力に印加可能です。 Vcc=3.3Vの場合，5Vのバスライン に直結できます。 VCXの出力電圧は，0∼3.6V@出力=ハイインピーダンス(出力トレラント機能有)となっていますので， 電源電圧に関係なく3.6Vまでの電圧が出力に印加可能です。 Vcc=2.5Vの場合，3.6Vのバスライン に直結できます。 54 管理番号 : SOU1AP2011003 入力、出力トレラント機能規格 入力，出力等価回路と入力，出力許容規格表 トレラント機能 シリーズ 入力・出力ともにあり VHCT，LCX，VCX 入力のみあり VHC，LVX 入力・出力ともになし AC/ACT，HC/HCT 0∼5.5V 0∼5.5V 0∼Vcc 0∼Vcc 0V (電圧供給不可) 0∼Vcc 0∼Vcc 0∼Vcc 0V (電圧供給不可) 0V (電圧供給不可) 入力、出力等価回路 入力トレラント機能 動作時 0∼5.5V (VCXは3.6V) パワーダウン時 0∼5.5V (VCXは3.6V) 出力イネーブル時 0∼Vcc 出力ディセーブル 0∼5.5V (VCXは3.6V) 出力許容電圧 時 パワーダウン時 0∼5.5V (VCXは3.6V) 入力許容電圧 出力トレラント機能 55 5V→3.3V、3.3V→5Vレベル変換には 5V→3.3Vなど高い電圧から低い電圧のレベ ル変換は，入力トレラント機能によりできます。 入力トレラント機能は電源がVcc=0Vの状態 で入力に5 Vの電圧が与えられるケースも許 容され，不要な電流も流れません。また，伝 搬遅延時間の低下もなく，簡単にレベル変換 できます。 3.3V→5Vなど低い電圧から高いレベル変換 は，前段ICのCMOS出力から後段CMOS入力 を駆動する場合，出力電圧VOH≒電源電圧 Vccとなるため，VOHが後段ICの入力電圧 VIHレベルを満足すればレベル変換ができま す。 Nchオープンドレイン品で出力トレラント機能 をもったLCX05/07の例です。プルアップ抵抗 により，出力はVccレベルまでフルスイングし ます 管理番号 : SOU1AP2011003 5V→3.3Vのレベル変換 3.3V→5Vのレベル変換 3.3V→5Vのレベル変換(Nchオープンドレイン 出力，出力トレラント機能品) 56 2.5V→1.8V、1.8V→2.5Vレベル変換には 2.5V→1.8Vなど高い電圧から低い電圧のレベ ル変換は，入力トレラント機能によりできます。 入力トレラント機能は電源がVcc=0Vの状態 で入力に3.3Vの電圧が与えられるケースも許 容され，不要な電流も流れません。また，伝 搬遅延時間の低下もなく，簡単にレベル変換 できます。 1.8V→2.5Vなど低い電圧から高いレベル変換 は，前段ICのCMOS出力から後段CMOS入力 を駆動する場合，出力電圧VOH≒電源電圧 Vccとなるため，VOHが後段ICの入力電圧 VIHレベルを満足すればレベル変換ができま す。 管理番号 : SOU1AP2011003 2.5V→1.8Vのレベル変換 1.8V→2.5Vのレベル変換 57 管理番号 : SOU1AP2011003 双方向のレベル変換には TC74LCX245やTC74VCX245は、 低い電圧と高い 電圧の双方向・単電源でのﾚﾍﾞﾙ変換として使う事が できます。TC74LCX245は3.3V⇔5V、 TC74VCX245は1.8V⇔3.3V，1.8V⇔2.5Vなどのﾚﾍﾞ ﾙ変換となります。 動作例（右の図１を参照） TC74LCX245を使用し、電源電圧VCC(VCCA)=3.3V、 Abus(An)側を5V系ｼｽﾃﾑ、Bbus側を3.3V系ｼｽﾃﾑ、と した例で説明します。 先ず、Abus入力→Bbus出力方向で考えますと、Abus に入る信号が電源5V系（VCCB)のシステムになりま すので、Abus(An)に5Vの信号が入力されます（①）。 この場合ﾄﾚﾗﾝﾄ機能がありますのでBbus(Bn)には 3.3Vが出力（②）されます。よって、高い電圧から低い 電圧へのﾚﾍﾞﾙｼﾌﾄができた事になります。 逆方向の、Bbus(Bn)入力→Abus(An)出力の場合で は、Bbus(Bn)入力に3.3Vが入力されます（③）。 TC74LCX245の電源VCC(VCCA)が3.3Vですので、 Abus(An)出力には3.3Vの電圧が出力されてしまいま す（④）。よって、低い電圧から高い電圧へのﾚﾍﾞﾙ変 換はできていない事になります。 そこで、Abus(An)側につながるICの高ﾚﾍﾞﾙ入力電圧 (VIH)が、TTL入力ﾚﾍﾞﾙのような低い設定のICを使用 （図１）1電源タイプ双方向レベル変換 ① ② ④ ③ VCCAとVCCBの対応表 前段IC VCCA≒VOUTA シリーズ 3.3V 2.5V 1.8V LCX VCX VCX 後段IC VCCB=5V VCCB=3.3V VIH=2.0V VIH=2.0V ○ ○ × − ○ × VCCB=2.5V VIH=1.6V − − ○ して頂きますと、Abus(An)出力3.3VをHIGHﾚ ﾍﾞﾙ入力と判断しますのでAbus(An)側につな がっている5V系のｼｽﾃﾑが動作する事になり ます。 ちなみに、TC74VHC245には入出力I/O端子 にトレラント機能がありませんので、入出力 I/O端子にVccより高い電圧を印加できませ ん。よってレベル変換はできません。 58 双方向のレベル変換には 2電源タイプレベル変換，双方向は3.3V⇔5V， 1.8V⇔3.3V，1.8V⇔2.5Vなど内部にレベルコンバータ 回路を内蔵したICです 一般にﾚﾍﾞﾙｼﾌﾀ、ﾚﾍﾞﾙ ﾄﾗﾝｽﾚｰﾀと呼称しています。 管理番号 : SOU1AP2011003 2電源タイプ双方向レベル変換 低い電圧(VCCA)⇔高い電源(VCCB) TC7MP3245(8bit)を例にとりますと、VCCA=1.1∼2.7V， VCCB=1.65∼3.6V間のあらゆる組合せのレベル変換 ができます。 2電源ﾚﾍﾞﾙｼﾌﾀの特徴としましては、出力電圧が Abus(An)：VOH≒VccA、 Bbus(Bn)：VOH≒VccBと、 フルスイングするため消費電流も少なく、高速にスイ ッチング動作を行います。 コントロール回路の電源が低いタイプのものと高いタ イプのものがあります。コントロール回路の電源は同 時か先に投入する必要があります。8ビット品と16ビッ ト品ではコントロール回路の電源がそれぞれVCCA， VCCBとなりますので注意が必要です。 59 管理番号 : SOU1AP2011003 ちょっと一息 ③電源投入の順番は？ TC74HCの入力保護等価回路、出力寄生回路 Vcc TC74HCの電源投入順序は？ Vcc 入力保護ダイオード D1 ○ 入力 出力寄生ダイオード 入力 出力 GND Vcc × 入力 TC74VHCはD1ダイオードなし。 電源，入力の投入順序は一般に絶対最大定格を満足するため，(1)GNDを接続，(2)Vccを接続， (3)入力信号の接続で行ってください。電源降下の順序は電源投入の逆で行ってください。 TC74VHC/VHCT，TC74LCX，TC74VCXのような入力トレラント機能(入力から電源へ向かって の順方向となる入力保護ダイオードがない)のある製品は，電源が加わらない状態でも入力信号 を印加することが可能です。そのため，(2),(3)の投入順序は必要ありません。 参考：東芝セミコンダクター社ホームページ 汎用ロジックＩＣ よくあるお問い合わせ http://www.semicon.toshiba.co.jp/product/logic/index.html 参考になります。 60 内容 管理番号 : SOU1AP2011003 1.標準ロジックとは 2.標準CMOSロジックの基本動作 3.標準CMOSロジックの機能 4.標準CMOSロジックの各特性 5.標準CMOSロジックの使い分け 6.回路設計上の注意 61 項目 管理番号 : SOU1AP2011003 ¾ 東芝の標準ロジックのポジショニング ¾ 標準ロジックシリーズの負荷容量依存性 ¾ 標準ロジックシリーズの伝搬遅延波形 ¾ 標準ロジックシリーズの入力感度 ¾ 標準ロジックシリーズの使い分け ¾ ちょっと一息④ラッチ、フリップフロップの電源投入の出力状 態は定まっていますか？ 62 標準ロジックシリーズの負荷容量依存性 管理番号 : SOU1AP2011003 伝搬遅延時間tpLH、tpHL-負荷容量CL 5Vロジック： 30pF以下以下では74VHC(T)が高速 30pF以上では74AC(T)が高速 3.3Vロジック： 74VHC/LVXが低速 74LCXが高速 63 標準ロジックシリーズの伝搬遅延波形 管理番号 : SOU1AP2011003 伝搬遅延時間tpLHの出力立上り波形 AC00、VHC00、HC00 Ta=25℃ Vcc=3.3V CL=50pF 出力立上り時間(10-90%)ttLH AC00:3ns、VHC00:5ns 出力立上り時間(10-90%)ttLH LCX245:2.5ns、VHC,LVX245:6ns 高出力電流のシリーズは出力立上り、立下り時間は速くなる。 →各種ノイズ（スイッチングノイズ、反射、クロストーク、ＥＭI）が大きくなる。 64 標準ロジックシリーズの入力感度 管理番号 : SOU1AP2011003 入力感度(最小パルス幅入力応答特性) 高速シリーズは入力感度が高くなる。 →高速ロジックはノイズ、ハザードに反応しやすい 65 標準ロジックシリーズの使い分け 管理番号 : SOU1AP2011003 出力電流能力が大きい ← 同時スイッチング、オーバ/アンダーシュート、動作時 しきい値変動に対する考慮 出力立ち上がり、立ち下がり時間が速い ← 反射、クロストークノイズEMIに対する考慮 入力感度が高い ← 細いパルス幅信号に応答 高速ロジックはノイズが大きくなる。 →高速と低速シリーズを使い分ける 66 ちょっと一息 管理番号 : SOU1AP2011003 ④ラッチ、フリップフロップの電源投入の出力状態は定まっ ていますか？ ラッチなどは制御信号（スイッチ)によって 情報を記憶します。 電源投入時、CLEAR、PRESET信号を が非アクティブ状態（スイッチ＝ＯＮ）の時 出力は不定となります。 フリップフロップ（ラッチ、レジスタ，カウンタ，ワンショットマルチバイブレータ）の電源投 入後の出力状態は H”であるか L”であるか不定です。 一般的に電源投入時，CLEAR端子などを一時的にアクティブにして初期状態を設定 します。これをパワーオンリセットと呼びます。パワーオンリセットの方法は，抵抗やトラ ンジスタなどを使ったパワーオンリセット回路やリセット信号用ICで行います。 67 内容 管理番号 : SOU1AP2011003 1.標準ロジックとは 2.標準CMOSロジックの基本動作 3.標準CMOSロジックの機能 4.標準CMOSロジックの各特性 5.標準CMOSロジックの使い分け 6.回路設計上の注意 68 管理番号 : SOU1AP2011003 項目 ¾ 入力未使用端子の処理は? ¾ スロー入力で誤動作！ ¾ 出力短絡、バスの衝突 ¾ 大きな負荷容量に制限は？ ¾ デジタルＩＣの各種ノイズ (スイッチングノイズ、反射、IBIS、クロストーク、ＥＭＣ） ¾ ハザード ¾ チャタリング ¾ アナログスイッチ ¾ メタステーブル ¾ ラッチアップ ¾ ESD 69 管理番号 : SOU1AP2011003 入力未使用端子の処理は？ CMOSの入力は 必ずVccまたはGNDへの接続処理が必要です。 CMOSの入力インピーダンスは非常に高く，オープンのままで使用 すると，出力が不安定となります。そして，貫通電流による消費電 流の増加や誤動作の原因となります。 一般的に，VccまたはGNDの処理方法による消費電流やノイズに よる差はありません。 ※空き入力端子は，必ず電源VccかGNDへ接続してください。 出力３ステート製品も注意してください。 Ａ ＤＡ Ａ ＤＢ Ｒ D D CK Ｂ Ｂ バス ＣＫ DA D B ハイインピーダンス ＣＫ 出力不定となる 入力プルアップ 抵抗で処理。 70 管理番号 : SOU1AP2011003 製品紹介：バスホールド機能は？ バスホールド回路はラッチ回路となるため，CMOSの入力をオー プンすることが可能です。外付けプルアップ抵抗やプルダウン抵 抗を削減できます。また，プルアップ抵抗やプルダウン抵抗によ るどちらか一方に処理する方法に比べ，ハイインピーダンス直前 のレベルを保持するため低消費電流となります。 バスホールド機能製品 一般ロジック製品 VCC VCC 入力 ロジック 出力 IC 入力論理固定が必要 入力 ロジック 出力 IC GND GND 最終の入力状態を保持 入力論理固定が不要 メリット ・最終の入力状態を保持 ・外付け抵抗削減⇒基板スペース削減 製品展開 TC74VCXシリーズの16bitなどの製品に適用 例）TC74VCXH16244FT 71 管理番号 : SOU1AP2011003 スロー入力で誤動作①！ 汎用CMOSロジックの入力信号の立 上がり，立下り時間の上限を動作保 証条件で規定しています。出力の発 振などによる誤動作を引き起こさない 入力信号の立ち上がり，立下り時間 の最大値を示します。 立ち上がり，立下り時間の遅い信号 が印加された場合，スイッチング時に 発生するスパイク電流によるVcc， GNDラインのリップルにより，出力発 振か誤動作をすることがあります。 ゲートかバッファの入力でも誤動作や 発振することがありますので，特にク ロックなどの制御信号には注意が必 要です。対策としてはシュミット・トリガ ICを使用します。 シリーズ Vcc ハイスピード アドバンス TC74HC 5V 500ns 3.3V - 5Vロジック 3.3V 低電圧低速 低電圧中速 低電圧高速 低速 TC74AC TC74VHC TC74LVX TC74LCX TC74VCX 20ns/V 20ns/V 100ns/V 100ns/V 100ns/V - - 10ns/V 10ns/V 72 スロー入力で誤動作②！ 管理番号 : SOU1AP2011003 パッケージの異なるD-F/Fを用いて シフトカウンタを作成した時の規格値内で も誤動作例を示します。 F/F-1の回路しきい値をVthC1、 F/F-2の 回路しきい値をVthC2に差があり、 誤動作となった例です。 正常動作させるには⊿ｔ＜tpd±tset-upと なる必要があります。 対策としては、シュミットバッファで一度挿 入するなどが必要です。 73 管理番号 : SOU1AP2011003 出力短絡 出力同士を接続したワイアードOR論理構成は，出力がショート状態になるため使用できません。 もちろん，出力をVccやGNDにも接続しないでください。 （3ステート製品は除く) 駆動能力を向上させるため，同一パッケージ内のゲートを下の図のように接続することはでき ます。 74AC，74LCX，74VCXシリーズなどの高駆動能力のICを使用することを推奨します。 ワイアードOR禁止の例と駆動能力向上の例 74 バスの衝突 管理番号 : SOU1AP2011003 3ステート出力の製品において，出力がとも にイネーブル状態で長時間流し続けますと， ICの劣化に結びつく場合がありますので， 出力が同時にイネーブルにならないよう設 計してください。 一度、ディセーブル時間を設定してください。 3ステート出力製品の出力衝突 同一パッケージ内のコントロール信号 ａ、ｂが相補的に変化すればほとんど のICはtZ＜tAなのでバスの衝突はない。 ただし、デコーダ出力をコントロール 信号にする場合は要注意。 同一パッケージ内のｔＺとtA 75 大きな負荷容量に制限は？ 管理番号 : SOU1AP2011003 CMOSに大きな容量性負荷を接続すると大きな充放電電流が長時間流れ，誤動作，破壊の原因と なります。また，長時間，出力が短絡状態となるため，内部配線の溶断につながります。さらに，電 源をオフの時間が速い場合に出力寄生ダイオードに電流が流れる可能性あるため，大きな負荷容 量を直接駆動することは避けてください。 出力端子に接続するコンデンサ，容量性負荷は500pF以下に抑えることを推奨します。それ以上の 負荷は抵抗を介して充放電電流を制限してください。 大きなコンデンサの出力接続法 TC4000やTC74HC/ACシリーズなど入力トレラント機能のない製品については，入力についても電 源をオフの時間が速い場合に入力保護ダイオードに電流が流れる場合あるため，大きな負荷容量 を直接接続することは避けてください。 入力端子に接続するコンデンサ，容量性負荷は500pF以下に抑えることを推奨します。それ以上の 負荷は図2に示すように抵抗を介して接続してください。 大きなコンデンサの入力接続法（TC4000,TC74HC/ACシリーズ） 76 管理番号 : SOU1AP2011003 デジタルＩＣの各種ノイズ ＣＭＯＳロジックＩＣを使う場合は，スイッチング時に発生する各種ノイズに注意が必要です． ノイズには， ①スイッチング・ノイズ(電源，ＧＮＤバウンス)②反射（配線によるＬＣ振動) ③クロストーク・ノイズ④電磁妨害(ＥＭI) の４つです．これらはすべて，出力波形のスルー・レート，di/dt(dv/dt)が原因です． ④ＥＭＩ Vcc ④ＥＭＳ ΔVＶＣＣ ②外部インターフェース上で のノイズ、サージ ②配線長により反射ノイズ ΔVＶＣＣ 入力 (A0) 出力 (Y0) IC CL ΔVGND ①ΔVGNDにより回路しきい値 の変動 L 1 dVout iGND=-CL dt ΔVGND=(L1+L2) d iGND dt GND L 2 iGND ③平行パターンによりクロストー ク ①ΔVGNDによりアンダーシュート、 非動作出力ノイズ発生 ΔVGND GND ①共通インピーダンスＺによ るＧＮＤ電位の変動 Ｚ 77 ①スイッチング・ノイズ(電源，ＧＮＤバウンス) 管理番号 : SOU1AP2011003 ＣＭＯＳ ＩＣ内のＭＯＳ ＦＥＴは，内外の負荷容量を充放電しながらスイッチングします．そして，ＩＣ内スイッチング 動作回路の配線のインピーダンスは，ＬＣＲ回路となります．スイッチング電流ｉはＬを流れるため，シリコン・チップ上 の電源やＧＮＤにスパイク電圧Ｖ＝Ｌ(di/dt)を発生します．これをスイッチングノイズ(電源／グラウンド・バウンス)と 呼びます． 特に，多数の出力が同時に変化するときは，充放電電流が増え，（同時）スイッチング・ノイズが大きくなります。 スイッチング･ﾉｲｽﾞ対策 ①電源ＶccとＧＮＤラインを太く，短く処理する．基板の多層化も有効である ②パスパス・コンデンサは可能な限りＩＣに近く配置・配線する Vcc バイパス・コンデ ンサ ０．０１μＦ∼０．１ μＦ程度 Vcc IC ＩＣ ＩＣ ａ）バイパス コンデンサ GN D GN D 直行配線が基本 ＶＣＣ ＧＮＤ b）多層基板 78 ①スイッチング・ノイズ(電源，ＧＮＤバウンス) スイッチング･ﾉｲｽﾞ対策 ③クロック，リセットなどの信号に 注意し，ドライバなどの空きゲート は使用しない．ローパスフィルタで ノイズを除去する。 ８ビットバスバッファの １ビットをＣＫとして使用 管理番号 : SOU1AP2011003 後段のしきい値を超えて 誤動作 ＣＫ IC ６ビットをデータ バスとして使用 ＶＩＬ a）クロック信号 ④低ノイズＩＣを選択する ⑤出力にダンピング抵抗を入れる (直列終端) b)ローパスフィルタ ⑥信号の同期化をする Ｄ Vcc Ｑ ＣＫ a）信号の同期化 入力 Ｒ＝２５Ω∼１００Ω程 度 Ｄ Ｑ ＣＫ a）バッファを入れる 79 ②反射（配線によるＬＣ振動) 管理番号 : SOU1AP2011003 反射は，送信端出力インピーダンスあるいは，受信端入力インピーダンスと線路インピーダンス間の不整合が原因 です． 送信端出力インピーダンスが，線路インピーダンスより大きいと反射は発生しません．逆に，出力インピーダ ンスが線路インピーダンスより小さいと，反射が発生します．また線路長が長く，信号が負荷で反射して送信端に戻 ってくる時間より，出力の立上がり／立下がり時間が短いと反射を起こします．式であらわすと， tr，tf＞2Ｔ tr,tf:出力の立上がり，立下がり時間 Ｔ:送信端から受信端までの遅延時間 となります． たとえば，立ち上がり時間が3nsの場合，配線による遅延時間を5ns/mとすると60cmから反射の影響 が顕れます． また，線路インピーダンスと受信端入力インピーダンスとの差が大きいほど，反射は大きくなります． したがって，受信端がオープンの時などは大きな反射が発生します．一方，線路インピーダンスに等しい，インピー ダンスを受信端に接続すると，反射は起きません．これを整合終端と呼びます。 集中定数理論と異なり、分布定数理論となります。 Bergeron解析 実測波形 80 管理番号 : SOU1AP2011003 ②反射（配線によるＬＣ振動) 反射対策 ①配線を短くする ②必要以上に高速，高駆動のＩＣを使わない ③終端処理する Z0 （ａ）並列終端 R=Z0 ・消費電力大 Ｒ ④分岐配線は一筆書き ・ドライバＩＣに大きな駆動能力が必要 Ｒ Z0 （ｂ）テブナン終端 R=２Z0 ・消費電力大 Ｒ （ｃ）直列終端 Ｒ Z0 ・ドライバＩＣに大きな駆動能力が必要 R=Z0−Ｚｏｕｔ ・消費電力小 ・立ち上り、立下り時間が遅くなる。 （ｄ）ＡＣ終端 Z0 R＞=Z0 ⑤外部インタフェース上でのノイズ、サージ保護 Ｒ ・消費電力小 （ｅ）ダイオード終端 終端処理（例） 81 管理番号 : SOU1AP2011003 製品紹介：直列終端（ダンピング抵抗）内臓製品 TC74VCXシリーズ直列終端(ダンピング抵抗内臓品) 出力電流特性 入出力等価回路 VCC 26Ω 入力 出力 GND 出力電流特性はフラットとなり、Rout=45Ω程度となる。 一般にZ0=75Ω~100Ωとなり、反射波形を軽減できる。 製品展開 TC74VCXシリーズの8bit以上の バッファ製品全てをラインアップ 例）TC74VCX162244FT メリット ・ノイズの低減 ・部品点数の削減 82 管理番号 : SOU1AP2011003 ③クロストーク クロストーク・ノイズは配線間の容量結合，誘導 (インダクタンス)結合が原因です．したがって， 急峻な立ち上がり，立ち下がりをもつ信号に注 意し，それらの配線間の相互容量，相互インダ クタンスを小さくする必要があります クロストーク・ノイズ対策 実測波形 ①平行にアース・パターン(多層基板など)を設ける ②平行パターンの配線長を短くする ③パターンを平行に引かない(直交させる) ④クロック信号などはバス・ラインの側に配線しない． また，信号の両側をグラウンド・ラインでシールドす る． ⑤コンデンサで波形をなまらせる 83 管理番号 : SOU1AP2011003 ③EMC 電磁妨害(ＥＭC) ＥＭＣ(Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ Compatibility） 電磁環境両立性。 電磁波を出さないこと。そして、電磁波による悪影響受けな い、つまり誤動作をしないこと。 EMC=EMI(電磁妨害)+EMS(電磁感受性) ＥＭＩ(Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ Ｉｎｔｅｒｒｅｎｃｅ） 電磁妨害。 デバイス自体からノイズを発生させ、各々の周辺機器に影 響を及ぼす状態。 特に電波受信機器への妨害が問題とされる ＥＭＳ(Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ Ｓｕｓｃｅｐｔｉｂｉｌｉｔｙ） 電磁感受性。 電子機器が他から発生したノイズの影響を受けること。 放射ノイズＥＭＩの規制 ＥＭＣ規格はＩＥＣ(国際電気標準会議)の下部機構ＣＩＳＰ Ｒ(国際無線障害特別委員会）などが制定しています。 ＥＭＩ規制の代表機器装置を示します。 装置 国際規格 日本 アメリカ ＥＵ テレビ、 ラジオ、 オーディオ、 ＶＴＲ ＣＩＳＰＲ Ｐｕｂ１３ 電気用品取 締法 ＦＣＣ Ｐａｒｔ １５ ＥＮ５５０１３ プリンタ、 パソコン、 ディスプレイ 複写機 ＣＩＳＰＲ Ｐｕｂ２２ ＶＣＣＩ ＦＣＣ Ｐａｒｔ １５ ＥＮ５５０２２ ＶＣＣＩでは、機器装置の使用環境によって、２種類の規定値 を定めています。 クラスＢに適合した機器装置にマークがつけられます。 第１種（クラスＡ）−−商工業地域（業務用）−−緩い 第２種（クラスＢ）−−住宅地域（家庭用）−−厳しい ＥＭＩ規制は放射ノイズと電源に出すノイズの２つの規定 があります。 放射ノイズ−−装置から一定距離（３ｍ、１０ｍ、３０ｍ）での電界強度 クラスＡが３０ｍ、クラスＢが１０ｍ 電源線に出すノイズ −−電源線を伝わって出す３０ＭＨｚ以下のノイズ 機器のノイズ対策 ①ノイズ源への対策 ②ノイズ伝播経路での対策 伝播経路での対策・・・アリスタ、バリスタ、フィルタ素子による減衰 配線、構造・・・シールド、GND等の接地方法、配線ループ排除 ③機器自体のノイズ対策 ノイズ耐量向上・・・機器の信号レベル、使用素子、回路方式、選定 の際、耐ノイズ性を考慮する。 ④ソフトウェア対策 誤動作検出・・・動作、データなどの誤り検出 フェールセーフ・・・誤動作状態からの復帰機能 84 管理番号 : SOU1AP2011003 IBIS IBIS (Input/Output Buffer Information Specification) IBISとは伝送線路シミュレーション用I/Oバッファモデルでインテルが提唱しています。 IBISモデルは、バッファのＶ−Ｉ特性を 数値化したものです。 (1)入力バッファの保護ダイオード特性 ①Power Clamp ②GND Clamp 送端 (2)出力バッファの出力電流特性 5.0 ③Pull Up 4.0 ④Puul Down 3.0 (3)出力バッファのスルーレート特性 2.0 1.0 ⑤Pamp 0.0 (4)パッケージデータ -1.0 ⑥C_PKG、R_PKG、L_PKG 10 で記述されています。 C=5pF Z=75Ω L=20cm VHC08F 実測 Simulation 5.0 4.0 3.0 2.0 1.0 0.0 15 20 25 30 -1.0 60 65 70 75 実測 Simulation 受端 5.0 5.0 4.0 4.0 3.0 3.0 2.0 2.0 1.0 1.0 0.0 0.0 -1.0 10 -1.0 60 15 20 25 30 80 65 70 75 80 基本的考え方はBergeron解析です。実測波形とシミュレーション 波形がほぼ一致しています。 85 管理番号 : SOU1AP2011003 ハザード GATEのハザード 対策 A,Ｂ Ｙ A Ｙ B D D Q CK C C GATEでロジック組んだ時、遅延などによりのハザード が発生する。 同期化をする。 リップルキャリー方式カウンタ（各ＦＦのCKが非同期）のハザード Ｙ 対策 Ｙ Q1 Q2 Q3 Q4 Q5 Q6 Q7 ＣＫ CK 74VHC4040 Ｙ D D Q CK ＣＫ 同期化をする。 カウンタ出力の遅延をGATEするためハザードが発生する。 86 管理番号 : SOU1AP2011003 チャタリング Ｆ．Ｆによるチャタリング除去回路 A Vcc Ｙ A R B R B Ｙ R=10Ｋ∼500KΩ 積分回路によるチャタリング除去回路 Vcc R１ R2 A Rｓ Ｙ Ｙ Rs=10Ｋ∼50KΩ Rsは電源オフ時の保護抵抗 87 管理番号 : SOU1AP2011003 アナログスイッチ (1)クロストークノイズ コントロールを切り換える際、I/Oにクロストークが発生する。 ⇒対策 出力にフィルター用コンデンサを挿入（この場合も500pF以上は抵抗を挿入） (2)I/O間に流せる電流(スイッチスルー電流）は STD 74HC/VHCタイプ ±0.5/Ron ±25mA max (3)I/Oに過電圧がかかった場合の悪影響 スイッチがOFFした状態でもI/OにGND以下、Vcc以上の電圧が印加されると、 寄生トランジスタがONし、I/Oピンに寄生電流が流れます。 88 メタステーブル 管理番号 : SOU1AP2011003 順序回路をもちいて、入力信号を同期化させる とき、クロック信号と取り込まれる信号とのタイミ ングにより、出力が不確定になることがある。 セットアップ時間、ホールド時間、リムーバル時 間を満たさない場合、発生し、この状態をメタス テーブルと呼びます。 この状態は伝搬遅延時間tpdの増加や論理の 再反転などを引き起こします。非同期信号をク ロック信号と同期する時、必ず発生します。 対策はフリップフロップを２段接続し、１段目の tpdの遅れやハザードを、2段目の出力に伝達さ せないようにした回路です。この場合も1段目と 2段目のクロックの位相差がtpdの遅れと同等で ある場合注意が必要です。 一般に高速ロジックの方がtpdの遅れが少なく 有利です。2段を3段にすると更に対策となりま す。 89 管理番号 : SOU1AP2011003 ラッチアップ ラッチアップを引き起こす原因は、 ①入力電圧 VIN<GND もしくはVIN>VCC ②出力電圧 VOUT<GND もしくは VOUT>VCC ③電源電圧VCCが定格以上に上昇し、ブレークダウンする 対策 ⇒ 最大定格内にとどめる 過大なサージなどが印加される可能性があるインタフェース部分には、保護回路 を付加することを推奨します。 ラッチアップ誘発防止方法の例 90 管理番号 : SOU1AP2011003 ＥＳＤ ESD(静電気放電）耐量を測定する試験回路 人体モデル：HBM方式C=100pF,R=1.5KΩ ±2000Vが目安 機械モデル：ＭＭ方式C=200pF,R=0Ω ±200Vが目安 静電破壊試験 サージ防止回路の例 91 製品取り扱い上のお願い • • • • • • • • • • 本資料に掲載されているハードウェア、ソフトウェアおよびシステム（以下、本製品という）に関する情報等、本資料の掲載内容は、技術の進歩 などにより予告なしに変更されることがあります。 文書による当社の事前の承諾なしに本資料の転載複製を禁じます。また、文書による当社の事前の承諾を得て本資料を転載複製する場合でも、記 載内容に一切変更を加えたり、削除したりしないでください。 当社は品質、信頼性の向上に努めていますが、半導体製品は一般に誤作動または故障する場合があります。本製品をご使用頂く場合は、本製品の 誤作動や故障により生命・身体・財産が侵害されることのないように、お客様の責任において、お客様のハードウェア・ソフトウェア・システム に必要な安全設計を行うことをお願いします。なお、設計および使用に際しては、本製品に関する最新の情報（本資料、仕様書、データシート、 アプリケーションノート、半導体信頼性ハンドブックなど）および本製品が使用される機器の取扱説明書、操作説明書などをご確認の上、これに 従ってください。また、上記資料などに記載の製品データ、図、表などに示す技術的な内容、プログラム、アルゴリズムその他応用回路例などの 情報を使用する場合は、単独およびシステム全体で十分に評価し、お客様の責任において適用可否を判断してください。当社は、適用可否に対す る責任は負いません。 本製品は、一般的電子機器（コンピュータ、パーソナル機器、事務機器、計測機器、産業用ロボット、家電機器など）または本資料に個別に記載 されている用途に使用されることが意図されています。本製品は、特別に高い品質・信頼性が要求され、またはその故障や誤作動が生命・身体に 危害を及ぼす恐れ、膨大な財産損害を引き起こす恐れ、もしくは社会に深刻な影響を及ぼす恐れのある機器（以下 特定用途 という）に使用さ れることは意図されていませんし、保証もされていません。特定用途には原子力関連機器、航空・宇宙機器、医療機器、車載・輸送機器、列車・ 船舶機器、交通信号機器、燃焼・爆発制御機器、各種安全関連機器、昇降機器、電力機器、金融関連機器などが含まれます。本資料に個別に記載 されている場合を除き、本製品を特定用途に使用しないでください。 本製品を分解、解析、リバースエンジニアリング、改造、改変、翻案、複製等しないでください。 本製品を、国内外の法令、規則及び命令により、製造、使用、販売を禁止されている製品に使用することはできません。 本資料に掲載してある技術情報は、製品の代表的動作・応用を説明するためのもので、その使用に際して当社及び第三者の知的財産権その他の権 利に対する保証または実施権の許諾を行うものではありません。 別途書面による契約がない限り、当社は、本製品および技術情報に関して、明示的にも黙示的にも一切の保証（機能動作の保証、商品性の保証、 特定目的への合致の保証、情報の正確性の保証、第三者の権利の非侵害保証を含むがこれに限らない。）をせず、また当社は、本製品および技術 情報に関する一切の損害（間接損害、結果的損害、特別損害、付随的損害、逸失利益、機会損失、休業損、データ喪失等を含むがこれに限らな い。）につき一切の責任を負いません。 本製品、または本資料に掲載されている技術情報を、大量破壊兵器の開発等の目的、軍事利用の目的、あるいはその他軍事用途の目的で使用しな いでください。また、輸出に際しては、「外国為替及び外国貿易法」、「米国輸出管理規則」等、適用ある輸出関連法令を遵守し、それらの定め るところにより必要な手続を行ってください。 本製品のRoHS適合性など、詳細につきましては製品個別に必ず弊社営業窓口までお問合せください。本製品のご使用に際しては、特定の物質の 含有･使用を規制するRoHS指令等、適用ある環境関連法令を十分調査の上、かかる法令に適合するようご使用ください。お客様がかかる法令を遵 守しないことにより生じた損害に関して、当社は一切の責任を負いかねます。 92 93
© Copyright 2024 Paperzz
