LabVIEW FPGAモジュールリリースおよびアップグレードノート

LabVIEW FPGA モジュール
™
リリースおよびアップグレード
ノート
バージョン 2009
これらのリリースノートには、LabVIEW FPGA モジュールのインストー
ル手順、新規機能、およびアップグレード情報が記載されています。
LabVIEW および FPGA モジュールでアプリケーションを開発する方法に
ついては、このドキュメントの最後に記載されているリソースを参照して
ください。
目次
システム要件.................................................................................................................... 2
LabVIEW FPGA モジュールをインストールする .............................................. 3
FPGA モジュールをアクティブ化する ................................................................... 4
LabVIEW 2009 FPGA モジュールの新機能 ......................................................... 4
タイミング違反解析ウィンドウ ....................................................................... 5
コンパイルプロセスの改善点 ............................................................................ 5
数学 & 解析 VI および関数の改善点 ................................................................ 5
FIFO とメモリの改善点 ....................................................................................... 6
強化されたフィードバックノードのサポート ............................................. 7
ユーザ定義 I/O 変数のサポート ....................................................................... 7
CLIP の改善点 ......................................................................................................... 7
アップグレードおよび互換性の問題 ....................................................................... 8
FPGA モジュール 8.6.x から 2009 にアップグレードする ..................... 8
FPGA モジュール 8.5.x から 8.6.x にアップグレードする ....................11
FPGA モジュール 8.2.x から 8.5.x にアップグレードする ....................13
FPGA モジュール 8.0.x から 8.2.x にアップグレードする ....................14
その他の情報..................................................................................................................15
関連ドキュメントおよびサンプル .................................................................16
ナショナルインスツルメンツのウェブサイト ...........................................16
既知の問題 ......................................................................................................................16
システム要件
開発用コンピュータは、LabVIEW 開発システムおよび LabVIEW FPGA
モジュールをインストールした PC または PXI システムです。
表 1 は、FPGA モジュールを実行する開発用コンピュータの要件を示し
ます。FPGA モジュールのシステム要件は、『LabVIEW リリースノート』
に記載される LabVIEW のシステム要件への追加事項です。
表1
サポートするプラット
フォーム
FPGA モジュールのシステム要件
メディア要件とシステム要件
• Windows XP Pro
（Service Pack 1、
2、または 3）
• Windows Vista
（32 ビット）
• 1.2 GHz Pentium プ
• LabVIEW 32 ビット
• 最低 4 GB の空きディ
がインストールされ
ている Windows
Vista（64 ビット）*
• Windows 2000 Pro
（Service Pack 2、
3、または 4）†
主な留意点
* Windows Vista 64 ビット —LabVIEW FPGA モ
ジュールは、Vista 64 ビット OS で 32 ビットバー
ジョンの Xilinx のツールを使用します。
ロセッサまたはそれ以
上の速度の互換性のあ
るプロセッサ
†
Windows 2000—FPGA モジュールは、正式に
Windows 2000 がサポートされていない Xilinx の
• 2 GB メモリ ‡
ツールを使用しています。ナショナルインスツルメ
ンツは、このプラットフォームで発生するバグを
Xilinx が修正しないという免責条項に基づいて、
FPGA モジュールのユーザがこのプラットフォーム
でツールを使用する許可を Xilinx から取得していま
す。ナショナルインスツルメンツで FPGA モジュー
ルが使用する Xilinx のツールのテストを行った結果、
問題は検出されませんでした。Xilinx のツールおよ
び Windows 2000 で問題が起こった場合、
Windows XP または Vista 32 ビットを使用してコン
パイルを行う必要がある場合があります。その場合、
リモートコンピュータに LabVIEW FPGA コンパイ
ルサーバをインストールしてください。リモートコ
ンピュータにコンパイルサーバをインストールする
場合の要件については、表 2 を参照してください。
ナショナルインスツルメンツは、Windows 2000 で
Xilinx のツールを使用した場合に発生する問題に対
して責任を負いません。
スク容量
• LabVIEW 開発システ
ムおよび LabVIEW プ
ロフェッショナル開発
システム
• NI 再構成可能 I/O
デバイスおよび
NI-RIO 3.2 ソフトウェ
アバージョンなどの
FPGA ターゲットハー
ドウェアおよびドライ
バソフトウェア
‡
メモリ要件 —FPGA ターゲットにより異なります。
また、これらのメモリ要件は通常の FPGA VI に適用
されますが、FPGA の設計の特性によっては、
LabVIEW で利用可能なメモリを使用して設計をコ
ンパイルできない場合もあります。Windows タス
クマネージャで xst.exe のプロセスのメモリ使用
量を監視して、追加のメモリが必要がどうかを判断
することができます。
ナショナルインスツルメンツでは、FPGA の設計またはターゲットで
2 GB 以上のメモリが必要な場合、LabVIEW FPGA コンパイルサーバを
リモートコンピュータにインストールすることを推奨します。コンパイル
サーバをリモートコンピュータで実行する方法については、ヘルプ→
LabVIEW ヘルプを検索を選択して『LabVIEW ヘルプ』を表示し、
「FPGA VI をリモートからコンパイルする」トピックを参照してくださ
LabVIEW FPGA モジュールリリースおよびアップグレードノート
2
ni.com/jp
い。表 2 は、LabVIEW FPGA コンパイルサーバをリモートコンピュータ
にインストールする場合に推奨されるオペレーティングシステムを示しま
す。
表2
コンパイルサーバをリモートコンピュータにインストールする場合に推奨さ
れるシステム
サポートするプラットフォーム
主な留意点
• Windows XP Pro
（Service Pack 1、2、または 3）
メモリ要件 —Windows Vista 64 ビッ
トが搭載されるリモートコンピュータ
では、コンパイルサーバは最大 4 GB
のメモリを活用できます。
• Windows Vista（32 ビット）
• Windows Vista（64 ビット）
LabVIEW FPGA モジュールをインストールする
このセクションでは、開発用コンピュータに FPGA モジュールをインス
トールする方法について説明します。
メモ
LabVIEW 開発システムのインストールについては、『LabVIEW リリースノー
ト』を参照してください。
以下の手順に従って、LabVIEW および FPGA モジュールをインストール
します。
ヒント
1.
管理者または管理者権限を持つユーザとして開発用コンピュータにロ
グインします。
2.
LabVIEW プラットフォーム DVD を挿入し、LabVIEW のインス
トールを選択します。
setup.exe をダブルクリックして、インストーラを起動することもできます。
3.
画面に表示される手順に従ってソフトウェアをインストールします。
a. 製品リストの一覧から以下のソフトウェアを選択します。
• LabVIEW
•
組み込み式（Real-Time、FPGA、および
Microprocessor）フォルダの FPGA モジュール
• （オプション）組み込み式（Real-Time、FPGA、および
Microprocessor）フォルダの Real-Time モジュール
• デバイスドライバ
NI-RIO はデバイスドライバソフトウェアです。NI-RIO に
は、R シリーズ、FlexRIO、および CompactRIO デバイス
用のドライバソフトウェアが搭載されています。使用する
FPGA ターゲットに応じて、追加または異なるドライバソフ
トウェアをインストールする必要がある場合があります。
© National Instruments Corporation
3
LabVIEW FPGA モジュールリリースおよびアップグレードノート
メモ
FPGA モジュール 2009 で NI-RIO を使用するには、NI-RIO 3.2 のドライバをイ
ンストールする必要があります。それ以前の NI-RIO ドライバでは FPGA モ
ジュール 2009 はサポートされていません。
b. 画面に表示される手順に従い、ソフトウェアのインストールを続
行します。インストールの続行に別の DVD が必要であることを
示すメッセージが表示される場合があります。
LabVIEW プラットフォーム DVD は、プログラムファイルおよ
びドキュメントをインストールし、Xilinx ISE から
x:¥NIFPGA2009 ディレクトリにファイルをコピーします。
x は、LabVIEW 2009 をインストールしたドライブです。
Xilinx ISE は、FPGA モジュールが FPGA VI を FPGA ターゲット
で実行するコードにコンパイルする他社製ソフトウェアです。
4. （オプション）FPGA ターゲットで NI-RIO ドライバを使用しない場
合は、使用する FPGA ターゲットに適切なドライバおよび FPGA モ
ジュールのサポートファイルをインストールします。必要なドライバ
と詳細な FPGA ターゲットのインストール / 構成方法については、
各ハードウェアドキュメントを参照してください。
FPGA モジュールをアクティブ化する
FPGA モジュールの使用にはライセンスのアクティブ化が必要です。一
時ライセンスには 30 日間の評価期間が設けられており、FPGA モジュー
ルと FPGA モジュールで使用される Xilinx のツールを使用できます。評
価期間の終了後に FPGA モジュールを継続して使用するには、有効な
FPGA モジュールのライセンスをアクティブ化する必要があります。
FPGA モジュールのライセンスをアクティブ化すると、Xilinx のツールの
ライセンスもアクティブ化されます。
ナショナルインスツルメンツの製品のアクティブ化には、NI License
Manager（スタート→すべてのプログラム→ National Instruments →
NI License Manager）を使用できます。ナショナルインスツルメンツの
製品のアクティブ化については、NI License Manager でヘルプ→目次
を選択してアクセスできる『National Instruments License Manager
ヘルプ』を参照してください。
LabVIEW 2009 FPGA モジュールの新機能
FPGA モジュール 2009 には、FPGA アプリケーションコンポーネントの
管理、実装に役立つ以下の新機能があります。これらの機能については、
LabVIEW でヘルプ→ LabVIEW ヘルプを検索を選択してアクセスできる
『LabVIEW ヘルプ』を参照してください。
LabVIEW FPGA モジュールリリースおよびアップグレードノート
4
ni.com/jp
タイミング違反解析ウィンドウ
新しいタイミング違反解析ウィンドウを使用して、指定されたクロック
レート内で実行できない FPGA VI のコンポーネントを特定することがで
きます。
コンパイルステータスウィンドウにタイミング違反エラーが表示された場
合、タイミング違反解析ボタンをクリックして、タイミング違反解析ウィ
ンドウを表示させることができます。ウィンドウには、タイミング違反の
原因である FPGA VI のコンポーネントの伝播遅延の一覧が表示されます。
リスト内の項目をダブルクリックすると、ブロックダイアグラムでノード
がハイライトされます。
コンパイルプロセスの改善点
Xilinx のコンパイルオプションを構成する
ターゲットが FPGA ターゲットプロパティダイアログボックスの新しい
Xilinx オプションページをサポートしている場合、FPGA VI のコンパイ
ル時に Xilinx が使用するオプションを調整できます。一般に、このページ
のオプションは FPGA VI のコンパイルエラーが発生しない限りは変更す
る必要がありません。FPGA VI を正常にコンパイルするために必要なオ
プションは、コンパイルステータスウィンドウの情報を元に決定します。
FPGA VI のコンパイル時のフィードバックの改善点
新しいコンパイルステータスウィンドウには、コンパイルステータスを管
理したり、FPGA VI が FPGA のリソースおよびタイミング制約を満たす
かどうかを素早く判断する上で役立つ情報がコンパイルプロセス中に表示
されるようになりました。
コンパイルステータスウィンドウの進捗状況バーに、Xilinx のコンパイル
プロセスの現在のステップが示されます。LabVIEW で作業を継続しなが
ら進捗状況バーを確認できます。さらに、コンパイルステータスウィンド
ウを使用してコンパイルサーバとの接続を解除し、複数の VI をコンパイ
ルのキューに追加できます。
数学 & 解析 VI および関数の改善点
高スループット数学関数
高スループット数学関数を使用して、FPGA ターゲットで固定小数点数
値を使用する高スループット演算および解析を実行します。これらの関数
は、LabVIEW 数値関数に似ていますが、より高速なスループットレー
ト、シングルサイクルタイミングループ内のハンドシェイク端子、入力 /
出力レジスタ、および自動パイプライン処理がサポートされています。こ
れらの関数は、シングルサイクルタイミングループの外側でも使用できま
す。
© National Instruments Corporation
5
LabVIEW FPGA モジュールリリースおよびアップグレードノート
以下は新規関数の一覧です。
•
•
•
•
•
•
•
•
•
•
•
•
•
•
高スループット和
高スループット商
高スループット指数
高スループット Hyperbolic Sine & Cosine
高スループット Inverse Tangent
高スループット積
高スループット自然対数
高スループット極座標から直交座標へ変換
高スループット逆数
高スループット直交座標から極座標へ変換
高スループット Sine & Cosine
高スループット平方根
高スループット差
高スループット固定小数点に変換
スケール VI
ホスト VI でスケール VI を使用して、「ループタイマ」Express VI のク
ロックおよびサンプルレートを変換し、入力設定を再構成して FPGA 数
学 & 解析 VI からのデータの後処理を行います。スケール VI は、RT また
はマイコンピュータターゲットの下のホスト VI の FPGA インタフェース
パレットにあります。以下は新規 VI の一覧です。
•
•
•
•
•
•
バタワース係数
FFT をスペクトルに変換
信号生成パラメータを正規化
ノッチ係数
サンプルレートからループ時間に変換
周期をスケール
FIFO とメモリの改善点
FIFO およびメモリ名制御器
FPGA I/O 名制御器や FPGA クロック名制御器を使用する場合と同様に、
FIFO およびメモリ名制御器を使用して、FIFO およびメモリのリファレン
スを VI に受け渡しできます。FIFO やメモリ定数を使用して、FIFO やメ
モリ項目を参照することもできます。
LabVIEW FPGA モジュールリリースおよびアップグレードノート
6
ni.com/jp
新規 FIFO メソッド
以下は、FPGA FIFO がサポートする FIFO メソッドです。これらのメ
ソッドに関する詳細については、『LabVIEW ヘルプ』を参照してくださ
い。
•
•
読み取る要素数
書き込む要素数
LUT を使用するメモリの実装
ルックアップテーブル（LUT）および組み込みブロックメモリを使用し
て、FPGA VI でメモリ項目を実装することができます。特に要素数の少
ないメモリ項目に LUT を使用すると、他の関数のために組み込みブロッ
クメモリが節約できます。
強化されたフィードバックノードのサポート
FPGA VI では、強化されたフィードバックノードのマルチサイクル遅延、
有効信号、および初期化オプションがサポートされています。フリップフ
ロップの代わりにシフトレジスタルックアップテーブル（SRL）を使用す
ることによっても、Xilinx のコンパイラに上記オプションを実装するよう
に設定が可能です。この変更により、FPGA ターゲットによるリソース
の消費が改善されました。
ユーザ定義 I/O 変数のサポート
NI スキャンエンジンをサポートする FPGA ターゲットで FPGA VI を実行
する場合、単一のコントローラで実行する RT VI と FPGA VI 間で I/O
データを送信するユーザ定義 I/O 変数を作成できます。
NI スキャンエンジンおよび I/O 変数については、『LabVIEW ヘルプ』の
目次タブから基本機能→スキャン I/O データにアクセスする→概念ブッ
クを参照してください。FPGA VI で I/O 変数を使用する方法については、
『LabVIEW ヘルプ』の目次タブから「FPGA およびホスト VI 間でデータ
を転送する」トピックを参照してください。
CLIP の改善点
CLIP I/O のクロック領域を指定する
CLIP 宣言ファイルで以下の XML タグを使用し、CLIP I/O でのメタス
テーブルデータの発生を防ぎます。
•
RequiredClockDomain— クロック領域が必要な場合、この
CLIP I/O を使用するブロックダイアグラムの I/O ノードが指定した
クロック領域内にある必要があります。
•
© National Instruments Corporation
UseInLabVIEWSingleCycleTimedLoop—CLIP 中の IP が各クロッ
クエッジで値を送受信することが必須である場合、このタグを設定す
ると LabVIEW でこの必須要件が強制されます。
7
LabVIEW FPGA モジュールリリースおよびアップグレードノート
CLIP で定義されるクロック
CLIP でクロック回路をインスタンス化し、ターゲットが提供する他のク
ロックを使用する場合と同じように CLIP クロックを使用することができ
ます。ソケット付き CLIP が提供する外部クロックを LabVIEW に経路設
定することもできます。プロジェクトエクスプローラウィンドウの CLIP
項目には、CLIP 宣言ファイルのクロックが表示されます。
LabVIEW では、CLIP クロックは外部クロックと同様に処理されますが、
クロックが使用できない場合、CLIP クロックが含まれる「FPGA クロッ
ク有効化を開始」および「FPGA クロック無効化を開始」VI を回路保護
の目的で使用できません。
CLIP の追加データタイプ
CLIP では、I64 および U64 データタイプがサポートされています。
アップグレードおよび互換性の問題
以下のセクションでは、FPGA モジュールの異なるバージョンで起こる
アップグレードおよび互換性の問題に関する情報を記載します。
FPGA モジュール 8.6.x から 2009 にアップグレードする
FPGA モジュール 8.6.x から FPGA モジュール 2009 にアップグレードす
る際、以下の互換性の問題が発生する場合があります。
コンパイルステータスウィンドウによるダイアロ
グボックスの置換
コンパイルステータスウィンドウは、FPGA 用に VI をコンパイル、
コンパイルエラー、コンパイルレポートダイアログボックスに代わるもの
です。
VI 指定 FIFO およびメモリの変更点
FPGA VI I/O 制御器および FPGA VI クロック制御器を使用する場合と同
様に、新規メモリ制御器および FPGA 制御器では、メモリと FIFO リファ
レンスをサブ VI に受け渡しできるようになりました。また、新規メモリ
定数および FIFO 定数は、FPGA I/O 定数および FPGA クロック定数と同
じ方法で使用できます。
新規機能に対応するために、VI 指定 FIFO 構成ノードおよび VI 指定メモリ
構成ノードは、VI 定義 FIFO 構成ノードおよび VI 定義メモリ構成ノードに
変更されました。これらのノードの以前のバージョンと現在のバージョン
の違いは、以下のタスクを実行できる出力端子が追加されたことです。
•
•
サブ VI への配線
情報を VI のコネクタぺーンに渡す表示器の作成
LabVIEW FPGA モジュールリリースおよびアップグレードノート
8
ni.com/jp
•
•
FIFO およびメモリメソッドノードの配線
自身に関連付けられた FIFO およびメモリ制御器 / 定数の作成
以前のバージョンの LabVIEW で作成した VI 指定 FIFO 構成ノードおよ
び VI 指定メモリ構成ノードは、LabVIEW および FPGA モジュール 2009
で開くと自動的に移行されます。
固定小数点数学ライブラリから高スループット数
学関数への変更
LabVIEW 8.6.x 以前で、高スループット数学関数（以前のバージョンでは
ni.com/labs から取得できる固定小数点数学ライブラリ）を使用する VI
を作成し、LabVIEW 2009 で開く場合は、以下の動作の変更に注意して
ください。
•
以前のバージョンの LabVIEW では、— 部の関数にデフォルトタイプ
オプションが含まれていました。LabVIEW 2009 では、このオプショ
ンの名前がソースに適応に変更されました。LabVIEW では、以前の
バージョンの設定が維持されます。
•
LabVIEW 8.6.x 以前では、場所を指定せずに「和」、「差」、および
「固定小数点に変換」関数をシングルサイクルタイミングループの内
側と外側のいずれかに配置できました。LabVIEW 2009 では、高ス
ループット数学関数はすべて、シングルサイクルタイミングループの
内側か外側のどちらに配置するのかを指定する必要があります。
これらの関数を LabVIEW 2009 でロードすると、LabVIEW でシン
グルサイクルタイミングループの内側オプションが選択されます。関
数がシングルサイクルタイミングループの外側にある場合、これらの
関数が含まれる FPGA VI をコンパイルしようとすると LabVIEW が
エラーを返します。関数をダブルクリックし、構成ダイアログボック
スの実行モードセクション内で適切なオプションを選択して、関数を
再構成する必要があります。
•
LabVIEW 8.6.x 以前は、関数に入力有効、出力有効、および入力準備
完了の 3 つのハンドシェイク端子がありました。LabVIEW 2009 の
関数には、出力準備完了という 4 つ目のハンドシェイク端子があり
ます。この端子のデフォルト値は TRUE で、この端子に値を配線しな
くても関数の動作が LabVIEW のバージョン間で変更されないことを
意味します。
•
LabVIEW 2009 では、シングルサイクルタイミングループの内側に
関数を配置すると、1 つまたは複数の内部レジスタのセットを関数に
追加できます。内部レジスタを追加すると組み合わせパスの長さが短
縮され、FPGA VI のコンパイル時にタイミング違反が発生するのを
防ぐ上で役立ちます。ただし、レジスタを追加すると関数のレイテン
シが増加します。
•
© National Instruments Corporation
高スループット数学関数は、以前のバージョンの LabVIEW でサポー
トされていません。
9
LabVIEW FPGA モジュールリリースおよびアップグレードノート
「バタワースフィルタ」および「ノッチフィルタ」
Express VI の変更点
FPGA モジュール 2009 では、「バタワースフィルタ」および「ノッチフィ
ルタ」Express VI にリセット入力端子（以前のバージョンでは初期化
端子）
、そしてスケール係数または構成入力端子が常に表示されます。
これらの Express VI の構成ダイアログボックスの構成端子を表示および
リセット端子を表示チェックボックスが削除されました。リセット、
スケール係数、および構成入力端子は未配線のままにすることができます。
予測サンプルレートとカットオフ周波数の比率が 100 を超えるように
フィルタが構成された場合、「バタワースフィルタ」の実装が変更されま
した。LabVIEW 8.6.x と同じ実装を取得するには、スケール係数入力端子
を未配線にします。スケール係数入力を配線する場合に構成端子を表示
チェックボックスをオンにすると、LabVIEW 8.6.x のフィルタと同じ結果
が返されます。
信号生成 Express
位の変更点
VI における入力端子の測定単
LabVIEW 8.6.x 以前では、「正弦波発生器」および「方形波発生器」
Express VI に物理的に意味のない入力端子がありました。LabVIEW 2009
では、これらの端子は FPGA クロックの周期およびティック数の単位と
します。また、これらの端子は固定小数点データタイプを使用します。
これらの端子に配線した制御器または定数がある場合に FPGA VI を
LabVIEW 2009 でロードすると、データタイプは <+,32,0> の固定小数点
表記に強制変換されます。
ビットファイルの変更点
LabVIEW 2009 で作成するビットファイルの拡張子は .lvbitx です。
.lvbit の拡張子のビットファイルは LabVIEW 2009 で使用できますが、
.lvbitx の拡張子は以前のバージョンの LabVIEW と互換性がありませ
ん。.lvbitx ファイルを古いバージョンの LabVIEW で開こうとすると、
エラーが発生します。
ケースストラクチャトンネルの出力データタイプ
の変更点
LabVIEW 2009 では、ストラクチャ内の実行しないケースを含めたすべ
てのケースを処理できるデータタイプを使用して、ケースストラクチャ出
力トンネルからのデータタイプが決定されます。
たとえば、TRUE と FALSE の 2 つのケースを持つケースストラクチャに
ついて考えてみます。TRUE のケースでは、U8 データタイプが出力トン
ネルに配線されています。FALSE のケースでは、U32 データタイプが出
力トンネルに配線されています。バージョン 8.6.x では、TRUE 定数が
LabVIEW FPGA モジュールリリースおよびアップグレードノート
10
ni.com/jp
ケースセレクタに配線されると、FALSE ケースが決して実行されること
はないため、出力トンネルからのデータタイプは U8 になります。
LabVIEW 2009 では、TRUE 定数がケースセレクタに配線されると、
出力トンネルからのデータタイプは U32 になります。
定数をケースストラクチャに配線する方法は一般的ではありません。ただ
し、出力データタイプが固定小数点数または固定サイズ配列の場合、この
出力端子データタイプの動作の変更によって、LabVIEW 8.6.x で作成され
た VI が LabVIEW 2009 で壊れる可能性があります。
Memory Extension Utility メモリ項目での開発
用コンピュータ上の VI 実行の未サポート
FPGA VI で FPGA Module Memory Extension Utility（ni.com/jp を参
照）で作成したメモリ項目が使用される場合、開発用コンピュータで
FPGA VI を実行できません。拡張ユーティリティのメモリ項目を FPGA
モジュールのネイティブなメモリ項目に置換できます。
FPGA モジュール 8.5.x から 8.6.x にアップグレードする
FPGA モジュール 8.5.x から FPGA モジュール 8.6.x にアップグレードす
る際、以下の互換性の問題が発生する場合があります。
ホスト VI の変更点
8.5.x 以前の FPGA モジュールで保存した LabVIEW プロジェクトを使用
する場合、エミュレータショートカットメニューまたは FPGA ターゲッ
トプロパティダイアログボックスから On–Use Random Data for
Inputs または On–Use Target Hardware for I/O オプションを選択する
と、FPGA インタフェース関数に影響がありません。FPGA モジュール
8.6.x では、FPGA インタフェース関数が開発用コンピュータで実行され
る FPGA VI を制御します。「FPGA VI リファレンスを開く」関数のアイ
コンの下のテキストは、FPGA VI の実行場所を示しています。
「FPGA
VI リファレンスを開く」関数を構成する
「FPGA VI リファレンスを開く」関数では、VI を選択、ビットファイルを
選択、開いて実行、開く、タイプ定義に連結、およびアドレスを選択
ショートカットメニューオプションが削除されました。代わりに、
「FPGA VI リファレンスを開く」を構成ダイアログボックスを使用して
「FPGA VI リファレンスを開く」関数を構成できます。ダイアログボック
スを開くには、「FPGA VI リファレンスを開く」関数を右クリックし、
ショートカットメニューから「FPGA VI リファレンスを開く」を構成を
選択します。FPGA VI を実行する FPGA ターゲットを指定するには、
FPGA ターゲットプロパティページのリソースフィールドか、「FPGA VI
リファレンスを開く」関数のリソース名入力を使用します。
© National Instruments Corporation
11
LabVIEW FPGA モジュールリリースおよびアップグレードノート
FPGA VI リファレンスを FPGA インタフェース
関数間で渡す
FPGA インタフェース関数では、関数間で情報を渡す際にクラスタが使
用されなくなりました。代わりに、FPGA VI リファレンスが使用されま
す。リファレンスを構成するには、FPGA VI リファレンス制御器、定数、
または表示器を右クリックするか、ショートカットメニューから
FPGA VI リファレンスを構成を選択します。
「Call
VI」関数のサポート廃止
FPGA Module 8.5.x では、FPGA インタフェースパレットから「Call
VI」関数が削除されました。FPGA Module 8.6.x では、既存のアプリ
ケーションの「Call VI」関数が、「Call VI」関数の機能を持つ一連の関数
に変更されました。
飽和演算 VI のサポート廃止
飽和演算 VI が、飽和演算パレットから削除されました。ただし、飽和演
算 VI を使用する既存のアプリケーションでは継続して動作します。
アナログ周期測定 VI の変更点
既存の FPGA VI で符号付き整数を「アナログ周期測定」VI のヒステリシ
ス入力に配線し、その VI を LabVIEW または FPGA モジュール 8.6.x で
開くと、入力が符号なし固定小数点端子に変更され、その後に「固定小数
点に変換」関数が追加されて飽和を含む符号なしタイプに変換されます。
この変更により、編集時のエラーチェック機能が向上し、ヒステリシス入
力に誤って負の数値を渡すことを防ぐことができます。ただし、この変更
には追加の FPGA リソースが必要で、「固定小数点に変換」関数の実行に
必要なクロックサイクルが 1 サイクル増えます。適切な符号付きタイプ
をヒステリシス入力に配線し、「固定小数点に変換」関数を削除すること
によって、当初のパフォーマンスを復元することができます。
追加の FPGA リソースの必要性
FPGA モジュール 8.6.x では、システムの再起動中の FPGA VI の安定性
が向上しました。その結果、現在の FPGA モジュールを使用して既存の
FPGA VI を再コンパイルすると、FPGA VI で追加のリソースが必要にな
り、FPGA に適さなくなる場合があります。
コンパイルツールのパス
Xilinx のコンパイルツールが含まれるディレクトリパスの指定に、サーバ
を構成ダイアログボックスを使用できなくなりました。代わりに、FPGA
モジュールのインストーラによってパスが定義されます。
LabVIEW FPGA モジュールリリースおよびアップグレードノート
12
ni.com/jp
FIFO の最小深度の向上
DMA FIFO では、デフォルトの深度が 15 要素になりました。ターゲット
指定 FIFO のデフォルトは、20 要素になりました。
FPGA モジュール 8.2.x から 8.5.x にアップグレードする
FPGA モジュール 8.2.x から FPGA モジュール 8.5.x にアップグレードす
る際、以下の互換性の問題が発生する場合があります。
DMA FIFO の変更点
FPGA モジュール 8.2.x 以前では、「メソッドをインボーク」関数と
FIFO →構成メソッドを使用すると、深度パラメータのデフォルトがプロ
ジェクトの DMA FIFO 項目の要素数の 2 倍になりました。FPGA モ
ジュール 8.5.x では、深度パラメータのデフォルトは 10,000 要素です。
FPGA モジュール 8.2.x 以前では、「メソッドをインボーク」関数を
FIFO →停止メソッドと使用すると、FIFO の FPGA の部分からデータを
読み取ることはできましたが、FIFO のホスト部分からデータを読み取る
ことができませんでした。FPGA モジュール 8.5.x では、FIFO →停止メ
ソッドを使用すると、FIFO のホストと FPGA の両方の部分からデータを
読み取ることができません。その結果、DMA FIFO を使用する FPGA VI
では追加の FPGA リソースが必要です。そのため、一部の既存 FPGA VI
は FPGA に適さない場合があります。
また、FIFO →停止メソッドの実行中にエラーが発生しても通常どおり実
行され、エラー出力に独自のエラーメッセージが設定されます。
「Discrete
PID」VI
FPGA モジュールでは、「Discrete PID」VI のサポートが廃止されまし
た。LabVIEW PID Control（PID 制御）ツールキットに付属する「PID
（FPGA）」Express VI を使用し、単一チャンネルまたは複数チャンネル
PID コントローラを FPGA ターゲットで実装します。PID 制御ツール
キットは、LabVIEW Real-Time モジュールで使用できます。また、PID
制御ツールキットは別途ご購入いただけます。
「2 の累乗でスケール」関数の変更点
「2 の累乗でスケール」関数による FPGA の使用領域が減少しました。た
だし、関数の最大クロックレートは定数以外の符号付きシフトで多少遅く
なります。そのため、この関数を含む既存のアプリケーションが既存のタ
イミング仕様を満たさない場合があります。
© National Instruments Corporation
13
LabVIEW FPGA モジュールリリースおよびアップグレードノート
ダウンロード強制に「メソッドをインボーク」関
数を使用する
「メソッドをインボーク」関数のダウンロードメソッドからダウンロード
強制パラメータが削除されました。ダウンロードメソッドを呼び出すと、
FPGA VI が FPGA ターゲットに強制的にダウンロードされるようになり
ました。ただし、FPGA モジュールでは、以前のバージョンのダウンロー
ドメソッドがケースストラクチャに置換されるため、ダウンロード強制
パラメータを使用する既存のアプリケーションは継続して動作します。
ケースストラクチャのセレクタは、前のバージョンのダウンロードメソッ
ドでダウンロード強制パラメータに配線されている値です。ケースストラ
クチャは、セレクタの値が TRUE の場合のみに新規バージョンのダウン
ロードメソッドを実行します。
FIFO 読み取りおよび FIFO 書き込みパラメータの
名前変更
「FIFO 書き込み」関数のフル出力および「FIFO 読み取り」関数の空出力
の名前がタイムアウト ? に変更されました。
FPGA モジュール 8.0.x から 8.2.x にアップグレードする
FPGA モジュール 8.0.x から FPGA モジュール 8.2.x にアップグレードす
る際、以下の互換性の問題が発生する場合があります。
「メモリ読み取り」および「メモリ書き込み」関数
LabVIEW 8.0.x 以前の「メモリ読み取り」および「メモリ書き込み」関数
は、メモリメソッドノードの現在の機能を自動的に更新しません。ただ
し、8.0.x 以前のすべての「メモリ読み取り」および「メモリ書き込み」
関数は、引き続き FPGA モジュール 8.2.x で使用できます。
ni.com/jp FPGA Module Memory Extension Utility を使用してメモリ
ブロックを作成した場合、FPGA モジュール 8.2.x ではメモリブロックを
変換してメモリ項目が使用されません。メモリブロックは継続して使用で
きます。ただし、メモリブロックは今後リリースされる FPGA モジュー
ルでサポートされる場合があります。メモリブロックを置換するには、メ
モリブロックと同じ構成で新規メモリ項目を作成し、読み取りおよび書き
込みメモリメソッドを構成して、新規メモリ項目にアクセスします。
「オカーレンスを待機」関数
FPGA モジュール 8.0.x 以前では、FPGA VI で「オカーレンスを待機」関
数を使用すると、ミリ秒タイムアウトパラメータでティック数が単位とし
て使用されます。「オカーレンスを待機」関数をホスト VI で使用する場合
の単位はミリ秒です。FPGA モジュール 8.2.x では、「オカーレンスを待
機」関数は FPGA VI とマイコンピュータターゲットの下で実行中の VI
LabVIEW FPGA モジュールリリースおよびアップグレードノート
14
ni.com/jp
の両方でミリ秒を使用します。「オカーレンスを待機（タイムアウトを
ティックで指定）」関数も含まれています。
LabVIEW 8.0.x 以前の FPGA VI を FPGA モジュール 8.2.x で開くと、
「オカーレンスを待機」関数は新しい「オカーレンスを待機（タイムアウ
トをティックで指定）」関数に置換されます。
ただし、「オカーレンスを待機」関数は以下の場合に置換されません。
•
VI が LabVIEW 8.0.x の FPGA 以外のターゲットで最後に保存され、
LabVIEW 8.2.x で FPGA 以外のターゲットで開いて保存（一括コン
パイル）する場合。
•
VI が LabVIEW 7.x で最後に保存され、LabVIEW 8.2.x で FPGA 以外
のターゲットで開いて保存（一括コンパイル）する場合。
•
最新の FPGA モジュールをインストールする前に、LabVIEW 8.2.x
で FPGA VI が保存または一括コンパイルされた場合。
上記の場合、ティック単位を継続して使用するには、
「オカーレンスを待
機」関数を「オカーレンスを待機（タイムアウトをティックで指定）」関
数に手動で置換する必要があります。
For ループのトンネルおよびシフトレジスタ
以前のバージョンの FPGA モジュールでは、For ループのカウント（N）
端子に配線された値が 0 の場合、トンネルおよびシフトレジスタの出力
は未定義でした。FPGA モジュール 8.2.x では、For ループの右側の出力
トンネルおよびシフトレジスタ端子に、Windows 用 LabVIEW に対応し
てカウント端子に配線された 0 の値を処理するための追加の MUX が含ま
れています。その結果、For ループの出力トンネルまたは右側のシフトレ
ジスタ端子を使用する FPGA VI はより多くの FPGA リソースを使用し、
若干遅いクロックレートでコンパイルされます。
その他の情報
ナショナルインスツルメンツでは、NI 製品を使用する上で役立つ豊富な
リソースを提供しています。LabVIEW および FPGA モジュールのご使用
に際して、以下のリソースをご利用いただけます。
© National Instruments Corporation
15
LabVIEW FPGA モジュールリリースおよびアップグレードノート
jpdg4c 関連ドキュメントおよびサンプル
LabVIEW および FPGA モジュールの詳細については、以下のリソースを
ご使用ください。
• 『LabVIEW ヘルプ』—LabVIEW でヘルプ→ LabVIEW ヘルプを検索
を選択して表示します。FPGA モジュールの概要およびハードウェア
特定の情報については、目次タブで FPGA モジュールブックを参照
します。FPGA モジュールの概要については、目次タブで FPGA イ
ンタフェースブックを参照します。
•
詳細ヘルプウィンドウ — ヘルプ→詳細ヘルプを表示を選択して表示
します。詳細ヘルプには、VI、関数、およびダイアログボックスの簡
単な説明が表示されます。VI および関数の詳細ヘルプには通常、VI
および関数の詳細なリファレンスへのリンクが含まれています。
•
ハードウェアドキュメント — 一部の FPGA ターゲットには印刷版ド
キュメントが付属し、『LabVIEW ヘルプ』にも情報が記載されてい
ます。LabVIEW で FPGA ターゲットを使用する方法やハードウェア
の仕様については、ハードウェアのドキュメントを参照してくださ
い。
•
サンプル — 多くの FPGA ターゲットのドライバソフトウェアには関
連サンプルが付属します。使用する FPGA ターゲットにサンプルが
付属するかどうかについては、ハードウェアドキュメントを参照して
ください。
既存のサンプルを元に FPGAVI およびホスト VI の作成を開始するこ
とができます。NI サンプルファインダは、LabVIEW でヘルプ→サン
プルを検索を選択して表示します。サンプルは、ディレクトリまたは
タスク別に参照できます。
ナショナルインスツルメンツのウェブサイト
FPGA モジュールの最新の NI Developer Zone の記事、サンプル、およ
びサポート情報については、ni.com/jp/fpga にアクセスしてくださ
い。
FPGA のオンライントレーニングについては、ni.com/jp/info にアク
セスし、info code に jpdg4c と入力してください。
既知の問題
FPGA モジュールの既知の問題については、ni.com/jp/info で info
code として jpwx8e と入力してください。
National Instruments、NI、ni.com、および LabVIEW は National Instruments Corporation
（米国ナショナルインスツルメンツ社）の商標です。National Instruments の商標の詳細については、
ni.com/legal の「Terms of Use」セクションを参照してください。本文書中に記載されたその他の
製品名および企業名は、それぞれの企業の商標または商号です。National Instruments の製品 / 技術を保
護する特許については、ソフトウェアで参照できる特許情報 ( ヘルプ→特許情報 )、メディアに含まれてい
る patents.txt ファイル、または「National Instruments Patent Notice」
（ni.com/patents）のうち、
該当するリソースから参照してください。
© 2003–2009 National Instruments Corporation. All rights reserved.
371572E-0112
2009 年 6 月

Download Report